JPH0218616B2 - - Google Patents

Description

請求の範囲 １ バイアス電圧源V_ccと所定振幅の制御電流I_p
を供給する第１の直流バイアス制御電流源との間
に挿入された第１のダーリントン対を構成するト
ランジスタQ₁及びQ₂と、第１のダーリントン対
の第１のトランジスタQ₁のベース電極と接地と
の間に接続されたキヤパシタンスＣと、トランジ
スタQ₁のベース電極と外部入力信号源のソース
抵抗Rsとの間に結合された抵抗R₁と、バイアス
電圧源V_ccとトランジスタQ₁のベース電極との間
に抵抗R₁を介して結合された所定振幅の第２の
制御電流を供給する第２の直流バイアス制御電流
源と、 前記第１の直流バイアス制御電流源と第２の直
流バイアス制御電流源との間に接続された第２の
ダーリントン対を構成するトランジスタQ₃及び
Q₄と、第２の直流バイアス制御電流源と第２の
ダーリントン対のうちのトランジスタQ₃のベー
ス電極との間に接続される抵抗R₂と、から構成
され、キヤパシタンスＣのM_f倍の実効キヤパシ
タンスを与えるキヤパシタンス倍率器手段を含
み、動作温度範囲にわたつて一定の動作周波数応
答特性を有することを特徴とするアナログ集積フ
イルタ回路。

２ 前記キヤパシタ倍率器手段は、第１及び第２
対（ペア）のダーリントントランジスタを具備
し、第１の対（ペア）の出力エミツタ電極は第２
の対の出力エミツタ電極に結合され、第１の対の
ベース電極は前記抵抗手段R₁及びキヤパシタＣ
の第１の端子に結合されており、第２の対のベー
ス電極は第２の抵抗R₂及び第２の対（ペア）の
ダーリントントランジスタのコレクタ電極に結合
され、第１及び第２の抵抗は共通接合点に結合さ
れることを特徴とする、 前記請求の範囲第１項記載のアナログ集積フイル
タ回路。

３ 前記フイルタは、共通接続点を介して前記キ
ヤパシタンス倍率器手段のダーリントン対へ入力
信号を印加する入力抵抗Rsを含み、 前記DCバイアス制御電流供給回路は、基準電
流の大きさが集積フイルタ回路の温度に比例し、
第１の抵抗R_B1の抵抗値に逆比例する基準電流I_H
を供給する第１の抵抗R_B1を含む回路と、 基準電流にその大きさが比例する第１の制御バ
イアス電流I_pを供給する基準電流供給回路に結合
された回路と、 第１の制御バイアス電流にその大きさが比例す
る第２の制御バイアス電流を供給する第１の制御
バイアス電流回路に結合された回路と、 集積フイルタ回路に対して外部的に配置され、
基準電流供給回路からそこを通して流れる基準電
流を流出させる基準電流供給回路に結合可能であ
り、基準電流によつて、その両端には電圧降下
V_EXが与えられる第２の抵抗R_EXとから構成され
ており、 第１の制御バイアス電流の大きさは、 I_p＝I_HR_EX／R_B2 ＝nV_T・logeA・R_EX／R_B1・R_B2及び V_T＝KT／ｑに関係し、 ただし、ｎは、集積フイルタ回路のエミツタ−
ベース接合ダイオードの特性関数を与える数値 Ｋは、ボルツマン定数 Ｔは、ケルビン温度 ｑは、単位電荷（クーロン）量 Ａは、半導体接合領域のスケーリング比であ
り、ここで、 前記フイルタは、下記の3db遮断周波数f_cを与
え、 f_c＝8n・V_T／2π・Rs・Ｃ・R₁・I_p ＝8R_B1・R_B2／2π・logeA・Ｃ・Rs・R₁・R_EX ここで、f_cは、比R_B1・R_B2／Rs・R₁に直接的に関連し 集積フイルタ回路の個々の抵抗の熱ドリフトに無
関係になされ、かつ集積フイルタ回路の個々の抵
抗の絶対値変化に不感性であることを特徴とする
前記請求の範囲第２項記載のアナログ集積フイル
タ回路。

発明の分野 本発明は、集積フイルタ回路に関するものであ
り、更に具体的に云うとアナグロ集積回路の改良
に関する。

発明の背景 最も簡単な形式において、フイルタは、抵抗と
コンデンサの結合により構成され、フイルタの周
波数特性は抵抗とコンデンサの値に依存するもの
となる。集積回路の成分値は、処理の許容範囲
（tolerance）及び動作温度の結果の変動に支配さ
れる。例えば、集積抵抗は、典型的には処理によ
り±30％変化するものであり、更にその他に温度
変化により±50％変動する。

従つて、通常の集積フイルタ回路の遮断（極
限）周波数f_cは、半導体回路の動作温度変化とし
て変動（drift）する傾向にある。

更に、通常の半導体集積フイルタ回路のもう１
つの欠点は、その周波数極限が集積回路上で得る
ことが可能であるコンデンサ値の限界により可聴
（オーデイオ）範囲以上の周波数に制限を受ける
ことである。

本発明の目的及び要約 本発明の一般的な目的は、改良されたアナログ
フイルタ回路を提供することである。

本発明の更に特定の目的は、周波数特性が集積
回路の動作温度範囲にわたつて一定となるアナグ
ロ集積フイルタ回路を提供することである。

また、本発明の特定の目的は、周波数特性が集
積化した抵抗の絶対値に無関係となるアナグロ集
積フイルタ回路を提供することである。

前述した目的及び他の目的に応じて、本発明の
アナログ集積回路は、抵抗の絶対値及び集積回路
の温度変化に拘わらずフイルタが一定の周波数特
性を具えることを可能とするように特に採用され
た直流バイアス回路を結合したキヤパシタンス倍
率器（増倍器：Capacitance multiplier）を具え
る。

キヤパシタンス倍率器フイルタは、異なる組合
せで接続され、バイアス回路に動作的に結合され
る１個又はそれ以上の接地したキヤパシタンス倍
率器と接地しないキヤパシタンス倍率器回路とを
具え、予見可能でしかも温度不感の低域フイル
タ、帯域フイルタ又は高域フイルタ機能を与える
ことが、本発明のもう１つの特徴である。

本発明の他の特徴に応じて、フイルタに使用さ
れるキヤパシタンス倍率器回路は、単方向性又は
双方向性キヤパシタンス倍率器或いは接地キヤパ
シタンス倍率器の何れかとして動作するように配
置される。

本発明の更にもう１つの特徴は、直流バイアス
制御電流回路に結合される外部抵抗が変化される
ことが可能で、それによりフイルタの遮断周波数
を変化できるように、フイルタがプログラム可能
（programmable）であることである。

前述した目的及び他の目的、本発明の特徴は、
添付図面に関連して図示した実施例の下記の説明
から明確になるであろう。

【図面の簡単な説明】

第１図は、通常の先行技術設計によるキヤパシ
タンス倍率器回路及びフイルタ回路網を示す。

第２図は、本発明による接地キヤパシタンス倍
率器を具えた集積化低域通過フイルタ回路を示
す。

第３図は、第２図に図示した集積化低域通過フ
イルタの機能的等価回路を示す。

第４図は、直流バイアス制御電流を発生する回
路に使用される通常設計の基準電流供給回路を示
す。

第５図は、本発明による集積化フイルタ回路に
おいて直流バイアス制御電流を提供するように設
計された直流バイアス制御電流回路の説明用の具
体例を示す。

第６図は、接地キヤパシタンス倍率器及び低域
通過フイルタを提供するようにキヤパシタンス倍
率器と動作的に結合される直流バイアス制御電流
回路の具体例とを具える回路を示す。

第７図は、第６図に図示した型の低域通過フイ
ルタを使用する高域通過フイルタの機能的概略図
を示す。

第８図は、第６図に図示した型の２個の低域通
過フイルタを使用する帯域フイルタの機能的概略
図を示す。

第９図は、２方向キヤパシタンス倍率器として
動作するように接続されたキヤパシタンス倍率器
を示す。

第１０図は、単方向キヤパシタンス倍率器とし
て動作するように接続されたキヤパシタンス倍率
器回路を示す。

第１１図は、第１０図に図示した単方向キヤパ
シタンス倍率器を使用する高域通過フイルタを示
す。

第１２図は、接地キヤパシタンス倍率器と単方
向倍率器とを使用する２次（second order）低
域通過フイルタを示す。

第１３図は、第１２図に図示した回路の機能的
等価概略図を示す。

第１４図は、単方向キヤパシタンス倍率器及び
２方向キヤパシタンス倍率器を使用する２次高域
通過フイルタを示す。

第１５図は、第１４図に図示した回路の機能的
等価概略図を示す。

第１６図は、１対の接地キヤパシタンス倍率器
及び１対の単方向キヤパシタンス倍率器を使用す
るオーデイオ帯域フイルタを示す。

第１７図は、第１６図に図示したオーデイオ帯
域フイルタの周波数レスポンス特性を示す。

好ましい実施例の詳細説明 第１図を参照するに、コンデンサ、演出増幅器
（Op Amp）及び関連抵抗から成るブートストラ
ツプコンデンサ倍率器を使用する通常の低域通過
フイルタを示す。かのようなフイルタは、1974年
８月20日に発行されたアーサー・ジエイ・クライ
ンによる米国特許第３，831，117号に詳細に示さ
れている。簡単に云うと、かようなフイルタは、
図示の如く動作的に接続される演算増幅器１０、
抵抗Ra，Rb，Rs、コンデンサＣを具える。外部
入力信号は、抵抗Rsを介してフイルタに印加さ
れる。図示の如く、回路は、RC低域波器とし
て動作する。外部入力信号は、抵抗Rsを介して
フイルタに印加される。低域フイルタの入力V_IN
は、低域波作用に支配され、出力電圧V_p形式
にて出力端子に取り出される。演算増幅器１０及
びこの方法で結合された低抗Ra，Rbは、接地コ
ンデンサＣに対しキヤパシタンス増倍（乗算：
multiplication）を行なう。キヤパシタンス倍率
器は、コンデンサＣのキヤパシタンスに増倍係数
M_fを乗算し、それにより回路の実効キヤパシタ
ンスC_effは、コンデンサＣの増倍係数M_f倍に等し
くなるようになされる。回路の増倍係数M_fは、
略々Ra／Rbに等しく、次式の如く得られる。

(1) I_IN＝V_IN・〔SC／１＋SC・Ra＋SC・Ra／Rb／１＋S
CRa〕 Ｓ＝jω (2) Z_IN＝V_IN／I_IN＝１＋SC・Ra／SC（１＋Ra／Rb）
１／SC（１＋Ra／Rb） （但しω≪１＋／Ra・Ｃ） (3) ∴M_f＝C_eff／Ｃ＝１＋Ra／RbRa／Rb （但しRa≫Rb） 低域フイルタの遮断周波数f_cは、次式の如くに
なる。

(4) f_c＝１／2πC・M_f・Rs 実効キヤパシタンス増倍係数M_fは、Ra／Rbと
なることは(3)式から明らかである。

通常の演算増幅器型倍率器は、個別的形式のフ
イルタを使用して充分満足すべきものであり、そ
の周波数レスポンスの特性は予見し得るものでか
つ熱的に不感性である。遮断周波数f_cは、個別素
子Ra，Rb，Rs及びＣが任意の値を利用可能でし
かも所望の任意公差を有しているものであるから
当然予期し得る。更にその他に、遮断周波数f_c
は、抵抗Ra，Rb及びRs、コンデンサＣが実際の
動作上熱的に敏感でないものを利用できるから、
熱ドリフトによつて影響を受けないようにするこ
とができる。換言すれば、素子Ra，Rb，Rs及び
Ｃは、有効な方法でそれらの所望値から変化しな
い型のものである。その結果、演算増幅器及び個
別素子を有するキヤパシタンス倍率器を使用する
フイルタは、フイルタの動作温度範囲にわたつて
当然予期し得るものとなり熱的に不感性となる。

集積回路形式の通常の個別フイルタは、予期し
得るものでないばかりでなく、熱的にも不感性で
ない。何となれば、式(4)から明らかな通り、遮断
周波数f_cは、抵抗Rsの逆数に依存し、集積回路形
式の抵抗Rsの抵抗値は、その通常の動作中に集
積回路において温度変化を受ける場合、２：１も
広範に変化する。また、抵抗Rsの絶対値は、正
常な集積回路製造プロセスの結果として±30％も
変化し得ることが見出されている。式(4)におい
て、コンデンサＣは、集積化形式で実現され、２
個の集積化低抗の比として増倍係数M_fが実現さ
れる場合、重要な処理変化又は温度変化を受ける
ことはない。

集積回路形式のキヤパシタンス倍率器は、既に
ウイリアム・エフ・デービスにより1975年10月７
日に許可された米国特許第３，911，296号に見出
されるように既知である。更に、過去において、
デービツト・エル・ケーブにより1976年４月27日
に許可された米国特許第３，953，875号に図示さ
れているような集積化キヤパシタンス倍率器用の
コンデンサを開発し、又は、デービツト・エル・
ケーブにより1977年５月31日に許可された米国特
許第４，027，271号に図示されているように増幅
回路の発振を防止するのに使用されるキヤパシタ
ンス倍率器を開発する企画がなされてきた。

特に、前述の米国特許第４，027，271号は、負
荷から集積回路に使用されるダーリントン回路の
入力まで反射する不所望のインピーダンスを取り
除くための回路を具えた集積化形式のキヤパシタ
ンス倍率器の使用を示している。これが行なわれ
る目的は、反射インピーダンスによる発振から増
幅器を保護することである。

然しながら、キヤパシタンス倍率器がフイルタ
を構成する集積回路にて如何に利用されるか、フ
イルタは、一般に動作するのに必要な温度範囲に
わたつて予期し得るか、温度不感性であるかを前
述の特許を含めて知る限りでは、先行技術の何れ
もが示唆もしくは示していないことを本件出願人
は見出した。

本発明によれば、出願人は、フイルタが動作す
る広範な温度範囲にわたつて当然予期され温度不
感性の集積アナログフイルタ回路を構成するよう
に独創性ある直流バイアス制御電流回路と組合せ
たキヤパシタンス倍率器を使用する新規な方法を
見出した。

今第２図を参照するに、アナログ集積化低域フ
イルタを提供するように動作的に結合された接地
キヤパシタンス倍率器及び直流バイアス制御電流
源I₀とを使用したアナログ集積回路を概略形式に
て示す。

第２図に示すように、第１ダーリントン対Q₁
及びQ₂は、バイアス電圧源V_ccと直流バイアス制
御電流源との間に挿入され、所定振幅の制御電流
I₀を供給する。コンデンサＣは、第１ダーリント
ン対の第１トランジスタのベース電極と接地との
間に結合され、抵抗R₁は、トランジスタQ₁とソ
ース抵抗Rsとの間に結合される。直流バイアス
制御電流に関し所定振幅、例えば電流源からの直
流バイアス制御電流I_pの1/2振幅の第２制御電流
源は、バイアス源V_ccと抵抗R₁との間に接続され
る。1/2振幅は、適当なものとして見出されてい
るものであるから、勿論第２電流源の振幅はその
ように限定する必要はない。それは、第１バイア
ス電流の幾つかの他の比率とすることもできる。
第２ダーリントン対Q₃及びQ₄は、第２バイアス
電流源と第１バイアス電流源との間に接続され、
抵抗R₂は、第２バイアス電流源と第２ダーリン
トン対のうちのQ₃のベース電極との間に接続さ
れる。回路が接続される方法において、第１図に
図示のキヤパシタンス倍率器のRbは、第２図の
集積化キヤパシタンス倍率器において小信号イン
ピーダンス４r_eと効果的に置換される。たゞし、
r_eは、Q₂及びQ₄の各々の小信号エミツタ−ベー
ス接合インピーダンスである。かくして、フイル
タ特性は、r_eの値に依存する。また、r_eはQ₂及び
Q₄の各々を介する直流バイアス電流に逆比例す
ることは注目すべきである。Q₂及びQ₄の各々を
介する直流バイアス電流は電流I_pの1/2であるか
ら、回路のフイルタ特性は、直流バイアス制御電
流I_pに依存することは明らかである。

第２図に図示の容量性倍率器のキヤパシタンス
増倍係数M_fは、項R₁I₀／8nV_Tの関数となる。こ
の関係は、下記の如く得られる。

第２図に図示の回路を参照するに、 (5) Z_io＝V_io／（I₁＋I₂）＝１＋SC・R₁／SC（１＋R₁
／4re） r_e＝2nV_T／I₀ Ｓ＝jW (6) ∴M_f＝（１＋R₁／4r_e） R₁／4r_e＝R₁／４・2nV_T／I₀＝R₁I₀／8nV_T たゞし、Ｒ≫4r_e、Ｗ≪１／R₁C こゝでnV_Tは、nKT／ｑであり、Ｋはボルツマン 定数、Ｔは絶対温度、ｑは電荷、ｎはダイオード
の傾斜係数（slopefactor） (7) V_p／V_s（Ｓ）＝１／１＋SCM_fRs 次に3db極限周波数は、 (8) f_c＝１／2πC・M_f・Rs＝8nV_T／2πRs・Ｃ・R₁・I₀ 前述の(6)式にて示されるように、増倍係数は、
第２図のフイルタに対してバイアス電流I₀に依存
する。(8)式から低域フイルタの遮断周波数は、
Rs，R₁，V_T及びキヤパシンスＣは勿論のことI₀
の関数であることを明らかである。

本発明の１局面に従えば、新規なバイアス制御
電流回路は、制御電流を供給するように具えら
れ、その制御電流は、熱ドリフト及び抵抗の絶対
値の変化の両方に比較的不感のフイルタの周波数
特性を制御しまたはそれを与える。直流バイアス
制御電流を与える場合に先づ、V_Tに比例する基
準電流I_H回路が第４図に図示の如く与えられる。
第４図に図示の回路により供給される基準電流
は、次式より与えられる。

(9) I_H＝nV_T・logeA／R_B1 たゞし、Ａはエミツタ・スケーリング
（emitter−scaling）比、R_B1は図示の如き回路の
集積化抵抗である。

第４図に図示の基準電流回路は、フイルタに対
して直流バイアス制御電流を与えるバイアス回路
の一部を構成している。

第５図は、制御電流I₀を与える本発明の直流バ
イアス制御電流回路の全回路を示す。第５図に図
示の如く、基準電流I_Hは、集積回路から発生さ
れ、ダイオードD₁及びD₂を経て外部抵抗R_EX1（又
はR_EX2）に印加される。ダイオードD₁及びD₂は、
その間の電圧降下（drop）がトランジスタ５１
のベース−エミツタ間の電圧降下及びトランジス
タ５２のベース−エミツタ間の電圧降下を相殺す
る（cancel out）ように選定される。この方法に
おいて、電圧V_EXは、事実上もう１つの集積化抵
抗R_B2間で内部的に印加される。その結果発生す
る抵抗R_B2を介して流れるバイアス制御電流I₀は、
外部抵抗R_EX間のV_EXに略々等しい電位降下V_RB2
を形成する。第５図に示されている如く、異なる
フイルタ部分に対する種々のバイアス電流レベル
I₀₁，I₀₂，I₀₃は、必要に応じて図示の方法で得る
ことができる。

第５図に示の直流バイアス制御電流回路は、次
の如く解折されよう。

(10) V_EX＝I_HR_EX、V_EX＝V_RB2＝I₀R_B2 この式と前記(9)式から、次の式が得られる。

(11) I₀＝V_EX／R_B2＝I_HR_EX／R_B2＝nV_T・logeA・R_EX／R
_B1・R_B2 (11)式のI₀を(8)式に代入すると、周波数f_cは次の
如くなる。

(12) f_c＝8R_B1・R_B2／2πlogeA・Ｃ・Rs・R₁・R_EX 外部抵抗R_EXは、極めて小さい温度係数従つて
低い熱ドリフトを有する型から選択される。

(12)式から、受動抵抗素子R_B1，R_B2，Rs及びR₁
が集積回路用の通常の製造法を使用してつくられ
る場合、遮断周波数f_cの温度依存性は、１／R_EXＣ項 の温度特性により近似的に減少されよう。これ
は、個々の抵抗R_B1，R_B2，R₁及びR₂の抵抗値が
その温度が変化するにつれて変化するにしても、
比R_B1・R_B2／Rs・R₁は一定のゝまであるからである。低 温度係数従つて低い熱ドリフトを有する外部抵抗
R_EXが選定される。遮断周波数における熱ドリフ
トは、集積回路チツプのコンデンサＣの熱ドリフ
トまで減少される。無視できる熱ドリフトを示す
集積化コンデンサが実現できる。

第６図は、接地コンデンサを有する第２図に図
示の容量性倍率器及び第５図に図示のバイアス制
御電流回路の具体例が如何にして熱ドリフトのな
い低域集積化フイルタを構成するように動作的に
組合されるかを示す。(12)式から、遮断周波数f_cの
絶対値が、外部抵抗R_EXの値の逆数に依存するこ
とを示している。従つて、外部抵抗の値を１つの
値R_EX1から他の値R_EX2まで変化させることによつ
て、フイルタ又はフイルタ部分の遮断周波数は変
化することができる。かくして、遮断周波数は外
部的にプログラム可能となる。第６図に図示しか
つ前述したキヤパシタンス倍率器フイルタ回路
は、本質的には、そのコンデンサの接地のために
低域フイルタ回路を与えるものに限定される。

更に詳述すると、第６図について云えば、そこ
には、集積回路形式の低域フイルタの概略回路が
図示説明されている。それは、第５図に示される
直流バイアス制御電流源の具体例が第２図に図示
の接地キヤパシタンス倍率器の如何に組合わされ
た低域フイルタを構成しているかを示している。
低域フイルタは、入力回路６３と出力回路６５と
の間に挿入される接地キヤパシタンス倍率器部分
６１を具えている。直流バイアス制御電流回路６
７は、ダイオードD₁を経て外部抵抗R_EXに印加さ
れる段６９により発生される基準電流I_Hを具え
る。基準電流I_Hは、バイアス制御電流回路６７に
より直流バイアス制御電流I₀を発生するのに使用
される。バイアス制御電流は、電流源I₀と２個の
ダーリントントランジスタQ₁₃及びQ₁₅のエミツ
タ電極との間に結合されるトランジスタQ₁₁及び
Q₁₇から構成される電流シンク（sink）に印加さ
れる。

直流バイアス制御電流回路は、もう１つのバイ
アス制御電流源を与え、その振幅は、トランジス
タ回路網Q₇，Q₈及びQ₁₈を介してキヤパシタンス
倍率器の入力においてバイアス制御電流の1/2
（I₀／２）の如き所定の比率を与える。

動作上、入力端子に印加される入力V_INは、入
力トランジスタQ₁₉及び入力抵抗Rsを介して共通
接続点２１従つてキヤパシタンス倍率器６１に印
加される。倍率器は、キヤパシタンスＣを効果的
に乗算する。接地キヤパシタンスにより、倍率器
の出力は、出力回路６５に結合される。接地キヤ
パシタンスは、倍率器が低域フイルタとして作用
し、キヤパシタンス増倍を与えることを可能に
し、それによりキヤパシタンス用の集積回路に使
用される領域は、倍率器のない場合に必要な領域
の1/100乃至1/1000に有効に減少される。倍率器
の出力は、トランジスタQ₁₂を介して出力端子
V_putに出力される。

式(12)に前述したように、遮断周波数f_cの絶対値
は、外部抵抗R_EXの値の逆数に依存する。従つ
て、外部抵抗R_EXの値を変化させることにより、
フイルタ又はフイルタ部分の遮断周波数は、変化
させることが可能となる。従つて、遮断周波数は
外部的にプログラム可能となる。第２図、第６図
に図示し、前述した接地キヤパシタンス倍率器
は、低域フイルタ回路を与えるのに使用される。

第７図、第２図及び第６図に図示の低域フイル
タが通常の減算回路と共に使用され、如何にして
高域フイルタを提供するかの例を図示したもので
ある。低域フイルタの出力は、WC／WC＋Ｓ・V_INと なる。これは減算回路において入力V_INと結合さ
れると、出力V_putはV_IN・Ｓ／WC＋Ｓとなる。

第８図は、第２図又は第６図に図示の低域フイ
ルタ対が、２つの異なる遮断周波数W₁及びW₂と
並列に使用され、如何にして帯域フイルタを構成
するかを示す実施例を図示したものである。第８
図に図示の如く、２個の低域フイルタの出力は演
算回路において結合され、次式の出力を与える。

V_put＝V_IN・Ｓ（W₂−W₁）／（Ｓ＋W₁）（Ｓ＋W₂
） 本発明の他の特徴によれば、接地キヤパシタン
ス接続とは異なる方法で使用される。これは、コ
ンデンサの接地端子を接地することなく、それを
他の任意箇所に接続することにより達成され、充
分に後述されるように両方向又は単方向増倍を効
果的ならしめる。倍率器は接地コンデンサに限定
されないから、コンデンサが接地されないコンデ
ンサを具える多くの個別フイルタ設計においてい
かなるコンデンサにも置換できる集積回路を提供
する。これは、個別フイルタ設計と集積回路設計
との間の直接変換を可能にし、従つて、第２図に
図示の接地キヤパシタンス増倍技術への変形が拡
大され、有効なキヤパシタンスの高レベルを必要
とするオーデイオ周波数帯域に対する集積化フイ
ルタ回路に対してさえ、実際的な設計を与える極
めて用途の広い増倍（倍率）技術を提供する。

第９図は、接地キヤパシタンス倍率器の１変形
を示す。それは、何れの方向からも同一インピー
ダンスを与える両方向倍率器を与えるように設計
される。図示の如く、接地されていたコンデンサ
Ｃの端子は、接地をはずされ、第１ダーリントン
対のコレクタ電極に結合され、I₀／２の如きバイ
アス電流を第１ダーリントン対のコレクタ接合に
印加する。両方向キヤパシタンス倍率器は、I_cと
増倍係数M_fとを乗算することによりポート１と
ポート２間でコンデンサ値（Ｍ＋１）Ｃを擬制
し、合成電流M_f・I_cをポート２の電流I_cに加算
し、M_f・I_cをポート１の電流−I_cから減算する。
その技術は電圧V_R1＝I_c・R₁を使用してI_cを検出
する。この電圧は、Q₁〜Q₄により構成されるダ
ーリントン差動対の入力間に現われる。差動対の
相互コンダクタンスは、V_R1とM_f・I_c＝V_R1／4r_e
又はM_f＝R₁／4r_eとの間の関係を定義する。

トランジスタQ₁〜Q₄の動インピーダンスは、
M_fに組み入れられ増倍したコンデンサに対して
温度補償を与える。Q₂とQ₄のバイアス電流I₀／
２は、式r_e＝nV_T／I₀／２により抵抗r_eを制御す
る。これは、実効コンデンサの式を誘導し、C_eff
＝R₁・I₀C／8nV_Tとなる。C_effが集積化抵抗Rsと
共に使用され、フイルタ構造を構成する場合、そ
の結果の時定数はR₁I₀／8nV_T×CRsとなる。I₀は第５ 図に関連して前述したように誘導され、従つて、
それは、R₁Rs／nV_Tの温度変化及び許容誤差の
変化を追跡し、当然予想可能でしかも熱的に不感
のフイルタを将来する。

接地キヤパシタンスのもう１つの変形は、コン
デンサの接地端子が接地端子から浮かされ、第１
０図に図示の如く入力信号用の入力端子として使
用されることである。その結果、ポート２におい
てのみ乗算されるように見える単方向コンデンサ
となる。この変形は、フイルタにとつて必要な増
倍されたコンデンサを与え、他方ポート１におい
て高入力インピーダンスを与える。第１１図に図
示の如く、単方向キヤパシタンス倍率器に対して
抵抗R₁₁，R₁₂からつくられる分圧器の出力段を
与えることによつて、簡単な高域フイルタが得ら
れる。

第９図、第１０図に関して前述した単方向、両
方向キヤパシタンス倍率器は、複素根（complex
root）を有する高次フイルタを構成する回路網に
容易に結合され得る。例えば、第１２図に示す如
く、Q₁，Q₂，Q₃，Q₄，C₁，R₂及びR₃からつくら
れる単方向キヤパシタンス倍率器は、R₅，R₆，
C₂，Q₅，Q₆，Q₇及びQ₈から成る接地キヤパシタ
ンス倍率器を具えた帰還構成に使用される。接地
キヤパシタンス倍率器は、抵抗R₁，R₄を経て入
力V_INを受信し、トランジスタQ₉，Q₁₀を経て出
力V_putに結合される。出力V_putは、単方向キヤパ
シタンス倍率器C₁を経て接地キヤパシタンス倍
率器の入力に帰還される。前述したようなフイル
タ回路網は、第１３図において交流等価回路に示
される。第１３図におけるフイルタは、複素根に
対して能力を有する２次低域フイルタである。

第１４図は、複素根に対して能力を有する２次
高域フイルタを与える方法で結合される単方向キ
ヤパシタンス倍率器（C₁，R₁，R₂，Q₁，Q₂，
Q₃，Q₄）及び両方向倍率器（R₃，R₄，C₂，Q₅，
Q₆，Q₇，Q₈）を示す。第１４図の等価交流機能
回路は、第１５図に示される。

第１６図は、２個の接地キヤパシタンス倍率器
（C₂，Q₃₉，Q₄₀，Q₄₁，Q₄₂及びC₄，Q₅₄，Q₅₅，
Q₅₆，Q₅₇及び関連回路）及び２個の単方向キヤ
パシタンス倍率器（C₃，Q₄₆，Q₄₈，Q₄₉及びC₅，
Q₆₁，Q₆₂，Q₆₃，Q₆₄及び関連回路）が如何にし
てオーデイオ帯域フイルタを構成するように直列
に結合されるかを図示したものである。フイルタ
素子の値は、フイルタがオーデイオ範囲において
帯域フイルタを与えるように選択され、オーデイ
オ範囲は、第１７図に図示される振幅一周波数レ
スポンス特性プロツトに説明される如く、標準の
EIAオーデイオ受信機フイルタ用に規定される設
計明細項目を包含する。

第１６図を参照するに、フイルタ回路に対して
更に予言と熱不感性とを与えるために、ダイオー
ドが、直流バイアス制御電流源と夫々のダーリン
トン対の入力側における共通接続点との間に、ダ
イオードD₁₀，D₁₁，D₁₂及びD₁₄の如く挿入され、
トランジスタQ₃₆，Q₄₅，Q₅₃及びQ₅₉は、直流電
源V_ccと夫々のダーリントン対の第１ダーリント
ントランジスタ対のコレクタ電極との間に挿入さ
れる。

ダイオード−トランジスタ対D₁₀及びQ₃₆，D₁₁
及びQ₄₅、等は、共通接続点２１，２２，２５及
び２６と関連ダーリントン対のコレクタ電極間で
所定の電位降下を与え、それにより各キヤパシタ
ンス倍率器段の動作において増大した予言と熱不
感性を与える。

概略的に説明したフイルタの種々の実施例及び
機能図に関して種々の回路素子及び種々のフイル
タ回路の値及び／又は実現についての更に詳細な
説明は、前述の説明及び図面を参照すれば、当業
技術者は本発明の集積化フイルタ回路を直ちに理
解し実現し得る場合に不必要と考える。

次に要約すると、第２図、第９図及び第１０図
に図示された種々のキヤパシタンス倍率器が如何
に順応性ある技術を提供し、それにより種々の集
積化フイルタ回路が提供され得るかを示した。か
くして例えば、第２図に図示の接地キヤパシタン
ス倍率器が、如何にして第６図、第７図及び第８
図に図示の低域、高域、帯域フイルタを構成する
ように使用し得るか、第１０図に図示の単方向キ
ヤパシタンス倍率器が如何にして第１１図に図示
の高域フイルタを提供するように利用し得るか、
第１０図に図示の単方向キヤパシタンス倍率器が
如何にして第２図に図示の接地キヤパシタンス倍
率器と組合わされ、第１２図及び第１３図に図示
の２次低域フイルタを提供するか、単方向及び両
方向倍率器が、如何にして結合され第１４図及び
第１５図に図示の２次高域フイルタを提供する
か、１対の接地キヤパシタンス倍率器と１対の単
方向倍率器が、如何にして直列に組合され、第１
６図及び第１７図に図示のオーデイオ帯域フイル
タを与えるのに特に適合した帯域フイルタを提供
するか、を示した。

開示され、説明された種々のフイルタは、説明
用の例を意図したものであることは理解できよ
う。種々の他の例は、接地倍率器及びこゝに種々
の組合せ形式で説明した両方向又は単方向倍率器
を使用し、当業技術者により高次縦続フイルタを
提供するように容易に構成可能である。

各々のフイルタにおいて、独特の新規な直流バ
イアス制御電流回路は、倍率器と動作的に組合わ
され、従つて遮断周波数は、製造プロセスの結果
として実際の動作及び絶対値変化を受けるような
温度変化により、回路抵抗値の変化を受けない。
これは、アナログ集積フイルタ回路の遮断周波数
f_cを、製造プロセスの変化としてまた抵抗の温度
変化の結果として変化する絶対値ではなくて集積
回路の抵抗素子の比に依存させることによつて前
述したように可能となる。また、前述したよう
に、本発明のアナログ集積フイルタ回路は、外部
抵抗値を変化させることによりフイルタの極限周
波数のプログラム化を可能とする。

更に、この出願において説明した本発明の原理
の精神と範囲とを逸脱することなく当業技術者に
より本発明の種々の図示した独創性ある実施例に
対する変形、変更がなされ得る。