JPS60500395A - 同調可能なアクテイブ・フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 同調可能なアクティブ・フィルタ 発明の背景 １、発、明の分野 本発明は同調可能な周波数応答を有するアクティブ・フィルタ過去数年、菫−半 導体チノブ上にほとんと、あるいは全部集積化できる腹つかのフィルタ設計法か 提案さ力、て来た。このようなフィルタは音声またはデータ・チャネルの濾波を 提供するのに必要な通信における応用および種々の他の応用において有用である 。

フィルタはまた試験および測定、計装、信号復元等で広く使用されている。

本発明により改良された１つのフィルタ設計法がケイ、ニス、タン（Ｋ、Ｓ、Ｔ ａｎ　）他の論文「バイポーラＪＦ・ＥＴ技術を使用する完全に集積化されたア ナログ・フィルタ」アイ、イイイ　ジャーナル　オブ　ソリッド−ステート　サ ーキット　（ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆＳｏｌｉｄ−３ｔａｔｅ　Ｃ１ｒ ｃｕｉｔｓ）　、第Ｃ３−１３巻、頁８１４−８２１（１９７８）で述べられて いる。この著者らは「真に必要なものは長い時定数を有するモノリシック積分器 である」と述べ、その実現法を明らかにしている。高精度の時定数を得るために 、この著者らは回路の時定数調整用に安定なりロック波形を使用している。

この技法では、電圧によって制御された素子を使用することにより調整可能な時 定数を得ている。集積回路チップ上の１つの同調可能な回路の時定数を基準クロ ックと比較することにより、複数個の他の時定数の値を調整するために補正フィ ードバックが使用できる。これは単一集積回路チノブ上では１つの同言角可能な 回路と他の同調可能な回路においてデバイスの反復性が良いことによる。しかし この技法は千ノブ上に集積化可能で適当なレンジの時定数を有する制御素子が得 られることが条件となっている。

現できる制御素子が得られることが望ましい。またすべての古性デバイスはバイ ポーラおよびＭＯ５の両方の如き混合デバイス技法でなくＭＯ３技法の如き単一 の技法を使用して単−大ノブ上に実現されることが望ましい。更に、制御回路は 適当に少ない歪を得るために高度の線形性を有する必要かある。こり、ｔこより 例えば広い範囲にわたって変化する振幅を有する信号は過度の歪または雑音を受 けることなく濾波される。同調可能なフィルタを実現する付加的な要件は制御素 子が好ましくは標準的な半導体デバイス処理技法を使用して容易に集積化できる ことである。前述の著者らによって使用された制御素子はこれら要件を完全には 満たしていない。しかしこれら要件は本発明に従い満たされる。

発明の要旨 我々は反転および非反転入力と反転および非反転出力を有する平衡増幅器を含む 同調可能なフィルタを発明した。第１の入力路は反転入力に接続されており、第 ２の入力路は非反転入力に接続されている。第１のフィードバック路は非反転出 力を前記反転入力に接続している。第２のフィートハック路は反転出力を前記非 反転入力に接続している。電子的に制御された抵抗は第１および第２の入力路の 各々の中、または第１および第２のフィードバック路の各々の中に置かれている 。抵抗素子は前記路の他方の各々の中に配置されている。制御素子は典型例では Ｍｏｓトランジスタであり、該トランジスタは電圧によって制御される抵抗とし て動作し、その特性は非線形にあってよい。リアクタンス素子は典型側ではコン デンサである。低域フィルタはコンデンサをフィードバック路中に、電圧で制御 された抵抗を人力路中に配置することにより得られる。高域フィルタはコンデン サを入力路中に、電圧で制御される抵抗をフィードバック路中に配置することに より得られる。より複雑な周波数応答を得るために複数個のフィルタが縦続接続 され正確なりロック周波数または安定な抵抗の如き正確な基準と比較が行われる 。

図面のＰ；＄＊な説明 第１図は本発明に従うクロック周波数を基準とする時定数を得る一般的方法を示 すフィルタ、 第２回は小信号ＲＣ同調可能な積分器、第３図は本発明に従う平衡型ＲＣ同調可 能な積分器、第４図は本技法で使用される平衡型増幅器の定義を示す図、第５図 は平衡型増幅器の一実現例、 第６図は本発明乙こ従う平衡型差動積分器、第７図は本発明に従う平衡型同調可 能な微分器、第８図と５次のり−ブ・フログ型フィルタ、第９図は本発明に従う ５次の低域フィルタ、第１Ｏ図は本発明の技法に従う２次の帯域フィルタである 。

詳細な説明 以下の詳細な記述は同調可能なアクティブ・フィルタに関する。

高域および低域フィルタのいずれも本発明の技法に従って実現出来る。更に、帯 域通過あるいは帯域阻止フィルタを含むより複雑なフィルタも本発明に従う高域 および／または低域フィルタを複数個相互に接続することにより実現できる。

本技法にあっては、完全に集積化されたアクティブＲ，Ｃフィルタを抵抗、コン デンサおよび演算増幅器を有する華−半糎体チノブ上で実現できる。本技法乙こ おける種々の時定数は一定りロ、・り周期の如き精確な信号源と比較することに より調整され、安定化される。（これに関して前述のクン（ＴＡＮ　）の論文を 参照さｎまたい。）必要な場合には精確な信号源はチップ外（例えばシステムタ イミング信号）から得ることも出来る。

本発明を実現する一つの一般的な方法か第１図に示されている。

第１図の方法は電圧によって制御される抵抗を実現することに基礎をおいている 。“王回路網”　（例えばフィルタ）は可変ＲＣ時定数を有しており、すべての 電圧によって制御される抵抗Ｒｉｇよびすべてのコンデンサｃ４はある基準素子 Ｒ６およびＣ８と一定の比を存している。（第１図において、Ｒ１巧よびＣ４素 子は模式的に示されており、実際の回路は第３および７Ｍに示してあり、これに ついては以下て述へる。）適当な制御電圧Ｖｃを加えることにより、王回路網の 時定数は精確で安定な値に調整される。これは“比較回路網”および“基準回路 網”より成る（前述のＴａｎの論文乙こ述べられている如き）制御システムによ って自動的に実行される。“基準回路網”はＲ８およびＣ８素子で合成されてお り、その特性時定数τ。−ＲｏＣｏの関数である出力信号を発生ずる。

Ｃどの出力信号は周期τ。の発振であってもよい。）比較回路網は電圧Ｖｃ　（ および間接的にτ。）を設定し、それにょゲこ基準回路網から到来する信号と安 定で一定のクロック周期とを予め定められた仕方で（例えばτ。がクロック周期 と等しくなるよう）比較する。このようにして、τ。の値は精確で安定となる。

王回路網の種々の時定数はτ。と一定の比を成しているので、これら時定数も安 定となり、予め定められた値をとる。

ＲＣＵｇＪ路はＭＯ，Ｓ）ランジスタを（周知の）電圧によって制御される抵抗 として使用することにより金属酸化物シリコン（ＦＩＯ５）５ 技術で実現される。このようなＲＣ回路を使用する積分器（低域フィルタ）か第 ２図に示されている。しかし、極めて小さな信号の２ブしかこの方法では取扱え ない。何故ならば絶縁ゲート電界効果Ｉ・ランンスタ（ＩＣＦＥＴ）の非線形性 のために主として２次高調波歪が生じるからである。このため通常要求される条 件は典型例では高たされない。（ｉｌｌ常要求される条件とは全高調波歪が、！ −５Ｖの供給電圧、９０ｄＢを越ずダイナミック　レンジにおいて６■のピーク ・ツー・ピーク信号で１％以下である。）本発明にあっては前述の問題は第３図 に示す回路で実質的に軽減された。この回路では電圧によって制御される抵抗の 非綿形叶は十分相殺され、所定の動作振幅および周波数の下では第２図の回路と 比べて全高調波歪は少なくとも２０ｄＢｉ７＆少する。第３図の回路はここでは “′相補出力演算増幅器”　（Ｃ，０，０ｐ、Ａｍ１１）と呼ふ本発明に従う平 衡した、二重入力、二重出力の演算増幅器である増幅器３０を使用している。こ の素子の動作の定義とこれを表現する記号は第４図に示されている。Ｃ，Ｏ，Ｏ ｐ、Ａｍｐにあっては、２つの出力電圧は振幅は同じで符号が異なる。（即ち平 衡している。）入力信号は平衡出力を規定する同し基準電圧と比較されたとき振 幅が同じで符号が反対であることが要求される。基準電圧はここでは信号地気電 圧と定義される。この信号地気電圧は使用する回路に応して電源地気電圧と同し であっても、異なってもよい。第３図の人力が（信号地気に関して）対称である と、通常２次高調波を発生ずるＭＯＳｌ−ランジスタの非線形性が相殺されるこ とが示し得る。入力トランジスタ３９．４０の大きさあるいは積分コンデンサ４ １．４２の値の２％という比較的大きな不整合でさえも比較的少ししか全高調波 歪を増加させないことが見出されている。更に、典型的なＭＯ５製造の技法によ りこれらの値は２％以下に抑えることが出来る。Ｃ，０，０ｐ、Ａｍ１１は出力 電圧（ＯＵＴ−およびＯＵＴ＋）が２％しか異ならない振幅を有しているならば 第４図において平衡していると考えられる。同し技法が（余分な入力トランジス タを付加することにより）多入力積分器、（そしてコンデンサ４０および４１を ＭＯＳｌ−ランジスタで置き換えることにより）加算器、（そしてコンデンサ４ ０および４１をＭＯＳトランジスタで置き換え、ＭＯＳｌ−ランジスタ３９およ び４ｏをコンデンサで置き換えることにより、即ちコンデンサ４ｏと４１ならび にＭＯＳ）ランジスタ３９と４０の位置を入替えることにより）微分器を実現す るのに通用するごとか出来る。このようにして得られたフィルタのヒルティング ・ブロックは入力−出力のコンパティビリティがある。前述の技法により良好な 電源排除特開を有する入力から出力まで完全に平衡したフィルタが得られること になる。Ｃ，Ｏ，Ｏｐ、Ａｍｐの一つの適当な実現例を第５図に示すが、他の実 現法ももちろん可能である。

前述の原理を以下の例によって更に完全に説明する。

± ５次の低域アクティブ梯子型フィルタが第９図に示されている。

Ｃ，０，０ｐ、Ａｍｐとしては、第５図の回路が使用されている。フィルタは標 準表に従って設計された。計算機シミュレーションによるとＭＯＳトランジスタ のチャネルの分布容量のために周波数応答にはピークが生しる。この効果は計算 機シミュレーションを指標として２つの容量を経験的に調整することにより除去 される。第５図の電圧によって制御されるＭ’Ｏ３）ランジスタ抵抗の値はＶｃ Ｖｔ＝４ボルトの場合４メグオームである。ここてＶＴはＭＯＳトランジスタの 闇値電圧である。各々のＭＯＳｌ−ランジスタの基板は正の電ｆｉ＋Ｖｏｏに接 続されている。積分器１〜５に相応するコンデンサＣ１〜Ｃ３の値を表■に示す 。ＭＯＳトランジスタは同一となるように設計されており、積分器の比はコンデ ンサの差異によって実現される。フィルタはシミュレーションから予想されるの と同し動作をし、−３Ｖ〜−６Ｖめ範囲にわたる制御電圧（Ｖｃ）に対し１ｋＨ ｚ〜４．　ｋ　Ｈｚの間で線形的に変化するカットオフ周波数を与える。フィル タと２つのコンバータの組合せに対する他の測定された特性パラメータを表Ｈに 示す。

表Ｉ　素子値 積分器　τ−’　ＭＯＳｌ−ランジスク抵抗（ＭΩ）　Ｃ（ｐＦ）（ＶＣＶＴ　 ＝　４．　Ｖ） １　１５．３４　ＸＩＯ’　４　１６．３０２　１５．６２　Ｘｌ０３４　１６ ．００３　８．９Ｘ１０３４　２８．０７ ４　１１．３６　ＸＩＯ”　４　２２．００５　１５．３４　ＸＩＯ３４１６， ３０表■　特性 電源電圧　±５■ ６Ｖビーク・ツー・ピークの出力信号における全高調波歪　〈１％ Ｃメ、セージ重み付は雑音　３４μＶ　ｒｍｓダイナミック・レンジ　９５　ｄ Ｂ 電源排除比　＋Ｖｏｎ　＋６０　ｄＢ （ｌｋＨｚで測定）　Ｖｓｓ　＋４０ｄＢ出力オフセット　５ｍＶ フィルタ利得　ＯｄＢ 電力消費　２０ｍ− ２０ｍ−という電力消費は第５図に示すように簡単のため１段当り２つの演算増 幅器を使用している事実を反映している。測定された電源排除比（ＰＳ、ＲＲ） は演算増幅器によって制限されたものであり、技法それ自身によって制御された ものではない。９５ｄＢというダイナミック・レンジはＭ　ＯＳ　Ｌランジスタ 抵抗の雑音によって制限され、その値は全半導体デバイスの面積を最小化するよ う選択されている。容量の値を犠牲にすることによって抵抗値を減少させること により、］０ＯｄＢを越すダイナミック・レンジか可能となる。チップの活性領 域は（コンバータを含めて）４顛２である。

表Ｈに示す特性はデバイスを初めて集積化したときに得られたものであり、再設 計は行っていない。このことはこの技法の設計の簡便さを示すものである。

第９図の回館においては差動入力積分器が使用されていることに注意されたい。

その出力は（Ｖ、−Ｖ２）の積分値に比例している。ここで■１およびＶ２は独 立の入力である。この機能は第３図に示す回路に入力トランジスタの他の対を付 加し、第６図に示すように相補的（ＶＺおよび−Ｖ２）に駆動することにより実 現される。回路は同様な仕方で付加的な入力トランジスタ対を付加することによ り更に他の入力電圧を積分するよう拡張することが出来る。

前述の平衡型回路の線形化効果はまた第３図のコンデンサの代りに他のりアクド ル素子を用いることによっても得られる。例えばコイルで各コンデンサを置き換 えると、第３図の回路は高い線形性を有する微分器（高域フィルタ）となる。前 述の実施例にあってはフィードバックは線形素子を通して加えられ、非線形［・ ランジスタは電圧によって制御される入カデハイスとして使用され９ る。しかし、丁度逆のことを行う実施例を得ることも出来る。例えば、電圧によ って制御される素子がフィードバック路中にあり、コンデンサが人力路中にある 第７図の回路は微分器となる。ここの例でＭＯＳ）ランノスタが制御された抵抗 として使用されていが、他の電子的に制御された素子でも可能である。即ち、本 技法は理想的な電流対電圧の線形性を持たない他の素子を使用してより線形性の 秀れた応答を得るのに使用することが出来る。

前述の回路をビルディング・ブロックとして使用することにより、種々の機能を 得ることが出来る。回路網理論では、あらゆる型の伝達関数が積分器と加算器の みを含む極めて不感応な回路で実現することが知られている。例えば第８図は第 ９図に示すフィルタを一般化したものである５次の低域伝達関数を実現するのに 差動入力積分器のみを使用した周知のリーブフロッグ技法を示している。本技法 を使用する２次の帯域通過フィルタが第１０図に示されている。いずれの場合で も、制御トランジスタのゲートに加えられる電圧は同し電圧であることに圧意さ れたい。更に他の伝達関数を本発明のフィルタ設計法に従って実現することが出 来る。

モノリシックの連続時間フィルタを実現する本手法はプログラマブル・フィルタ を実現するよう一般化することが出来る。これを実行する一つの方法として回路 中の余分な抵抗またはコンデンサをオン・オフ・スイッチングすることがある。

（この場合フィルタの性質は時間的に連続な状態に留まることに注意されたい。

）これはスイッチそれ自身がその他のすべてのＭＯＳ）ランジスタ抵抗と同様に 線形化された回路のアクティブ部分である点を除き周知のスイソチト・キャパシ タ・プログラマブル・フィルタに類似している。事実、加えられるゲート電圧に 依存して同しＦＥＴをＭＯＳ）ランシスク抵抗およびスイッチとして使用するこ とが出来る。他の方法として周波数応答が華なる周波数軸スケーリングでなく更 に一般的な仕方で変化するように異なる時定数を独立に制御することが考えられ る。

田 国際調査報告

Claims (1)

1. 【特許請求の範囲】 ］、第１および第２の入力路を有する増幅器を含む同調可能なアクティブ・フィ ルタにおいて、 前記増幅器（第３図、３０）は平衡しており、前記第１および第２の入力路（３ １，３２）は前記増幅器の反転入力（３３）および非反転入力（３４）と夫々通 信を行い、第１．（３５）第２（３６）のフィードバック路は非反転出力（３７ ）と前記反転入力（３３）の間、および反転出力（３８）と前記非反転入力（３ ４）の間で通信を行い、入力路対または出力路対の少なくとも１方その路中の各 々に電子的に制御された抵抗（３つ、４０）を含み、前記路対の他方はその路中 の各々にリアクタンス素子（４１，４２）を含むことを特徴とする同調可能なア クティブ・フィルタ。 ２　請求の範囲第１項記載のフィルタにおいて、前記電子的に制御された抵抗は 電界効果トランジスタであることを特徴とするフィルタ。 ３、　請求の範囲第１項記載のフィルタにおいて、前記リアクタンス素子はコン デンサであることを特徴とするフィルタ。 ４、請求の範囲第１項記載のフィルタにおいて、前記入力路は各々制御された抵 抗を含んでおり、前記フィードバック路は各々コンデンサを含んでおり、それに よって低域フィルタか得られることを特徴とするフィルタ。 ５、　請求の範囲第１項記載のフィルタにおいて、前記入力路の各々はコンデン サを含み、前記フィードバック路の各々は制御された抵抗を含み、それによって 高域フィルタが得られることを特徴とするフィルタ。 ６、請求の範囲第１項記載のフィルタにおいで、電子的に制御された抵抗は精確 な信号源を谷間することにより制御されていることを特１改とするフィルタ。 １