KR910001630B1 - 동조형 능동필터 - Google Patents

Abstract

내용 없음.

Description

동조형 능동필터

제1도는 클럭 주파수라고 하는 시정수를 얻는 방법을 예시하는 본 발명에 따른 필터에 대한 도시도.

제2도는 소신호 RC 동조적분기에 대한 도시도.

제3도는 본 발명에 따른 평형 RC 동조적분기에 대한 도시도.

제4도는 본 기술에 이용되는 평형 증폭기에 대한 도시도.

제5도는 평형증폭기의 일례에 대한 도시도.

제6도는 본 발명에 따른 평형 차동 적분기에 대한 도시도.

제7도는 본 발명에 다른 평형 동조적분기에 대한 도시도.

제8도는 5단 리프프로그(leapfrog)필터에 대한 선도.

제9도는 본 발명에 따른 5단 리프프로그 필터에 대한 도시도.

제10도는 본 발명의 기술에 따른 2단 저역통과필터에 대한 선도.

＊도면의 주요부분에 대한 부호의 설명

30 : 증폭기 31 : 제1입력 선로

32 : 제2입력 선로 33 : 반전 입력

34 : 비반전 입력 35 : 제1궤환 선로

36 : 제2 궤환 선로 37 : 비반전 출력

38 : 반전 출력 30, 40 : 전자 제어 저항,

41, 42 : 리액티브 소자

본 발명은 동조 주파수 응답을 구비한 능동필터에 관한 것이다.

여러해 전에는 단일 반도체 칩상에 완전히 집적될 수 있는 여러가지 필터구조가 나타났었다. 이러한 필터는 음성이나 데이타 채널에 대해 여파를 필요로 하는 통신 응용이나 여러가지 다른 응용에 이용된다. 필터는 음성이나 데이타 채널에 대해 여파를 필요로 하는 통신 응용이나 여러가지 다른 응용에 이용된다. 필터는 검토 및 측정, 설치, 신호회복 등에 광범위하게 이용된다.

본 발명에 의해 개선되는 한가지의 필터 설계는 1978년 출판된 고체상태 회로에 대한 IEEE 간행물 제CS-13권의 814페지 내지 821페지에 "쌍극성 JFET기술을 이용한 완전 직접된 아날로그 필터"라는 명칭으로 케이.에스.탠과 그외 공동 연구자에 의해 기술된다.

이들은 진정으로 필요한 것은 긴 시정수형 모놀리드식(monolithic) 적분기라고 말하고 있으며 이를 얻는 방법에 대해 기술한다. 이들은 고도로 정밀한 시정수를 구하기 위해 회로의 시정수를 조정하기 위한 적합한 클럭 파형을 이용한다. 이 기술에서 조정 가능한 시정수는 전압 제어된 소자를 이용함으로써 얻어진다. 집적회로 칩상의 한 동조회로에 대한 시정수를 기준 클럭에 비교함으로써 다수의 다른 시정수 값을 조정하는데 교정 궤환이 이용될 수 있다.

이는 단일 집적 칩상에 있는 장치가 한 동조회로에서 다른 동조회로로 향하는 반복력이 양호하기 때문이다. 그러나 이 기술은 칩상에 편리하게 집적될 수 있고 적절한 시정수 범위가 얻어질 수 있도록 허용하는 제어소자의 이용도에 달려 있다.

전압 제어식 시정수 회로에서는 가능한한 간단하게 설치될 수 있는 제어소자를 구하는 것이 바람직하다. 쌍극성 및 MOS와 같은 혼합된 장치기술을 이용하는 것보다 MOS기술과 같은 단일 기술을 이용하여 모든 능동 장치가 설비되는 것도 바람직하다. 또한, 제어회로가 저왜곡을 얻기 위해서는 높은 선형도를 구비할 필요가 있다. 높은 선형도를 구비하면 광역으로 변하는 진폭을 갖춘 신호가 과다한 왜곡이나 잡음없이 여파되도록 허용된다. 동조필터를 유용하게 설치하기 위해 제어소자는 미리 집적되어야 하고 표준 반도체장치 처리기술을 이용해야 한다. 상기 연구자에 의해 사용된 제어소자는 이러한 사항을 완전히 만족하지 않으며 본 발명에 의해 만족된다.

본 발명은 반전 및 비반전 입력과, 반전 및 비반전 출력을 갖춘 평형증폭기를 포함하는 동조필터를 발명하였다. 제1 입력 선로는 반전 입력에 연결되고 제2 입력 선로는 비반전 입력에 연결된다. 제1 궤환 선로는 비반전된 출력을 상기 반전 입력에 연결한다. 제2 궤환 선로는 반전된 출력을 상기 비반전 입력에 연결한다. 전자 제어된 저항은 각각의 제1 및 제2 입력 선로나 각각의 제1 및 제2 궤환 선로에 배치된다.

리액턴스 소자는 상기 나머지 선로에 배치된다. 제어소자는 전압 제어 저항으로 작용하고 비선형 특성을 갖춘 MOS 트랜지스터이다. 리액턴스 소자는 일반적으로 커패시터이다. 저역통과필터는 궤환 선로에 위치하는 커패시터와 입력 선로에 있는 전압 제어 저항으로 얻어진다. 고역통과필터는 입력 선로에 있는 커패시터와 궤환 선로에 있는 전압 제어 저항으로 얻어진다. 다중 필터는 합성 주파수 응답에 대해 종속될 수 있으며 정확한 클럭 주파수나 안정 저항과 같은 정확한 기준을 기준으로 할 수 있다.

아래의 상세한 설명은 동조형 능동필터에 대한 것이다. 고역통과필터 및 저역통과필터는 본 기술에 따라 설치될 수 있다. 또한, 저역통과필터나 대역제거필터를 포함하는 혼합 필터 구조는 본 설계에 의한 다수의 고역통과필터 및 저역통과필터나 대역제거필터를 포함하는 혼합 필터 구조는 본 설계에 의한 다수의 고역통과필터 및 저역통과필터를 상호 연결 시킴으로써 수행된다.

본 기술에 있어서, 완전히 집적된 능동 RC 필터는 저항, 커패시터 및 연산증폭기를 구비한 단일 반도체 칩상에 설비될 수 있다. 본 기술에 있어서, 가변 시정수는 고정 클럭 주기와 같은 정확한 신호원과 비교함으로써 조정되어 안정화된다. 정확한 신호원은 필요하다면 시스템 타이밍 신호와 같은 칩이외의 것에서 구할 수 있다.

본 발명을 실행하기 위한 한가지의 일반적인 구조는 제1도에 도시된다. 제1도의 구조는 전압 제어 저항의 현실화에 기반을 둔 것이다. 주회로(예를 들면, 필터)는 모두 전압 제어 저항 R_i및 커패시터 C_j가 기준소자 R_o, C_o에 비율적으로 매치되는 가변 RC 시정수를 구비한다.

제1도에서 소자 R_i, C_j는 개략적으로 도시되며 실제 회로는 제3도 및 제7도에 도시된 바와 같이 실행되고 아래에 기술된다. 적절한 제어 전압 V_c을 인가함으로써 주회로는 정확하고 안정한 값으로 조절될 수 있다. 이는 비교회로 및 기준회로로 구성된 것으로서 상기 탠과 그외 공동 연구자의 논문에 기술된 바와 같은 제어 시스템에 의해 자동적으로 실행된다. 기준회로는 특성 시정수 Z_o=R_oC_o의 함수인 출력신호(예를 들면 이 출력신호는 주기 Z_o로 진동한다)를 발생시키는 소자 R_o및 C_o에 의해 합성된다. 비교회로는 기준회로로부터 인입하는 신호가 상기 방법(예를 들면, 시정수 Z_o가 클럭주기와 동일함)으로 안정된 고정 클럭 주기와 비교되도록 전압 V_c(간접적으로는 Z_o)을 설정한다. 따라서 시정수 Z_o의 값은 정확하고 안정하게 된다. 모든 주회로의 시정수는 Z_o에 비례하므로 여러가지의 모든 시정수도 역시 안정되고 예정값으로 추정된다.

RC회로는 전압 제어 저항으로 금속 산화 실리콘(MOS) 트랜지스터를 사용함으로써 MOS 기술에서 실행될 수 있다. 이러한 RC회로를 이용하는 적분기 (지역통과필터)는 제2도에 도시된다. 고조파 왜곡을 야기시키는 절연 게이트 전계효과 트랜지스터(IGFET)의 비선형도로 인해 매우 작은 신호만이 이 구조에 의해 처리될 수 있다. 공통 요구 사항은 일반적으로 충족되지 않는다. (예를 들어, 전체 고조파 왜곡은 ±5V 전력원을 갖춘 6V의 피크대 피크 전압과 90dB이상의 동적 범위를 구비한 신호에 대해 1%이하이다).

본 발명에 있어서, 상기의 문제점은 제3도에 도시된 회로에 의해 감소된다. 이 회로에서 전압 제어 저항의 비선형도는 제2도의 회로와 비교해 볼 때 기대된 동작 진폭 및 주파수하에서 전체 고조파 왜곡을 최소20dB 감소시키도록 충분히 제거된다. 제3도의 회로는 본 발명에 따르면 보상출력 연산증폭기(C.O.OP.Amp)라고 하는 평형 이중 입력 및 이중 출력 연산증폭기이다. 이 소자의 작동과 이 소자를 나타내는데 쓰이는 기호는 제4도에 도시된다. 보상출력 연산증폭기에서 두 출력 전압은 크기가 동일하고 부호가 반대이다(즉, 평형상태이다). 입력신호는 평형된 출력을 규정짓는 동일한 기준전압과 비교될 때 크기가 동일하게 되고 부호가 반대되어야 한다. 기준전압은 사용되는 회로에 따라 다른 전력원 접지 전위와 같거나 다른 신호 접지 전위로 규정된다.

제3도의 입력이 신호 접지에 대해 대칭적이면 제2 고조파를 야기시키는 MOS 트랜지스터(MOST)의 비선형도는 제거된다. 입력 트랜지스터(39), (40)의 크기와 커패시터(41), (42)의 값이 2% 정도로 비교적 심하게 오조화되더라도 전체 고조파 왜곡은 비교적 소량 증가된다. 또한 일반적인 MOS 제작 기술은 2% 이상으로 잘 조화할 수 있다. 보상출력 연산증폭기는 출력전압(＋출력 및 －출력)이 2% 이하로 틀린 크기를 가질 경우 평형상태인 것으로 고려된다. 동일한 기술은 다중 입력 적분기(여분의 입력 트랜지스터를 부가함으로써), 합산기(커패시터(40), (41)를 MOST로 교체함으로써), 미분기 (커패시터(40), (41)를 MOST와 교체하고 MOST(39), (40)를 커패시터로 교체함으로써 즉, 커패시터(40), (41)의 위치를 MOST(39), (40)의 위치와 서로 바꿈으로써)등을 현실화 하는데 적용될 수 있다. 따라서, 얻어진 필터 설치 블럭은 입출력이 양립할 수 있다.

상기 기술은 입력에서 출력으로 완전히 평형상태로 된 필터로 이어지며 이는 전력원을 양호하게 제거하는데 바람직하다. 보상출력 연산증폭기에 대한 한가지의 적합한 실행은 제5도에 도시되며 다른 실행도 가능하다.

상기 원리는 아래 실시예를 통하여 좀더 완전하게 설명된다. 5단 저역통과 능동 사다리꼴 필터는 제9도에 도시된다. 보상출력 연산증폭기는 제5도의 회로에 사용된다. 필터는 표준 테이블로 설계된다. 컴퓨터 실험은 MOS 트랜지스터의 채널에 이용된 커패시턴스로 인해 주파수 응답에 있어서 다소의 피킹을 보였으며 이 효과는 안내로서 컴퓨터 실험을 이용하는 두 커패시터를 실험 관찰에 의해 조정함으로써 제거된다. 제5도에서 전압 제어 MOST 트랜지스터의 저항의 저항값은 V_C-V_T=4V에 대해 4MΩ이며 여기서 V_T는 MOS 트랜지스터의 임계 전압이다. 각 MOST(MOS트랜지스터) 저항의 기판은 정의 공급 전압인 ＋V_DD에 연결된다.

적분기(1) 내지 (5)인 커패시터 C₁내지 C₅는 테이블 I에 주어진다. MOST 저항은 동일하게 되도록 설계되며 적분기의 비율은 커패시터의 차로 실행된다. 필터는 실험에서 기대된 바와 같이 작동하며, -3V에서 -6V까지 각각 배열된 제어전압(V_C)에 대해 1KHz 내지 4KHz까지 선형으로 배열된 차단주파수를 나타낸다. 필터와 두 변환기를 조합한 경우 다른 측정된 실행 변수는 테이블 Ⅱ에 도시된다.

[성분 값]

[실행]

전력원 전압 ±5V

6V의 피크대 피크 출력신호에서 전체 고조파 왜곡 〈1%

C 통신 가중 잡음 34μV rms

동적 범위 95dB

전력원 제거비 +V_ss+60dB

(1KHz에서 측정됨) -V_ss+40dB

출력 오프셋 5mV

필터 이득 0dB

전력 손실 20mV

20mW의 전력 손실은 제5도에 도시된 바와 같이 두 연산증폭기가 대략 단마다 사용되는 것이라는 것을 나타낸다. 측정된 전력원 제거비는 연산증폭기에 의해 제한되며 구조 그 자체에 의해 제한되지는 않는다. 95dB의 동적 범위는 MOST 저항의 잡음에 의해 제한되며 잡음의 값은 전체 반도체 장치 영역을 최소화하도록 선택된다. 커패시터의 값으로 저항 값을 감소시킴으로써 100dB 이상의 정적 범위가 가능하다. 칩의 능동 영역은 4mm²(변환기를 포함)이다. 장치는 테이블 Ⅱ에서 실행을 나타내며 제공된 기술을 간단히 설계하도록 하는 재설계가 필요없다.

제9도의 회로에 있어서 차동입력 적분기가 이용된다. 이득 적분기의 출력은 (V₁-V₂)의 값에 비례하며 여기서 전압 V₁, V₂는 독립 입력이다. 이 함수는 제3도에 도시된 회로에 다른 입력 트랜지스터쌍을 부가함으로서 실행되며 제6도에 도시된 바와 같이 입력 트랜지스터쌍을 보상형태로(V₂및 -V₂) 구동시킨다. 이 회로는 유사한 방법으로 추가의 입력 트랜지스터쌍을 부가시킴으로써 다른 입력전압을 적분하게 할 수 있다.

상기 평형 설계의 선형화 결과는 제3도의 커패시터 위치에서 다른 저항 소자와 함께 구해진다. 예를 들어, 인덕터가 각각의 커패시터와 대체되면 제3도의 회로는 높은 선형도를 갖는 미분기(고역통과필터)의 조건을 충족시킨다.

상기 실시예에서 궤환은 선형소자를 통하여 인가되었고 비선형 트랜지스터는 전압 제어 입력장치로 사용되었다. 그러나 정반대인 실시예를 얻을 수도 있다. 예를 들어, 전압 제어 소자가 궤환 선로에 있고 커패시터가 입력 선로에 있는 제7도의 회로는 미분기이다. MOS 트랜지스터가 이 실시예에서 제어 저항으로 사용되는 동안 다른 제어소자도 제어 저항으로 사용될 수 있다.

즉, 본 기술은 이상 전류대 전압의 선형도 보다 낮은 선형도를 갖는 다른 소자를 이용하여 더 높은 선형응답을 구하는데 이용될 수 있다. 이러한 모든 장치는 본 명세서에서는 전자 제어 저항이라는 말로 포함된다.

설비 블럭과 같은 상기 회로로 여러가지 다양한 기능을 얻을 수 있다. 회로 이론에 있어서 모든 종류의 전달 함수는 적분기 및 가산기만을 포함하는 민감하지 않은 회로로 구할 수 있다. 예를 들면, 제8도는 5단 저역통과 전달함수를 구하기 위해 차동 입력 미분기만을 사용하는 유사한 리프프로그를 도시하며 이는 제9도에 도시된 필터의 일반화된 표시이다.

본 기술을 이용하는 2단 저역통과필터는 제10도에 도시된다. 상기 모든 사실에 있어서, 제어 트랜지스터의 게이트에 인가된 전압 V_c은 동일한 전압이다. 다른 전달 함수는 본 발명의 필터 설계를 구체화하는 표준 설계기술을 이용하여 얻어질 수 있다.

모노 리드식 연속 시간 필터를 구하는 방법은 일반화되어 프로그램 가능한 필터를 실행하게 된다. 이를 실행하는 방법으로는 회로에서 여분의 리지스턴스나 커패시턴스를 개폐시킴으로써 이루어진다(필터는 원래 연속 시간을 유지한다) 이는 스위치 그 자체가 다른 모든 MOST 저항처럼 선형화 되어야 하는 회로의 능동부분이라는 점을 제외하면 스위치된 커패시터의 프로그램 가능한 필터와 유사하다. 실제로 동일한 FET는 인가된 게이트 전압에 따라 변하는 MOS 저항 및 스위치로 사용될 수 있다. 또다른 방법으로는 주파수 응답이 주파수축의 척도보다 더 일반화된 방법으로 변하도록 다른 시정수를 독립적으로 제어하는 것이다.

Claims (6)

1. 제1 및 제2 입력 선로를 갖춘 증폭기를 구비한 동조형 능동필터로서, 상기 증폭기(제3도), (30)는 평형상태이고, 상기 제1 및 제2 선로(31), (32)는 상기 증폭기의 반전 입력(33) 및 비반전 입력(34)과 각각 통신하며, 제1 및 제2 궤환 선로(35), (36)는 비반전된 출력(37)과 상기 반전 입력(33) 사이에서 각각 통신하며, 반전된 출력(38)과 상기 비반전 입력(34) 사이에서 하나이상의 입력 및 출력 선로쌍은 각 선로에 전자 제어 저항(39), (40)을 포함하며, 상기 선로쌍중 나머지 선로쌍은 각각의 선로에 리액티브 소자(41), (42)를 포함하는 것을 특징으로 하는 동조형 능동필터.
2. 제1항에 있어서, 전자 제어 저항은 전계효과 트랜지스터인 것을 특징으로 하는 동조형 능동필터.
3. 제1항에 있어서, 상기 리액티브 소자는 커패시터인 것을 특징으로 하는 동조형 능동필터.
4. 제1항에 있어서, 상기 입력 선로는 상기 제어 저항을 각각 포함하고 상기 궤환 선로는 커패시터를 각각 포함하며 이에 의해 저역통과필터가 구해지는 것을 특징으로 하는 동조형 능동필터.
5. 제1항에 있어서, 상기 각각의 선로는 커패시터를 포함하고 상기 각각의 궤환 선로는 제어 저항을 포함하며 이에 의해 고역통과필터가 구해지는 것을 특징으로 하는 동조형 능동필터.
6. 제1항에 있어서, 전자 제어 저항은 정확은 전원을 기준으로 하여 제어되는 것을 특징으로 하는 동조형 능동필터.

Images