JP2009105555A - Ｅｍｉフィルタおよび電子機器 - Google Patents

Ｅｍｉフィルタおよび電子機器 Download PDF

Info

Publication number
JP2009105555A
JP2009105555A JP2007274042A JP2007274042A JP2009105555A JP 2009105555 A JP2009105555 A JP 2009105555A JP 2007274042 A JP2007274042 A JP 2007274042A JP 2007274042 A JP2007274042 A JP 2007274042A JP 2009105555 A JP2009105555 A JP 2009105555A
Authority
JP
Japan
Prior art keywords
emi filter
pad
semiconductor substrate
electrode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007274042A
Other languages
English (en)
Inventor
Toshiki Seshimo
敏樹 瀬下
Minoru Kawase
稔 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007274042A priority Critical patent/JP2009105555A/ja
Publication of JP2009105555A publication Critical patent/JP2009105555A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Filters And Equalizers (AREA)

Abstract

【課題】静電気放電保護機能を有し，かつ所望の周波数帯域の信号を効果的に減衰可能なＥＭＩフィルタおよび電子機器を提供する。
【解決手段】ＥＭＩフィルタが，第１，第２の主面を有する半導体基板と，第１の主面側に配置されるカソードと，第２の主面側に配置されるアノードと，を有するツェナーダイオードと，第１の主面に配置される第１のパッドと，前記カソードと前記第１のパッドとを接続する抵抗素子と，第１の主面に配置され，カソードと電気的に接続される第２のパッドと，半導体基板の外部に配置される第１，第２の電極と，第１のパッドと第１の電極とを接続する第１の配線と，第２のパッドと第２の電極とを接続し，第１の配線と略平行な第２の配線と，を具備する。
【選択図】図１

Description

本発明は，静電気放電保護機能を有するＥＭＩフィルタおよび電子機器に関する。
電子機器から放射される電磁波による他の機器や人体への影響を低減するためにＥＭＩフィルタが用いられる。多くのＥＭＩフィルタは，信号の高周波数成分を減衰させるローパスフィルタである。ローパスフィルタは主に抵抗，コイル，コンデンサからなり，Γ型，Ｔ型，π型等の回路で構成される。
電子機器においては，放射電磁波（エミッション）の低減と共に，周囲環境からの電磁波による影響の受けやすさ（イミュニティ）への対策も必要とされる。ＩＥＣ（国際電気標準会議：International Electrotechnical Commission）によって，イミュニティ試験の規格が規定されている（IEC61000-4-2）。この規格に係る試験では，人体等からの静電気放電が電子機器に与える影響が測定される。静電気放電から電子機器を保護するために，信号の高周波数成分を除去すると共に，静電気放電保護機能を併せ持つＥＭＩフィルタが利用される。このような静電気放電保護機能を有するＥＭＩフィルタは，例えば，メモリーカードコネクター等の外部入力端子を有し，かつ，高周波回路を有する携帯電話端末で必要とされる。
ここで，エミッションやイミュニティに対する規制に適合するために，ＥＭＩフィルタにおいて，静電気放電保護機能を有し，かつ所望の周波数帯域の信号を効果的に減衰させることが求められている。
なお，サージから電子機器を保護する保護回路とＥＭＩフィルタとを兼ね備えた半導体保護装置に関する技術が公開されている（特許文献１参照）。
特開２００５−１６７０９６号公報
上記に鑑み，本発明は，静電気放電保護機能を有し，かつ所望の周波数帯域の信号を効果的に減衰可能なＥＭＩフィルタおよび電子機器を提供することを目的とする。
本発明の一態様に係るＥＭＩフィルタは，第１，第２の主面を有する半導体基板と，前記半導体基板の内部に配置され，前記第１の主面側に配置されるカソードと，前記第２の主面側に配置されるアノードと，を有するツェナーダイオードと，前記第１の主面に配置される第１のパッドと，前記カソードと前記第１のパッドとを接続する抵抗素子と，前記第１の主面に配置され，前記カソードと電気的に接続される第２のパッドと，前記半導体基板の外部に配置される第１，第２の電極と，前記第１のパッドと前記第１の電極とを接続する第１の配線と，前記第２のパッドと前記第２の電極とを接続し，前記第１の配線と略平行な第２の配線と，を具備する。
本発明によれば，静電気放電保護機能を有し，かつ所望の周波数帯域の信号を効果的に減衰可能なＥＭＩフィルタおよび電子機器を提供できる。
以下，図面を参照して，本発明の実施の形態を詳細に説明する。
（第１の実施の形態）
図１は本発明の第１実施形態に係るＥＭＩ（Electro-Magnetic Interference）フィルタ１０の斜視図である。図２はＥＭＩフィルタ１０の等価回路図である。
ＥＭＩフィルタ１０は，静電気放電保護機能を有し，半導体基板１１，ツェナーダイオードＤ１，抵抗Ｒ１，パッド電極１２，１３，ボンディングワイヤー１４，１５，電極１６，１７，１８，および外囲器１９を備える。なお，ＥＭＩフィルタ１０の用途の一例として，Ｗ−ＣＤＭＡを用いた携帯電話端末が挙げられる。Ｗ−ＣＤＭＡの使用周波数帯域は２ＧＨｚ近傍であり，その周波数帯での減衰量が重要である。
半導体基板１１は，シリコン等の半導体材料から構成される。半導体基板１１は外囲器１９内の電極１６上にマウントされている。
ツェナーダイオードＤ１は，半導体基板１１内のパッド電極１３の直下に形成される。ツェナーダイオードＤ１のカソード電極およびアノード電極はそれぞれ，半導体基板１１の表面（第１の主面）側，裏面（第２の主面）側に配置される。即ち，ツェナーダイオードＤ１は縦型素子であり，大きな静電気放電（Electrostatic Discharge：ＥＳＤ）能力を有し，例えば，IEC61000-4-2規格で８ｋＶ以上ものＥＳＤ耐量を有する。ツェナーダイオードＤ１は，図２に破線で示す接合容量Ｃ１を有する。ツェナーダイオードＤ１のカソード電極およびアノード電極はそれぞれ，パッド電極１３および電極１６と接続される。
抵抗Ｒ１は，例えば，半導体基板１１上に配置されるポリシリコン抵抗層により構成できる。抵抗Ｒ１は，ツェナーダイオードＤ１のカソード電極とパッド電極１２とを接続する。即ち，ここでは，抵抗Ｒ１は，パッド電極１２，１３間に配置され，これらを接続する。抵抗Ｒ１と容量Ｃ１がローパスフィルタを形成することで，ＥＭＩ，即ち，電磁波の輻射が低減される（ＥＭＩフィルタ）。
パッド電極１２，１３はそれぞれ，半導体基板１１の表面側に配置され，ボンディングワイヤー１４，１５により，電極１７，１８に接続される。ボンディングワイヤー１４，１５それぞれの寄生インダクタンスＬ１，Ｌ２が図２中に示される。
電極１６は，矩形状のグランド（ＧＮＤ）電極であり，ツェナーダイオードＤ１のアノード電極と接続される。電極１７，１８は，矩形状であり，それぞれ図２の出力端子ＯＵＴおよび入力端子ＩＮに対応する。電極１６，１７，１８それぞれの裏面の全部あるいは一部は，外周器１９の裏側で露出される。なお，電極１６，１７，１８の形状が矩形状であることから，電極１６，１７，１８自体の寄生インダクタンスはＥＭＩフィルタの特性上無視し得るほど小さい。
外囲器１９は，例えば，樹脂モールドされたパッケージであり，電極１６，１７，１８それぞれに対応する開口部（図示せず）をパッケージ裏面に有する。この開口部から，電極１６，１７，１８の裏面の全部あるいは一部が露出していることから，外囲器１９は所謂リードレスパッケージとなる。
本実施形態においては，外囲器１９は長方形（細長，例えば，長辺，短辺の比率が１．６以上）であり，その短手方向に電極１７，１８（出力電極ＯＵＴ，入力電極ＩＮ）が並置されている。この結果，ボンディングワイヤー１４および１５は概略平行に配置され，その結果，図２に示されるように，ボンディングワイヤー１４，１５（インダクタンスＬ１およびＬ２）の間に特性上有意な相互インダクタンスＭ１が生じる。また，電極１７，１８が近接して並置されていることにより，特性上有意な寄生容量Ｃ２が生じる。
なお，相互インダクタンスＭ１および寄生容量Ｃ２がそれぞれ，５０ｐＨ以上，１０ｆＦ以上であれば，有意な値と言える。この場合に，ボンディングワイヤー１４，１５が概略平行で，電極１７，１８が近接して並置していると言える。
図２に示される等価回路は二端子対回路に対する理論を用いて，図３のように変換できる。図３において，図２の相互インダクタンスＭ１は，ツェナーダイオードＤ１の接合容量Ｃ１と直列のインダクタンスＭ１に置き換えられている。また，ボンディングワイヤー１４，１５の寄生インダクタンスＬ１，Ｌ２は相互インダクタンスＭ１分減少している。
図３の容量Ｃ１とインダクタンスＭ１はＬＣ直列回路を形成する。よって，１／｛２・π・ｓｑｒｔ（Ｃ１・Ｍ１）｝で与えられる共振周波数において無限小のインピーダンスとなる。
図４は，図３での回路定数を次のように設定したときの挿入損失｜Ｓ２１｜の周波数特性を表すグラフである。
Ｌ１＝０．７ ｎＨ
Ｌ２＝０．７ ｎＨ
Ｍ１＝０．１２７ ｎＨ
Ｃ１＝ ５０ ｐＦ
Ｒ１＝１００ Ω
Ｃ２＝ ２０ ｆＦ
上記の回路定数は，図１における外囲器１９の長手方向が１ｍｍ，短手方向が０．６ｍｍ，また，半導体基板１１のサイズが３００μｍの場合の測定値である。
ここで，インダクタンスＭ１と容量Ｃ１は共振周波数が２ＧＨｚとなるように決定されている。そのため，｜Ｓ２１｜は２ＧＨｚで最小となり，−５２．４ｄＢという極めて大きい減衰量が実現される。
仮に電極１７，１８間の寄生容量Ｃ２がゼロであれば，共振周波数ｆ０（２ＧＨｚ）での挿入損失｜Ｓ２１｜はマイナス無限大となる。しかし，電極１７，１８を並置したことで，電極１７，１８間でのアイソレーション特性が若干劣化している（寄生容量Ｃ２の発生）。この結果，共振周波数ｆ０での挿入損失｜Ｓ２１｜は有限値に留まっている。それにも関わらず，後述の比較例（インダクタンスＭ１を有しない）での挿入損失｜Ｓ２１｜（−３３．５ｄＢ）に比べて，挿入損失｜Ｓ２１｜が１８．９ｄＢも低減される。
（比較例）
図５は，比較例に係るＥＭＩフィルタ１０ｘの等価回路を表す。ＥＭＩフィルタ１０ｘは，ツェナーダイオードＤ１と抵抗素子Ｒ１とから構成され，相互インダクタンスＭ１，容量Ｃ２を有しない。即ち，ＥＭＩフィルタ１０ｘは，ＥＭＩフィルタ１０と比べ，概略平行なボンディングワイヤー１４，１５および近接して並置される電極１８，１９を有しない。
図６は，図５での回路定数を次のように設定したときの挿入損失｜Ｓ２１｜の周波数特性を表すグラフである。
Ｌ１＝０．７ ｎＨ
Ｌ２＝０．７ ｎＨ
Ｃ１＝ ５０ ｐＦ
Ｒ１＝１００ Ω
図６の例では，周波数２ＧＨｚでの挿入損失｜Ｓ２１｜は−３３．５ｄＢである。ＥＭＩフィルタとしては更に大きな減衰量を実現しなければならないことが多い。そのためには，ツェナーダイオードＤ１の接合容量Ｃ１の増大，あるいは，フィルタの段数の増大が有効である。しかし，そのどちらも半導体基板１１のサイズの増大を招く。半導体基板１１のサイズが増大すると，外囲器１９のサイズの増大を招き，携帯機器等の小型の電子機器への適用が困難となる。
これに対して，本実施形態では，比較例（インダクタンスＭ１が存在しない）での挿入損失｜Ｓ２１｜（−３３．５ｄＢ）に比べて，本実施形態での挿入損失｜Ｓ２１｜は１８．９ｄＢも改善されている。
ここでは，ボンディングワイヤー１４，１５間に発生する相互インダクタンスＭ１は，図３に示すように，ツェナーダイオードＤ１と直列のインダクタンスと等価になる。このため，ツェナーダイオードＤ１の接合容量Ｃ１と，相互インダクタンスＭ１による直列共振が生じる。そのため，接合容量Ｃ１および相互インダクタンスＭ１を調整することで，所望の周波数に対する抑圧比を大きくすることが出来る。
（第２の実施の形態）
図７は本発明の第２実施形態に係るＥＭＩフィルタ２０の斜視図である。ＥＭＩフィルタ２０は，半導体基板２１，ツェナーダイオードＤ２１，抵抗Ｒ２１，パッド電極２２，２３，ボンディングワイヤー１４，１５，電極１６，１７，１８，および外囲器１９を備える。半導体基板２１，ツェナーダイオードＤ２１，抵抗Ｒ２１，パッド電極２２，２３はそれぞれ，第１の実施形態での半導体基板１１，ツェナーダイオードＤ１，抵抗Ｒ１，パッド電極１２，１３と対応する。本実施形態では，ツェナーダイオードＤ２１，抵抗Ｒ２１，およびパッド電極２２，２３の形状が第１の実施形態と異なる。なお，ＥＭＩフィルタ２０の等価回路は，実質的に図２と変わらないので，図示を省略する
パッド電極２３は，パッド電極２２に比べて大きい。パッド電極２２は，半導体基板２１の下辺（半導体基板２１の辺の内で，電極１７から最も遠い辺），および右辺の一部に対応する略矩形状の形状を有する。一方，パッド電極２３は，半導体基板２１の上辺，左辺の全体および半導体基板２１の下辺，右辺の一部に対応する略逆Ｌ字状の形状を有する。
ツェナーダイオードＤ２１は，半導体基板２１内のパッド電極２３の直下に形成され，パッド電極２３と概略同一形状の接合部を有する。接合部のサイズを大きくすることで，ツェナーダイオードＤ２１のＥＳＤ耐量の増大が可能である。領域Ａは，抵抗Ｒ２１（図２あるいは図３での抵抗Ｒ１）と対応する。抵抗Ｒ２１は，例えば，半導体基板表面上に設けられたポリシリコン抵抗で実現される。
本実施形態では，ボンディングワイヤー１４が極力長くなるように，パッド電極２２が半導体基板２１の下辺（半導体基板２１の辺の内で，電極１７から最も遠い辺）に配置されている。また，パッド電極２３が逆Ｌ字型に広い面積で設けられているため，ボンディングワイヤー１５の接続位置を広範囲に変更できる。
例えば，図８に示すように，ボンディングワイヤー１５を短くして，相互インダクタンスＭ１を小さくすることができる。このように，ボンディングワイヤー１５の接続位置を変更することで，相互インダクタンスＭ１の値を調整することができる。この結果，接合容量Ｃ１と相互インダクタンスＭ１で決定される共振周波数ｆ０が所望の周波数と一致するように，容易に調整できる。
（第３の実施の形態）
図９は本発明の第３実施形態に係るＥＭＩフィルタ３０の斜視図である。図１０は，ＥＭＩフィルタ３０の等価回路図である。ＥＭＩフィルタ３０はＴ型フィルタである。すなわち，半導体基板１１に抵抗Ｒ２が付加される。
ＥＭＩフィルタ３０の抵抗Ｒ１，Ｒ２は，半導体基板１１内に形成され，例えば，半導体基板１１に設けられたポリシリコン抵抗である。抵抗Ｒ１は，ツェナーダイオードＤ１のカソード電極とパッド電極１２とを接続する。抵抗Ｒ２は，ツェナーダイオードＤ１のカソード電極とパッド電極１３とを接続する。本実施形態においても第１の実施形態と同様の効果が得られることは言うまでもない。
（第４の実施の形態）
図１１は本発明の第４実施形態に係る電子機器１００を表す斜視図である。電子機器１００は，ＥＭＩフィルタ１０，マザーボード１１０，伝送線路１２１，１２２，集積回路１３０を有する。見やすさのために，ＥＭＩフィルタ１０中，電極１６〜１８以外の要素は記載を省略している。なお，ＥＭＩフィルタ１０をＥＭＩフィルタ２０〜３０に変更することも可能である。
マザーボード１１０は，ＧＮＤ（グランド）パターン１１１，ビアホール１１２を有する。ＧＮＤパターン１１１は，ＥＭＩフィルタ１０の電極１６と接続される。ＧＮＤパターン１１１はビアホール１１２によりマザーボード１１０の裏面あるいは内層に設けられたＧＮＤ面と接続されている。
伝送線路１２１の一端がＥＭＩフィルタ１０の電極１８（入力電極）に，他端が外部端子（図示せず）に接続される。伝送線路１２２の一端がＥＭＩフィルタ１０の電極１７（出力電極）に，他端が集積回路１３０の入力端子に接続される。即ち，ＥＭＩフィルタ１０は，外部端子と集積回路１３０の間に配置される。なお，集積回路１３０は，複数の入力端子を有することができる。この場合，必要に応じて，入力端子毎にＥＭＩフィルタ１０を配置できる。
集積回路１３０は，ＥＭＩフィルタ１０によって静電気から保護される。集積回路１３０は，１／｛２・π・ｓｑｒｔ（Ｃ１・Ｍ１）｝で与えられる周波数ｆを含む周波数帯域の信号を処理する。
既述のように，ＥＭＩフィルタ１０の電極１７はボンディングワイヤー１４を介して抵抗Ｒ１に接続されている。集積回路１３０の入力端子の等価入力容量をＣｉｎとする。ＥＭＩフィルタ１０内の抵抗Ｒ１と集積回路１３０の等価入力容量ＣｉｎとによりＲＣ型ローパスフィルタが形成される。その結果，ＥＭＩフィルタ１０の特性が更に改善される。なお，伝送線路１２２の長さは短い方がＥＭＩフィルタ１０の特性上好ましい。
（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
第１実施形態に係るＥＭＩフィルタの斜視図である。 第１実施形態に係るＥＭＩフィルタの第１の等価回路を表す回路図である。 第１実施形態に係るＥＭＩフィルタの第２の等価回路を表す回路図である。 第１実施形態に係るＥＭＩフィルタの周波数特性を表すグラフである。 比較例に係るＥＭＩフィルタの等価回路を表す回路図である。 比較例に係るＥＭＩフィルタの周波数特性を表すグラフである。 第２実施形態に係るＥＭＩフィルタの斜視図である。 第２実施形態の変形例に係るＥＭＩフィルタの斜視図である。 第２実施形態に係るＥＭＩフィルタの斜視図である。 第３実施形態に係るＥＭＩフィルタの等価回路を表す回路図である。 第４実施形態に係るＥＭＩフィルタの斜視図である。
符号の説明
１０…ＥＭＩフィルタ，１１…半導体基板，１２，１３…パッド電極，１４，１５，ボンディングワイヤー，１６，１７，１８…電極，１９…外囲器

Claims (5)

  1. 第１，第２の主面を有する半導体基板と，
    前記半導体基板の内部に配置され，前記第１の主面側に配置されるカソードと，前記第２の主面側に配置されるアノードと，を有するツェナーダイオードと，
    前記第１の主面に配置される第１のパッドと，
    前記カソードと前記第１のパッドとを接続する抵抗素子と，
    前記第１の主面に配置され，前記カソードと電気的に接続される第２のパッドと，
    前記半導体基板の外部に配置される第１，第２の電極と，
    前記第１のパッドと前記第１の電極とを接続する第１の配線と，
    前記第２のパッドと前記第２の電極とを接続し，前記第１の配線と略平行な第２の配線と，
    を具備することを特徴とするＥＭＩフィルタ。
  2. 前記カソードと前記第２のパッドとを接続する第２の抵抗素子，
    をさらに具備することを特徴とする請求項１記載のＥＭＩフィルタ。
  3. 前記第１，第２の配線に沿って細長の形状を有し，かつ前記半導体基板と，前記第１，第２の電極とが配置される外周器，
    をさらに具備することを特徴とする請求項１または２に記載のＥＭＩフィルタ。
  4. 前記第１，第２のパッドの少なくとも一方が，前記第１，第２の電極から最も遠い，前記半導体基板の辺，の近傍に配置されている
    ことを特徴とする請求項１乃至３のいずれか1項に記載のＥＭＩフィルタ。
  5. 請求項１乃至４のいずれか1項に記載のＥＭＩフィルタと，
    次の式で表される周波数ｆを含む周波数帯域の信号を処理する回路と，
    を具備することを特徴とする電子機器。
    ｆ＝１／｛２・π・ｓｑｒｔ［Ｃ・Ｍ］｝
    Ｃ： 前記ツェナーダイオードの接合容量
    Ｍ： 前記第１，第２の配線間の相互インダクタンス
JP2007274042A 2007-10-22 2007-10-22 Ｅｍｉフィルタおよび電子機器 Withdrawn JP2009105555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007274042A JP2009105555A (ja) 2007-10-22 2007-10-22 Ｅｍｉフィルタおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274042A JP2009105555A (ja) 2007-10-22 2007-10-22 Ｅｍｉフィルタおよび電子機器

Publications (1)

Publication Number Publication Date
JP2009105555A true JP2009105555A (ja) 2009-05-14

Family

ID=40706853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274042A Withdrawn JP2009105555A (ja) 2007-10-22 2007-10-22 Ｅｍｉフィルタおよび電子機器

Country Status (1)

Country Link
JP (1) JP2009105555A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2016180466A1 (en) * 2015-05-11 2016-11-17 Epcos Ag Filter arrangement with compensation of poor electrical ground
WO2017159282A1 (ja) * 2016-03-15 2017-09-21 株式会社村田製作所 Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス
WO2020197334A1 (ko) * 2019-03-28 2020-10-01 이엠코어텍 주식회사 분리형 능동 emi 필터 모듈
KR20200114444A (ko) * 2019-03-28 2020-10-07 울산과학기술원 독립 능동 emi 필터 모듈 및 그 제조방법
US11949393B2 (en) 2019-03-28 2024-04-02 Em Coretech Co., Ltd. Divided active electromagnetic interference filter module and manufacturing method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2016180466A1 (en) * 2015-05-11 2016-11-17 Epcos Ag Filter arrangement with compensation of poor electrical ground
CN107534426A (zh) * 2015-05-11 2018-01-02 追踪有限公司 具有对不良电接地的补偿的滤波器布置
US10491185B2 (en) 2015-05-11 2019-11-26 Snaptrack, Inc. Filter arrangement with compensation of poor electrical ground
CN107534426B (zh) * 2015-05-11 2021-11-05 追踪有限公司 具有对不良电接地的补偿的滤波器布置
WO2017159282A1 (ja) * 2016-03-15 2017-09-21 株式会社村田製作所 Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス
JP6222410B1 (ja) * 2016-03-15 2017-11-01 株式会社村田製作所 Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス
US10193336B2 (en) 2016-03-15 2019-01-29 Murata Manufacturing Co., Ltd. ESD protection circuit, differential transmission line, common mode filter circuit, ESD protection device, and composite device
WO2020197334A1 (ko) * 2019-03-28 2020-10-01 이엠코어텍 주식회사 분리형 능동 emi 필터 모듈
KR20200114444A (ko) * 2019-03-28 2020-10-07 울산과학기술원 독립 능동 emi 필터 모듈 및 그 제조방법
KR102258199B1 (ko) * 2019-03-28 2021-06-02 이엠코어텍 주식회사 독립 능동 emi 필터 모듈 및 그 제조방법
US11949393B2 (en) 2019-03-28 2024-04-02 Em Coretech Co., Ltd. Divided active electromagnetic interference filter module and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100817070B1 (ko) 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법
US7042303B2 (en) Energy conditioning circuit assembly
US7423860B2 (en) Multi-functional energy conditioner
KR100638755B1 (ko) 집적 회로 인터페이스용 필터 구조물
US6373673B1 (en) Multi-functional energy conditioner
US6509807B1 (en) Energy conditioning circuit assembly
JP2009105555A (ja) Ｅｍｉフィルタおよび電子機器
CN210183629U (zh) 静电消除装置
US8890638B2 (en) Stub-tuned wirebond package
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
KR100427111B1 (ko) 에너지 조절 회로 조립체
WO2009001312A2 (en) Packaged device for common mode filtering and esd protection
CA2375135A1 (en) A multi-functional energy conditioner
JP6843312B1 (ja) 回路基板及び電子機器
JP2005354058A (ja) Ｅｍｃシールド共振減衰を実現するための方法およびコンポーネント
JP2012069571A (ja) 半導体集積回路装置
JP2009124410A (ja) Ｅｍｉフィルタおよび電子機器
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
JP2006135302A (ja) 半導体装置
JP6589788B2 (ja) 電子制御装置
WO2018042518A1 (ja) 半導体装置及びプリント基板
JP4569885B2 (ja) 広帯域阻止フィルタ
JP2008283594A (ja) Ｅｍｉフィルタ
TWI403224B (zh) 電路板結構
JP2011077841A (ja) 電子装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104