JP6589788B2

JP6589788B2 - 電子制御装置

Info

Publication number: JP6589788B2
Application number: JP2016184260A
Authority: JP
Inventors: 剛宏津田; 田中　誠; 田中　　誠
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2016-09-21
Filing date: 2016-09-21
Publication date: 2019-10-16
Anticipated expiration: 2036-09-21
Also published as: WO2018055924A1; JP2018049930A; DE112017004746T5

Description

本発明は、電磁ノイズの漏洩を防止する機能を備えた電子制御装置に関する。

ＩＣから漏洩する電磁ノイズについては、ＩＣのＶｃｃ端子とＧＮＤ端子の間にコンデンサを接続し、ＩＣから漏洩する電磁ノイズを上記コンデンサを介してＩＣ内部に戻すように構成している。これにより、ＩＣが実装されているプリント配線基板から外部に電磁ノイズが漏洩することを防止していた。

特開２００６−２３７１６０号公報特開２０１６−６３０９４号公報特開２００８−３４８５４号公報特開２００７−２４２８７９号公報

上記従来構成の場合、ノイズ対策用のコンデンサが追加部品として必要になることから、製造コストが高くなるという問題があった。また、ノイズ対策用のコンデンサの両端子を接続するＩＣのＶｃｃ端子及びＧＮＤ端子が近接している構成が必要であるため、ＩＣの端子配列が制約されるという問題があった。

本発明の目的は、ノイズ対策用のコンデンサを不要にすることができ、また、ＩＣの端子配列の自由度を高くすることができる電子制御装置を提供することにある。

請求項１の発明は、プリント配線基板（２）と、前記プリント配線基板（２）に実装されたＩＣ（３、２２）と、前記プリント配線基板（２）に設けられた導体パターン（４）で形成され、前記ＩＣ（３、２２）の内部に設けられた金属（９、２３）と対向するように設けられ、前記金属（９、２３）とで容量素子（１４、２４）を構成する容量素子形成部（１０、３１）と、前記プリント配線基板（２）に設けられたインダクタンス部（１１）と、前記容量素子（１４、２４）及び前記インダクタンス部（１１）から構成されたノイズ減衰フィルタ装置（１５）とを備えた電子制御装置である。

第１実施形態を示すＩＣ及びノイズ減衰フィルタ装置の電気回路図プリント配線基板の１つの配線層を示す平面図プリント配線基板の他の配線層を示す平面図ノイズの周波数と振幅との関係を示す特性図第２実施形態を示すＩＣ及びノイズ減衰フィルタ装置の電気回路図第３実施形態を示すＩＣ及びノイズ減衰フィルタ装置の電気回路図第４実施形態を示すＩＣ及びノイズ減衰フィルタ装置の電気回路図第５実施形態を示すインダクタンス部の部分斜視図第６実施形態を示す容量素子の縦断面図

（第１実施形態）
以下、第１実施形態について、図１ないし図４を参照して説明する。本実施形態の電子制御装置１は、図２に示すように、プリント配線基板２と、このプリント配線基板２上に実装されたＩＣ３と、上記プリント配線基板２上に実装された図示しない各種の電子部品とから構成されている。

プリント配線基板２は、例えば多層基板で構成されており、図２に示すようなＶｃｃの導体パターン４が形成された配線層５と、図３に示すようなグランドパターン６が形成された配線層７と、図示しない種々のパターンが形成された１以上の配線層とを有している。

Ｖｃｃの導体パターン４は、ＩＣ３のＶｃｃ端子３ａ（図１参照）が接続される端子接続部８と、ＩＣ３の内部の金属である例えば矩形状のリードフレーム９（図１参照）と対向するように設けられた矩形状の容量素子形成部１０と、端子接続部８と容量素子形成部１０との間に設けられたインダクタンス部１１と、配線層５（即ち、プリント配線基板２）の端部に設けられた端部接続部１２とを有している。

端子接続部８は、スルーホール１３を介してＩＣ３のＶｃｃ端子３ａと接続されている。容量素子形成部１０の大きさは、ＩＣ３の内部のリードフレーム９の大きさとほぼ同じになるように構成されている。この構成の場合、図１に示すように、容量素子形成部１０と、ＩＣ３のリードフレーム９とで容量素子１４が構成されている。容量素子１４の容量は、例えば１２ｐＦ程度になるように構成されている。また、ＩＣ３のリードフレーム９（即ち、金属）は、ＩＣ３内のグランド（即ち、ＩＣ３のＧｎｄ端子３ｂ）に容量結合で接続されている。尚、容量素子形成部１０の大きさは、ＩＣ３の内部のリードフレーム９の大きさよりも大きくても良いし、小さくても良い。

インダクタンス部１１は、所定長さの細い導体パターンを矩形波状に設定回数折り返すことにより形成されている。インダクタンス部１１のインダクタンス値は、例えば５０ｎＨ程度になるように構成されている。インダクタンス部１１の一端は、ＩＣ３のＶｃｃ端子３ａに接続されていると共に、インダクタンス部１１の他端は、容量素子形成部１０に接続されている。

上記構成の場合、導体パターン４で容量素子形成部１０とインダクタンス部１１を形成することにより、図１に示すように、インダクタンス部１１及び容量素子１４からＬＣ直列回路１５が形成される構成となっている。このＬＣ直列回路１５が、ノイズ減衰フィルタ装置を構成している。

また、図３に示すように、グランドパターン６は、ＩＣ３のＧｎｄ端子３ｂが接続される端子接続部１６と、上記Ｖｃｃの導体パターン４の容量素子形成部１０の外側に位置して容量素子形成部１０を囲むように設けられた矩形枠状部１７と、配線層７（即ち、プリント配線基板２）の端部に設けられた端部接続部１８とを有している。

端子接続部１６は、スルーホール１９を介してＩＣ３のＧｎｄ端子３ｂに接続されている。矩形枠状部１７は、外形の大きさがＩＣ３の外形の大きさよりも小さく構成されていると共に、内側の開口部の大きさが容量素子形成部１０の大きさとほぼ同じになるように構成されている。

ここで、上記した構成のＬＣ直列回路１５のノイズ減衰機能について説明する。まず、ＬＣ直列回路１５を設けていない電子制御装置１において、ＩＣ３のＶｃｃ端子３ａから、図４にて実線Ａ１で示すようなホワイトノイズが出力されるように設定する。次に、上記ＬＣ直列回路１４を設けた電子制御装置１に対して、上記ホワイトノイズが出力される設定を適用すると、ＩＣ３のＶｃｃ端子３ａから、図４にて実線Ａ２で示すようなノイズが出力されることを測定した。

図４から、ＬＣ直列回路１５によって、例えば２００ＭＨｚの前後の周波数帯域Ｂの部分のノイズを十分低減できることがわかる。この構成の場合、ＬＣ直列回路１５のインダクタンス部１１のインダクタンス値を調整する、具体的には、インダクタンス部１１の導体パターンの折りし回数や長さ等を調整することにより、上記周波数帯域Ｂの周波数値を変更することができる。

このような構成の本実施形態によれば、インダクタンス部１１及び容量素子１４からＬＣ直列回路１５を構成し、このＬＣ直列回路１５によってＩＣ３から漏洩する電磁ノイズを減衰させるように構成したので、電磁ノイズの漏洩を防止することができる。そして、上記構成によれば、Ｖｃｃの導体パターン４に、インダクタンス部１１と、容量素子１４を構成する容量素子形成部３１とを形成するだけであるので、ノイズ対策用のコンデンサを不要にすることができ、製造コストを大幅に低減することができる。

（第２実施形態）
図５は、第２実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。第１実施形態では、ＬＣ直列回路１５のインダクタンスを、導体パターンから形成されたインダクタンス部１１で構成したが、これに代えて、第２実施形態では、ＬＣ直列回路１５のインダクタンスをコイル部品２１で構成した。コイル部品２１は、プリント配線基板２の一方の面、例えばＩＣ３を実装した面に実装すれば良い。

上述した以外の第２実施形態の構成は、第１実施形態の構成と同じ構成となっている。従って、第２実施形態においても、第１実施形態とほぼ同じ作用効果を得ることができる。特に、第２実施形態によれば、ＬＣ直列回路１５のインダクタンスをコイル部品２１で構成したので、ＬＣ直列回路１５のインダクタンスの値の調整、即ち、ノイズ低減対象の周波数帯域Ｂの周波数値の変更を容易に行なうことができる。また、第２実施形態によれば、ＩＣ３のＶｃｃ端子３ａとＧｎｄ端子３ｂとの距離を自由に設定することができる。これにより、ＩＣ３の端子配列の自由度を高くすることができる。尚、第１実施形態の場合、ＩＣ３のＶｃｃ端子３ａとＧｎｄ端子３ｂとの距離をある程度近接させる必要がある。

（第３実施形態）
図６は、第３実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。第３実施形態では、ＩＣ２２のリードフレーム２３（即ち、金属）は、ＩＣ２２内のＶｃｃ、即ち、ＩＣ２２のＶｃｃ端子２２ａに容量結合で接続されている。この構成の場合、ＩＣ２２のリードフレーム２３と容量素子形成部１０とで容量素子２４が構成されており、容量素子２４の容量は、例えば１２ｐＦ程度になるように構成されている。

そして、インダクタンス部１１の一端は、ＩＣ２２のＧｎｄ端子２２ｂに接続されていると共に、インダクタンス部１１の他端は、容量素子形成部１０に接続されている。インダクタンス部１１のインダクタンス値は、例えば５０ｎＨ程度になるように構成されている。この構成の場合、上記容量素子２４とインダクタンス部１１とからＬＣ直列回路１５が構成されている。

尚、上述した以外の第３実施形態の構成は、第１実施形態の構成と同じ構成となっている。従って、第３実施形態においても、第１実施形態とほぼ同じ作用効果を得ることができる。

（第４実施形態）
図７は、第４施形態を示すものである。尚、第３実施形態と同一構成には、同一符号を付している。第３実施形態では、ＬＣ直列回路１５のインダクタンスを、導体パターンから形成されたインダクタンス部１１で構成したが、これに代えて、第４実施形態では、第２実施形態と同様にして、ＬＣ直列回路１５のインダクタンスをコイル部品２１で構成した。

尚、上述した以外の第４実施形態の構成は、第３実施形態の構成と同じ構成となっている。従って、第４実施形態においても、第３実施形態とほぼ同じ作用効果を得ることができる。

（第５実施形態）
図８は、第５実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。第１ないし第４実施形態では、インダクタンス部１１を、Ｖｃｃの導体パターン４が形成された配線層５に形成したが、これに代えて、第５実施形態では、プリント配線基板２の２つの配線層、例えば上記配線層５及び他の配線層にまたがって、インダクタンス部１１を形成するように構成した。

具体的には、図８に示すように、１つの配線層５に形成したインダクタンス部１１用の導体パターン４ａと、他の１つの配線層２５に形成した導体パターン２６ａを、ビア２７を介して（即ち、利用して）接続することにより、インダクタンス部１１を形成している。これにより、インダクタンス部１１を、プリント配線基板２の２つの配線層５、２５にまたがって形成することができる。尚、インダクタンス部１１を、プリント配線基板２の３層以上の配線層にまたがって形成するように構成しても良い。

上述した以外の第５実施形態の構成は、第１ないし第４実施形態の構成と同じ構成となっている。従って、第５実施形態においても、第１ないし第４実施形態とほぼ同じ作用効果を得ることができる。特に、第５実施形態によれば、インダクタンス部１１を、ビア２７を利用してプリント配線基板２の複数の配線層にまたがって形成するように構成したので、インダクタンス部１１のインダクタンス値を幅広く調整することが可能となる。

尚、上記各実施形態では、ＬＣ直列回路１５のインダクタンス部１１のインダクタンス値を調整するように構成したが、これに限られるものではなく、容量素子１４、２４の容量値を調整するように構成しても良い。この場合、容量素子１４、２４の容量値を調整するに際しては、ＩＣ３、２２の内部のリードフレーム９、２３と容量素子形成部１０との距離を変えるために、プリント配線基板２の複数の配線層の中において、容量素子形成部１０を形成する配線層の位置を変更することが好ましい。また、容量素子形成部１０の面積を変更することも好ましい。また、プリント配線基板２の絶縁部材（即ち、誘電体）の材質を変更することも好ましい。

また、上記各実施形態では、容量素子１４、２４を構成する一方の金属部材として、ＩＣ３、２２の内部のリードフレーム９、２３を用いるように構成したが、これに限られるものではなく、ＩＣに一体に設けられた金属部材例えば放熱シンク等を用いるように構成しても良い。

（第６実施形態）
図９は、第６実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。第１ないし第５実施形態では、ＩＣ３、２２の内部のリードフレーム９、２３とプリント配線基板２の容量素子形成部１０とから容量素子１４、２４を構成したが、これに代えて、第６実施形態では、プリント配線基板２の内部に容量素子を作り込むように構成した。

具体的には、図９に示すように、プリント配線基板２の１つの配線層である例えばＩＣ３の実装面２８に矩形状の導体部２９を形成し、この導体部２９をＩＣ３の内部のリードフレーム９、即ち、Ｇｎｄ端子３ｂに低インピーダンスで接続している。そして、プリント配線基板２の他の配線層３０に矩形状の容量素子形成部３１を上記導体部２９と対向するように形成し、この容量素子形成部３１と上記導体部２９とで容量素子３２を構成している。

この構成の場合、導体部２９の形状及び大きさは、容量素子形成部３１の形状及び大きさとほぼ同じに設定されており、容量素子３２として必要な容量値が得られるように形状及び大きさが設定されている。尚、導体部２９を、プリント配線基板２の実装面２８とは異なる配線層に設けても良い。また、容量素子形成部３１を、プリント配線基板２の配線層３０とは異なる配線層であって導体部２９が設けられていない配線層に設けても良い。

上述した以外の第６実施形態の構成は、第１実施形態の構成と同じ構成となっている。従って、第６実施形態においても、第１実施形態とほぼ同じ作用効果を得ることができる。特に、第６実施形態によれば、プリント配線基板２の内部に容量素子３２を作り込むように構成したので、容量素子３２の容量値を比較的自由に設定することができる。

尚、上記第１〜第５実施形態では、容量素子１４、２４を構成する一方の金属部材として、ＩＣ３、２２の内部の１つのリードフレーム９、２３を用いるように構成したが、これに限られるものではなく、ＩＣの内部に複数の金属部材（例えば複数のリードフレーム）が配設されている構成の場合には、これら複数の金属部材と対向するように複数の容量素子形成部を形成し、複数の容量素子を形成するように構成することが好ましい。

また、上記各実施形態では、ノイズを漏洩する電源端子として、ＩＣのＶｃｃ端子（即ち、正電源端子）に適用したが、これに限られるものではなく、他の電源端子、例えばＶｄｄ端子、Ｖｓｓ端子、Ｖｅｅ端子、Ｖ＋端子、Ｖ−端子等に適用しても良い。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１は電子制御装置、２はプリント配線基板、３はＩＣ、４は導体パターン、５は配線層、６は導体パターン、７は配線層、８は端子接続部、９はリードフレーム、１０は容量素子形成部、１１はインダクタンス部、１２は端部接続部、１４は容量素子、１５はＬＣ直列回路（ノイズ減衰フィルタ装置）、１６は端子接続部、１７は矩形枠状部、１８は端部接続部、２１はコイル部品、２２はＩＣ、２３はリードフレーム、２４は容量素子、２５は配線層、２７はビア、２８は実装面、２９は導体部、３０は配線層、３１は容量素子形成部、３２は容量素子である。

Claims

プリント配線基板（２）と、
前記プリント配線基板（２）に実装されたＩＣ（３、２２）と、
前記プリント配線基板（２）に設けられた導体パターン（４）で形成され、前記ＩＣ（３、２２）の内部に設けられた金属（９、２３）と対向するように設けられ、前記金属金属（９、２３）とで容量素子（１４、２４）を構成する容量素子形成部（１０、３１）と、
前記プリント配線基板（２）に設けられたインダクタンス部（１１）と、
前記容量素子（１４、２４）及び前記インダクタンス部（１１）から構成されたノイズ減衰フィルタ装置（１５）と、
を備えた電子制御装置。
前記インダクタンス部（１１）は、前記プリント配線基板（２）の配線層（５）の導体パター（４）で構成され、前記導体パターン（４）の形状または長さを変更することにより、インダクタンス値を調整するように構成された請求項１記載の電子制御装置。
前記プリント配線基板（２）は、多層基板で構成され、
前記インダクタンス部（１１）は、ビア（２７）を利用して前記プリント配線基板（２）の複数の配線層（５、２５）にまたがって形成された請求項１または２記載の電子制御装置。
前記インダクタンス部（１１）は、前記プリント配線基板（２）に実装されたコイル部品（２１）で構成された請求項１記載の電子制御装置。
前記プリント配線基板（２）は、多層基板で構成され、
前記プリント配線基板（２）の１つの配線層（２８）に形成され、前記ＩＣ（３、２２）の内部に設けられた金属（９、２３）に低インピーダンスで接続された導体部（２９）を備え、
前記容量素子形成部（３１）は、前記プリント配線基板（２）の他の配線層（３０）に前記導体部（２９）と対向するように形成されている請求項１記載の電子制御装置。