JPWO2012077522A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JPWO2012077522A1
JPWO2012077522A1 JP2012547787A JP2012547787A JPWO2012077522A1 JP WO2012077522 A1 JPWO2012077522 A1 JP WO2012077522A1 JP 2012547787 A JP2012547787 A JP 2012547787A JP 2012547787 A JP2012547787 A JP 2012547787A JP WO2012077522 A1 JPWO2012077522 A1 JP WO2012077522A1
Authority
JP
Japan
Prior art keywords
circuit module
base material
material layer
circuit board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012547787A
Other languages
English (en)
Inventor
隆之 堀邉
隆之 堀邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2012077522A1 publication Critical patent/JPWO2012077522A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

補助基板を備える回路モジュールは、回路基板を下にして、回路基板上に電子部品が実装され、絶縁性樹脂は前記電子部品を覆って、前記電子部品よりも高くまで形成され、さらに絶縁性樹脂の上に、前記補助基板が配置されている。このため、回路モジュールの高さが高くなるという問題があった。前記電子部品のうち少なくとも一つの電子部品と前記補助基板とを接して、構成する。

Description

本発明は、基板に電子部品が搭載された回路モジュールに関する。
従来の回路モジュールとしては、例えば、図６に示すような、特許文献１に開示された回路モジュール９０が知られている。この回路モジュール９０は、回路基板９１の片面にだけ電子部品９２、９２、・・・が実装されている。この回路基板９１の片面と平行に補助基板９７が配置され、回路基板９１と補助基板９７の間に絶縁性樹脂９４が充填されて、電子部品９２が封止されている。
上記構成によれば、回路モジュール９０は、回路基板９１の温度膨張係数と略同じ温度膨張係数を有する補助基板９７を備えることで、絶縁性の合成樹脂９４と回路基板９１の温度膨張係数の違いによるストレスを回路基板と補助基板の間で平均化し、合成樹脂と基板の温度膨張係数の違いを収斂できる。
よって、回路モジュール９０は、反りを抑えることができ、また、その表面を平らにすることができる。
特開平９−１３００２２号報
このような回路モジュール９０は、電子部品９２を覆う合成樹脂９４や補助基板９７にシールド性が持たされていない。そのために、電磁気的な環境の変化の影響を受けやすいという問題があった。
本発明は、かかる実情に鑑み、補助基板を備えた回路モジュールにおいて、電子部品を覆う補助基板にシールド性を有する回路モジュールを提供しようというものである。
本発明は上記課題を解決するために、以下のように構成した回路モジュールを提供する。
本発明による回路モジュールは、回路基板と、該回路基板の一方主面に搭載された複数の電子部品と、前記電子部品が搭載された前記回路基板の一方主面側に配置された補助基板と、前記回路基板と前記補助基板の間に、前記電子部品を覆うように形成された絶縁性樹脂を有する回路モジュールであって、前記補助基板は、シールド性を有する基材層を含み、前記基材層は、前記絶縁性樹脂に覆われた電子部品を通じて、前記回路基板のグランド電極に接続されていることを特徴とする。
このような構成によれば、回路モジュールは、搭載された電子部品を覆うようにシールド性を有する補助基板を備えることで、電磁気的な環境の変化の影響を低減することが可能となる。
本発明による回路モジュールは、好ましくは、前記基材層は、少なくとも一つの電子部品の直上にくり抜き部が形成されている。
このような構成によれば、回路モジュールは、シールド性を有する基材層との近接により特性劣化を引き起こす電子部品の直上の前記基材層をくり抜くことで、その特性劣化を回避することが可能となる。
本発明による回路モジュールは、好ましくは、前記補助基板は、前記基材層より前記回路基板側に、電極パターンを有し、前記電極パターンにより、少なくとも一つの受動素子が構成されている。
このような構成によれば、回路モジュールは、前記補助基板の前記基材層より内側に形成した電極パターンに、インダクタンスやキャパシタンスを有する素子特性を持たせることができ、回路モジュール特性の調整や、実装部品の削減、回路モジュールの小型化が可能となる。
本発明による回路モジュールは、好ましくは、前記補助基板は、前記基材層より前記回路基板の反対側に、電極パターンを有し、前記電極パターンにより、少なくとも一つの受動素子が構成されている。
このような構成によれば、回路モジュールは、前記補助基板の前記基材層より前記回路基板の反対側に形成した電極パターンに、アンテナ特性を持たせることができ、アンテナ部品の削減、回路モジュールの小型化に寄与することが可能となる。
本発明による回路モジュールは、好ましくは、前記補助基板が、前記回路基板に搭載された前記複数の電子部品のうち、最も高さが高いものの上面と接触している。
このように、補助基板を、電子部品のうち最も高さが高いものの上面と接触させれば、回路基板と補助基板との間の距離を最小にすることができ、回路モジュールの低背化をはかることができる。
本発明による回路モジュールは、前記基材層と前記回路基板の前記グランド電極とを接続する前記電子部品として、たとえば、柱状の導電素子を使用することができる。
このように、導電素子を基材層とグランド電極の接続に使用すれば、回路基板上における、他の電子部品の配置自由度が向上する。すなわち、基材層とグランド電極を接続するために、他の電子部品の配置が制約されることはなく、他の電子部品は回路基板上の任意の位置に自由に配置することができる。また、基材層と回路基板のグランド電極との接続に、両端に端子電極を備えた一般の電子部品の端子電極を使用した場合には、その電子部品の端子電極以外の素子表面にはんだなどの接合部材が付着してしまい、両端子電極間が短絡するなどの不都合が発生するおそれがあるが、導電素子を使用すれば、このような不都合は発生しない。
本発明によれば、補助基板にシールド効果も持たせることで、電磁気的に安定な回路モジュールを得ることが可能となる。
本発明の実施形態１に係る回路モジュールの説明図である。 本発明の実施形態１の変形例に係る回路モジュールの説明図である。 本発明の実施形態２に係る回路モジュールの説明図である。 本発明の実施形態３に係る回路モジュールの説明図である。 本発明の実施形態４に係る回路モジュールの説明図である。 従来の回路モジュールを示す断面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１（ａ）は、本実施形態の回路モジュール１０の概略の分解斜視図（絶縁性樹脂１３などは図示せず）、図１（ｂ）は外観斜視図、図１（ｃ）は、図１（ｂ）のＸ１−Ｘ１における断面図である。
本実施形態の回路モジュール１０は、例えば、図１に示すように、セラミック、ガラスエポキシ樹脂等からなる回路基板１２、該回路基板１２の一方主面１２ａに半田１５により実装されたコンデンサ、抵抗、フィルタ、インダクタ、ＩＣ等の電子部品１６、１７、１８、該電子部品を覆う絶縁性樹脂１３を備える。また、回路モジュール１０は、絶縁性樹脂１３の上に、シールド性を有する基材層１１ｂとセラミック、ガラスエポキシ樹脂等の絶縁材１１ａからなる積層体である補助基板１１を有している。この補助基板１１は、絶縁性樹脂１３に比べると、回路基板１２の温度膨張係数に十分に近い、温度膨張係数を有する。
補助基板１１に含まれる基材層１１ｂは、図１（ｃ）に示すように、絶縁材１１ａの層に挟まれ、この絶縁材１１ａの層は非形成部を有し、この非形成部より基材層１１ｂの基材が外部に露出するように露出部１１ｄが形成されている。この基材層１１ｂは、前記電子部品のうち、最も背が高い電子部品１６のグランド端子１６ａと露出部１１ｄで接続され、回路基板のグランド電極に通じ、接地されることによって、シールド効果を奏す。なお、基材層１１ｂとしてはＣｕやＡｇなどの金属が使用され、セラミック多層基板あるいはガラスエポキシなどを用いた樹脂多層基板の内部に形成した電極が使用される。また、露出部１１ｄは、セラミックあるいは樹脂多層基板内に形成されるビアホールとその内部に充填される導電性ペーストなどの導電性材料を用いて形成される。
回路モジュールは、電子機器の製造工程や実使用における環境の変化を経て、外部から様々なストレスを受け、そのストレスは、回路モジュール内に蓄積されていく。とくに、回路モジュールに含まれる各部材の温度膨張係数の差に起因するストレスは、信頼性上の大きな問題となる。
上記構成によれば、回路基板１２の温度膨張係数と同程度の温度膨張係数を有する補助基板１１を備えることで、従来は絶縁性樹脂と回路基板との間に生じ、蓄積されていたストレスを、補助基板１１の側にも分散することが可能となる。
また、回路モジュール１０は、補助基板にシールド性を有する基材層を含んでいるので、電磁気的な環境の変化があっても、その影響を受けることなく、安定した動作を維持することができる。
本実施形態の変形例として、次のようなものがある。図２（ａ）に示すように、回路モジュール１０ａは、シールド性を有する基材層１１ｂと電子部品との接続を、金属ケースを有する電子部品２２の接地された金属ケース２２ａの天面で取ることもできる。また、図２（ｂ）に示すように、回路モジュール１０ｂは、回路基板１２のグランド電極に接続された柱状の導電素子２３を配置し、シールド性を有する基材層１１ｂと導電素子２３とを電気的に接続してもよい。導電素子２３は、単なる導通材から成り、金属製の導体や樹脂製の柱状部材の周囲に金属膜を形成した部材などが使用され、抵抗値、キャパシタンス、インダクタンスはほぼゼロで、工程では、他の電気的特性を有する電子部品と同様に扱われるものである。この導電素子は、本明細書における電子部品の一つの例として示している。
（実施の形態２）
図３は、本実施形態の回路モジュール１０ｃの断面図である。
本実施形態の回路モジュール１０ｃは、実施形態１の回路モジュール１０の補助基板１１に替えて、補助基板３１を用いる。補助基板３１は、絶縁材３１ａとシールド性を有する基材層３１ｂを備え、この基材層３１ｂは、電子部品３８の直上にくり抜き部３１ｃが形成されている。基材層３１ｂは、最も背が高い電子部品１６のグランド端子１６ａに、基材層３１ｂが露出する露出部３１ｄで接続され、接地されている。
電子部品は、その種類や構造によって、補助基板と前記電子部品との間隔が狭くなると、補助基板に含まれるシールド性を有する基材層の影響を受け、特性劣化を引き起こすものがある。前記基材層の影響には、この基材層と前記電子部品の外部電極、あるいは内部電極との間に入る寄生容量がある。また、コイル、カプラ、フィルタなど、その内部配線によって作られる電磁界の拡がりを利用するものでは、その拡がりが前記基材層によって妨げられ、特性を歪められることがある。
上記構成によれば、シールド性を有する基材層の影響を受けやすい電子部品の直上の基材層をくり抜くことで、その影響を回避でき、特性劣化を防ぐことができる。
（実施の形態３）
図４は、本実施形態の回路モジュール１０ｄの断面図である。
本実施形態の回路モジュール１０ｄは、実施形態１の回路モジュール１０の補助基板１１に替えて、絶縁材４１ａとシールド性を有する基材層４１ｂと、この基材層４１ｂより回路基板１２側に電極パターン４１ｅを備える補助基板４１を用いる。基材層４１ｂは、最も背が高い電子部品１６のグランド端子１６ａに、基材層４１ｂが露出する露出部４１ｄで接続され、接地されている。
上記構成によれば、補助基板４１内の電極パターン４１ｅに、インダクタンスやキャパシタンスを有する受動素子の特性を持たせることができ、回路モジュール特性の調整や、実装部品の削減、回路モジュールの小型化に寄与することが可能となる。この素子の電気的接続について、図示しないが、補助基板内に配線パターンを形成し、図２（ｂ）に示したような柱状の導電素子を用いて、回路基板１２の配線パターンに接続する方法などがある。
（実施の形態４）
図５は、本実施形態の回路モジュール１０ｅの断面図である。
本実施形態の回路モジュール１０ｅは、実施形態１の回路モジュール１０の補助基板１１に替えて、絶縁材５１ａとシールド性を有する基材層５１ｂと、この基材層５１ｂより回路基板１２の反対側に、電極パターン５１ｅを備える補助基板５１を用いる。基材層５１ｂは、最も背が高い電子部品１６のグランド端子１６ａに、基材層５１ｂが露出する露出部５１ｄで接続され、接地されている。
上記構成によれば、補助基板５１内の電極パターン５１ｅによって、受動素子としてのアンテナ特性を持たせることができ、アンテナ部品の削減、回路モジュールの小型化に寄与することが可能となる。この素子の電気的接続について、図示しないが、補助基板内に配線パターンを形成し、図２（ｂ）に示したような柱状の導電素子を用いて、回路基板１２に接続する方法などがある。
上記実施例に示した補助基板の積層数や各層の材質、構成は、これらに限るものではない。例えば、材質の一部に緩衝効果の大きな材料を用いることで、電子部品と補助基板との接続部分に蓄積されるストレスを軽減することができる。また、例えば、補助基板に凹部あるいは貫通孔を形成し、最も背が高い電子部品は、この凹部あるいは貫通孔に嵌合させることで、回路モジュールを低背化することも可能となる。
１０ 回路モジュール
１１ 補助基板
１１ａ 絶縁材
１１ｂ 基材層
１１ｄ 露出部
１２ 回路基板
１３ 絶縁性樹脂
１５ 半田
１６、１８ 電子部品
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ 回路モジュール
２２ａ 金属ケース
２３ 導電素子
３１、４１、５１ 補助基板
３１ｃ 基材層くり抜き部
３８ 電子部品
４１ｅ、５１ｅ 電極パターン

Claims (6)

  1. 回路基板と、該回路基板の一方主面に搭載された複数の電子部品と、前記電子部品が搭載された前記回路基板の一方主面側に配置された補助基板と、前記回路基板と前記補助基板の間に、前記電子部品を覆うように形成された絶縁性樹脂を有する回路モジュールであって、
    前記補助基板は、シールド性を有する基材層を含み、
    前記基材層は、前記絶縁性樹脂に覆われた前記電子部品を通じて、前記回路基板のグランド電極に接続されていることを特徴とする回路モジュール。
  2. 前記基材層は、少なくとも一つの電子部品の直上にくり抜き部が形成されていることを特徴とする請求項１に記載された回路モジュール。
  3. 前記補助基板は、前記基材層より前記回路基板側に、電極パターンを有し、
    前記電極パターンにより、少なくとも一つの受動素子が構成されていることを特徴とする請求項１または２に記載された回路モジュール。
  4. 前記補助基板は、前記基材層より前記回路基板の反対側に、電極パターンを有し、
    前記電極パターンにより、少なくとも一つの受動素子が構成されていることを特徴とする請求項１ないし３のいずれか１項に記載された回路モジュール。
  5. 前記補助基板が、前記回路基板に搭載された前記複数の電子部品のうち、最も高さが高いものの上面と接触していることを特徴とする、請求項１ないし４のいずれか１項に記載された回路モジュール。
  6. 前記基材層と前記回路基板の前記グランド電極とを接続する前記電子部品として、柱状の導電素子が使用されていることを特徴とする、請求項１ないし５のいずれか１項に記載された回路モジュール。
JP2012547787A 2010-12-10 2011-11-28 回路モジュール Pending JPWO2012077522A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010275584 2010-12-10
JP2010275584 2010-12-10
PCT/JP2011/077388 WO2012077522A1 (ja) 2010-12-10 2011-11-28 回路モジュール

Publications (1)

Publication Number Publication Date
JPWO2012077522A1 true JPWO2012077522A1 (ja) 2014-05-19

Family

ID=46207014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012547787A Pending JPWO2012077522A1 (ja) 2010-12-10 2011-11-28 回路モジュール

Country Status (3)

Country Link
US (1) US20130250528A1 (ja)
JP (1) JPWO2012077522A1 (ja)
WO (1) WO2012077522A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083304A (ja) * 2017-10-27 2019-05-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージモジュール

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6336714B2 (ja) * 2013-05-27 2018-06-06 富士通コンポーネント株式会社 電子装置
US20170208710A1 (en) * 2016-01-18 2017-07-20 Apple Inc. Electrical component with electrical terminal in wall of shield frame
US11270951B2 (en) 2018-12-13 2022-03-08 Qualcomm Incorporated Substrate comprising at least one patterned ground plane for shielding
US12101886B2 (en) 2019-02-28 2024-09-24 Sony Group Corporation Electronic apparatus and substrate
US20240244808A1 (en) 2021-07-01 2024-07-18 Hitachi Astemo, Ltd. Electronic Control Device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP2002094247A (ja) * 2000-09-14 2002-03-29 Sony Corp 高周波モジュール装置及びその製造方法
JP2004047718A (ja) * 2002-07-11 2004-02-12 Sharp Corp 高周波電子回路モジュール、および、その製造方法
JP2007035758A (ja) * 2005-07-25 2007-02-08 Rohm Co Ltd 受光ジュール
WO2008010261A1 (fr) * 2006-07-18 2008-01-24 Panasonic Corporation Structure de substrat et terminal mobile

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4650244B2 (ja) * 2005-12-02 2011-03-16 株式会社村田製作所 回路モジュールおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP2002094247A (ja) * 2000-09-14 2002-03-29 Sony Corp 高周波モジュール装置及びその製造方法
JP2004047718A (ja) * 2002-07-11 2004-02-12 Sharp Corp 高周波電子回路モジュール、および、その製造方法
JP2007035758A (ja) * 2005-07-25 2007-02-08 Rohm Co Ltd 受光ジュール
WO2008010261A1 (fr) * 2006-07-18 2008-01-24 Panasonic Corporation Structure de substrat et terminal mobile

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083304A (ja) * 2017-10-27 2019-05-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージモジュール
US10475776B2 (en) 2017-10-27 2019-11-12 Samsung Electronics Co., Ltd. Fan-out semiconductor package module

Also Published As

Publication number Publication date
WO2012077522A1 (ja) 2012-06-14
US20130250528A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
US9960746B2 (en) LC composite component
US9412509B2 (en) Multilayer electronic component having conductive patterns and board having the same
WO2012077522A1 (ja) 回路モジュール
US10135416B2 (en) Composite electronic component and board having the same
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
KR20150089279A (ko) 칩형 코일 부품
US10497510B2 (en) Electronic component
US20110156203A1 (en) Integrated passive device assembly
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
JP6102770B2 (ja) 高周波モジュール
US20050134405A1 (en) Electronic device and semiconductor device
KR101823189B1 (ko) 인덕터 어셈블리
JP4811406B2 (ja) キャパシタ搭載型半導体装置
JP2012009611A (ja) 回路モジュール
JP2015142124A (ja) チップインダクタ
US20240087788A1 (en) Choke Module and Method of Manufacturing a Choke Module
JP2006344680A (ja) Ｉｃパッケージ、その製造方法及び集積回路装置
WO2020196131A1 (ja) 電子部品モジュール
JP6256575B2 (ja) 高周波モジュール
JP4458033B2 (ja) 積層型電子回路構造体とその製造方法
JP5642559B2 (ja) 電子部品モジュール
WO2021049399A1 (ja) 電子部品モジュール
KR20090053584A (ko) 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법
JP2009194567A (ja) 機能シート

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014