JP6433610B1 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP6433610B1
JP6433610B1 JP2017560353A JP2017560353A JP6433610B1 JP 6433610 B1 JP6433610 B1 JP 6433610B1 JP 2017560353 A JP2017560353 A JP 2017560353A JP 2017560353 A JP2017560353 A JP 2017560353A JP 6433610 B1 JP6433610 B1 JP 6433610B1
Authority
JP
Japan
Prior art keywords
conductor
capacitance
metal pattern
component
ground layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017560353A
Other languages
English (en)
Other versions
JPWO2018220823A1 (ja
Inventor
あゆみ 酒井
あゆみ 酒井
藤之 中本
藤之 中本
佐々木　雄一
雄一 佐々木
尚人 岡
尚人 岡
大橋　英征
英征 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6433610B1 publication Critical patent/JP6433610B1/ja
Publication of JPWO2018220823A1 publication Critical patent/JPWO2018220823A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Abstract

第１の接続導体（２１）及び第１の部品（３１）と、グラウンド層（３）との間には第１の静電容量Ｃ１が存在し、第２の接続導体（２２）及び第２の部品（３２）と、グラウンド層（３）との間には第２の静電容量Ｃ２が存在しており、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣに応じて、第１の導体（１１）の長さ及び第２の導体（１２）の長さがそれぞれ調整されている。

Description

この発明は、差動線路が形成されている線路形成層とグラウンド層を有するプリント回路基板に関するものである。
プリント回路基板の線路形成層に形成されている差動線路は、第１の導体と第２の導体を有している。
信号送信側の装置は、プリント回路基板を用いて、信号を送信する際、差動線路における第１の導体を伝搬させる信号と、第２の導体を伝搬させる信号とを同振幅かつ逆位相の差動信号とする場合がある。
この場合、信号受信側の装置は、第１の導体を伝搬された信号と、第２の導体を伝搬された信号との差分をとるようにすることで、１つの導体当りの電圧の振幅を小さくすることができる。
また、第１の導体を伝搬させる信号と、第２の導体を伝搬させる信号とが同振幅かつ逆位相の差動信号であることで、第１の導体から放射されるノイズと、第２の導体から放射されるノイズとが相殺されるため、差動線路からの放射ノイズが抑制される。
また、信号受信側の装置が、第１の導体を伝搬された信号と、第２の導体を伝搬された信号との差分をとることで、外部から受けたノイズの影響を打ち消すことができる。
しかし、差動線路における線路構造の対称性が崩れており、差動線路の平衡度が劣化している場合、コモンモードノイズが差動線路上を伝搬される。このため、差動線路からの放射ノイズが増大し、差動線路の耐ノイズ性が低下する。
よって、差動線路における線路構造の対称性が損なわないように、基板上の線路設計を行う必要がある。
以下の特許文献１には、線路構造の対称性が損なわないように差動線路が設計されているプリント回路基板が開示されている。
このプリント回路基板は、差動線路が形成されている線路形成層とグラウンド層を有している。
線路形成層には、サージを抑制するためのサージ対策用の第１及び第２の部品が形成されており、第１の部品が第１の接続導体によって差動線路における第１の導体と接続され、第２の部品が第２の接続導体によって差動線路における第２の導体と接続されている。
このため、第１の接続導体及び第１の部品と、グラウンド層との間には第１の静電容量が存在し、第２の接続導体及び第２の部品と、グラウンド層との間には第２の静電容量が存在している。
このプリント回路基板では、第１の静電容量と第２の静電容量との差分を調整して、差動線路の平衡度を高めるために、線路形成層とグラウンド層との間に実装されている誘電体の内部に、第１の金属パターンと第２の金属パターンとを設けている。
特開２０１５−３５４６８号公報
従来のプリント回路基板は以上のように構成されているので、第１の静電容量と第２の静電容量との差分を解消することが可能な第１及び第２の金属パターンを設けることができれば、差動線路の平衡度を高めることができる。しかし、例えば、基板層数削減の要求又は基板高密度実装の要求などがある場合、第１及び第２の金属パターンを設置する層、第１及び第２の金属パターンの大きさなど、金属パターンの設置に関する制約を受けることがある。このため、第１の静電容量と第２の静電容量との差分を設計目標の範囲内に収めることが可能な金属パターンを設けることができず、差動線路の平衡度が劣化してしまうことがあるという課題があった。
この発明は上記のような課題を解決するためになされたもので、第１の静電容量と第２の静電容量との差分を設計目標の範囲内に収めることが可能な金属パターンを設けることができない場合でも、差動線路の平衡度の劣化を抑えることができるプリント回路基板を得ることを目的とする。
この発明に係るプリント回路基板は、第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が第１の導体と接続され、他端が第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が第２の導体と接続され、他端が第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、グラウンド層と、線路形成層とグラウンド層との間に実装されている誘電体とを備え、第１の接続導体及び第１の部品と、グラウンド層との間には第１の静電容量が存在し、第２の接続導体及び第２の部品と、グラウンド層との間には第１の静電容量と容量値が異なる第２の静電容量が存在しており、第１の静電容量と第２の静電容量との容量値の差分に応じて、第１の導体の長さ及び第２の導体の長さが、第１の導体の長さを第２の導体の長さより短くもしくは長く調整されているものである。
この発明によれば、第１の接続導体及び第１の部品と、グラウンド層との間には第１の静電容量が存在し、第２の接続導体及び第２の部品と、グラウンド層との間には第１の静電容量と容量値が異なる第２の静電容量が存在しており、第１の静電容量と第２の静電容量との容量値の差分に応じて、第１の導体の長さ及び第２の導体の長さが、第１の導体の長さを第２の導体の長さより短くもしくは長く調整されているように構成したので、第１の静電容量と第２の静電容量との容量値の差分を設計目標の範囲内に収めることが可能な金属パターンを設けることができない場合でも、差動線路の平衡度の劣化を抑えることができる効果がある。
図１Ａは、この発明の実施の形態１によるプリント回路基板を示す模式的な平面図であり、図１Ｂは、図１Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図２Ａは、第１の導体１１の元々の長さと第２の導体１２の元々の長さとが非等長である例を示す説明図であり、図２Ｂは、基板上の電源、ＧＮＤ、もしくは他の信号ビアを避けるために、第１の導体１１の長さと第２の導体１２の長さが非等長になっている例を示す説明図である。 図３Ａは、この発明の実施の形態２によるプリント回路基板を示す模式的な平面図であり、図３Ｂは、図３Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図４Ａは、この発明の実施の形態２による他のプリント回路基板を示す模式的な平面図であり、図４Ｂは、図４Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 この発明の実施の形態２による他のプリント回路基板を示す模式的な平面図であり、図５Ｂは、図５Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図６Ａは、この発明の実施の形態３によるプリント回路基板を示す模式的な平面図であり、図６Ｂは、図６Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図７Ａは、この発明の実施の形態４によるプリント回路基板を示す模式的な平面図であり、図７Ｂは、図７Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図８Ａは、この発明の実施の形態４による他のプリント回路基板を示す模式的な平面図であり、図８Ｂは、図８Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図９Ａは、この発明の実施の形態５によるプリント回路基板を示す模式的な平面図であり、図９Ｂは、図９Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図１０Ａは、この発明の実施の形態６によるプリント回路基板を示す模式的な平面図であり、図１０Ｂは、図１０Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図１１Ａは、この発明の実施の形態７によるプリント回路基板を示す模式的な平面図であり、図１１Ｂは、図１１Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。 図１２Ａは、この発明の実施の形態８によるプリント回路基板を示す模式的な平面図であり、図１２Ｂは、図１２Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、この発明の実施の形態１によるプリント回路基板を示す構成図である。
図１Ａは、この発明の実施の形態１によるプリント回路基板を示す模式的な平面図であり、図１Ｂは、図１Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図１において、プリント回路基板１は、線路形成層２及びグラウンド層３を備えており、線路形成層２とグラウンド層３との間には、誘電体４が実装されている。
線路形成層２には、第１の導体１１及び第２の導体１２を有する差動線路１０が形成されている。
また、線路形成層２には、一端が差動線路１０における第１の導体１１と接続されている第１の接続導体２１と、第１の接続導体２１の他端と接続されている第１の部品３１とが形成されている。
また、線路形成層２には、一端が差動線路１０における第２の導体１２と接続されている第２の接続導体２２と、第２の接続導体２２の他端と接続されている第２の部品３２とが形成されている。
ここで、第１の部品３１及び第２の部品３２のそれぞれは、サージ対策用の部品であり、例えば、サージ又は静電気を抑制する部品である。サージ対策用の部品としては、アレスタ、バリスタ又はダイオードなどが考えられる。
図１の例では、第１の部品３１及び第２の部品３２が、差動線路１０を挟むように、差動線路１０と近接している位置に対称的に配置されているが、第１の部品３１と第２の部品３２が非対称に配置されていてもよい。
図１の例では、第１の接続導体２１及び第１の部品３１と、グラウンド層３との間には第１の静電容量Ｃ１が存在し、第２の接続導体２２及び第２の部品３２と、グラウンド層３との間には第２の静電容量Ｃ２が存在している。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣは、差動線路１０の平衡度が劣化する要因となる。
このため、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣは、設計目標の範囲内であることが望ましい。
差分ΔＣの設計目標は、例えば、以下のように設定される。
まず、プリント回路基板１を搭載する装置において、法規制、自主規格、装置の要求仕様などから許容される放射ノイズである許容放射ノイズが決定される。
次に、プリント回路基板１からのノイズ放射効率、あるいは、プリント回路基板１が収められる筐体の構造などの種々の条件を考慮して、プリント回路基板から放射されるノイズが、先に決定された許容放射ノイズ以内に抑制されるような、差分ΔＣの設計目標が設定される。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積及び第１の部品３１の実装面積に比例するとともに、誘電体４の誘電率に比例し、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１に反比例する。
同様に、第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積及び第２の部品３２の実装面積に比例するとともに、誘電体４の誘電率に比例し、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２に反比例する。
図１のプリント回路基板１の場合、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１と、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２とが等しい。また、第１の接続導体２１及び第１の部品３１とグラウンド層３との間の誘電体４の誘電率と、第２の接続導体２２及び第２の部品３２とグラウンド層３との間の誘電体４の誘電率とが等しい。
このため、第１の静電容量Ｃ１と第２の静電容量Ｃ２との比較においては、第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積に比例する。また、第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積に比例する。
よって、第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積と、第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積の差分を所定値以内に収めることができれば、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができる。
しかし、近年の基板高密度実装の要求により、種々の制約を受けるため、第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積と、第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積の差分を所定値以内に収めることができない場合もある。
このような場合、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができないため、差動線路１０の平衡度が劣化してしまうことがある。
この実施の形態１では、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができない場合、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
例えば、図１に示すように、線路形成層２における第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積が、第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積よりも大きい場合、第２の導体１２の長さが、第１の導体１１の長さよりも長くなるように調整する。
線路形成層２における第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積が、第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積よりも小さい場合、第１の導体１１の長さが、第２の導体１２の長さよりも長くなるように調整する。
ここでは、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まらない場合に、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整し、平衡度の劣化を抑制する例を示している。
線路形成層２における第１の接続導体２１の実装面積を調整することで、第１の静電容量Ｃ１を変えることができ、線路形成層２における第２の接続導体２２の実装面積を調整することで、第２の静電容量Ｃ２を変えることができる。
例えば、第１の接続導体２１の実装面積を大きくすれば、第１の静電容量Ｃ１が大きくなり、第１の接続導体２１の実装面積を小さくすれば、第１の静電容量Ｃ１が小さくなる。
また、第２の接続導体２２の実装面積を大きくすれば、第２の静電容量Ｃ２が大きくなり、第２の接続導体２２の実装面積を小さくすれば、第２の静電容量Ｃ２が小さくなる。
そのため、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１の実装面積及び第２の接続導体２２の実装面積をそれぞれ調整するようにしてもよい。
図１では、差動線路１０における第１の導体１１の元々の長さと第２の導体１２の元々の長さとが等長であるが、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣに応じて、長さが調整されたことで、第１の導体１１の長さと第２の導体１２の長さとが非等長になっている例を示している。
しかし、これは一例に過ぎず、第１の導体１１の元々の長さと第２の導体１２の元々の長さとが非等長であってもよい。
図２Ａは、第１の導体１１の元々の長さと第２の導体１２の元々の長さとが非等長である例を示す説明図である。
図２Ａの例では、第１の導体１１がコネクタ４１と接続され、第２の導体１２がコネクタ４２と接続されており、コネクタ４１とコネクタ４２の位置が異なるために、第１の導体１１の長さが、第２の導体１２の長さよりも長くなっている。
第１の導体１１の長さと第２の導体１２の長さとが非等長になっている場合でも、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣに応じて、第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整することで、差動線路１０の平衡度の劣化を抑えることができる。
また、第１の接続導体２１の実装面積及び第２の接続導体２２の実装面積をそれぞれ調整することでも、差動線路１０の平衡度の劣化を抑えることができる。
図２Ｂは、基板上の電源、ＧＮＤ、もしくは他の信号ビアを避けるために、第１の導体１１の長さと第２の導体１２の長さが非等長になっている例を示す説明図である。
第１の導体１１の長さと第２の導体１２の長さとが非等長になっている場合でも、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣに応じて、第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整することで、差動線路１０の平衡度の劣化を抑えることができる。
また、第１の接続導体２１の実装面積及び第２の接続導体２２の実装面積をそれぞれ調整することでも、差動線路１０の平衡度の劣化を抑えることができる。
以上で明らかなように、この実施の形態１によれば、第１の接続導体２１及び第１の部品３１と、グラウンド層３との間には第１の静電容量Ｃ１が存在し、第２の接続導体２２及び第２の部品３２と、グラウンド層３との間には第２の静電容量Ｃ２が存在しており、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣに応じて、第１の導体１１の長さ及び第２の導体１２の長さがそれぞれ調整されているように構成したので、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることが可能な金属パターンを設けることができない場合でも、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
これにより、差動線路１０上のコモンモードノイズを抑制して、差動線路１０からの放射ノイズを抑制することができるとともに、差動線路１０の耐ノイズ性を向上させることができる。
この実施の形態１では、プリント回路基板１が線路形成層２とグラウンド層３を有している例を示しているが、線路形成層２及びグラウンド層３以外の層を含む多層構造のプリント回路基板１であってもよい。
この実施の形態１では、第１の部品３１及び第２の部品３２が線路形成層２に形成されている例を示しているが、第１の部品３１及び第２の部品３２以外の部品が線路形成層２に形成されているプリント回路基板１であってもよい。また、第１の導体１１に接続されている部品の数及び種類と、第２の導体１２に接続されている部品の数及び種類とが異なっていてもよい。
実施の形態２．
この実施の形態２では、第１の金属パターン５１及び第２の金属パターン５３のそれぞれが誘電体４の内部に配置されている例を説明する。
ただし、第１の金属パターン５１と第２の金属パターン５３とが配置される場合でも、金属パターンだけで、差動線路１０の平衡度の劣化を抑えるものではない。このため、この実施の形態２でも、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることが可能な金属パターンを配置することは必須でない。
図３は、この発明の実施の形態２によるプリント回路基板を示す構成図である。
図３Ａは、この発明の実施の形態２によるプリント回路基板を示す模式的な平面図であり、図３Ｂは、図３Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
第１の金属パターン５１は、差動線路１０における第１の導体１１と電気的に接続されるように、誘電体４の内部に配置されている。
第１のビア５２は、差動線路１０における第１の導体１１と第１の金属パターン５１とを電気的に接続する接続部材である。
第１の金属パターン５１は、線路形成層２からグラウンド層３の方向を見たときに、第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されている。
第２の金属パターン５３は、差動線路１０における第２の導体１２と電気的に接続されるように、誘電体４の内部に配置されている。
第２のビア５４は、差動線路１０における第２の導体１２と第２の金属パターン５３とを電気的に接続する接続部材である。
第２の金属パターン５３は、線路形成層２からグラウンド層３の方向を見たときに、第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている。
金属パターン配置層５は、第１の金属パターン５１及び第２の金属パターン５３が配置されている層であり、誘電体４の内部に設けられている。
第１の金属パターン５１が誘電体４の内部に配置されており、かつ、第１の金属パターン５１が第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の金属パターン５１とグラウンド層３との間に存在している静電容量である。
また、第２の金属パターン５３が誘電体４の内部に配置されており、かつ、第２の金属パターン５３が第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の金属パターン５３とグラウンド層３との間に存在している静電容量である。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、上記実施の形態１と同様に、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、金属パターン配置層５における第１の金属パターン５１の実装面積に比例するとともに、誘電体４の誘電率に比例し、第１の金属パターン５１からグラウンド層３までの距離Ｌ３に反比例する。
同様に、第２の静電容量Ｃ２は、金属パターン配置層５における第２の金属パターン５３の実装面積に比例するとともに、誘電体４の誘電率に比例し、第２の金属パターン５３からグラウンド層３までの距離Ｌ４に反比例する。
図３のプリント回路基板１の場合、第１の金属パターン５１からグラウンド層３までの距離Ｌ３と、第２の金属パターン５３からグラウンド層３までの距離Ｌ４とが等しい。また、第１の金属パターン５１とグラウンド層３との間の誘電体４の誘電率と、第２の金属パターン５３とグラウンド層３との間の誘電体４の誘電率とが等しい。
このため、第１の静電容量Ｃ１と第２の静電容量Ｃ２との比較においては、第１の静電容量Ｃ１は、金属パターン配置層５における第１の金属パターン５１の実装面積に比例する。また、第２の静電容量Ｃ２は、金属パターン配置層５における第２の金属パターン５３の実装面積に比例する。
よって、金属パターン配置層５における第１の金属パターン５１の実装面積と、金属パターン配置層５における第２の金属パターン５３の実装面積との差分を所定値以内に収めることができれば、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができる。
しかし、近年の基板高密度実装の要求により、種々の制約を受けるため、金属パターン配置層５における第１の金属パターン５１の実装面積と、金属パターン配置層５における第２の金属パターン５３の実装面積の差分を所定値以内に収めることができない場合もある。
このような場合、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができないため、差動線路１０の平衡度が劣化してしまうことがある。
この実施の形態２では、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができない場合、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
例えば、図３に示すように、金属パターン配置層５における第１の金属パターン５１の実装面積が、金属パターン配置層５における第２の金属パターン５３の実装面積よりも大きい場合、第２の導体１２の長さが、第１の導体１１の長さよりも長くなるように調整する。
金属パターン配置層５における第１の金属パターン５１の実装面積が、金属パターン配置層５における第２の金属パターン５３の実装面積よりも小さい場合、第１の導体１１の長さが、第２の導体１２の長さよりも長くなるように調整する。
ここでは、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まるように、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する例を示している。
金属パターン配置層５における第１の金属パターン５１の実装面積を調整することで、第１の静電容量Ｃ１を変えることができ、金属パターン配置層５における第２の金属パターン５３の実装面積を調整することで、第２の静電容量Ｃ２を変えることができる。
例えば、第１の金属パターン５１の実装面積を大きくすれば、第１の静電容量Ｃ１が大きくなり、第１の金属パターン５１の実装面積を小さくすれば、第１の静電容量Ｃ１が小さくなる。
また、第２の金属パターン５３の実装面積を大きくすれば、第２の静電容量Ｃ２が大きくなり、第２の金属パターン５３の実装面積を小さくすれば、第２の静電容量Ｃ２が小さくなる。
そのため、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の金属パターン５１の実装面積及び第２の金属パターン５３の実装面積をそれぞれ調整するようにしてもよい。
図３では、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されており、第２の金属パターン５３が、第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている例を示している。
しかし、これは一例に過ぎず、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されているようにしてもよい。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されているようにしてもよい。
第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分とグラウンド層３との間に存在している静電容量と、第１の金属パターン５１とグラウンド層３との間に存在している静電容量との合成容量である。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分とグラウンド層３との間に存在している静電容量と、第２の金属パターン５３とグラウンド層３との間に存在している静電容量との合成容量である。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、上記実施の形態１と同様に、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、誘電体４の誘電率とに比例し、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１に反比例する静電容量と、金属パターン配置層５における第１の金属パターン５１の実装面積と、誘電体４の誘電率とに比例し、第１の金属パターン５１からグラウンド層３までの距離Ｌ３に反比例する静電容量との合成容量である。
同様に、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積と、誘電体４の誘電率とに比例し、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２に反比例する静電容量と、金属パターン配置層５における第２の金属パターン５３の実装面積と、誘電体４の誘電率とに比例し、第２の金属パターン５３からグラウンド層３までの距離Ｌ４に反比例する静電容量との合成容量である。
図３のプリント回路基板１の場合、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１と、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２とが等しい。
また、第１の金属パターン５１からグラウンド層３までの距離Ｌ３と、第２の金属パターン５３からグラウンド層３までの距離Ｌ４とが等しい。
第１の接続導体２１及び第１の部品３１とグラウンド層３との間の誘電体４の誘電率と、第２の接続導体２２及び第２の部品３２とグラウンド層３との間の誘電体４の誘電率とが等しい。
このため、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積に比例する項と、金属パターン配置層５における第１の金属パターン５１の実装面積に比例する項との和である。
また、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積に比例する項と、金属パターン配置層５における第２の金属パターン５３の実装面積に比例する項との和である。
よって、以下の条件Ａと条件Ｂを満たすことができれば、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができる。
（条件Ａ）
第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積との差分を所定値以内に収める。
（条件Ｂ）
金属パターン配置層５における第１の金属パターン５１の実装面積と、金属パターン配置層５における第２の金属パターン５３の実装面積との差分を所定値以内に収める。
しかし、近年の基板高密度実装の要求により、種々の制約を受けるため、条件Ａ又は条件Ｂを満たすことができない場合もある。
このような場合、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができないため、差動線路１０の平衡度が劣化してしまうことがある。
この実施の形態２では、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができない場合、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積とを調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、金属パターン配置層５における第１の金属パターン５１の実装面積及び金属パターン配置層５における第２の金属パターン５３の実装面積をそれぞれ調整するようにしてもよい。
以上で明らかなように、この実施の形態２によれば、第１の金属パターン５１及び第２の金属パターン５３が誘電体４の内部に配置されている場合でも、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
この実施の形態２では、第１の金属パターン５１と第２の金属パターン５３が、同じ金属パターン配置層５に配置されている例を示しているが、図４及び図５に示すように、第１の金属パターン５１と第２の金属パターン５３が、異なる金属パターン配置層に配置されていてもよい。
図４は、この発明の実施の形態２による他のプリント回路基板を示す構成図である。
図４Ａは、この発明の実施の形態２による他のプリント回路基板を示す模式的な平面図であり、図４Ｂは、図４Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図４の例では、第１の金属パターン５１が第１の金属パターン配置層５ａに配置され、第２の金属パターン５３が第２の金属パターン配置層５ｂに配置されている。
図５は、この発明の実施の形態２による他のプリント回路基板を示す構成図である。
図５Ａは、この発明の実施の形態２による他のプリント回路基板を示す模式的な平面図であり、図５Ｂは、図５Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図５の例では、第１の金属パターン５１が第１の金属パターン配置層５ａに配置され、第２の金属パターン５３が第２の金属パターン配置層５ｂに配置されている。
また、図５の例では、グラウンド層３が誘電体４の内部に配置されており、第２の金属パターン配置層５ｂが、誘電体４における２つの表面のうち、線路形成層２が形成されていない側の表面に配置されている。即ち、第２の金属パターン配置層５ｂが、グラウンド層３よりも、図中下側に設けられている。
図５に示すプリント回路基板の場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２とグラウンド層３との間に存在している静電容量と、第２の金属パターン５３とグラウンド層３との間に存在している静電容量との合成容量である。
実施の形態３．
この実施の形態３では、図６に示すように、誘電体４の内部に配置されている第１の金属パターン５１及び第２の金属パターン５３のそれぞれがグラウンド層３と接続されている例を説明する。
この実施の形態３においても、上記実施の形態２と同様に、金属パターンだけで、差動線路１０の平衡度の劣化を抑えるものではない。このため、この実施の形態３でも、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることが可能な金属パターンを配置することは必須でない。
図６は、この発明の実施の形態３によるプリント回路基板を示す構成図である。
図６Ａは、この発明の実施の形態３によるプリント回路基板を示す模式的な平面図であり、図６Ｂは、図６Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図６において、図１，３〜５と同一符号は同一または相当部分を示すので説明を省略する。
第１の金属パターン５１は、線路形成層２からグラウンド層３の方向を見たときに、第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されている。
第１のビア５５は、グラウンド層３と第１の金属パターン５１とを電気的に接続する接続部材である。
第２の金属パターン５３は、線路形成層２からグラウンド層３の方向を見たときに、第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている。
第２のビア５６は、グラウンド層３と第２の金属パターン５３とを電気的に接続する接続部材である。
第１の金属パターン５１が誘電体４の内部に配置されており、かつ、第１の金属パターン５１が第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１と、第１の金属パターン５１との間に存在している静電容量である。
また、第２の金属パターン５３が誘電体４の内部に配置されており、かつ、第２の金属パターン５３が第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２と、第２の金属パターン５３との間に存在している静電容量である。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、上記実施の形態１と同様に、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積及び第１の部品３１の実装面積に比例するとともに、誘電体４の誘電率に比例し、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５に反比例する。
同様に、第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積及び第２の部品３２の実装面積に比例するとともに、誘電体４の誘電率に比例し、第２の接続導体２２及び第２の部品３２から第２の金属パターン５３までの距離Ｌ６に反比例する。
図６のプリント回路基板１の場合、第１の接続導体２１及び第１の部品３１と第１の金属パターン５１との間の誘電体４の誘電率と、第２の接続導体２２及び第２の部品３２と第２の金属パターン５３との間の誘電体４の誘電率が等しい。
このため、第１の静電容量Ｃ１と第２の静電容量Ｃ２との比較においては、第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積に比例し、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５に反比例する。
第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積に比例し、第２の接続導体２２及び第２の部品３２から第２の金属パターン５３までの距離Ｌ６に反比例する。
よって、第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積と距離Ｌ５の比と、第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積と距離Ｌ６の比を所定値内に納めることが出来れば、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができる。
しかし、近年の基板高密度実装の要求により、種々の制約を受けるため、第１の接続導体２１の実装面積と第１の部品３１の実装面積との合計の面積と、第２の接続導体２２の実装面積と第２の部品３２の実装面積との合計の面積の差分を所定値以内に収めることができない場合がある。
また、距離Ｌ５と距離Ｌ６の差分を所定値以内に収めることができない場合がある。
このような場合、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができないため、差動線路１０の平衡度が劣化してしまうことがある。
この実施の形態３では、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣを設計目標の範囲内に収めることができない場合、上記実施の形態１，２と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
ここでは、第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まらない場合に、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整し、平衡度の劣化を抑制する例を示している
第２の金属パターン配置層５ｂにおける第１の金属パターン５１の実装面積を調整することで、第１の静電容量Ｃ１を変えることができ、第１の金属パターン配置層５ａにおける第２の金属パターン５３の実装面積を調整することで、第２の静電容量Ｃ２を変えることができる。
そのため、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の金属パターン５１の実装面積及び第２の金属パターン５３の実装面積をそれぞれ調整するようにしてもよい。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５及び第２の接続導体２２及び第２の部品３２から第２の金属パターン５３までの距離Ｌ６をそれぞれ調整するようにしてもよい。
図６では、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されており、第２の金属パターン５３が、第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている例を示している。
しかし、これは一例に過ぎず、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されているようにしてもよい。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されているようにしてもよい。
第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分とグラウンド層３との間に存在している静電容量と、第１の金属パターン５１に含まれている部分と第１の金属パターン５１との間に存在している静電容量との合成容量である。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分とグラウンド層３との間に存在している静電容量と、第２の金属パターン５３に含まれている部分と第２の金属パターン５３との間に存在している静電容量との合成容量である。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、上記実施の形態１と同様に、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、誘電体４の誘電率とに比例し、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１に反比例する静電容量と、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれている部分の実装面積と、誘電体４の誘電率とに比例し、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５に反比例する静電容量との合成容量である。
同様に、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積と、誘電体４の誘電率とに比例し、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２に反比例する静電容量と、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５２に含まれている部分の実装面積と、誘電体４の誘電率とに比例し、第２の接続導体２２及び第２の部品３２から第２の金属パターン５３までの距離Ｌ６に反比例する静電容量との合成容量である。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積とを調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の金属パターン５１の実装面積及び第２の金属パターン５３の実装面積をそれぞれ調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５及び第２の接続導体２２及び第２の部品３２から第２の金属パターン５３までの距離Ｌ６をそれぞれ調整するようにしてもよい。
以上で明らかなように、この実施の形態３によれば、第１の金属パターン５１及び第２の金属パターン５３が誘電体４の内部に配置されている場合でも、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
実施の形態４．
この実施の形態４では、第１の金属パターン５１がグラウンド層３と電気的に接続され、第２の金属パターン５３が差動線路１０における第２の導体１２と電気的に接続されている例を説明する。
図７は、この発明の実施の形態４によるプリント回路基板を示す構成図である。
図７Ａは、この発明の実施の形態４によるプリント回路基板を示す模式的な平面図であり、図７Ｂは、図７Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図７において、図１，３〜６と同一符号は同一または相当部分を示している。
第１の金属パターン５１が誘電体４の内部に配置されており、かつ、第１の金属パターン５１が第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１と、第１の金属パターン５１との間に存在している。
また、第２の金属パターン５３が誘電体４の内部に配置されており、かつ、第２の金属パターン５３が第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の金属パターン５３とグラウンド層３との間に存在している。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、上記実施の形態１と同様に、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積及び第１の部品３１の実装面積に比例するとともに、誘電体４の誘電率に比例し、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５に反比例する。
第２の静電容量Ｃ２は、第２の金属パターン配置層５ｂにおける第２の金属パターン５３の実装面積に比例するとともに、誘電体４の誘電率に比例し、第２の金属パターン５３からグラウンド層３までの距離Ｌ４に反比例する。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、線路形成層２における第１の接続導体２１の実装面積及び第１の部品３１の実装面積と、第２の金属パターン配置層５ｂにおける第２の金属パターン５３の実装面積とを調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５と、第２の金属パターン５３からグラウンド層３までの距離Ｌ４とを調整するようにしてもよい。
図７では、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されており、第２の金属パターン５３が、第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている例を示している。
しかし、これは一例に過ぎず、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されているようにしてもよい。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されているようにしてもよい。
第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分とグラウンド層３との間に存在している静電容量と、第１の金属パターン５１に含まれている部分と第１の金属パターン５１との間に存在している静電容量との合成容量である。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分とグラウンド層３との間に存在している静電容量と、第２の金属パターン５３とグラウンド層３との間に存在している静電容量との合成容量である。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積とを調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第２の金属パターン配置層５ｂにおける第１の金属パターン５１の実装面積と、第２の金属パターン配置層５ｂにおける第２の金属パターン５３の実装面積とを調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１から第１の金属パターン５１までの距離Ｌ５と、第２の金属パターン５３からグラウンド層３までの距離Ｌ４とを調整するようにしてもよい。
以上で明らかなように、この実施の形態４によれば、第１の金属パターン５１がグラウンド層３と電気的に接続され、第２の金属パターン５３が差動線路１０における第２の導体１２と電気的に接続されている場合でも、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
この実施の形態４では、第１の金属パターン５１と第２の金属パターン５３が、第２の金属パターン配置層５ｂに配置されている例を示しているが、図８に示すように、第１の金属パターン５１と第２の金属パターン５３が、異なる金属パターン配置層に配置されていてもよい。
図８は、この発明の実施の形態４による他のプリント回路基板を示す構成図である。
図８Ａは、この発明の実施の形態４による他のプリント回路基板を示す模式的な平面図であり、図８Ｂは、図８Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図８の例では、第１の金属パターン５１が第１の金属パターン配置層５ａに配置され、第２の金属パターン５３が第２の金属パターン配置層５ｂに配置されている。
また、図８の例では、グラウンド層３が誘電体４の内部に配置されており、第２の金属パターン配置層５ｂが、誘電体４における２つの表面のうち、線路形成層２が形成されていない側の表面に配置されている。即ち、第２の金属パターン配置層５ｂが、グラウンド層３よりも、図中下側に設けられている。
図８に示すプリント回路基板の場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２とグラウンド層３との間に存在している静電容量と、第２の金属パターン５３とグラウンド層３との間に存在している静電容量との合成容量である。
実施の形態５．
この実施の形態５では、部品及び接続導体が形成されている接続導体形成層６が、差動線路１０が形成されている線路形成層２と別個に設けられている例を説明する。
図９は、この発明の実施の形態５によるプリント回路基板を示す構成図である。
図９Ａは、この発明の実施の形態５によるプリント回路基板を示す模式的な平面図であり、図９Ｂは、図９Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図９において、図１，３〜８と同一符号は同一または相当部分を示すので説明を省略する。
接続導体形成層６には、サージ対策用の部品である第１の部品３１と、第１の部品３１と電気的に接続されている第１の接続導体２１と、サージ対策用の部品である第２の部品３２と、第２の部品３２と電気的に接続されている第２の接続導体２２とが形成されている。
第１の誘電体４ａは、線路形成層２とグラウンド層３との間に実装されている。
第２の誘電体４ｂは、グラウンド層３と接続導体形成層６との間に実装されている。
第１のビア５７は、差動線路１０における第１の導体１１と、第１の金属パターン５１と、第１の接続導体２１とを電気的に接続する接続部材である。
第２のビア５８は、差動線路１０における第２の導体１２と、第２の金属パターン５３と、第２の接続導体２２とを電気的に接続する接続部材である。
第１の金属パターン５１が第２の誘電体４ｂの内部に配置されており、かつ、第１の金属パターン５１が第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の金属パターン５１とグラウンド層３との間に存在している静電容量である。
また、第２の金属パターン５３が第２の誘電体４ｂの内部に配置されており、かつ、第２の金属パターン５３が第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の金属パターン５３とグラウンド層３との間に存在している静電容量である。
第１の静電容量Ｃ１及び第２の静電容量Ｃ２のそれぞれは、上記実施の形態１と同様に、平行平板容量の計算式によって求めることができる。
このため、第１の静電容量Ｃ１は、金属パターン配置層５における第１の金属パターン５１の実装面積に比例するとともに、第２の誘電体４ｂの誘電率に比例し、第１の金属パターン５１からグラウンド層３までの距離Ｌ７に反比例する。
同様に、第２の静電容量Ｃ２は、金属パターン配置層５における第２の金属パターン５３の実装面積に比例するとともに、第２の誘電体４ｂの誘電率に比例し、第２の金属パターン５３からグラウンド層３までの距離Ｌ８（＝Ｌ７）に反比例する。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、金属パターン配置層５における第１の金属パターン５１の実装面積及び第２の金属パターン５３の実装面積をそれぞれ調整する。
図９では、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１の全体及び第１の部品３１の全体を含む位置に配置されており、第２の金属パターン５３が、第２の接続導体２２の全体及び第２の部品３２の全体を含む位置に配置されている例を示している。
しかし、これは一例に過ぎず、線路形成層２からグラウンド層３の方向を見たときに、第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されているようにしてもよい。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されているようにしてもよい。
第１の金属パターン５１が、第１の接続導体２１及び第１の部品３１の中で、一部分を含む位置に配置されている場合、第１の静電容量Ｃ１は、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分とグラウンド層３との間に存在している静電容量と、第１の金属パターン５１とグラウンド層３との間に存在している静電容量との合成容量である。
また、第２の金属パターン５３が、第２の接続導体２２及び第２の部品３２の中で、一部分を含む位置に配置されている場合、第２の静電容量Ｃ２は、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分とグラウンド層３との間に存在している静電容量と、第２の金属パターン５３とグラウンド層３との間に存在している静電容量との合成容量である。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、第１の接続導体２１及び第１の部品３１において、第１の金属パターン５１に含まれていない部分の実装面積と、第２の接続導体２２及び第２の部品３２において、第２の金属パターン５３に含まれていない部分の実装面積とを調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、金属パターン配置層５における第１の金属パターン５１の実装面積と、第２の金属パターン５３の実装面積とを調整するようにしてもよい。
以上で明らかなように、この実施の形態５によれば、部品及び接続導体が形成されている接続導体形成層６が、差動線路１０が形成されている線路形成層２と別個に設けられている場合でも、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
実施の形態６．
この実施の形態６では、線路形成層２とグラウンド層３との間に実装されている誘電体の誘電率εが部分的に異なっている例を説明する。
図１０は、この発明の実施の形態６によるプリント回路基板を示す構成図である。
図１０Ａは、この発明の実施の形態６によるプリント回路基板を示す模式的な平面図であり、図１０Ｂは、図１０Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図１０において、図１と同一符号は同一または相当部分を示すので説明を省略する。
誘電体７ａは、第１の接続導体２１及び第１の部品３１と、グラウンド層３との間に実装されており、誘電率がε１の誘電体である。
誘電体７ｂは、第２の接続導体２２及び第２の部品３２と、グラウンド層３との間に実装されており、誘電率がε２の誘電体である。
第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積及び第１の部品３１の実装面積に比例するとともに、誘電体７ａの誘電率ε１に比例し、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１に反比例する。
同様に、第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積及び第２の部品３２の実装面積に比例するとともに、誘電体７ｂの誘電率ε２に比例し、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２（＝Ｌ１）に反比例する。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、線路形成層２における第１の接続導体２１の実装面積及び第２の接続導体２２の実装面積をそれぞれ調整するようにしてもよい。
あるいは、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、誘電体７ａの誘電率ε１及び誘電体７ｂの誘電率ε２をそれぞれ調整するようにしてもよい。
以上で明らかなように、この実施の形態６によれば、第１の接続導体２１及び第１の部品３１と、グラウンド層３との間に実装されている誘電体７ａの誘電率ε１と、第２の接続導体２２及び第２の部品３２と、グラウンド層３との間に実装されている誘電体７ｂの誘電率ε２とが異なっているように構成したので、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
実施の形態７．
この実施の形態７では、差動線路１０における第１の導体１１又は第２の導体１２のいずれかと電気的に接続されている第３の導体６０が線路形成層２に形成されている例を説明する。
図１１は、この発明の実施の形態７によるプリント回路基板を示す構成図である。
図１１Ａは、この発明の実施の形態７によるプリント回路基板を示す模式的な平面図であり、図１１Ｂは、図１１Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図１１において、図１と同一符号は同一または相当部分を示すので説明を省略する。
第３の導体６０は、一端が差動線路１０における第２の導体１２と電気的に接続されている導体であり、第３の導体６０は、線路形成層２に形成されている。
図１１では、第３の導体６０の一端が第２の導体１２と電気的に接続されている例を示しているが、第３の導体６０の一端が第１の導体１１と電気的に接続されているものであってもよい。
第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積及び第１の部品３１の実装面積に比例するとともに、誘電体４の誘電率に比例し、第１の接続導体２１及び第１の部品３１からグラウンド層３までの距離Ｌ１に反比例する。
第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積及び第２の部品３２の実装面積及び第３の導体６０に比例するとともに、誘電体４の誘電率に比例し、第２の接続導体２２及び第２の部品３２からグラウンド層３までの距離Ｌ２（＝Ｌ１）に反比例する。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、線路形成層２における第１の接続導体２１の実装面積及び第２の接続導体２２の実装面積をそれぞれ調整するようにしてもよい。
あるいは、線路形成層２における第３の導体６０の実装面積を調整するようにしてもよい。
以上で明らかなように、この実施の形態７によれば、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
実施の形態８．
上記実施の形態１では、第１の部品３１及び第２の部品３２が、第１の接続導体２１及び第２の接続導体２２と同一平面上に配置されている例を示しているが、第１の部品３１が、第１の接続導体２１の上に重ねられ、第２の部品３２が、第２の接続導体２２の上に重ねられているものであってもよい。
図１２は、この発明の実施の形態８によるプリント回路基板を示す構成図である。
図１２Ａは、この発明の実施の形態８によるプリント回路基板を示す模式的な平面図であり、図１２Ｂは、図１２Ａの平面図のＡ−Ａ’切断線における模式的な断面図である。
図１２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
第１の絶縁体７１は、第１の部品３１の端子間のショートを防ぐために、第１の接続導体２１の上に配置されている。
第１の部品３１は、第１の絶縁体７１の上に配置されており、第１の部品３１の片側の端子は、第１の接続導体２１と電気的に接続されている。
第２の絶縁体７２は第２の部品３２の端子間のショートを防ぐために、第２の接続導体２２の上に配置されている。
第２の部品３２は、第２の絶縁体７２の上に配置されており、第２の部品３２の片側の端子は、第２の接続導体２２と電気的に接続されている。
第１の静電容量Ｃ１は、線路形成層２における第１の接続導体２１の実装面積に比例するとともに、誘電体４の誘電率に比例し、第１の接続導体２１からグラウンド層３までの距離Ｌ１に反比例する。
第２の静電容量Ｃ２は、線路形成層２における第２の接続導体２２の実装面積に比例するとともに、誘電体４の誘電率に比例し、第２の接続導体２２からグラウンド層３までの距離Ｌ２（＝Ｌ１）に反比例する。
第１の静電容量Ｃ１と第２の静電容量Ｃ２との差分ΔＣが設計目標の範囲内に収まっていなければ、上記実施の形態１と同様に、差分ΔＣに応じて、差動線路１０における第１の導体１１の長さ及び第２の導体１２の長さをそれぞれ調整する。
また、第１の導体１１の長さ及び第２の導体１２の長さの調整に併せて、線路形成層２における第１の接続導体２１の実装面積及び第２の接続導体２２の実装面積をそれぞれ調整するようにしてもよい。
以上で明らかなように、この実施の形態８によれば、上記実施の形態１と同様に、差動線路１０の平衡度の劣化を抑えることができる効果を奏する。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、差動線路が形成されている線路形成層とグラウンド層を有するプリント回路基板に適している。
１ プリント回路基板、２ 線路形成層、３ グラウンド層、４ 誘電体、４ａ 第１の誘電体、４ｂ 第２の誘電体、５ 金属パターン配置層、５ａ 第１の金属パターン配置層、５ｂ 第２の金属パターン配置層、６ 接続導体形成層、７ａ，７ｂ 誘電体、１０ 差動線路、１１ 第１の導体、１２ 第２の導体、２１ 第１の接続導体、２２ 第２の接続導体、３１ 第１の部品、３２ 第２の部品、４１，４２ コネクタ、５１ 第１の金属パターン、５２ 第１のビア、５３ 第２の金属パターン、５４ 第２のビア、５５ 第１のビア、５６ 第２のビア、５７ 第１のビア、５８ 第２のビア、６０ 第３の導体、７１ 第１の絶縁体、７２ 第２の絶縁体。

Claims (16)

  1. 第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている誘電体とを備え、
    前記第１の接続導体及び前記第１の部品と、前記グラウンド層との間には第１の静電容量が存在し、前記第２の接続導体及び前記第２の部品と、前記グラウンド層との間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、前記第１の静電容量と前記第２の静電容量との容量値の差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  2. 前記第１の静電容量と前記第２の静電容量との差分に応じて、前記線路形成層における前記第１の接続導体の実装面積及び前記第２の接続導体の実装面積がそれぞれ調整されていることを特徴とする請求項１記載のプリント回路基板。
  3. 前記差動線路における第１の導体と電気的に接続されるように、前記誘電体の内部に配置されている第１の金属パターンと、
    前記差動線路における第２の導体と電気的に接続されるように、前記誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体の全体及び前記第１の部品の全体を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体の全体及び前記第２の部品の全体を含む位置に配置されており、
    前記第１の静電容量は、前記第１の金属パターンと前記グラウンド層との間に存在している静電容量であり、
    前記第２の静電容量は、前記第２の金属パターンと前記グラウンド層との間に存在している静電容量であることを特徴とする請求項１記載のプリント回路基板。
  4. 前記線路形成層と前記グラウンド層との間に実装されている前記誘電体が第１の誘電体であり、
    前記グラウンド層における２つの表面のうち、前記第１の誘電体が実装されていない側の表面と接するように実装されている第２の誘電体と、
    前記差動線路における第１の導体と電気的に接続されるように、前記第１の誘電体の内部に配置されている第１の金属パターンと、
    前記差動線路における第２の導体と電気的に接続されるように、前記第２の誘電体における２つの表面のうち、前記グラウンド層が配置されていない側の表面に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体の全体及び前記第１の部品の全体を含む位置に配置されており、
    前記第１の静電容量は、前記第１の金属パターンと前記グラウンド層との間に存在している静電容量であり、
    前記第２の静電容量は、前記第２の接続導体及び前記第２の部品と前記グラウンド層との間に存在している静電容量と、前記第２の金属パターンと前記グラウンド層との間に存在している静電容量との合成容量であることを特徴とする請求項１記載のプリント回路基板。
  5. 前記差動線路における第１の導体と電気的に接続されるように、前記誘電体の内部に配置されている第１の金属パターンと、
    前記差動線路における第２の導体と電気的に接続されるように、前記誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体及び前記第１の部品の中で、一部分を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体及び前記第２の部品の中で、一部分を含む位置に配置されており、
    前記第１の静電容量は、前記第１の接続導体及び前記第１の部品において、前記第１の金属パターンに含まれていない部分と前記グラウンド層との間に存在している静電容量と、前記第１の金属パターンと前記グラウンド層との間に存在している静電容量との合成容量であり、
    前記第２の静電容量は、前記第２の接続導体及び前記第２の部品において、前記第２の金属パターンに含まれていない部分と前記グラウンド層との間に存在している静電容量と、前記第２の金属パターンと前記グラウンド層との間に存在している静電容量との合成容量であることを特徴とする請求項１記載のプリント回路基板。
  6. 第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている誘電体と、
    前記グラウンド層と電気的に接続されるように、前記誘電体の内部に配置されている第１の金属パターンと、
    前記グラウンド層と電気的に接続されるように、前記誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体の全体及び前記第１の部品の全体を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体の全体及び前記第２の部品の全体を含む位置に配置されており、
    前記第１の接続導体及び前記第１の部品と、前記第１の金属パターンとの間に第１の静電容量が存在し、前記第２の接続導体及び前記第２の部品と、前記第２の金属パターンとの間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、前記第１の静電容量と前記第２の静電容量との差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  7. 第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている誘電体と、
    前記グラウンド層と電気的に接続されるように、前記誘電体の内部に配置されている第１の金属パターンと、
    前記グラウンド層と電気的に接続されるように、前記誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体及び前記第１の部品の中で、一部分を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体及び前記第２の部品の中で、一部分を含む位置に配置されており、
    前記第１の接続導体及び前記第１の部品において、前記第１の金属パターンに含まれていない部分と前記グラウンド層との間と、前記第１の金属パターンに含まれている部分と前記第１の金属パターンとの間に第１の静電容量が存在し、
    前記第２の接続導体及び前記第２の部品において、前記第２の金属パターンに含まれていない部分と前記グラウンド層との間と、前記第２の金属パターンに含まれている部分と前記第２の金属パターンとの間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、
    前記第１の静電容量と前記第２の静電容量との差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  8. 第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている誘電体と、
    前記グラウンド層と電気的に接続されるように、前記誘電体の内部に配置されている第１の金属パターンと、
    前記差動線路における第２の導体と電気的に接続されるように、前記誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体の全体及び前記第１の部品の全体を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体の全体及び前記第２の部品の全体を含む位置に配置されており、
    前記第１の接続導体及び前記第１の部品と、前記第１の金属パターンとの間に第１の静電容量が存在し、前記第２の金属パターンと前記グラウンド層との間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、前記第１の静電容量と前記第２の静電容量との差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  9. 第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている第１の誘電体と、
    前記グラウンド層における２つの表面のうち、前記第１の誘電体が実装されていない側の表面と接するように実装されている第２の誘電体と、
    前記グラウンド層と電気的に接続されるように、前記第１の誘電体の内部に配置されている第１の金属パターンと、
    前記第２の導体と電気的に接続されるように、前記第２の誘電体における２つの表面のうち、前記グラウンド層が配置されていない側の表面に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体の全体及び前記第１の部品の全体を含む位置に配置されており、
    前記第１の接続導体及び前記第１の部品と、前記第１の金属パターンとの間に第１の静電容量が存在し、前記第２の接続導体及び前記第２の部品と前記グラウンド層との間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、前記第１の静電容量と前記第２の静電容量との差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  10. 第１の導体及び第２の導体を有する差動線路と、サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている線路形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている誘電体と、
    前記グラウンド層と電気的に接続されるように、前記誘電体の内部に配置されている第１の金属パターンと、
    前記第２の導体と電気的に接続されるように、前記誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体及び前記第１の部品の中で、一部分を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体及び前記第２の部品の中で、一部分を含む位置に配置されており、
    前記第１の接続導体及び前記第１の部品において、前記第１の金属パターンに含まれていない部分と前記グラウンド層との間と、前記第１の金属パターンに含まれている部分と前記第１の金属パターンとの間に第１の静電容量が存在し、前記第２の接続導体及び前記第２の部品において、前記第２の金属パターンに含まれていない部分と前記グラウンド層との間と、前記第２の金属パターンと前記グラウンド層との間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、前記第１の静電容量と前記第２の静電容量との差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  11. 前記差動線路における第１の導体と前記グラウンド層との間に実装されている誘電体の誘電率と、前記差動線路における第２の導体と前記グラウンド層との間に実装されている誘電体の誘電率とが異なっていることを特徴とする請求項１記載のプリント回路基板。
  12. 前記線路形成層には、前記差動線路における第１の導体又は第２の導体のいずれかと電気的に接続されている第３の導体が形成されていることを特徴とする請求項１記載のプリント回路基板。
  13. 第１の導体及び第２の導体を有する差動線路が形成されている線路形成層と、
    サージ対策用の部品である第１の部品と、一端が前記第１の導体と接続され、他端が前記第１の部品と接続されている第１の接続導体と、サージ対策用の部品である第２の部品と、一端が前記第２の導体と接続され、他端が前記第２の部品と接続されている第２の接続導体とが形成されている接続導体形成層と、
    グラウンド層と、
    前記線路形成層と前記グラウンド層との間に実装されている第１の誘電体と、
    前記グラウンド層と前記接続導体形成層との間に実装されている第２の誘電体とを備え、
    前記第１の接続導体及び前記第１の部品と、前記グラウンド層との間に第１の静電容量が存在し、前記第２の接続導体及び前記第２の部品と、前記グラウンド層との間に前記第１の静電容量と容量値が異なる第２の静電容量が存在しており、前記第１の静電容量と前記第２の静電容量との容量値の差分に応じて、前記第１の導体の長さ及び前記第２の導体の長さが、前記第１の導体の長さを前記第２の導体の長さより短くもしくは長く調整されていることを特徴とするプリント回路基板。
  14. 前記第１の静電容量と前記第２の静電容量との差分に応じて、前記接続導体形成層における前記第１の接続導体の実装面積及び前記第２の接続導体の実装面積がそれぞれ調整されていることを特徴とする請求項１３記載のプリント回路基板。
  15. 前記差動線路における第１の導体と電気的に接続され、かつ、前記第１の接続導体又は前記第１の部品のいずれかと電気的に接続されるように、前記第２の誘電体の内部に配置されている第１の金属パターンと、
    前記差動線路における第２の導体と電気的に接続され、かつ、前記第２の接続導体又は前記第２の部品のいずれかと電気的に接続されるように、前記第２の誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体の全体及び前記第１の部品の全体を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体の全体及び前記第２の部品の全体を含む位置に配置されており、
    前記第１の静電容量は、前記第１の金属パターンと前記グラウンド層との間に存在している静電容量であり、
    前記第２の静電容量は、前記第２の金属パターンと前記グラウンド層との間に存在している静電容量であることを特徴とする請求項１３記載のプリント回路基板。
  16. 前記差動線路における第１の導体と電気的に接続され、かつ、前記第１の接続導体又は前記第１の部品のいずれかと電気的に接続されるように、前記第２の誘電体の内部に配置されている第１の金属パターンと、
    前記差動線路における第２の導体と電気的に接続され、かつ、前記第２の接続導体又は前記第２の部品のいずれかと電気的に接続されるように、前記第２の誘電体の内部に配置されている第２の金属パターンとを備え、
    前記線路形成層から前記グラウンド層の方向を見たときに、前記第１の金属パターンが、前記第１の接続導体及び前記第１の部品の中で、一部分を含む位置に配置され、かつ、前記第２の金属パターンが、前記第２の接続導体及び前記第２の部品の中で、一部分を含む位置に配置されており、
    前記第１の静電容量は、前記第１の接続導体及び前記第１の部品において、前記第１の金属パターンに含まれていない部分と前記グラウンド層との間に存在している静電容量と、前記第１の金属パターンと前記グラウンド層との間に存在している静電容量との合成容量であり、
    前記第２の静電容量は、前記第２の接続導体及び前記第２の部品において、前記第２の金属パターンに含まれていない部分と前記グラウンド層との間に存在している静電容量と、前記第２の金属パターンと前記グラウンド層との間に存在している静電容量との合成容量であることを特徴とする請求項１３記載のプリント回路基板。
JP2017560353A 2017-06-02 2017-06-02 プリント回路基板 Active JP6433610B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/020622 WO2018220823A1 (ja) 2017-06-02 2017-06-02 プリント回路基板

Publications (2)

Publication Number Publication Date
JP6433610B1 true JP6433610B1 (ja) 2018-12-05
JPWO2018220823A1 JPWO2018220823A1 (ja) 2019-06-27

Family

ID=64456420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017560353A Active JP6433610B1 (ja) 2017-06-02 2017-06-02 プリント回路基板

Country Status (4)

Country Link
US (1) US11337301B2 (ja)
JP (1) JP6433610B1 (ja)
CN (1) CN110915309B (ja)
WO (1) WO2018220823A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128618A (ja) * 2004-09-30 2006-05-18 Murata Mfg Co Ltd 差動伝送路の配線パターン構造
JP2007036190A (ja) * 2005-06-24 2007-02-08 Sony Corp 製造方法およびプリント配線基板
JP2007096687A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 配線基板
JP2013098888A (ja) * 2011-11-04 2013-05-20 Sony Corp 電子回路、電子回路の製造方法、及び、実装部材
JP2015035468A (ja) * 2013-08-08 2015-02-19 三菱電機株式会社 プリント回路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436361B2 (ja) * 2010-07-30 2014-03-05 日東電工株式会社 配線回路基板およびその製造方法
JP6218481B2 (ja) * 2012-09-27 2017-10-25 三菱電機株式会社 フレキシブル基板、基板接続構造及び光モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128618A (ja) * 2004-09-30 2006-05-18 Murata Mfg Co Ltd 差動伝送路の配線パターン構造
JP2007036190A (ja) * 2005-06-24 2007-02-08 Sony Corp 製造方法およびプリント配線基板
JP2007096687A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 配線基板
JP2013098888A (ja) * 2011-11-04 2013-05-20 Sony Corp 電子回路、電子回路の製造方法、及び、実装部材
JP2015035468A (ja) * 2013-08-08 2015-02-19 三菱電機株式会社 プリント回路基板

Also Published As

Publication number Publication date
US11337301B2 (en) 2022-05-17
US20210337658A1 (en) 2021-10-28
CN110915309B (zh) 2022-11-01
CN110915309A (zh) 2020-03-24
WO2018220823A1 (ja) 2018-12-06
JPWO2018220823A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
US10600567B2 (en) Multilayer capacitor
US10176927B2 (en) Composite electronic component
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
US11742558B2 (en) Filter
US7589953B2 (en) Multilayer capacitor
US7623337B2 (en) Feedthrough multilayer capacitor having grounding terminal electrodes arranged on an outer surface thereof that are connected to another grounding terminal electrode through a through-hole conductor
US20190191564A1 (en) Printed circuit board
US7619873B2 (en) Feedthrough multilayer capacitor
US9590288B2 (en) Multilayer circuit substrate
JP6433610B1 (ja) プリント回路基板
US8107216B2 (en) Multilayer capacitor
JP6187011B2 (ja) プリント回路基板
US9526165B2 (en) Multilayer circuit substrate
US7548141B2 (en) High frequency filter
JP4502007B2 (ja) 貫通型積層コンデンサアレイ
JP6548608B2 (ja) プリント回路基板
JP6399969B2 (ja) プリント基板
JP6448501B2 (ja) プリント回路基板
JPWO2019215922A1 (ja) コネクタ
JP6589788B2 (ja) 電子制御装置
JP5073532B2 (ja) 複合コンデンサ、その実装基板、及び電子機器
JP6333048B2 (ja) 多層回路基板
JP5599351B2 (ja) コネクタ実装用基板装置
JP2009281459A (ja) 座金
JP2021184376A (ja) 保護装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171117

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181106

R150 Certificate of patent or registration of utility model

Ref document number: 6433610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250