JP5599351B2 - コネクタ実装用基板装置 - Google Patents
コネクタ実装用基板装置 Download PDFInfo
- Publication number
- JP5599351B2 JP5599351B2 JP2011075432A JP2011075432A JP5599351B2 JP 5599351 B2 JP5599351 B2 JP 5599351B2 JP 2011075432 A JP2011075432 A JP 2011075432A JP 2011075432 A JP2011075432 A JP 2011075432A JP 5599351 B2 JP5599351 B2 JP 5599351B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- dielectric substrate
- differential signal
- connector
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 45
- 230000005540 biological transmission Effects 0.000 claims description 38
- 238000002955 isolation Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000008054 signal transmission Effects 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
したがって、誘電体基板の一方の面にグラウンドを形成し、誘電体基板の他方の面に差動信号線路を形成した構成において、コネクタのグラウンド端子の電位を安定化させることができず、誘電体基板からのEMI放射やノイズ耐性の劣化を防止することが期待できない等の課題があった。
本実施の形態1は、誘電体基板の一方の面にグラウンドを形成し、誘電体基板の他方の面に差動信号線路を形成した構成において、差動伝送用コネクタのグラウンド端子の電位を安定化させ、誘電体基板からのEMI放射やノイズ耐性の劣化を防止するものである。
図において、グラウンド2は、誘電体基板1の片面に形成されたものである。
この差動伝送用コネクタ3には、中央にグラウンド端子4が設けられ、その両側に差動信号端子5,6が設けられている。
また、差動伝送用コネクタ3の上面であってグラウンド端子4の近傍には、矩形状のグラウンド7が形成され、このグラウンド7と直下に形成されたグラウンド2とは、ビア8により、差動伝送用コネクタ3および誘電体基板1を貫通するように電気的に接続されている。
さらに、グラウンド7とグラウンド端子4とは、パターン9により電気的に接続されている。
図1において、例えば、差動伝送用コネクタ3からアイソレーション素子10に差動信号が伝送される場合、差動信号が差動信号線路11,12を通じて伝送される。なお、差動信号線路11および差動信号線路12には、差動信号としてそれぞれ逆相の電圧が印加される。
よって、1次側の差動信号線路22に伝搬したコモンモードノイズは、浮遊容量23、グラウンド2および浮遊容量24を通じて、アイソレーション素子10の2次側の差動信号線路11,12に伝搬してしまう。
よって、1次側の差動信号線路22に伝搬したコモンモードノイズは、グラウンド2を通じてアイソレーション素子10の2次側の差動信号線路11,12に伝搬することができない。
したがって、差動信号線路11,12の電磁波障害を防止することができるので、差動伝送用コネクタ3の差動信号線路11,12およびグラウンド2の電位を安定化させ、高性能な装置が得られる。
したがって、差動伝送用コネクタ3のグラウンド端子4とグラウンド2とが最短で接続されることから、差動伝送用コネクタ3のグラウンドの電位を安定化させ、更に高性能な装置が得られる。
したがって、アイソレーション素子10の1次側の差動信号線路22のコモンモードノイズがグラウンド2を経由してアイソレーション素子10の2次側の差動信号線路12に伝搬することがなく、差動信号線路11,12の電磁波障害を防止することができるので、差動伝送用コネクタ3の差動信号線路11,12およびグラウンド2の電位を安定化させ、高性能なコネクタ実装用基板装置が得られる。
したがって、差動伝送用コネクタ3のグラウンド端子4とグラウンド2とが最短で接続され、差動伝送用コネクタ3のグラウンド端子4の電位を安定化させ、更に高性能なコネクタ実装用基板装置が得られる。
この場合、誘電体基板1を貫通するビアを設け、そのビアに差動信号線路11,12を接続するようにすれば良く、このような配置を許容するので、差動伝送用コネクタ3およびアイソレーション素子10の配置の自由度を高めることができる。
この場合、多層の誘電体基板を貫通するビアを設け、そのビアに差動信号線路11,12を接続するようにすれば良く、このような配置を許容するので、差動伝送用コネクタ3およびアイソレーション素子10の配置の自由度を高めることができる。
本実施の形態2は、グラウンドを2分割すると共にコンデンサにより接続し、2分割されたグラウンド間を、低周波に関して遮断し、高周波に関して短絡させるものである。
図において、グラウンド除去部31は、差動伝送用コネクタ3が配置される直下であって、グラウンド端子4が配置される直下を除くグラウンドまで除去範囲を拡大したものである。
このグラウンド除去部31により、グラウンドは、差動伝送用コネクタ3のグラウンド端子4の直下に形成されるグラウンド(第1のグラウンド)32と、その他に形成されるグラウンド(第2のグラウンド)33とに分離される。
コンデンサ34,35は、パターンにより形成され、グラウンド32およびグラウンド33間を電気的に接続するものである。
図5において、基板SG(Signal Ground)と、筐体FG(Flame Ground)とを分離するために、差動伝送用コネクタ3のグラウンド端子4の直下に形成されるグラウンド32と、その他に形成されるグラウンド33とに分離されている場合、グラウンド32とグラウンド33との間を、コンデンサ34,35により接続する。
よって、仮に、グラウンド33の電位が変動しても、グラウンド32,33間はコンデンサ34,35により遮断されるので、グラウンド32の電位の変動を抑えることができる。
また、差動伝送用コネクタ3のグラウンド端子4にノイズが発生しても、グラウンド32,33間はコンデンサ34,35により短絡されるので、ノイズをグラウンド33に流すことで、グラウンド32の電位を安定化させ、更に高性能なコネクタ実装用基板装置が得られる。
本実施の形態3は、グラウンドを2分割すると共にインダクタにより接続し、2分割されたグラウンド間を、低周波に関して短絡し、高周波に関して遮断させるものである。
本実施の形態3は、コンデンサ34,35に代えて、2つの同一箇所にインダクタを設け、インダクタは、パターンにより形成され、グラウンド32およびグラウンド33間を電気的に接続するようにしたものである。
よって、仮に、グラウンド32の電位が変動しても、グラウンド32,33間はインダクタにより短絡されるので、その電位の変動をグラウンド33により緩和し、グラウンド32の電位の変動を抑えることができる。
また、アイソレーション素子10の1次側の差動信号線路22のコモンモードノイズがグラウンド33に伝搬しても、グラウンド32,33間はインダクタにより遮断されるので、そのコモンモードノイズがグラウンド32に伝搬することなく、グラウンド32の電位を安定化させ、更に高性能なコネクタ実装用基板装置が得られる。
本実施の形態4は、グラウンドを2分割すると共に抵抗により接続し、2分割されたグラウンド間を、低周波および高周波に関わらず減衰させるものである。
本実施の形態4は、コンデンサ34,35に代えて、2つの同一箇所に抵抗を設け、抵抗は、パターンにより形成され、グラウンド32およびグラウンド33間を電気的に接続するようにしたものである。
よって、仮に、グラウンド33の電位が変動したり、グラウンド33にコモンモードノイズが伝搬しても、グラウンド32,33間は抵抗により減衰されるので、グラウンド32への影響を低減させることができる。
また、グラウンド32の電位が変動したり、差動伝送用コネクタ3のグラウンド端子4にノイズが発生しても、グラウンド32,33間は抵抗により減衰されるが導通されるので、時間は掛るものの変動を抑えることができ、グラウンド32の電位を安定化させ、更に高性能なコネクタ実装用基板装置が得られる。
Claims (4)
- 誘電体基板の一方の面に形成されたグラウンドと、
上記誘電体基板の一方および他方のうちのいずれかの面に配置された差動伝送用コネクタと、
上記誘電体基板の一方および他方のうちのいずれかの面に配置されたアイソレーション素子と、
上記誘電体基板の他方の面に形成され、上記差動伝送用コネクタに一端が接続されると共に上記アイソレーション素子に他端が接続された差動信号線路と、
上記グラウンドに形成され、上記差動信号線路および上記アイソレーション素子が配置される少なくとも直下の該グラウンドが除去されたグラウンド除去部とを備え、
上記差動伝送用コネクタのグラウンド端子と当該グラウンド端子の直下に形成される上記グラウンドとが電気的に接続されたことを特徴とするコネクタ実装用基板装置。 - 上記誘電体基板の一方の面に形成されたグラウンドは、
上記差動伝送用コネクタのグラウンド端子の直下に配置される第1のグラウンドと、
その他に配置される第2のグラウンドとに分離され、
上記第1および上記第2のグラウンド間がコンデンサにより接続されたことを特徴とする請求項1記載のコネクタ実装用基板装置。 - 上記誘電体基板の一方の面に形成されたグラウンドは、
上記差動伝送用コネクタのグラウンド端子の直下に配置される第1のグラウンドと、
その他に配置される第2のグラウンドとに分離され、
上記第1および上記第2のグラウンド間がインダクタにより接続されたことを特徴とする請求項1記載のコネクタ実装用基板装置。 - 上記誘電体基板の一方の面に形成されたグラウンドは、
上記差動伝送用コネクタのグラウンド端子の直下に配置される第1のグラウンドと、
その他に配置される第2のグラウンドとに分離され、
上記第1および上記第2のグラウンド間が抵抗により接続されたことを特徴とする請求項1記載のコネクタ実装用基板装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011075432A JP5599351B2 (ja) | 2011-03-30 | 2011-03-30 | コネクタ実装用基板装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011075432A JP5599351B2 (ja) | 2011-03-30 | 2011-03-30 | コネクタ実装用基板装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209857A JP2012209857A (ja) | 2012-10-25 |
JP5599351B2 true JP5599351B2 (ja) | 2014-10-01 |
Family
ID=47189236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011075432A Active JP5599351B2 (ja) | 2011-03-30 | 2011-03-30 | コネクタ実装用基板装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5599351B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02187093A (ja) * | 1989-01-13 | 1990-07-23 | Toshiba Corp | 印刷配線板 |
JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ic用パッケージ |
JP4736988B2 (ja) * | 2006-07-24 | 2011-07-27 | 株式会社村田製作所 | 多層プリント基板 |
TWI350717B (en) * | 2007-09-20 | 2011-10-11 | Compal Electronics Inc | Layout of circuit board |
-
2011
- 2011-03-30 JP JP2011075432A patent/JP5599351B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012209857A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6102871B2 (ja) | コモンモードチョークコイル及び高周波電子機器 | |
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
US10038421B2 (en) | Common mode filter | |
US10566947B2 (en) | Filter for both differential mode and common mode | |
WO2022014432A1 (ja) | フィルタ回路および、これを含む電源装置 | |
US9590288B2 (en) | Multilayer circuit substrate | |
US9431991B2 (en) | Common mode filter | |
JP2018067612A (ja) | 差動伝送回路 | |
KR101983139B1 (ko) | 적층형 인덕터 및 적층형 인덕터 어레이 | |
CN115299184B (zh) | 电路基板及电子设备 | |
JP2013012528A (ja) | プリント基板 | |
JP5599351B2 (ja) | コネクタ実装用基板装置 | |
JP2008258464A (ja) | 回路基板および差動伝送機器 | |
JP6187011B2 (ja) | プリント回路基板 | |
JP4910513B2 (ja) | サージ吸収回路 | |
JP6399969B2 (ja) | プリント基板 | |
JP6507504B2 (ja) | インダクタ素子、及び、配線基板 | |
JP2010161365A (ja) | 回路基板の一部分を電磁気的にシールドするための装置 | |
US9526165B2 (en) | Multilayer circuit substrate | |
TWI484693B (zh) | 數位電子元件 | |
JP5472305B2 (ja) | 給電線構造及びそれを用いた回路基板、emiノイズ低減方法 | |
JP2015149356A (ja) | 多層回路基板 | |
JP5454991B2 (ja) | ランド構造 | |
JP6406438B2 (ja) | 回路基板 | |
JP6433610B1 (ja) | プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5599351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |