JP2018067612A - 差動伝送回路 - Google Patents

差動伝送回路 Download PDF

Info

Publication number
JP2018067612A
JP2018067612A JP2016204832A JP2016204832A JP2018067612A JP 2018067612 A JP2018067612 A JP 2018067612A JP 2016204832 A JP2016204832 A JP 2016204832A JP 2016204832 A JP2016204832 A JP 2016204832A JP 2018067612 A JP2018067612 A JP 2018067612A
Authority
JP
Japan
Prior art keywords
signal
pattern
wiring
transmission circuit
differential transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016204832A
Other languages
English (en)
Inventor
圭介 河原
Keisuke Kawahara
圭介 河原
友成 寿緒
Toshio Tomonari
寿緒 友成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016204832A priority Critical patent/JP2018067612A/ja
Publication of JP2018067612A publication Critical patent/JP2018067612A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】差動信号線路の信号バランスを高く保つことが可能な、積層コンデンサを備えた差動伝送回路を提供する。【解決手段】差動信号を伝送する第1及び第2の信号配線11,12と、グランド電位を供給するグランド配線10と、第1及び第2の導体層M1,M2を有する積層コンデンサ20を備える。第1の導体層M1には、グランド配線10に接続された共通グランドパターン50が形成される。第2の導体層M2には、第1の信号配線11に接続され、共通グランドパターン50の一部と積層方向に重なる第1の信号パターン51と、第2の信号配線12に接続され、共通グランドパターン50の別の一部と積層方向に重なる第2の信号パターン52が形成される。本発明によれば、製造ばらつきや実装ばらつきなどに起因する信号バランスの悪化を抑制することが可能となる。【選択図】図3

Description

本発明は差動伝送回路に関し、特に、積層コンデンサを備える差動伝送回路に関する。
差動伝送回路は、デジタル信号を高速且つ低消費電力で伝送できるとともに、ノイズ耐性が高いことから、各種電子機器に広く用いられている。差動伝送回路に用いられるノイズ対策部品としてはコモンモードフィルタが知られており、差動伝送回路に対してコモンモードフィルタを直列に挿入することにより、信号成分を大きく減衰させることなく、差動信号線路に重畳するコモンモードノイズを除去することができる。
差動信号線路に重畳するノイズとしては、コモンモードノイズだけでなく、不要な高周波ノイズ成分も存在する。このような高周波ノイズ成分はコモンモードフィルタでは除去できないため、ハイパスフィルタを用いてグランド配線に逃がすことが有効である。
ハイパスフィルタを最も簡単に構成する方法としては、差動信号線路を構成する一対の信号配線とグランド配線との間にそれぞれコンデンサを接続する方法が挙げられる。このようなコンデンサを設ければ、差動信号線路に重畳する不要な高周波ノイズ成分がグランド配線に流れるため、信号成分を大きな影響を与えることなく、高周波ノイズ成分を除去することができる。
しかしながら、差動伝送回路は差動信号の信号バランスを高く保つ必要があるため、各信号配線に個別のコンデンサを接続する構成では、コンデンサの個体差などに起因して信号バランスが悪化するおそれがあった。このため、各信号配線に個別のコンデンサを接続するのではなく、2つのコンデンサが1チップ化されたいわゆるコンデンサアレイを用いることが好ましい。コンデンサアレイの一例は、特許文献1に記載されている。
特開平6−283383号公報
しかしながら、特許文献1に記載されたコンデンサアレイは、複数のコンデンサが単に集積された構成であることから、製造ばらつきや実装ばらつきなどに起因して信号バランスが悪化するおそれがあった。
したがって、本発明の目的は、差動信号線路の信号バランスを高く保つことが可能な、積層コンデンサを備えた差動伝送回路を提供することである。
本発明による差動伝送回路は、差動信号を伝送する第1及び第2の信号配線と、グランド電位を供給するグランド配線と、複数の導体パターンを有する積層コンデンサと、を備え、前記複数の導体パターンは、前記グランド配線に接続された共通グランドパターンと、前記第1の信号配線に接続され、前記共通グランドパターンと積層方向に重なる第1の信号パターンと、前記第2の信号配線に接続され、前記共通グランドパターンと前記積層方向に重なる第2の信号パターンとを有することを特徴とする。
本発明によれば、第1及び第2の信号パターンに対して共通のグランドパターンを備えていることから、製造ばらつきや実装ばらつきなどに起因する信号バランスの悪化を抑制することが可能となる。これにより、信号バランスを高く保ちつつ、差動信号線路に重畳する不要な高周波ノイズ成分を除去することが可能となる。
本発明において、前記積層コンデンサは、少なくとも第1及び第2の導体層を含む複数の導体層が前記積層方向に積層されており、前記共通グランドパターンは前記第1の導体層に形成され、前記第1及び第2の信号パターンは、いずれも前記第2の導体層に形成されていることが好ましい。これによれば、第1の信号パターンと第2の信号パターンの間でアライメントずれが生じないことから、より高い信号バランスを確保することが可能となる。
本発明において、前記積層コンデンサは、前記積層方向に沿った第1乃至第4の側面と、前記第1乃至第4の側面にそれぞれ設けられた第1乃至第4の端子電極とを有し、前記第1及び第2の側面は互いに平行であり、前記第3及び第4の側面は前記第1及び第2の側面に対して垂直であり且つ互いに平行であり、前記共通グランドパターンは、前記第1及び第2の端子電極を介して前記グランド配線に接続され、前記第1の信号パターンは、前記第3の端子電極を介して前記第1の信号配線に接続され、前記第2の信号パターンは、前記第4の端子電極を介して前記第2の信号配線に接続されることが好ましい。これによれば、積層コンデンサの4つの側面が有効に利用されるとともに、共通グランドパターンが2箇所でグランド配線に接続されることから、より安定したグランド電位を与えることが可能となる。
本発明において、前記第1及び第2の信号パターンは、前記第1及び第2の側面間における幅が一定であることが好ましい。これによれば、製造ばらつきが生じにくくなるとともに、共通グランドパターンと重なる面積をより大きく確保することが可能となる。
本発明において、前記複数の導体層のうち前記第2の導体層以外の導体層は、前記第1又は第2の信号パターンを備えないことが好ましい。これによれば、第1又は第2の信号パターンを複数の導体層に形成することによるアライメントずれが生じないことから、高い信号バランスを確保することが可能となる。
本発明によれば、差動信号線路の信号バランスを高く保ちつつ、不要な高周波ノイズ成分を除去することが可能となる。
図1は、本発明の好ましい実施形態による差動伝送回路の構成を示す略平面図である。 図2は、積層コンデンサ20の構成を説明するための略斜視図である。 図3は、積層コンデンサ20の層構成を説明するための略分解斜視図である。 図4は、図1に示す差動伝送回路の等価回路図である。 図5は、変形例による差動伝送回路の構成を示す略平面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の好ましい実施形態による差動伝送回路の構成を示す略平面図である。
図1に示すように、本実施形態による差動伝送回路は、グランド電位GNDを供給するグランド配線10と、一対の差動信号S+/S−を伝送する第1及び第2の信号配線11,12と、これら配線10〜12に接続された積層コンデンサ20によって構成されている。第1の信号配線11によって伝送される信号S+と第2の信号配線12によって伝送される信号S−は、相補の差動信号(ディファレンシャル信号)である。図1に示す例では、第1及び第2の信号配線11,12がx方向に沿って平行に延在しており、両者間にグランド配線10が設けられている。
積層コンデンサ20の構成は、斜視図である図2に示されている。図1及び図2に示すように、積層コンデンサ20は略直方体形状を有する表面実装型のチップ部品であり、積層方向であるz方向に沿った4つの側面21〜24を有している。第1及び第2の側面21,22はyz平面を構成し、それぞれ第1及び第2の端子電極31,32が形成されている。一方、第3及び第4の側面23,24はxz平面を構成し、それぞれ第3及び第4の端子電極33,34が形成されている。これら端子電極31〜34の一部は、xy平面を構成する実装面及び上面にも形成されている。
図3は、積層コンデンサ20の層構成を説明するための略分解斜視図である。
図3に示すように、積層コンデンサ20は、絶縁層41〜43と導体層M1,M2が交互に積層された構成を有している。導体層M1は絶縁層41,42間に位置し、導体層M2は絶縁層42,43間に位置する。絶縁層41〜43は、チタン酸バリウムなどからなるセラミックグリーンシートを焼結してなる焼結体である。また、導体層M1,M2は、銀などの導電性ペーストを焼結してなる焼結体である。
導体層M1には、共通グランドパターン50が形成される。共通グランドパターン50は、平面視で十字形状を有しており、そのx方向における幅は絶縁層41〜43のx方向における幅とほぼ一致している一方、y方向における幅は絶縁層41〜43のy方向における幅よりも短い。このため、共通グランドパターン50のx方向における両端は、第1及び第2の側面21,22に露出する一方、共通グランドパターン50のy方向における両端は、第3及び第4の側面23,24から露出しない。第1及び第2の側面21,22に露出した共通グランドパターン50の両端は、それぞれ第1及び第2の端子電極31,32に接続される。
導体層M2には、第1及び第2の信号パターン51,52が形成される。第1及び第2の信号パターン51,52は、平面視でいずれも矩形状である。第1の信号パターン51のy方向における一端は第3の側面23に露出し、第2の信号パターン52のy方向における一端は第4の側面24に露出する。いずれの信号パターンも、他の側面には露出しない。そして、第3の側面23に露出した第1の信号パターン51の端部は第3の端子電極33に接続され、第4の側面24に露出した第2の信号パターン52の端部は第4の端子電極34に接続される。
第1の信号パターン51は平面視で共通グランドパターン50の一部と重なっており、これにより所定のキャパシタンスが形成される。同様に、第2の信号パターン52は平面視で共通グランドパターン50の別の一部と重なっており、これにより所定のキャパシタンスが形成される。
図4は、本実施形態による差動伝送回路の等価回路図である。
図4に示すように、本実施形態による差動伝送回路においては、第1の信号配線11と第2の信号配線12の間にキャパシタンスC1,C2を有する積層コンデンサ20が挿入される。キャパシタンスC1は、第1の信号パターン51と共通グランドパターン50との重なりによって形成されるキャパシタンスであり、その一端は第1の信号配線11に接続され、他端はグランド配線10に接続される。一方、キャパシタンスC2は、第2の信号パターン52と共通グランドパターン50との重なりによって形成されるキャパシタンスであり、その一端は第2の信号配線12に接続され、他端はグランド配線10に接続される。
このように、積層コンデンサ20は、4つの端子電極31〜34を備えているものの、このうち2つの端子電極31,32がいずれもグランド配線10に共通に接続されることから、キャパシタンスC1,C2に与えられるグランド電位GNDが安定する。つまり、それぞれ異なるグランドパターンを用いてキャパシタンスC1,C2にグランド電位GNDを与える構成では、製造ばらつきによって2つのグランドパターンのサイズに差が生じたり、位置ずれが生じたり、実装ばらつきによってハンダ量に差が生じる可能性があるため、必ずしもキャパシタンスC1,C2が一致しないおそれがある。これに対し、本実施形態においては共通のグランドパターン50を用いていることから、このような問題が生じない。しかも、1つの共通グランドパターン50が2つの端子電極31,32を介してグランド配線10に接続されていることから、より安定的にグランド電位GNDを供給することが可能となる。
また、第1及び第2の信号パターン51,52が同じ導体層M2に形成されていることから、製造時において、単一のマスクを使用して第1及び第2の信号パターン51,52を同時に形成することができる。その結果、両者間の位置ずれやサイズのばらつきなどが生じず、設計通りの位置及び形状で第1及び第2の信号パターン51,52を形成することが可能となる。しかも、第1及び第2の信号パターン51,52は、x方向における幅やy方向における幅が一定な矩形であり、直線的な端部を有していることから、製造ばらつきに起因した形状ばらつきが生じにくい。さらに、第1及び第2の信号パターン51,52に切り欠きやくびれなどが設けられていないことから、共通グランドパターン50と重なる面積を十分に確保することも可能となる。
さらに、本実施形態においては、第1及び第2の信号パターン51,52がいずれも単一の導体パターンによって構成されており、複数の導体層に亘って積層されていない。換言すれば、第2の導体層M2以外の導体層には、第1又は第2の信号パターン51,52が設けられていない。これにより、第1及び第2の信号パターン51,52を複数の導体層に形成することによって生じる製造ばらつきも生じないことから、信号バランスの悪化を防止することも可能となる。
図5は、変形例による差動伝送回路の構成を示す略平面図である。
図5に示す差動伝送回路は、第1の信号配線11と第2の信号配線12の間に複数の積層コンデンサ20が並列に接続された構成を有している。各積層コンデンサ20の第1及び第2の端子電極31,32は、いずれもグランド配線10に接続されている。このような構成によれば、差動信号線路に重畳する不要な高周波ノイズ成分をより効果的に除去することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
10 グランド配線
11,12 信号配線
20 積層コンデンサ
21〜24 側面
31〜34 端子電極
41〜43 絶縁層
50 共通グランドパターン
51,52 信号パターン
C1,C2 キャパシタンス
M1,M2 導体層

Claims (5)

  1. 差動信号を伝送する第1及び第2の信号配線と、
    グランド電位を供給するグランド配線と、
    複数の導体パターンを有する積層コンデンサと、を備え、
    前記複数の導体パターンは、前記グランド配線に接続された共通グランドパターンと、前記第1の信号配線に接続され、前記共通グランドパターンと積層方向に重なる第1の信号パターンと、前記第2の信号配線に接続され、前記共通グランドパターンと前記積層方向に重なる第2の信号パターンとを有することを特徴とする差動伝送回路。
  2. 前記積層コンデンサは、少なくとも第1及び第2の導体層を含む複数の導体層が前記積層方向に積層されており、
    前記共通グランドパターンは前記第1の導体層に形成され、
    前記第1及び第2の信号パターンは、いずれも前記第2の導体層に形成されていることを特徴とする請求項1に記載の差動伝送回路。
  3. 前記積層コンデンサは、前記積層方向に沿った第1乃至第4の側面と、前記第1乃至第4の側面にそれぞれ設けられた第1乃至第4の端子電極とを有し、
    前記第1及び第2の側面は互いに平行であり、前記第3及び第4の側面は前記第1及び第2の側面に対して垂直であり且つ互いに平行であり、
    前記共通グランドパターンは、前記第1及び第2の端子電極を介して前記グランド配線に接続され、
    前記第1の信号パターンは、前記第3の端子電極を介して前記第1の信号配線に接続され、
    前記第2の信号パターンは、前記第4の端子電極を介して前記第2の信号配線に接続されることを特徴とする請求項2に記載の差動伝送回路。
  4. 前記第1及び第2の信号パターンは、前記第1及び第2の側面間における幅が一定であることを特徴とする請求項3に記載の差動伝送回路。
  5. 前記複数の導体層のうち前記第2の導体層以外の導体層は、前記第1又は第2の信号パターンを備えないことを特徴とする請求項2乃至4のいずれか一項に記載の差動伝送回路。
JP2016204832A 2016-10-19 2016-10-19 差動伝送回路 Pending JP2018067612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016204832A JP2018067612A (ja) 2016-10-19 2016-10-19 差動伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016204832A JP2018067612A (ja) 2016-10-19 2016-10-19 差動伝送回路

Publications (1)

Publication Number Publication Date
JP2018067612A true JP2018067612A (ja) 2018-04-26

Family

ID=62087267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016204832A Pending JP2018067612A (ja) 2016-10-19 2016-10-19 差動伝送回路

Country Status (1)

Country Link
JP (1) JP2018067612A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228409A (zh) * 2018-12-20 2021-08-06 阿维科斯公司 包括具有精确控制电容面积的电容器的多层电子装置
US11336249B2 (en) 2018-12-20 2022-05-17 KYOCERA AVX Components Corporation Multilayer filter including a capacitor connected with at least two vias
US11509276B2 (en) 2018-12-20 2022-11-22 KYOCERA AVX Components Corporation Multilayer filter including a return signal reducing protrusion
US11595013B2 (en) 2018-12-20 2023-02-28 KYOCERA AVX Components Corporation Multilayer electronic device including a high precision inductor
US11838002B2 (en) 2018-12-20 2023-12-05 KYOCERA AVX Components Corporation High frequency multilayer filter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100708A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 3端子型積層コンデンサ実装回路基板および3端子型積層コンデンサ
JP2007221472A (ja) * 2006-02-16 2007-08-30 Tdk Corp ノイズフィルタ及びノイズフィルタの実装構造
JP2010045103A (ja) * 2008-08-11 2010-02-25 Tdk Corp 積層コンデンサ
JP2015216201A (ja) * 2014-05-09 2015-12-03 株式会社村田製作所 積層コンデンサ及びその使用方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100708A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 3端子型積層コンデンサ実装回路基板および3端子型積層コンデンサ
JP2007221472A (ja) * 2006-02-16 2007-08-30 Tdk Corp ノイズフィルタ及びノイズフィルタの実装構造
JP2010045103A (ja) * 2008-08-11 2010-02-25 Tdk Corp 積層コンデンサ
JP2015216201A (ja) * 2014-05-09 2015-12-03 株式会社村田製作所 積層コンデンサ及びその使用方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228409A (zh) * 2018-12-20 2021-08-06 阿维科斯公司 包括具有精确控制电容面积的电容器的多层电子装置
US11336249B2 (en) 2018-12-20 2022-05-17 KYOCERA AVX Components Corporation Multilayer filter including a capacitor connected with at least two vias
CN113228409B (zh) * 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置
US11509276B2 (en) 2018-12-20 2022-11-22 KYOCERA AVX Components Corporation Multilayer filter including a return signal reducing protrusion
US11563414B2 (en) 2018-12-20 2023-01-24 KYOCERA AVX Components Corporation Multilayer electronic device including a capacitor having a precisely controlled capacitive area
US11595013B2 (en) 2018-12-20 2023-02-28 KYOCERA AVX Components Corporation Multilayer electronic device including a high precision inductor
US11838002B2 (en) 2018-12-20 2023-12-05 KYOCERA AVX Components Corporation High frequency multilayer filter

Similar Documents

Publication Publication Date Title
JP2018067612A (ja) 差動伝送回路
KR100843434B1 (ko) 적층형 칩 커패시터
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
JP2006186353A (ja) 積層型キャパシター及び積層型キャパシターが内蔵型印刷回路基板
WO2022014432A1 (ja) フィルタ回路および、これを含む電源装置
KR102029499B1 (ko) 복합 전자부품 및 그 실장 기판
CN107404300B (zh) 层叠型电子部件
JP6483976B2 (ja) 積層電子部品
US9431991B2 (en) Common mode filter
JP2012186251A (ja) 3端子コンデンサおよびその実装構造
KR101983139B1 (ko) 적층형 인덕터 및 적층형 인덕터 어레이
JP2015099815A (ja) 電子機器
JP2016152392A (ja) プリント回路板、その製造方法、及びインダクタ製品
US10382000B2 (en) Circuit board, filter circuit using the same, and capacitance element
JP4739318B2 (ja) 積層型チップキャパシタ
JP6759947B2 (ja) コンデンサ部品
KR101170871B1 (ko) 전자부품 실장용 전극 패드 및 전자부품의 실장 구조
KR102667536B1 (ko) 하이브리드 인덕터
JP6575608B2 (ja) フィルタ回路およびキャパシタンス素子
JP2016106445A (ja) Lcフィルタ素体およびlcフィルタ
TW201813291A (zh) 積層型電子零件
JP6664257B2 (ja) ローパスフィルター
JP2010114738A (ja) プリント基板実装部品
JP6610072B2 (ja) 積層コンデンサ、及び、配線基板
JP2006059977A (ja) 複合コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210406