JP4910513B2 - サージ吸収回路 - Google Patents

Description

本発明は、サージ吸収回路に関する。

ＩＣやＬＳＩ等の半導体デバイスは、高圧の静電気によって破壊される、あるいは、特性が劣化する。このため、半導体デバイスには、静電気対策としてバリスタ等のサージ吸収素子が使用されている。

このような、バリスタを始めとするサージ吸収素子は浮遊容量成分や浮遊誘導成分を有する。このため、高速信号を扱う回路にサージ吸収素子を適用すると高速信号を劣化させてしまう。高速信号を扱う回路にサージ吸収素子を適用するためには、サージ吸収素子の浮遊容量成分を小さくしなければ、高速信号の立ち上がり特性や遅延特性の劣化を避けられない。しかしながら、サージ吸収素子の浮遊容量成分を小さくすると、サージ吸収素子の制御電圧の上昇やエネルギー耐量を減少させてしまう。

浮遊容量成分の影響を軽減するサージ吸収素子として、インダクタと２つのバリスタとを備えるサージ吸収素子が知られている（例えば、特許文献１参照）。特許文献１に記載されたサージ吸収素子は、第１のバリスタとインダクタからなる並列回路と、並列回路に電気的に直列に接続された第２のバリスタと、第２のバリスタと前記並列回路との直列回路の両端に接続された入出力電極及びグランド電極と、を備えている。
特開２００１−６０８３８号公報

しかしながら、特許文献１に記載されたサージ吸収素子では、第１のバリスタの浮遊容量とインダクタとによりバンドパスフィルタが構成されることとなるため、広帯域にわたってインピーダンス整合をとることは困難である。したがって、高速信号に対しては十分な特性を実現することができない。

本発明の目的は、高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供することである。

本発明にかかるサージ吸収回路は、相互に極性反転結合されると共に端同士が接続された第１の導体及び第２の導体と、第１の導体及び第２の導体と電気的に絶縁された第３の導体とが形成された回路基板と、一方の端子が第１の導体と第２の導体との接続部分に接続され、他方の端子が第３の導体に接続されたサージ吸収素子と、を備える。

本発明に係るサージ吸収素子では、相互に極性反転結合される第１の導体及び第２の導体を有している。このため、サージ吸収素子の浮遊容量成分に対して第１の導体及び第２の導体の誘導係数を適切に設定することにより、浮遊容量成分の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。

好ましくは、サージ吸収素子は積層型チップバリスタである。

また、好ましくは、第１の導体と第２の導体とが、同一層に形成されている。この場合、第１の導体と第２の導体とを形成する工程を簡易化できるので、より容易にサージ吸収回路を製造することができる。

更に好ましくは、第１の導体と第２の導体とは、少なくとも一部の領域が互いに重なり合うように異なる層に形成されており、第１の導体と第２の導体との互いに重なり合う領域により容量成分が構成される。これにより、サージ吸収素子の浮遊容量成分に対して第１の導体及び第２の導体の誘導係数と、互いに重なり合う領域の容量成分の容量とを柔軟に設定することができる。また、第１の導体と第２の導体とによって容量成分を構成するので、キャパシタ素子を別途設ける必要がなく、回路の構成が簡素化されると共に、回路の小型化を図ることができる。

また更に好ましくは、第１の導体と第２の導体とは互いに重なり合う領域が、領域以外の領域よりも幅広に形成されている。このように構成することにより、互いに重なり合う領域の容量成分の容量をより適切な値に設定することができる。

好ましくは、第１の導体から信号が入力されると共に第２の導体から信号が出力され、第１の導体と第２の導体とが、極性反転結合している。

本発明によれば、高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。

（第１実施形態）
まず、図１に基づいて、第１実施形態に係るサージ吸収回路ＳＡ１の構成を説明する。図１は、第１実施形態に係るサージ吸収回路ＳＡ１の構成を説明するための分解斜視図である。

サージ吸収回路ＳＡ１は、所定の回路パターンが形成された積層型の回路基板１Ａと、サージ吸収素子３とを備えている。回路基板１Ａは、３層の絶縁層１０１〜１０３が上から順に積層して形成されている。

回路基板１Ａには、第１の導体１１、第２の導体２１、第３の導体３１、第１のランド３３、及び第２のランド３５が形成されている。第１の導体１１は、第１の部分１３と第２の部分１５とを含んでいる。第２の導体２１は、第１の部分２３と第２の部分２５とを含んでいる。サージ吸収回路ＳＡ１では、第１の導体１１から信号が入力され、第２の導体２１から信号が出力される。

絶縁層１０１上には、第１の導体１１の第１の部分１３、第２の導体２１の第１の部分２３、第１のランド３３、及び第２のランド３５が、互いに電気的に絶縁された状態で形成されている。ストレート状のパターンを有する第１の部分１３の一端は、サージ吸収回路ＳＡ１に信号を入力するための伝送ラインに電気的に接続される。第１の部分１３の他端に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体４１が形成されている。スルーホール導体４１は、第１の部分１３と電気的に接続されている。ストレート状のパターンを有する第１の部分２３の一端は、サージ吸収回路ＳＡ１から信号を出力するための伝送ラインに電気的に接続される。第１の部分２３の他端に対応する位置には、絶縁層１０１及び絶縁層１０２を厚み方向に貫通するスルーホール導体４３が形成されている。スルーホール導体４３は、第１の部分２３と電気的に接続されている。

絶縁層１０１上には、サージ吸収素子３が実装（例えば、フィレット実装）されている。本実施形態では、サージ吸収素子３として、積層型チップバリスタを用いている。積層型チップバリスタの構成は周知であり、その詳細な説明は省略するが、積層型チップバリスタは、少なくとも一対の内部電極と、当該一対の内部電極に挟まれるように配されるバリスタ層とを含んでいる。

サージ吸収素子３の一方の端子は、第１のランド３３と機械的及び電気的に接続され、他方の端子は、第２のランド３５と機械的及び電気的に接続されている。バリスタ層は、ＺｎＯを主成分とするセラミック材料から構成されている。このセラミック材料中には、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素等、Ｃｏ並びにＡｌ等が更に含まれている。バリスタ層は、Ｐｒに加えてＣｏを含むことにより、優れた電圧非直線特性、すなわちバリスタ特性を有するものとなる。第１のランド３３は、絶縁層１０１を厚み方向に貫通して形成されたスルーホール導体４５に電気的に接続されている。第２のランド３５は、絶縁層１０１を厚み方向に貫通して形成されたスルーホール導体４７に電気的に接続されている。

絶縁層１０２上には、第１の導体１１の第２の部分１５がミアンダ状に形成されている。第２の部分１５の一端は、スルーホール導体４１に対応するように位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４１に電気的に接続される。これにより、第１の部分１３と第２の部分１５とがスルーホール導体４１を介して電気的に接続される。第２の部分１５の他端は、スルーホール導体４５に対応するように位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４５に電気的に接続される。これにより、第２の部分１５とサージ吸収素子３とがスルーホール導体４５及び第１のランド３３を介して電気的に接続される。

絶縁層１０２上には、グランドと電気的に接続される第３の導体３１が形成されている。第３の導体３１は、サージ吸収素子３が実装されていない状態で、第１の導体１１及び第２の導体２１と電気的に絶縁されている。すなわち、第１の導体１１及び第２の導体２１と、第３の導体３１とは、サージ吸収素子３を通して接続されることとなる。第３の導体３１は、スルーホール導体４７に対応するように位置する領域を有しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４７と電気的に接続される。これにより、第３の導体３１とサージ吸収素子３とが、スルーホール導体４７及び第２のランド３５を介して電気的に接続される。

絶縁層１０２には、スルーホール導体４３に対応する位置にスルーホール導体４９が形成されている。スルーホール導体４９は、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４３と電気的に接続される。絶縁層１０２には、スルーホール導体４５に対応する位置にスルーホール導体５１が形成されている。スルーホール導体５１は、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４５と電気的に接続される。

絶縁層１０３上には、第１の導体１１の第２の部分１５に対応するように、第２の導体２１の第２の部分２５がミアンダ状に形成されている。第２の部分２５の一端は、スルーホール導体４９に対応して位置しており、絶縁層１０２と絶縁層１０３とが積層された状態でスルーホール導体４９と電気的に接続される。これにより、第１の部分２３と第２の部分２５とがスルーホール導体４３，４９を介して電気的に接続される。第２の部分２５の他端は、スルーホール導体５１に対応して位置しており、絶縁層１０２と絶縁層１０３とが積層された状態でスルーホール導体５１と電気的に接続される。これにより、第２の部分２５とサージ吸収素子３とがスルーホール導体４５，５１及び第１のランド３３を介して電気的に接続される。

上述した構成を有するサージ吸収回路ＳＡ１において、第１の導体１１の第２の部分１５と、第２の導体２１の第２の部分２５とは、互いに極性反転結合される領域１７，２７をそれぞれ含んでいる。第２の部分１５の領域１７と、第２の部分２５の領域２７とは、絶縁層１０２，１０３の積層方向から見て重なり合うように位置している。

次に、図２及び図３に基づいて、上述したサージ吸収回路ＳＡ１の回路構成を説明する。図２は、第１実施形態に係るサージ吸収回路ＳＡ１の回路構成を説明するための図である。図３は、図２に示された回路構成の等価回路を示す図である。

図２に示すように、インダクタンス成分を有する第１の導体１１の一端と、インダクタンス成分を有する第２の導体２１の一端と、が電気的に接続されている。上述したように、第１の導体１１（第２の部分１５の領域１７）と第２の導体２１（第２の部分２５の領域２７）とは相互に極性反転結合される関係にある。サージ吸収素子３の一方の端子が第１の導体１１と第２の導体２１との接続部分（本実施形態においては、スルーホール導体４５，５１）と電気的に接続され、サージ吸収素子３の他方の端子が第３の導体３１と電気的に接続されている。

ここで、「極性反転結合」とは、図２に示されるように、第１の導体１１に相当するインダクタンス成分の巻き始めを信号入力側とし、第２の導体２１に相当するインダクタンス成分の巻き始めを第１の導体１１と接続する側（本実施形態においては、スルーホール導体５１側）とした場合に、第１の導体１１と第２の導体２１との結合が「正」であることを意味する。すなわち、「極性反転結合」とは、第１の導体１１の第１の部分１３側から第２の部分１５に電流が流れ込み、第２の導体２１に第１の内部導体１１と接続する側（本実施形態においては、スルーホール導体５１側）から電流が流れ込み、第１の導体１１に生じる磁束と第２の導体２１に生じる磁束を互いに強めあうことを意味する。

極性反転結合の関係にある第１の導体１１と第２の導体２１とは、図３に示されるように、第１のインダクタンス成分６１、第２のインダクタンス成分６３及び第３のインダクタンス成分６５に変換することができる。第１のインダクタンス成分６１と第２のインダクタンス成分６３とは、直列に接続される。第３のインダクタンス成分６５は、直列に接続された第１のインダクタンス成分６１と第２のインダクタンス成分６３との接続部分とサージ吸収素子３との間に接続される。第１の導体１１と第２の導体２１との誘導係数をＬｚとし、第１の導体１１と第２の導体２１との間の結合係数をＫｚとすると、第１のインダクタンス成分６１及び第２のインダクタンス成分６３の誘導係数は（１＋Ｋｚ）Ｌｚとなり、第３のインダクタンス成分６５の誘導係数は−ＫｚＬｚとなる。

サージ吸収素子３は、図３に示されるように、第３のインダクタンス成分６５と第３の導体３１との間に並列接続される可変抵抗７１及び浮遊容量成分７３に変換することができる。可変抵抗７１は、通常は抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。サージ吸収素子３において、小振幅の高速信号に対しては、浮遊容量成分７３のみで近似することができる。

図３に示されたサージ吸収回路ＳＡ１の入力インピーダンスＺｉｎは、下記（１）式にて表される。ここで、サージ吸収素子３の浮遊容量成分７３の容量をＣｚとしている。

・・・（１）

（１）式において、Ｋｚ＝±１を満たすように結合係数Ｋｚを設定すれば、入力インピーダンスＺｉｎは周波数特性に依存しなくなる。ただし、Ｋｚ＝−１の場合は、入力インピーダンスＺｉｎ＝０となるため適当ではない。よって、Ｋｚ＝１と設定した上で、下記（２）式に示すように誘導係数Ｌｚを設定すれば、入力インピーダンスＺｉｎは特性インピーダンスＺｏに整合させることができる。

・・・（２）

以上のように、本第１実施形態では、相互に極性反転結合される第１の導体１１及び第２の導体２１を有している。このため、サージ吸収素子３の浮遊容量成分に対して第１の導体１１及び第２の導体２１の誘導係数を適切に設定することにより、浮遊容量成分の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。

ところで、図３に示された回路構成を積層型の電子部品（積層サージ吸収部品）により実現することもできる。この場合、積層サージ吸収部品は、第１の導体及び第２の導体に対応する内部導体と、サージ吸収素子とを含む一つの積層体を備えることとなる。しかしながら、第１の導体及び第２の導体に対応する内部導体を積層体内に含むと、積層体を構成する材料（通常、セラミック材料）および内部電極材料に制約があるため、以下に述べるように、第１の導体及び第２の導体に対応する内部導体における損失が大きくなってしまう。すなわち、積層体にサージ吸収素子を含ませる必要があるため、積層体を構成する材料の誘電率は比較的大きくなる。このため、第１の導体に対応する内部導体と第２の導体に対応する内部導体との間に生じる浮遊容量が大きくなり、生じる浮遊容量に対応させて第１の導体及び第２の導体に対応する内部導体を長くする必要がある。この結果、第１の導体及び第２の導体に対応する内部導体における損失が大きくなってしまう。

また、積層体のサイズが小さい場合、第１の導体及び第２の導体に対応する内部導体の長さを所望の値に確保することは難しく、十分な誘導係数を得ることが困難となる懼れがある。また、狭い領域に内部導体をレイアウトする場合、内部導体をミアンダ状等に蛇行させて形成することが考えられるが、この場合には、内部導体の折り返し部分が近接して浮遊容量が新たに生じてしまう。このため、第１の導体及び第２の導体に対応する内部導体の長さは、更に長くする必要があり、レイアウト自体が困難となってしまう懼れもある。さらに、内部導体は通常セラミック材料との同時焼成が必要となり、セラミック材料との反応を抑えるため材質に制限があり内部導体の損失が大きくなる懼れがある。

これに対して、本第１実施形態では、第１の導体１１及び第２の導体２１が回路基板に形成され、サージ吸収素子３とは別に構成されているので、上述した積層サージ吸収部品が有する問題点を有することはない。すなわち、第１の導体１１及び第２の導体２１における損失の発生を抑制し、十分な誘導係数を容易に確保することができる。

よって、本第１実施形態のサージ吸収回路ＳＡ１は、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収回路とすることができる。

（第１実施形態の変形例）
上記の第１実施形態にかかるサージ吸収回路ＳＡ１の変形例について説明する。変形例に係るサージ吸収回路ＳＡ２，ＳＡ３は、第１の導体１１及び第２の導体２１の構成等に関して第１実施形態に係るサージ吸収回路ＳＡ１と相違する。

まず、図４を参照して、第１実施形態にかかるサージ吸収回路ＳＡ１の第１変形例について説明する。図４は、第１実施形態の第１変形例であるサージ吸収回路ＳＡ２の構成を説明するための分解斜視図である。

サージ吸収回路ＳＡ２は、所定の回路パターンが形成された積層型の回路基板１Ｂと、サージ吸収素子３とを備えている。回路基板１Ｂは、２層の絶縁層１０１，１０２が上から順に積層して形成されている。回路基板１Ｂには、上記回路基板１Ａと同様に、第１の導体１１、第２の導体２１、第３の導体３１、第１のランド３３、及び第２のランド３５が形成され、サージ吸収素子３が実装されている。サージ吸収回路ＳＡ２の等価回路構成は、図２及び図３によって示されるサージ吸収回路ＳＡ１の等価回路構成と同じである。

絶縁層１０１上には、第１の導体１１と第１のランド３３とが一体的に形成されている。第１の導体１１は、ミアンダ状に形成されている。第１の導体１１の第１のランド３３側の端部に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体４５が形成されている。スルーホール導体４５は、第１の導体１１及び第１のランド３３と電気的に接続されている。第２のランド３５は、上記第１実施形態と同じく、スルーホール導体４７を介して第３の導体３１に電気的に接続されている。

絶縁層１０２上には、第１の導体１１に対応するように、第２の導体２１の第２の部分２５がミアンダ状に形成されている。第２の部分２５の一端は、スルーホール導体４３に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４３に電気的に接続される。よって、第１の部分２３と第２の部分２５とがスルーホール導体４３を介して電気的に接続される。第２の部分２５の他端は、スルーホール導体４５に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４５に電気的に接続される。よって、第１の導体１１と第２の部分２５とがスルーホール導体４５を介して電気的に接続される。また、第２の部分２５とサージ吸収素子３とが、スルーホール導体４５及び第１のランド３３を介して電気的に接続される。

絶縁層１０２上には、第３の導体３１が形成されている。第３の導体３１とサージ吸収素子３とは、上記第１実施形態と同じく、スルーホール導体４７及び第２のランド３５を介して電気的に接続される。

上述した構成を有するサージ吸収回路ＳＡ２においても、第１の導体１１と、第２の導体２１の第２の部分２５とは、互いに極性反転結合される領域１７，２７をそれぞれ含んでいる。第１の導体１１の領域１７と、第２の部分２５の領域２７とは、絶縁層１０１，１０２の積層方向から見て重なり合うように位置している。

以上のように、サージ吸収回路ＳＡ２は、上記サージ吸収回路ＳＡ１と同様に、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収回路とすることができる。

次に、図５を参照して、第１実施形態にかかるサージ吸収回路ＳＡ１の第２変形例について説明する。図５は、第１実施形態の第２変形例であるサージ吸収回路ＳＡ３の構成を説明するための分解斜視図である。

サージ吸収回路ＳＡ３は、パターンが形成された積層型の回路基板１Ｃと、サージ吸収素子３とを備えている。回路基板１Ｃは、２層の絶縁層１０１，１０２が上から順に積層して形成されている。回路基板１Ｃには、第１の導体１１、第２の導体２１、第３の導体３１、第１のランド３３、及び第２のランド３５が形成され、サージ吸収素子３が実装されている。第２の導体２１は、第１の部分２３、第２の部分２５、及び第３の部分２９を含んでいる。サージ吸収回路ＳＡ３の等価回路構成は、図２及び図３によって示されるサージ吸収回路ＳＡ１の等価回路構成と同じである。

絶縁層１０１上には、第１の導体１１、第１のランド３３、及び第２の導体２１の第２の部分２５が一体的に形成されている。これにより、第１の導体１１と第２の導体２１の第２の部分２５とは、同一層に形成されることとなる。第１の導体１１と、第２の導体２１の第２の部分２５とは、互いに極性反転結合される領域１７，２７をそれぞれ含んでいる。第１の導体１１の領域１７と、第２の部分２５の領域２７とは、絶縁層１０１，１０２の積層方向に直行する所定の方向に所定の間隔を有して互いに沿うように配されている。

第２の部分２５の端部（第１の導体１１及び第１のランド３３に連続する端部とは反対の端部）に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体５３が形成されている。スルーホール導体５３は、第２の部分２５と電気的に接続されている。第２の導体２１の第１の部分２３が、第２の部分２５と電気的に絶縁されて絶縁層１０１上に形成されている。絶縁層１０１には、当該絶縁層１０１を厚み方向に貫通するスルーホール導体５５が形成されている。スルーホール導体５５は、第１の部分２３と電気的に接続されている。

絶縁層１０２上には、第２の導体２１の第３の部分２９と、第３の導体３１とが形成されている。ストレート状に形成された第３の部分２９の一端は、スルーホール導体５３に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体５３と電気的に接続される。第３の部分２９の他端は、スルーホール導体５５に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体５５と電気的に接続される。よって、第３の部分２９は、第１の部分２３及び第２の部分２５と電気的に接続されることとなる。

以上のように、サージ吸収回路ＳＡ３は、上記サージ吸収回路ＳＡ１と同様に、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収回路とすることができる。

（第２実施形態）
次に、図６に基づいて、第２実施形態に係るサージ吸収回路ＳＡ４の構成を説明する。図６は、第２実施形態に係るサージ吸収回路ＳＡ４の構成を説明するための分解斜視図である。

第２実施形態に係るサージ吸収回路ＳＡ４は、サージ吸収回路ＳＡ１と同様に、所定の回路パターンが形成された回路基板４Ａと、サージ吸収素子３とを備えている。更に、サージ吸収回路ＳＡ４は、容量成分を有するキャパシタ素子５を備える点で、サージ吸収回路ＳＡ１と相異する。回路基板４Ａは、２層の絶縁層１０１，１０２が上から順に積層して形成されている。回路基板４Ａには、第１の導体１１、第２の導体２１、第３の導体３１、第１のランド３３、第２のランド３５、第３のランド３７、及び第４のランド３９が形成され、サージ吸収素子３及びキャパシタ素子５が実装されている。第２の導体２１は、第１の部分２３と第２の部分２５とを含んでいる。

絶縁層１０１上には、一体的に形成された第１の導体１１と第１のランド３３と第３のランド３７と、一体的に形成された第２の導体２１の第１の部分２３と第４のランド３９と、一体的に形成された第３の導体３１及び第２のランド３５と、が互いに電気的に絶縁された状態で形成されている。第１の導体１１は、ミアンダ状に形成されている。第１の導体１１は、第２の導体２１の第１の部分２３の方向へ突出した第３のランド３７を有する。第１の導体１１の第１のランド３３側の端部に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体４５が形成されている。スルーホール導体４５は、第１の導体１１及び第１のランド３３と電気的に接続されている。

ストレート状のパターンを有する第２の導体２１の第１の部分２３の一端に対応する位置には、第４のランド３９が形成されている。第２の導体２１の第１の部分２３には、絶縁層１０１を厚み方向に貫通するスルーホール導体４３が形成されている。スルーホール導体４３は、第１の部分２３と電気的に接続されている。

絶縁層１０１上には、サージ吸収素子３が実装されている。サージ吸収素子３は、一方の端子が第１のランド３３と機械的及び電気的に接続され、他方の端子が第２のランド３５と機械的及び電気的に接続されている。

絶縁層１０１上には、容量成分を有するキャパシタ素子５が実装（例えば、フィレット実装）されている。本実施形態では、キャパシタ素子５として、積層型チップバリスタを用いている。キャパシタ素子５の一方の端子は、第３のランド３７と機械的及び電気的に接続され、他方の端子は、第４のランド３９と機械的及び電気的に接続されている。

絶縁層１０２上には、第１の導体１１に対応するように、第２の導体２１の第２の部分２５がミアンダ状に形成されている。第２の部分２５の一端は、スルーホール導体４３に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４３に電気的に接続される。よって、第１の部分２３と第２の部分２５とがスルーホール導体４３を介して電気的に接続される。第２の部分２５の他端は、スルーホール導体４５に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４５に電気的に接続される。よって、第１の導体１１と第２の部分２５とがスルーホール導体４５を介して電気的に接続される。また、第２の部分２５とサージ吸収素子３とが、スルーホール導体４５及び第１のランド３３を介して電気的に接続される。

上述した構成を有するサージ吸収回路ＳＡ４においても、第１の導体１１と、第２の導体２１の第２の部分２５とは、互いに極性反転結合される領域１７，２７をそれぞれ含んでいる。第１の導体１１の領域１７と、第２の部分２５の領域２７とは、絶縁層１０１，１０２の積層方向から見て重なり合うように位置している。

次に、図７及び図８に基づいて、上述したサージ吸収回路ＳＡ４の回路構成を説明する。図７は、第２実施形態に係るサージ吸収回路ＳＡ４の回路構成を説明するための図である。図８は、図７に示された回路構成の等価回路を示す図である。

図７に示すように、インダクタンス成分を有する第１の導体１１の一端と、インダクタンス成分を有する第２の導体２１の一端と、が電気的に接続されている。上述したように、第１の導体１１（領域１７）と第２の導体２１（領域２７）とは相互に極性反転結合される関係にある。また、サージ吸収素子３の一方の端子が第１の導体１１と第２の導体２１との接続部分と電気的に接続され、サージ吸収素子３の他方の端子が第３の導体３１と電気的に接続されている。更に、第１の導体１１と第２の導体２１とにキャパシタ素子５が接続されている。

第１実施形態において説明したように、相互に極性反転結合される第１の導体１１及び第２の導体２１は、図８に示すように、第１のインダクタンス成分６１、第２のインダクタンス成分６３及び第３のインダクタンス成分６５に変換することができる。第１の導体１１と第２の導体２１との誘導係数をＬｚとし、第１の導体１１と第２の導体２１との間の結合係数をＫｚとすると、第１のインダクタンス成分６１及び第２のインダクタンス成分６３の誘導係数は（１＋Ｋｚ）Ｌｚとなり、第３のインダクタンス成分６５の誘導係数は−ＫｚＬｚである。

また、サージ吸収素子３は、図８に示されるように、第３のインダクタンス成分６５と第３の導体３１との間に並列接続される可変抵抗７１及び浮遊容量成分７３に変換することができる。第１実施形態において説明したように、サージ吸収素子３において、小振幅の高速信号に対しては、浮遊容量成分７３のみで近似することができる。

図８に示されたサージ吸収回路ＳＡ４の入力インピーダンスＺｉｎは、下記（３）式にて表される。ここで、キャパシタ素子５の容量をＣｓとし、サージ吸収素子３の浮遊容量成分７３の容量をＣｚとしている。

・・・（３）

（３）式において、下記（４）式を満たすようにキャパシタ素子５の容量Ｃｓを設定すれば、入力インピーダンスＺｉｎは周波数特性に依存しなくなる。キャパシタ素子５の容量Ｃｓを下記（４）式に設定した上で、下記（５）式に示すように第１の導体１１及び第２の導体２１の誘導係数Ｌｚを設定すれば、入力インピーダンスＺｉｎは特性インピーダンスＺｏに整合させることができる。

・・・（４）

・・・（５）
上記（４）式及び（５）式からも分かるように、第１の導体１１と第２の導体２１との間の結合係数Ｋｚを任意に選べるため、柔軟性の高い回路設計が可能となる。

ところで、サージ吸収素子３は、図９に示されるように、浮遊インダクタンス成分７５も含んでいる。通常は、可変抵抗７１の抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。しかし、浮遊容量成分７３及び浮遊インダクタンス成分７５が存在する。このために、入力信号として高速信号を扱う半導体デバイスの入力側にサージ吸収回路ＳＡ４を付加すると、高速信号の劣化の原因となる。高速信号を扱う回路にサージ吸収回路ＳＡ４を適用するためには、浮遊容量成分７３だけでなく浮遊インダクタンス成分７５の影響も小さくする方が好ましい。

図８に示される等価回路からも分かるように、負性誘導係数を持つ第３のインダクタンス成分６５を利用すると、サージ吸収素子３の浮遊インダクタンス成分７５をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、結合係数Ｋｚと誘導係数Ｌｚはそのままで、キャパシタ素子５の容量Ｃｓを下記（６）式とする。ここで、浮遊インダクタンス成分７５の誘導係数をＬｅとしている。

・・・（６）
ただし、ＫｚＬｚ≧Ｌｅである。このように設計すると、サージ吸収回路ＳＡ４に浮遊容量成分７３と浮遊インダクタンス成分７５が含まれていても、入力インピーダンスＺｉｎを特性インピーダンスＺｏに整合させることができる。

以上のように、本第２実施形態においても、第１実施形態と同様に、半導体デバイス等を高圧の静電気から保護することができると共に、高速信号に対するインピーダンス整合がより一層優れることとなる。

また、本第２実施形態では、容量成分を有するキャパシタ素子５を更に備える。これにより、サージ吸収素子３の浮遊容量成分７３に対して第１の導体１１及び第２の導体２１の誘導係数とキャパシタ素子５の容量とを柔軟に設定することができる。

（第２実施形態の変形例）
上記の第２実施形態にかかるサージ吸収回路ＳＡ４の変形例について説明する。変形例に係るサージ吸収回路ＳＡ５，ＳＡ６は、第１〜３の導体１１，２１，３１及び容量成分の構成等に関して第２実施形態に係るサージ吸収回路ＳＡ４と相違する。

まず、図１０を参照して、第２実施形態にかかるサージ吸収回路ＳＡ４の第１変形例について説明する。図１０は、第２実施形態の第１変形例であるサージ吸収回路ＳＡ５の構成を説明するための分解斜視図である。

サージ吸収回路ＳＡ５は、上記サージ吸収回路ＳＡ４と同様に、パターンが形成された積層型の回路基板４Ｂと、サージ吸収素子３と、を備えている。回路基板４Ｂには、上記回路基板４Ａと同様に、第１の導体１１、第２の導体２１、第３の導体３１、第１のランド３３、及び第２のランド３５が形成され、サージ吸収素子３が実装されている。第２の導体２１は、第１の部分２３と第２の部分２５とを含んでいる。サージ吸収回路ＳＡ５は、サージ吸収回路ＳＡ４が有するキャパシタ素子５に替えて、後述するキャパシタ部８１を有する点でサージ吸収回路ＳＡ４と相異する。

絶縁層１０１の上には、一体的に形成された第１の導体１１と第１のランド３３と、第２の導体２１の第１の部分２３と、一体的に形成された第３の導体３１及び第２のランド３５と、が互いに電気的に絶縁された状態で形成されている。第１の導体１１は、ミアンダ状に形成されている。第１の導体１１は、領域８３を含んでいる。領域８３は、第１の導体１１の領域８３以外の領域よりも幅広に形成されている。第１の導体１１の第１のランド３３側の端部に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体４５が形成されている。スルーホール導体４５は、第１の導体１１及び第１のランド３３と電気的に接続されている。

ストレート状のパターンを有する第２の導体２１の第１の部分２３には、絶縁層１０１を厚み方向に貫通するスルーホール導体４３が形成されている。スルーホール導体４３は、第１の部分２３と電気的に接続されている。

絶縁層１０１上には、サージ吸収素子３が実装されている。サージ吸収素子３は、一方の端子が第１のランド３３と機械的及び電気的に接続され、他方の端子が第２のランド３５と機械的及び電気的に接続されている。

絶縁層１０２上には、第１の導体１１に対応するように、第２の導体２１の第２の部分２５がミアンダ状に形成されている。第２の導体２１の第２の部分２５は、第１の導体１１の領域８３に対応した位置に形成された領域８５を含む。領域８５は、第２の導体２１の第２の部分２５における領域８５以外の領域よりも幅広に形成されている。

第２の導体２１の第２の部分２５の一端は、スルーホール導体４３に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４３に電気的に接続される。よって、第１の部分２３と第２の部分２５とがスルーホール導体４３を介して電気的に接続される。第２の部分２５の他端は、スルーホール導体４５に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４５に電気的に接続される。よって、第１の導体１１と第２の部分２５とがスルーホール導体４５を介して電気的に接続される。また、第２の部分２５とサージ吸収素子３とが、スルーホール導体４５及び第１のランド３３を介して電気的に接続される。

上述した構成を有するサージ吸収回路ＳＡ５においても、第１の導体１１と、第２の導体２１の第２の部分２５とは、互いに極性反転結合される領域１７，２７をそれぞれ含んでいる。第１の導体１１の領域１７と、第２の部分２５の領域２７とは、絶縁層１０１，１０２の積層方向から見て重なり合うように位置している。領域８３は領域１７よりも信号入力側に位置し、領域８５は領域２７よりも信号出力側に位置している。

また、上述した構成を有するサージ吸収回路ＳＡ５において、第１の導体１１と第２の導体２１の第２の部分２５とは、領域８３と領域８５とを含んでいる。第１の導体１１の領域８３と第２の部分２５の領域８５とは、絶縁層１０１，１０２の積層方向から見て重なりあうように位置している。領域８３と領域８５とは、絶縁層１０１を間に挟んで互いに重なりあうことにより容量成分を有してキャパシタ部８１を構成する。よって、サージ吸収回路ＳＡ５の等価回路構成は、図７及び図８によって示されるサージ吸収回路ＳＡ４の等価回路構成と同じである。

以上のように、サージ吸収回路ＳＡ５は、上記サージ吸収回路ＳＡ４と同様に、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収回路とすることができる。

また、サージ吸収回路ＳＡ５では、キャパシタ部８１を有するので、サージ吸収素子３の浮遊容量成分７３に対して第１の導体１１及び第２の導体２１の誘導係数とキャパシタ部８１の容量とを柔軟に設定することができる。

更に、サージ吸収回路ＳＡ５では、領域８３及び領域８５によりキャパシタ部８１が構成される。これにより、キャパシタ素子を別途設ける必要がなく、回路の構成が簡素化されると共に、回路の小型化を図ることができる。

次に、図１１を参照して、第２実施形態にかかるサージ吸収回路ＳＡ４の第２変形例について説明する。図１１は、第２実施形態の第２変形例であるサージ吸収回路ＳＡ６の構成を説明するための分解斜視図である。サージ吸収回路ＳＡ６は、上記サージ吸収回路ＳＡ５と同様に、パターンが形成された積層型の回路基板４Ｃと、サージ吸収素子３と、を備えている。回路基板４Ｃには、上記回路基板４Ｂと同様に、第１の導体１１、第２の導体２１、第３の導体３１、第１のランド３３、及び第２のランド３５が形成され、サージ吸収素子３が実装されている。第２の導体２１は、第１の部分２３と第２の部分２５とを含んでいる。サージ吸収回路ＳＡ６は、サージ吸収回路ＳＡ５と同様に、第１の導体１１と第２の導体２１の第２の部分２５とにそれぞれ含まれる領域９１，９３，９５，９７によって構成されるキャパシタ部８７，８９を有する。

絶縁層１０１の上には、一体的に形成された第１の導体１１と第１のランド３３と、第２の導体２１の第１の部分２３と、第２のランド３５と、が互いに電気的に絶縁された状態で形成されている。第１の導体１１は、ミアンダ状に形成されている。第１の導体１１は、領域９１と領域９３とを含んでいる。領域９１と領域９３とは、第１の導体１１の領域９１，９３以外の領域よりも幅広に形成されている。第１の導体１１の第１のランド３３側の端部に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体４５が形成されている。スルーホール導体４５は、第１の導体１１及び第１のランド３３と電気的に接続されている。

ストレート状のパターンを有する第２の導体２１の第１の部分２３には、絶縁層１０１を厚み方向に貫通するスルーホール導体４３が形成されている。スルーホール導体４３は、第１の部分２３と電気的に接続されている。

絶縁層１０１上には、サージ吸収素子３が実装されている。サージ吸収素子３は、一方の端子が第１のランド３３と機械的及び電気的に接続され、他方の端子が第２のランド３５と機械的及び電気的に接続されている。第２のランド３５の端部に対応する位置には、絶縁層１０１を厚み方向に貫通するスルーホール導体４７が形成されている。スルーホール導体４７は、第２のランド３５と電気的に接続されている。

絶縁層１０２上には、第２の導体２１の第２の部分２５と第３の導体３１とが形成されている。第２の部分２５は、ミアンダ状に形成されて、第１の導体１１に対応するように配されている。第２の導体２１の第２の部分２５は、第１の導体１１の領域９１と領域９３とにそれぞれ対応した位置に形成された領域９５と領域９７とを含む。領域９５と領域９７とは、第２の導体２１の第２の部分２５における領域９５，９７以外の領域よりも幅広に形成されている。

第２の導体２１の第２の部分２５の一端は、スルーホール導体４３に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４３に電気的に接続される。よって、第１の部分２３と第２の部分２５とがスルーホール導体４３を介して電気的に接続される。第２の部分２５の他端は、スルーホール導体４５に対応して位置しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４５に電気的に接続される。よって、第１の導体１１と第２の部分２５とがスルーホール導体４５を介して電気的に接続される。また、第２の部分２５とサージ吸収素子３とが、スルーホール導体４５及び第１のランド３３を介して電気的に接続される。

第３の導体３１は、スルーホール導体４７に対応するように位置する領域を有しており、絶縁層１０１と絶縁層１０２とが積層された状態でスルーホール導体４７と電気的に接続される。これにより、第３の導体３１とサージ吸収素子３とが、スルーホール導体４７及び第２のランド３５を介して電気的に接続される。

上述した構成を有するサージ吸収回路ＳＡ６においても、第１の導体１１と、第２の導体２１の第２の部分２５とは、互いに極性反転結合される領域１７，２７をそれぞれ含んでいる。第１の導体１１の領域１７と、第２の部分２５の領域２７とは、絶縁層１０１，１０２の積層方向から見て重なり合うように位置している。

また、サージ吸収回路ＳＡ６において、第１の導体１１は領域９１と領域９３とを含み、第２の導体２１の第２の部分２５は、領域９５と領域９７とを含んでいる。第１の導体１１の領域９１と第２の部分２５の領域９５とは、絶縁層１０１，１０２の積層方向から見て重なりあうように位置している。第１の導体１１の領域９３と第２の部分２５の領域９７とは、絶縁層１０１，１０２の積層方向から見て重なりあうように位置している。領域９１と領域９５、及び領域９３と領域９７は、それぞれ絶縁層１０１を間に挟んで互いに重なりあうことにより容量成分を有してキャパシタ部８７，８９を構成する。よって、サージ吸収回路ＳＡ６の等価回路構成は、図７及び図８によって示されるサージ吸収回路ＳＡ４，ＳＡ５の等価回路構成と同じである。

以上のように、サージ吸収回路ＳＡ６は、上記サージ吸収回路ＳＡ４と同様に、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収回路とすることができる。

また、サージ吸収回路ＳＡ６では、キャパシタ部８７，８９を有するので、サージ吸収素子３の浮遊容量成分７３に対して第１の導体１１及び第２の導体２１の誘導係数とキャパシタ部８７，８９の容量とを柔軟に設定することができる。

更に、サージ吸収回路ＳＡ６では、領域９１，９３，９５，９７によりキャパシタ部８７，８９が構成される。これにより、キャパシタ素子を別途設ける必要がなく、回路の構成が簡素化されると共に、回路の小型化を図ることができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。例えば、絶縁層に形成された導体のパターンは、上述した等価回路を構成できれば、そのパターン及び形成位置を任意に変化させることができる。また、サージ吸収素子３として、積層型チップバリスタのほかにツェナーダイオード、ギャップ式放電素子（図１２参照。第１のランド３３と第２のランド３５との間にギャップが形成されている。）、又はシリコンサージクランパ等を用いても良い。

第１実施形態に係るサージ吸収回路の構成を説明するための分解斜視図である。 第１実施形態に係るサージ吸収回路の回路構成を説明するための回路図である。 図２に示された回路構成の等価回路を示す回路図である。 第１実施形態の第１変形例であるサージ吸収回路の構成を説明するための分解斜視図である。 第１実施形態の第２変形例であるサージ吸収回路の構成を説明するための分解斜視図である。 第２実施形態に係るサージ吸収回路の構成を説明するための分解斜視図である。 第２実施形態に係るサージ吸収回路の回路構成を説明するための回路図である。 図７に示された回路構成の等価回路を示す回路図である。 サージ吸収素子の等価回路を示す回路図である。 第２実施形態の第１変形例であるサージ吸収回路の構成を説明するための分解斜視図である。 第２実施形態の第２変形例であるサージ吸収回路の構成を説明するための分解斜視図である。 第１実施形態に係るサージ吸収回路の変形例の構成を説明するための分解斜視図である。

符号の説明

ＳＡ１〜６…サージ吸収回路、１Ａ〜１Ｃ…回路基板、３…サージ吸収素子、４Ａ〜４Ｃ…回路基板、５…キャパシタ素子、１１…第１の導体、１３…第１の部分、１５…第２の部分、８３，８５，９１，９３，９５，９７…互いに重なり合う領域、２１…第２の導体、２３…第１の部分、２５…第２の部分、２９…第３の部分、３１…第３の導体、３３…第１のランド、３５…第２のランド、３７…第３のランド、３９…第４のランド、４１，４３，４５，４７，４９，５１…スルーホール導体、６１，６３，６５…インダクタンス成分、７１…可変抵抗、７３…浮遊容量成分、７５…浮遊インダクタンス成分、８１，８７，８９…キャパシタ部、１０１〜１０３…絶縁層。

Claims (9)

1. サージ吸収回路であって、
   相互に極性反転結合されると共に端同士が接続された第１の導体及び第２の導体と、該第１の導体及び第２の導体と電気的に絶縁された第３の導体とが形成された回路基板と、
   一方の端子が前記第１の導体と前記第２の導体との接続部分に接続され、他方の端子が前記第３の導体に接続されたサージ吸収素子と、
   を備え、
   前記第１の導体及び前記第２の導体の誘導係数は、該サージ吸収回路の入力インピーダンスが特性インピーダンスに整合されるように設定されており、
   前記第１の導体及び前記第２の導体の各誘導係数Ｌｚ、前記第１の導体と前記第２の導体との間の結合係数Ｋｚ、前記サージ吸収素子の浮遊容量成分の容量Ｃｚ、及び特性インピーダンスＺ _０ が、Ｌｚ＝Ｚ _０ ^２ Ｃｚ／２（１＋Ｋｚ）を満たしていることを特徴とするサージ吸収回路。
2. 前記サージ吸収素子が積層型チップバリスタであることを特徴とする請求項１に記載のサージ吸収回路。
3. 前記第１の導体と前記第２の導体とが、同一層に形成されていることを特徴とする１又は２に記載のサージ吸収回路。
4. 前記第１の導体と前記第２の導体とは、少なくとも一部の領域が互いに重なり合うように異なる層に形成されており、前記第１の導体と前記第２の導体との互いに重なり合う前記領域により容量成分が構成されることを特徴とする請求項１又は２に記載のサージ吸収回路。
5. 前記第１の導体と前記第２の導体とは互いに重なり合う前記領域が、当該領域以外の領域よりも幅広に形成されていることを特徴とする請求項４に記載のサージ吸収回路。
6. 前記第１の導体から信号が入力されると共に前記第２の導体から信号が出力され、前記第１の導体と前記第２の導体とが、極性反転結合していることを特徴とする請求項１に記載のサージ吸収回路。
7. 前記第１の導体と前記第２の導体との間の結合係数Ｋｚが１であり、
   前記第１の導体及び前記第２の導体の各誘導係数Ｌｚ、前記サージ吸収素子の浮遊容量成分の容量Ｃｚ、及び特性インピーダンスＺ_０が、Ｌｚ＝Ｚ_０ ^２Ｃｚ／４を満たしていることを特徴とする請求項１に記載のサージ吸収回路。
8. 前記端同士が接続された前記第１の導体及び前記第２の導体に並列接続された容量成分を更に備えていることを特徴とする請求項１に記載のサージ吸収回路。
9. 前記容量成分の容量Ｃｓ、前記第１の導体と前記第２の導体との間の結合係数Ｋｚ、及び前記サージ吸収素子の浮遊容量成分の容量Ｃｚが、Ｃｓ＝（１−Ｋｚ）Ｃｚ／４（１＋Ｋｚ）を満たしていることを特徴とする請求項８に記載のサージ吸収回路。

Images