JPS5829699B2 - サ−ジ吸収回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、電圧非直線指数の大きな電圧依存性抵抗素子
（バリスタ）において電流上昇峻度の高いサージ電流が
流れたときに、バリスタの制限電圧波頭部に発生するオ
ーバシュート電圧をインダクタンスの電磁誘導作用を用
いて低減し、制限電圧の波高値を下げると同時に制限電
圧の波頭部の電圧上昇率ｄｖ／ｄｔを低減することので
きるサージ吸収回路を提供せんとするものである。

従来より電圧非直線指数の大きなバリスタとしては、例
えば酸化亜鉛ＺｎＯを主体としたバリスタがある。

ＺｎＯバリスタはその優秀な非直線特性から、通常の電
圧では漏れ電流がほとんどなく絶縁体として動作する。

しかしながら、一旦規定値を超えるサージ電圧が侵入す
ると、そのサージ電圧に対してきわめて低い抵抗値にな
り、線路両端の電圧を低く抑えて電子機器をサージ電圧
から保護する特性を有しており、今日幅広く用いられて
いる。

第１図はＺｎＯバリスタの電圧−電流特性を示したもの
であり、１はその特性カーブ、２は急に電流が流れ始め
る点で一般にバリスタ電圧と呼ばれているものである。

通常バリスタ電圧は線路電圧の波高値よりも高い電圧に
選定され、上述のようにサージ電圧が侵入してきた時の
みに動作するように用いられている。

また、ＺｎＯバリスタの挿入方法は第２図に示すように
行われている。

３はＺｎＯバリスタ、４および５は線路側端子、６およ
び７は機器側端子である。

今、端子４，５間にサージ電圧が印加された場合、サー
ジ電流ｉはバリスタ３を通じて矢印で示したように流れ
る。

この時、端子６，７間にバリスタ３の制限電圧Ｖが現わ
れる。

この時のサージ電流と制限電圧の様子を示したものが第
３図である。

第３図で横軸は時間ｔ１縦軸は制限電圧とサージ電流を
同時に示しである。

実際にバリスタ３に流入するサージ電流を第３図のｉと
すれば、その時の制限電圧はＶとなる。

そして、サージ電流ｉの波頭峻度が高ければ制限電圧Ｖ
の波頭部分においてオーバシュート現象が見られ、他の
フラットな部分よりも高い電圧値になる。

この現象の原因は未だ解明されていないが、ＺｎＯグレ
イン間にある境界層内に存在するトラップによるもので
あると説明されている。

このオーバシュート電圧の特徴として、つぎの２つを挙
げることができる。

イ）制限電圧のオーバシュートの波高値の位置とサージ
電流の波高値の位置が時間的にずれており、オーバシュ
ートの波高値が現われる方がかなり早い。

（実際的にはサージ電流が流れ始める時点においてオー
バシュートが生じる。

）口）通常オーバシュート率は、制限電圧のフラット部
の電圧Ｖｘとオーバシュート部の電圧Ｖ。

の比■Ｏ／■Ｘで表わされるが、この率はサージ電流の
波頭峻度ｄｉ／ｄｔが大きくなればなる程大きくなる。

一般にＺｎＯバリスタの制限電圧は、標準インパルス電
流波形である８×２０μｓ改で測定するが、波頭長が１
μＳｅＣ以下になれば１０％以上もオーバシュート現象
を生じることもある。

さて、周知のように機器をサージ電圧から保護するため
には、その制限電圧は大きな意味をもち、でき得るだけ
低い電圧にする必要がある。

そのためオーバシュート現象によって生じる５％、１０
φの制限電圧の上昇は、被保護機器によっては同様に重
要な意味をもっている。

このようなオーバシュート電圧を伺らかの手段で低減さ
せようとなされたのが本発明である。

以下、本発明について第４図〜第８図とともに上記と同
一箇所には同一番号を付して説明する。

まず、第４図は本発明の一実施例を示したものであり、
線路側端子４と機器側端子６を結ぶ線路に互いに磁束が
加え合う形に磁気的に結合された２つのインダクタンス
Ｌ１．Ｌ２を直列接続して挿入し、そのインダクタンス
Ｌ１．Ｌ２の接続点と線路側端子５と機器側端子７を結
ぶ線路との間にバリスタ３を挿入接続するものである。

つぎに、第４図の回路の動作原理を説明する。

従来例と同様に端子４，５間にサージ電圧が印加された
場合、サージ電流ｉが流れ、バリスタ３の両端にはオー
バシュート電圧を有した制限電圧が発生する。

これらの様子を示したのが第５図である。

第５図で８はバリスタ３両端の電圧、９はインダクタン
スＬ１にサージ電流Ｉが流れることによって電磁誘導作
用によってインダクタンスＬ２の両端に発生した電圧、
そして１０は端子６，７間の電圧である。

今、インダクタンスＬ２に発生した誘導電圧９は、イン
ダクタンスＬ１．Ｌ２間の相互インダクタンスＭとイン
ダクタンスＬ１に流れる電流波形によって決まり −Ｍ
ｄ ｌ／ａ ｔで示される。

すなわち、サージ電流ｉを微分した電圧がインダクタン
スＬ２の両端に現われる。

上述したようにオーバシュート電圧の波高値は、サージ
電流ｉの波高値よりも時間的にかなり早い位置にあるた
め、上記の−Ｍｄｉ／ｄ１の値はオーバシュートを発生
している時刻においては常にマイナス値を示している。

そのためバリスタ３両端の電圧８とインダクタンスＬ２
に発生した誘導電圧９を加えた電圧、すなわち端子６，
７間に現われる電圧１０は、オーバシュート部が低減さ
れた低い制限電圧となる。

また、同時にこの回路を用いることにより、制限電圧の
電圧上昇率ｄ ｖ／ｄｔも緩和され、半導体のサージ対
策にとってきわめて有効である。

そして、この第４図のサージ吸収回路を用いることによ
ってオーバシュート電圧を少なくとも数φ以上抑制する
ことが可能となる。

ここで、インダクタンスＬ１．Ｌ２の条件として０．８
φｍｍのポリウレタン銅線、外径８φ關でインダクタン
スＬ１の巻数１８回、インダクタンスＬ２の巻数１７回
、ＺｎＯバリスタ３のバリスタ電圧を８２Ｖとした場合
の特性を第６図に示している。

第６図で横軸はインパルス発生器の充電電圧、横軸は上
記８および１０の制限電圧を示したもので、数多の制限
電圧の低減が見られる。

また、制限電圧の波頭長も２μｓｅｃから４μｓｅｃに
緩和されている。

第７図は本発明の他の実施例を示し、バリスタ３をイン
ダクタンスＬ１．Ｌ２の接続点とアース端１１との間に
挿入接続した２端子構造を示している。

第８図も同じく本発明の他の実施例を示し、本発明の効
果をさらに生かすために、端子５，７を結ぶ線路にイン
ダクタンスＬ１．Ｌ２と同様な働きをもつインダクタン
スＬ３．Ｌ４を同様な形で挿入接続し、それぞれの接続
点間にバリスタ３を挿入接続したものである。

以上のように本発明は構成されているものであり、つぎ
の通りの効果を有する。

イ）波頭峻度の高いサージ電流流入時に、バリスタの制
限電圧波頭部に発生するオーバシュート電圧を低減させ
、保護レベルを向上させることができる。

口）同時に制限電圧の波頭峻度を低減させ、保護レベル
（特に半導体に対して）を向上させることができる。

【図面の簡単な説明】 第１図はＺｎＯバリスタの電圧−電流特性図、第２図は
従来のサージ吸収回路の電気的回路図、第３図は同回路
におけるサージ電流と制限電圧の様子を示す特性図、第
４図は本発明に係るサージ吸収回路の一実施例を示す電
気的回路図、第５図は第４図の回路における各部の電圧
、電流を示す特性図、第６図は第４図の回路における一
構成例の特性図、第７図および第８図はそれぞれ本発明
の他の実施例を示す電気的回路図である。 ３・・・・・−電圧依存性抵抗素子（ＺｎＯバリスタ）
、１１・・・・・・アース端、Ｌ１〜Ｌ４・・・・・・
インダクタンス。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１つの線路に互いに磁束が加え合う形に
   磁気的に結合された２つのインダクタンスを直列に接続
   して挿入し、この両インダクタンスの接続点と他の線路
   またはアース端との間に電圧依存性抵抗素子を挿入接続
   したことを特徴とするサージ吸収回路。 ２ 互いに磁束が加え合う形に磁気的に結合された別の
   ２つのインダクタンスを直列に接続して他の線路に挿入
   し、それぞれの両インダクタンスの接続点間に電圧依存
   性抵抗素子を挿入接続してなる特許請求の範囲第１項記
   載のサージ吸収回路。