JPH04207514A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04207514A JPH04207514A JP33563490A JP33563490A JPH04207514A JP H04207514 A JPH04207514 A JP H04207514A JP 33563490 A JP33563490 A JP 33563490A JP 33563490 A JP33563490 A JP 33563490A JP H04207514 A JPH04207514 A JP H04207514A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- integrated circuit
- semiconductor integrated
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 4
- 238000001914 filtration Methods 0.000 claims 3
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 1
- 230000006698 induction Effects 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Feedback Control In General (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば圭導体集積回路（ＩＣ）におけるフ
ィードバック制御あるいはフィードフォワード制御を行
うアナログ信号処理回路に係り、ループフィルタを集積
回路化したキャパシタを用いて構成する半導体集積回路
装置に関する。
ィードバック制御あるいはフィードフォワード制御を行
うアナログ信号処理回路に係り、ループフィルタを集積
回路化したキャパシタを用いて構成する半導体集積回路
装置に関する。
（従来の技術）
周知のように、電子回路においては、その実装密度の向
上とコストの低減とか大きな課題となっている。このた
め、集積回路（ＩＣ）の設計に際しては、ＩＣの周辺部
品をＩＣ内部に内蔵することや、ＩＣの周辺部品に安価
な部品か使えるようにする工夫がなされている。
上とコストの低減とか大きな課題となっている。このた
め、集積回路（ＩＣ）の設計に際しては、ＩＣの周辺部
品をＩＣ内部に内蔵することや、ＩＣの周辺部品に安価
な部品か使えるようにする工夫がなされている。
オーディオ信号を扱うＩＣの場合、信号の入力部は、回
路間の信号基準電位の差異を除くため、第３図に示すよ
うに、入力信号Ｖｉｎを外付けのコンデンサＣ１により
ＡＣ（交流）結合している。
路間の信号基準電位の差異を除くため、第３図に示すよ
うに、入力信号Ｖｉｎを外付けのコンデンサＣ１により
ＡＣ（交流）結合している。
このコンデンサＣ１により外部回路とＩＣ内部回路との
直流電位差を吸収し、ＩＣ内では所望の基準電位Ｖ ｒ
ｅｒになるように直流電位を再供給している。交流的に
は、入力信号Ｖｉｎは、コンデンサＣ１をそのまま通過
していくが、厳密には、第３図に示すＡＣ結合回路は、
コンデンサＣ１と抵抗Ｒ１とで決まる次のようなバイパ
ス伝達特性をもっている。
直流電位差を吸収し、ＩＣ内では所望の基準電位Ｖ ｒ
ｅｒになるように直流電位を再供給している。交流的に
は、入力信号Ｖｉｎは、コンデンサＣ１をそのまま通過
していくが、厳密には、第３図に示すＡＣ結合回路は、
コンデンサＣ１と抵抗Ｒ１とで決まる次のようなバイパ
ス伝達特性をもっている。
）１（Ｓ）−ｓ −Ｃ１・ Ｒ１／（１＋ｓ −Ｃ
１−Ｒ１） ・・・（１）したがって、このバ
イパス伝達特性のカットオフ周波数は、 ｆｃ −１／２ π・ＣＩ ・Ｒ１−（２）となる。Ｈ
ｊＦｉ（ハイファイ）オーディオ信号としては、信号処
理全体として２０Ｈｚ以上の帯域を持つ必要かあり、こ
のためには−段当たりおよそ２Ｈｚ以下のカットオフ周
波数にしておく必要がある。また、このＡＣ結合回路の
抵抗Ｒ）の値を大きくしすぎると、ＩＣチップ上での占
有面積か大きくなって不経済になるばかりでなく、バン
ファ１１の入力電流がこの抵抗Ｒ１を流れることにより
発生するオフセットか大きくなってしまう。そこで、抵
抗Ｒ１の値は、通常８０にΩ程度以下に選ばれる。ｆ
ｃ −２Ｈｚ 、 ＲＬ −３０にΩのときノコンデン
サＣ１の容量を計算すると、上記（２）式より、 Ｃ−Ｌ／２ ｙｒ ・ｆｃ−Ｒ１ ＝ ２．７ ｘ １０−６−２．７μＦ
・・（３）となる。すなわち、第３図に示す回路をオー
ディオ信号のＡＣ結合回路として使用した場合、結合キ
ャパシタであるコンデンサＣＩの容量値としては、２．
７μＦ以上が必要ということになり、高価な電解コンデ
ンサを使用せざるを得ないことになる。
１−Ｒ１） ・・・（１）したがって、このバ
イパス伝達特性のカットオフ周波数は、 ｆｃ −１／２ π・ＣＩ ・Ｒ１−（２）となる。Ｈ
ｊＦｉ（ハイファイ）オーディオ信号としては、信号処
理全体として２０Ｈｚ以上の帯域を持つ必要かあり、こ
のためには−段当たりおよそ２Ｈｚ以下のカットオフ周
波数にしておく必要がある。また、このＡＣ結合回路の
抵抗Ｒ）の値を大きくしすぎると、ＩＣチップ上での占
有面積か大きくなって不経済になるばかりでなく、バン
ファ１１の入力電流がこの抵抗Ｒ１を流れることにより
発生するオフセットか大きくなってしまう。そこで、抵
抗Ｒ１の値は、通常８０にΩ程度以下に選ばれる。ｆ
ｃ −２Ｈｚ 、 ＲＬ −３０にΩのときノコンデン
サＣ１の容量を計算すると、上記（２）式より、 Ｃ−Ｌ／２ ｙｒ ・ｆｃ−Ｒ１ ＝ ２．７ ｘ １０−６−２．７μＦ
・・（３）となる。すなわち、第３図に示す回路をオー
ディオ信号のＡＣ結合回路として使用した場合、結合キ
ャパシタであるコンデンサＣＩの容量値としては、２．
７μＦ以上が必要ということになり、高価な電解コンデ
ンサを使用せざるを得ないことになる。
ところが、近年、ＩＣの大規模化が進むにつれて、上述
したようなベースバンド信号の結合もＩＣ内部で行なう
ようにするための開発か盛んになってきている。第４図
は、このような集積回路の一例を示（２ている。この回
路は、出力端子１２の電位を基準（接地）電位と比較し
、その差分をトランスコンダクタンス回路１３とコンデ
ンサＣ２とで積分して直流検出し、入力端子１４の電位
を抵抗Ｒ２，Ｒ３てレベルシフトすることにより、出力
端子１２の電位を基準電位と等しくなるようにさせるフ
ィードバック制御が行なわれる。演算増幅器１５及び抵
抗Ｒ４，Ｒ５は、レベルシフトに伴う利得損失を増幅し
て補い、トータルの通過帯利得が“１” （ＯｄＢ）と
なるようにしている。
したようなベースバンド信号の結合もＩＣ内部で行なう
ようにするための開発か盛んになってきている。第４図
は、このような集積回路の一例を示（２ている。この回
路は、出力端子１２の電位を基準（接地）電位と比較し
、その差分をトランスコンダクタンス回路１３とコンデ
ンサＣ２とで積分して直流検出し、入力端子１４の電位
を抵抗Ｒ２，Ｒ３てレベルシフトすることにより、出力
端子１２の電位を基準電位と等しくなるようにさせるフ
ィードバック制御が行なわれる。演算増幅器１５及び抵
抗Ｒ４，Ｒ５は、レベルシフトに伴う利得損失を増幅し
て補い、トータルの通過帯利得が“１” （ＯｄＢ）と
なるようにしている。
このようにして、第４図に示す回路は、入力の直流電位
のばらつきに対しては、出力端にて直流電位が一定とな
るように働き、交流信号に対しては、そのまま利得Ｏｄ
Ｂで伝送するという、オフセットキャンセル回路として
動作する。
のばらつきに対しては、出力端にて直流電位が一定とな
るように働き、交流信号に対しては、そのまま利得Ｏｄ
Ｂで伝送するという、オフセットキャンセル回路として
動作する。
第４図に示す回路の入力端子１４から出力端子コ２まで
の伝達関数を計算すると、 Ｒ２＝Ｒ４−Ｒａ Ｒ３−Ｒ５−Ｒｂ とした場合、 Ｖｏｕｔ／Ｖｉｎ −（Ｓ −ＮＣ２／ｇｍ） （Ｒｂ／Ｒａ）／ ｆ（Ｓ
−ＮＣ２／ｇｍ＞ （Ｒｂ／Ｒａ）＋Ｉｌ・・・（４
） となる。このため、このカットオフ周波数は、ｆｃ＝
（ｇｍ／ ２π・ＮＣ２）（Ｒａ／Ｒｂ）
＝−（５）となる。
の伝達関数を計算すると、 Ｒ２＝Ｒ４−Ｒａ Ｒ３−Ｒ５−Ｒｂ とした場合、 Ｖｏｕｔ／Ｖｉｎ −（Ｓ −ＮＣ２／ｇｍ） （Ｒｂ／Ｒａ）／ ｆ（Ｓ
−ＮＣ２／ｇｍ＞ （Ｒｂ／Ｒａ）＋Ｉｌ・・・（４
） となる。このため、このカットオフ周波数は、ｆｃ＝
（ｇｍ／ ２π・ＮＣ２）（Ｒａ／Ｒｂ）
＝−（５）となる。
ここで、第４図に示す回路を完全にオンチップ上で実現
する場合、チップコストの経済性を考えると、コンデン
サＣ２の容量は５０ｐＦ程度が上限となる。このため、
Ｎ−１，Ｒａ／Ｒｂ−１，／４としても、カットオフ周
波数が２Ｈｚ以下の帯域を確保するためには（５）式に
より、ｇ＋ｉ≦２．５ Ｘｌ０−９（Ｓ）
・・・（６）という超微小トランスコンダクタ
ンス回路１３が必要となる。これは抵抗で４００ ＭΩ
以上に相当し、ＩＣで実現するには非現実的であり、実
際には電流アッテネータ１６でＮを４０００以上に設定
してトランスコンダクタンスを１．ＯＸ １．０−５
（ｓ ）とし、抵抗換算で１００ ｋΩ程度の値にする
。
する場合、チップコストの経済性を考えると、コンデン
サＣ２の容量は５０ｐＦ程度が上限となる。このため、
Ｎ−１，Ｒａ／Ｒｂ−１，／４としても、カットオフ周
波数が２Ｈｚ以下の帯域を確保するためには（５）式に
より、ｇ＋ｉ≦２．５ Ｘｌ０−９（Ｓ）
・・・（６）という超微小トランスコンダクタ
ンス回路１３が必要となる。これは抵抗で４００ ＭΩ
以上に相当し、ＩＣで実現するには非現実的であり、実
際には電流アッテネータ１６でＮを４０００以上に設定
してトランスコンダクタンスを１．ＯＸ １．０−５
（ｓ ）とし、抵抗換算で１００ ｋΩ程度の値にする
。
二のようにしてもキャパシタＣ２端のＡ点の電流アッテ
ネータ側のインピーダンスは４００ＭΩ以上ということ
になる。またキャパシタＣ２はＡ点の交流インピーダン
スを下げることになるか、音声帯域においてはこれも極
めて高い値となる。例えばｆ ＝５０Ｈｚの商用電源周
波数における交流インピーダンスＺＡ （ＡＣ）は、 ＺＡ （ＡＣ）−１／ＷＣ −１／２ＸπＸ ５０Ｘ ５０Ｘ １０−１２−６３．
７ＭΩ となる。従ってＡ点のトータルインピーダンスＺＡは、 Ｚ＾≧６３．７ＭΩ／４００ ＭΩ−５４，９ＰｖｌΩ
となり、依然として極めて高い値である。
ネータ側のインピーダンスは４００ＭΩ以上ということ
になる。またキャパシタＣ２はＡ点の交流インピーダン
スを下げることになるか、音声帯域においてはこれも極
めて高い値となる。例えばｆ ＝５０Ｈｚの商用電源周
波数における交流インピーダンスＺＡ （ＡＣ）は、 ＺＡ （ＡＣ）−１／ＷＣ −１／２ＸπＸ ５０Ｘ ５０Ｘ １０−１２−６３．
７ＭΩ となる。従ってＡ点のトータルインピーダンスＺＡは、 Ｚ＾≧６３．７ＭΩ／４００ ＭΩ−５４，９ＰｖｌΩ
となり、依然として極めて高い値である。
このような高いインピーダンスのノードか電子回路内に
存在すると、ここがＩＣ内外の電磁誘導の影響を受は易
くなることが考えられる。実際にこのようなＩＣ回路で
この影響を調べてみたところ、ＩＣが置かれている周辺
の交番電界の誘導を強く受け、キャパシタ端が受けた誘
導波形が出力に重畳されて現れることかわかった。これ
は主だ商用電源周波数の誘導によることか主因と考えら
れる。誘導による影響はこのままでは実用に供しないく
らい大きく、この問題を解決する二とか必須となってい
る。これに対し、固定電磁界および交番磁界は通常の使
用環境においてはほとんと影響を受けないことがわかっ
ている。問題の交番電界による影響の対策としてＩＣを
シールドケースに入れて使用することか考えられる。こ
れはコンデンサを完全にＩＣ化する必要かありコストア
ップを招いてしまうことのほかにＩＣ内の他の回路から
受ける電界誘導に関しては改善できないという問題が残
ってしまう。
存在すると、ここがＩＣ内外の電磁誘導の影響を受は易
くなることが考えられる。実際にこのようなＩＣ回路で
この影響を調べてみたところ、ＩＣが置かれている周辺
の交番電界の誘導を強く受け、キャパシタ端が受けた誘
導波形が出力に重畳されて現れることかわかった。これ
は主だ商用電源周波数の誘導によることか主因と考えら
れる。誘導による影響はこのままでは実用に供しないく
らい大きく、この問題を解決する二とか必須となってい
る。これに対し、固定電磁界および交番磁界は通常の使
用環境においてはほとんと影響を受けないことがわかっ
ている。問題の交番電界による影響の対策としてＩＣを
シールドケースに入れて使用することか考えられる。こ
れはコンデンサを完全にＩＣ化する必要かありコストア
ップを招いてしまうことのほかにＩＣ内の他の回路から
受ける電界誘導に関しては改善できないという問題が残
ってしまう。
（発明か解決しようとする課題）
第４図に示す従来の回路で外付はコンデンサのないオー
ディオ信号のオフセゾトキャンセラ回路を実現しようと
すると、キャパシタ端Ａのインピーダンスか極めて高く
なる上、内蔵キャパシタが５０ｐＦという集積キャパシ
タとしては大容量であり、広い電極面積を持っているた
め、このノードかＩＣ周辺の交番電界の誘導を強く受け
て信号の品位を実用に耐えられない程劣化させてしまう
致命的な欠点があった。
ディオ信号のオフセゾトキャンセラ回路を実現しようと
すると、キャパシタ端Ａのインピーダンスか極めて高く
なる上、内蔵キャパシタが５０ｐＦという集積キャパシ
タとしては大容量であり、広い電極面積を持っているた
め、このノードかＩＣ周辺の交番電界の誘導を強く受け
て信号の品位を実用に耐えられない程劣化させてしまう
致命的な欠点があった。
この発明は、自動制御系のループフィルタとして集積フ
ィルタを使用した場合、交番電界による誘導障害を受け
ないようなＩＣ化されたキャパシタを形成できるように
したものである。
ィルタを使用した場合、交番電界による誘導障害を受け
ないようなＩＣ化されたキャパシタを形成できるように
したものである。
［発明の構成］
（課題を解決するための手段）
この発明の半導体集積回路は交番電界誘導による影響を
排除するため、ＩＣ化したキャパシタの電極上を上層配
線で被覆したものである。
排除するため、ＩＣ化したキャパシタの電極上を上層配
線で被覆したものである。
（作用）
電磁界誘導による影響は交番電界のみが著しい障害を与
えるが、それ以外の誘導については実用上問題のないレ
ベルであることがわかっているため、上記手段をとるこ
とにより、交番電界のみ遮蔽かＩＣ内で可能となる。
えるが、それ以外の誘導については実用上問題のないレ
ベルであることがわかっているため、上記手段をとるこ
とにより、交番電界のみ遮蔽かＩＣ内で可能となる。
（実施例）
以下、この発明の実施例につき図面を参照して詳細に説
明する。
明する。
第１図はこの発明の一実施例を示すものであり、第１図
が第３図と異なるところは、ＩＣ化したＡ点側のキャパ
シタＣ２の一方の電極を金属電極３１で覆ったことにあ
る。第２図は第１図の要部をＩＣ化したものであり、（
ａ）は要部の正面図、（ｂ）は（ａ）のａ−ａ’断面図
である。
が第３図と異なるところは、ＩＣ化したＡ点側のキャパ
シタＣ２の一方の電極を金属電極３１で覆ったことにあ
る。第２図は第１図の要部をＩＣ化したものであり、（
ａ）は要部の正面図、（ｂ）は（ａ）のａ−ａ’断面図
である。
第２図キャパシタの種類は酸化膜を誘導体とする金属−
酸化膜−シリコン構造のＭＯＳ型の例を示しである。図
中酸化膜２８が薄くなっている領域がキャパシタの実効
領域Ｃａであり、この酸化膜２８を誘電体として下側電
極２５と上側電極２９によりキャパシタを構成している
。Ｐ型基板２１およびＰ型拡散基板２２．２３は接地電
位に接続され、隣接のＮ型領域との間の逆バイアスによ
り、このキャパシタ素子の島ｃｂとして同一基板上に作
られている他の半導体回路素子と接合分離している。下
側電極２５はＮ十埋込層２４とＮ＋拡散層２６を介して
例えばＡｌで形成された金属電極２７より取り出してい
る。この電極２７は第１図におけるキャパ／りＣ２の接
地電極に相当し、接地電位に配線する。上側電極２つは
多結晶シリコンなとて形成され、例えばＡ１の金属電極
３０から取り出す。この電極３０は第１図のキャパシタ
Ｃ２の非接電極に相当し、ここか誘導を最も受は易い部
分である。
酸化膜−シリコン構造のＭＯＳ型の例を示しである。図
中酸化膜２８が薄くなっている領域がキャパシタの実効
領域Ｃａであり、この酸化膜２８を誘電体として下側電
極２５と上側電極２９によりキャパシタを構成している
。Ｐ型基板２１およびＰ型拡散基板２２．２３は接地電
位に接続され、隣接のＮ型領域との間の逆バイアスによ
り、このキャパシタ素子の島ｃｂとして同一基板上に作
られている他の半導体回路素子と接合分離している。下
側電極２５はＮ十埋込層２４とＮ＋拡散層２６を介して
例えばＡｌで形成された金属電極２７より取り出してい
る。この電極２７は第１図におけるキャパ／りＣ２の接
地電極に相当し、接地電位に配線する。上側電極２つは
多結晶シリコンなとて形成され、例えばＡ１の金属電極
３０から取り出す。この電極３０は第１図のキャパシタ
Ｃ２の非接電極に相当し、ここか誘導を最も受は易い部
分である。
金属電極３０上に例えばＡｌの材料が形成し、配置され
た金属電極３１が、この発明に係る部分である。金属電
極３１はキャパシタ素子の島ｃｂを少なくともカバーす
る大きさで形成され、金属電極３０か受ける外部からの
交番電界を遮断する。
た金属電極３１が、この発明に係る部分である。金属電
極３１はキャパシタ素子の島ｃｂを少なくともカバーす
る大きさで形成され、金属電極３０か受ける外部からの
交番電界を遮断する。
金属電極３１は全面ベタのパターン、スリット状の・く
ターン、格子状のパターンなと種々のパターン形状をと
ることかでき、外部からの交番電界に対し、何れも同様
の効果を得ることができる。また金属電極３１はフロー
ティングに配しておくたけても効果はあるか、接地電位
に接続しておくとより一層効果を得ることかできる。
ターン、格子状のパターンなと種々のパターン形状をと
ることかでき、外部からの交番電界に対し、何れも同様
の効果を得ることができる。また金属電極３１はフロー
ティングに配しておくたけても効果はあるか、接地電位
に接続しておくとより一層効果を得ることかできる。
第１図のキャパシタＣ２の容量を５０ｐＦ程度とし、完
全オンチツプで実現する場合、前述したようにＡ点のイ
ンピーダンスは５０）１ｚの商用電源周波数に対し、５
０ＭΩ以上もの高いものとなり、ＩＣ内外の諸電界によ
る誘導を強く受けてしまう。誘導は回路構成上Ａ点に相
当する各素子端子および配線領域がそれぞれその面積に
応して誘導を受けることになり、特に面積か圧倒的に大
きい、コ。
全オンチツプで実現する場合、前述したようにＡ点のイ
ンピーダンスは５０）１ｚの商用電源周波数に対し、５
０ＭΩ以上もの高いものとなり、ＩＣ内外の諸電界によ
る誘導を強く受けてしまう。誘導は回路構成上Ａ点に相
当する各素子端子および配線領域がそれぞれその面積に
応して誘導を受けることになり、特に面積か圧倒的に大
きい、コ。
デンサＣ２の非接地側電極か支配的となる。この発明は
Ａ点を構成する各領域のうちコンデンサＣ２の非接地側
電極か受ける誘導による影響を少なくすることができる
。
Ａ点を構成する各領域のうちコンデンサＣ２の非接地側
電極か受ける誘導による影響を少なくすることができる
。
なお、上記実施例は２層配線によるシールドであるが、
３層あるいはさらに上層の金属電極によるシールドでも
同してあり、ＩＣの製造プロセス次第では１層目の配線
によるシールドも可能である。
３層あるいはさらに上層の金属電極によるシールドでも
同してあり、ＩＣの製造プロセス次第では１層目の配線
によるシールドも可能である。
上記実施例ではオーディオ信号のオフセットキャンセル
回路について説明したか、この発明はこの用途に限るも
のではなく、フィードバックもしくはフィードフォワ−
１・の自動制御系のループフィルタ一般に適用でき、そ
の制御対象も直流電位、振幅、位相を問わす、広い範囲
で利用できることは明らかである。このようなループフ
ィルタは必す低時定数となり、これを集積化したキャパ
シタを含んだ回路を実現するときはキャパシタ端は必す
超ハ・イインビーグ：、７．．となり、外部電界のｔ響
をシールドするにはこの発明を利用することか有効なし
のとなる。
回路について説明したか、この発明はこの用途に限るも
のではなく、フィードバックもしくはフィードフォワ−
１・の自動制御系のループフィルタ一般に適用でき、そ
の制御対象も直流電位、振幅、位相を問わす、広い範囲
で利用できることは明らかである。このようなループフ
ィルタは必す低時定数となり、これを集積化したキャパ
シタを含んだ回路を実現するときはキャパシタ端は必す
超ハ・イインビーグ：、７．．となり、外部電界のｔ響
をシールドするにはこの発明を利用することか有効なし
のとなる。
〔発明の効果］
以上記載したようにこの発明の半導体回路装置によれば
、ＩＣ化した午ヤバンクの交番電界による誘導障害の防
止をＩＣのパッケージ内でコストアップなしに確実に行
うことかできる。
、ＩＣ化した午ヤバンクの交番電界による誘導障害の防
止をＩＣのパッケージ内でコストアップなしに確実に行
うことかできる。
第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図の要部をＩＣ化した構造図、第３図および第４
図は従来の回路構成図である。 Ｃ２・・・キャパシタ ２９・・・上側電極 ３１・・金属電極 應１図 Ｐ−５ｕｂ−２７ ヒｌ 売３図
は第１図の要部をＩＣ化した構造図、第３図および第４
図は従来の回路構成図である。 Ｃ２・・・キャパシタ ２９・・・上側電極 ３１・・金属電極 應１図 Ｐ−５ｕｂ−２７ ヒｌ 売３図
Claims (3)
- （１）入力または出力信号の直流分、直流誤差分、振幅
、位相の何れかを検出するための検波手段と、この手段
の検波信号をフィルタリングするフィルタ手段と、この
手段の出力で前記直流分、直流誤差分、振幅、位相の何
れかを制御する信号制御手段とを有する半導体集積回路
化された信号処理回路にあって、前記フィルタ手段に用
いる集積回路化したキャパシタの電極上に被覆した上層
配線部とからなることを特徴とする半導体集積回路装置
。 - （２）入力または出力信号の直流分、直流誤差分、振幅
、位相の何れかを検出するための所定の周期的ゲート内
で行った検波手段と、この手段の検波出力をフィルタリ
ングするフィルタ手段と、この手段の出力で前記直流分
、直流誤差分、振幅、位相の何れかを制御する信号制御
手段とを有する半導体集積回路化された信号処理回路に
あって、前記フィルタ手段に用いる集積回路化されたキ
ャパシタの電極上に被覆した上層配線部とからなること
を特徴とする半導体集積回路装置。 - （３）上層配線部はＡｌ系の材料であることを特徴とす
る請求項１または２の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33563490A JPH04207514A (ja) | 1990-11-30 | 1990-11-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33563490A JPH04207514A (ja) | 1990-11-30 | 1990-11-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04207514A true JPH04207514A (ja) | 1992-07-29 |
Family
ID=18290792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33563490A Pending JPH04207514A (ja) | 1990-11-30 | 1990-11-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04207514A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239871A (ja) * | 2012-05-15 | 2013-11-28 | New Japan Radio Co Ltd | バンドパスフィルタ回路 |
-
1990
- 1990-11-30 JP JP33563490A patent/JPH04207514A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239871A (ja) * | 2012-05-15 | 2013-11-28 | New Japan Radio Co Ltd | バンドパスフィルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023753A (en) | Printed circuit | |
| US9429611B2 (en) | Noise sensor | |
| US11921251B2 (en) | Position sensing apparatus and method | |
| US5479045A (en) | Semiconductor circuit device capable of reducing influence of a parasitic capacitor | |
| CN110456289B (zh) | 磁场传感器装置 | |
| JP2008130584A (ja) | プリント基板の電磁ノイズ対策構造 | |
| US5811882A (en) | On-chip shielding coaxial conductors for mixed-signal IC | |
| Jiang et al. | 11.3 A hybrid multipath CMOS magnetic sensor with 210µTrms resolution and 3MHz bandwidth for contactless current sensing | |
| US8803595B2 (en) | Common mode noise cancellation circuit for unbalanced signals | |
| US20040263211A1 (en) | On-chip high-pass filter with large time constant | |
| JPH0631777Y2 (ja) | ノイズフィルタ | |
| JPH04207514A (ja) | 半導体集積回路装置 | |
| US3958185A (en) | Low noise amplifier | |
| US6373118B1 (en) | High-value integrated circuit resistor | |
| JPH0547943A (ja) | 半導体集積装置 | |
| JP3568546B2 (ja) | 半導体装置 | |
| JPH10326868A (ja) | 半導体装置 | |
| US4853759A (en) | Integrated circuit filter with reduced die area | |
| JP4211074B2 (ja) | 磁気信号検出装置 | |
| KR920008420B1 (ko) | 반도체장치 | |
| US20240120888A1 (en) | Semiconductor Integrated Circuit | |
| JPH06196947A (ja) | 直流オフセット電圧補償回路 | |
| WO2018088401A1 (ja) | 赤外線検出回路及び赤外線センサ | |
| EP0165766B1 (en) | Integrated circuit filter | |
| CN116047113A (zh) | 电容式mems加速度计 |