JPH06196947A - 直流オフセット電圧補償回路 - Google Patents
直流オフセット電圧補償回路Info
- Publication number
- JPH06196947A JPH06196947A JP35950092A JP35950092A JPH06196947A JP H06196947 A JPH06196947 A JP H06196947A JP 35950092 A JP35950092 A JP 35950092A JP 35950092 A JP35950092 A JP 35950092A JP H06196947 A JPH06196947 A JP H06196947A
- Authority
- JP
- Japan
- Prior art keywords
- input
- differential amplifier
- circuit
- offset voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】各１対の相補的な入力および出力を具備して容
量結合を介して入力を受ける第１差動増幅器Ａmp1 の直
流オフセット電圧を補償する回路であって、容量Ｃ1 を
介して入力信号を受けて第１差動増幅器Ａmp1 に対する
入力インピーダンスを整合させる入力整合回路Ｅinと、
第１差動増幅器Ａmp1 の各出力から出力平均値を抽出す
る１対の低域通過フィルタＦ1 、Ｆ2 と、各１対の相補
的な入力および出力と独自の電流源とを具備して１対の
低域通過フィルタＦ1 、Ｆ2 の出力を入力に受ける第２
差動増幅器Ａmp2 とを備え、第２差動増幅器Ａmp2 の出
力により第１差動増幅器Ａmp1 の入力側の直流レベルを
変化させて、第１差動増幅器Ａmp1の直流オフセット電
圧が抑圧されるように構成されている。
量結合を介して入力を受ける第１差動増幅器Ａmp1 の直
流オフセット電圧を補償する回路であって、容量Ｃ1 を
介して入力信号を受けて第１差動増幅器Ａmp1 に対する
入力インピーダンスを整合させる入力整合回路Ｅinと、
第１差動増幅器Ａmp1 の各出力から出力平均値を抽出す
る１対の低域通過フィルタＦ1 、Ｆ2 と、各１対の相補
的な入力および出力と独自の電流源とを具備して１対の
低域通過フィルタＦ1 、Ｆ2 の出力を入力に受ける第２
差動増幅器Ａmp2 とを備え、第２差動増幅器Ａmp2 の出
力により第１差動増幅器Ａmp1 の入力側の直流レベルを
変化させて、第１差動増幅器Ａmp1の直流オフセット電
圧が抑圧されるように構成されている。
Description
【０００１】
【産業上の利用分野】本発明は直流オフセット電圧補償
回路に関する。より詳細には、本発明は、容量結合入力
で使用される差動増幅器において、その直流オフセット
電圧を補償するために使用する回路の新規な構成に関
し、製造条件のばらつきの影響を受け易いGaAsＭＥＳＦ
ＥＴ集積回路に特に有利に適用することができる。
回路に関する。より詳細には、本発明は、容量結合入力
で使用される差動増幅器において、その直流オフセット
電圧を補償するために使用する回路の新規な構成に関
し、製造条件のばらつきの影響を受け易いGaAsＭＥＳＦ
ＥＴ集積回路に特に有利に適用することができる。
【０００２】
【従来の技術】図４は、容量結合入力により使用され、
直流オフセット電圧を抑圧する機能を有する差動増幅器
の典型的な構成を示す図である。
直流オフセット電圧を抑圧する機能を有する差動増幅器
の典型的な構成を示す図である。
【０００３】同図に示すように、この回路は、それぞれ
１対の相補的な入力および出力を備えた利得Ａを有する
差動増幅器に対して、その正相入力と逆相出力および逆
相入力と正相出力をそれぞれ１対の抵抗Ｒ1 、Ｒ2 を介
して接続し、さらに、この抵抗Ｒ1 とＲ2 との接続点を
コンデンサＣ2 を介して接地に接続して構成されてい
る。尚、図４に示した回路では、差動増幅器の正相入力
がコンデンサＣ1 を介して外部入力端子に接続されてお
り、逆相入力はコンデンサＣ1 を介して接地に接続され
ている。
１対の相補的な入力および出力を備えた利得Ａを有する
差動増幅器に対して、その正相入力と逆相出力および逆
相入力と正相出力をそれぞれ１対の抵抗Ｒ1 、Ｒ2 を介
して接続し、さらに、この抵抗Ｒ1 とＲ2 との接続点を
コンデンサＣ2 を介して接地に接続して構成されてい
る。尚、図４に示した回路では、差動増幅器の正相入力
がコンデンサＣ1 を介して外部入力端子に接続されてお
り、逆相入力はコンデンサＣ1 を介して接地に接続され
ている。
【０００４】上述のように構成された回路では、差動増
幅器のオフセット電圧Ｖoffsetが抑圧される効果があ
る。即ち、差動増幅器を単純に使用した場合は出力側で
２Ａ倍になるオフセット電圧Ｖoffsetが、このような構
成にすることにより、〔１／（１＋２Ａ）〕倍になり、
Ａの値が充分に大きければオフセット電圧は効果的に抑
圧される。
幅器のオフセット電圧Ｖoffsetが抑圧される効果があ
る。即ち、差動増幅器を単純に使用した場合は出力側で
２Ａ倍になるオフセット電圧Ｖoffsetが、このような構
成にすることにより、〔１／（１＋２Ａ）〕倍になり、
Ａの値が充分に大きければオフセット電圧は効果的に抑
圧される。
【０００５】
【発明が解決しようとする課題】ところで、図４に示し
た回路の入力信号の低域カットオフ周波数ｆC は、下記
の式１のように表すことができる。
た回路の入力信号の低域カットオフ周波数ｆC は、下記
の式１のように表すことができる。
【０００６】
【式１】ｆC ＝（Ｃ1 ＋Ｃ2 ）／（２πＲＣ1 Ｃ2 ）
【０００７】一方、直流オフセット電圧の補償を行わな
い単純な差動増幅器の低域カットオフ周波数は、下記の
式２のように表すことができる。
い単純な差動増幅器の低域カットオフ周波数は、下記の
式２のように表すことができる。
【０００８】
【式２】ｆC ＝１／（２πＲＣ1 ）
【０００９】即ち、直流オフセット電圧の補償を行うこ
とにより、低域カットオフ周波数は〔（Ｃ1 ＋Ｃ2 ）／
Ｃ2 〕倍になってしまう。このため、この種の回路で
は、ＩＣパッケージに内蔵させることができない数100p
F を越える大きな容量が必要になり、最終的に容量値の
大きなコンデンサを接続して使用しなければならないと
いう問題がある。
とにより、低域カットオフ周波数は〔（Ｃ1 ＋Ｃ2 ）／
Ｃ2 〕倍になってしまう。このため、この種の回路で
は、ＩＣパッケージに内蔵させることができない数100p
F を越える大きな容量が必要になり、最終的に容量値の
大きなコンデンサを接続して使用しなければならないと
いう問題がある。
【００１０】更に、図４に示した構成の回路で差動増幅
器の利得が充分に大きくない場合には、直流オフセット
電圧を効果的に抑圧できないという問題もある。
器の利得が充分に大きくない場合には、直流オフセット
電圧を効果的に抑圧できないという問題もある。
【００１１】そこで、本発明は、上記従来技術の問題点
を解決し、効果的に直流オフセット電圧を抑圧すること
ができ、且つ、容量の大きなコンデンサを接続する必要
がない新規な直流オフセット電圧補償回路を提供するこ
とをその目的としている。
を解決し、効果的に直流オフセット電圧を抑圧すること
ができ、且つ、容量の大きなコンデンサを接続する必要
がない新規な直流オフセット電圧補償回路を提供するこ
とをその目的としている。
【００１２】
【課題を解決するための手段】本発明に従うと、各１対
の相補的な入力および出力を具備して容量結合を介して
入力を受ける第１差動増幅器の直流オフセット電圧を補
償する回路であって、容量を介して入力信号を受けて該
第１差動増幅器に対する入力インピーダンスを整合させ
る入力整合回路と、該第１差動増幅器の各出力から出力
平均値を抽出する１対の低域通過フィルタと、各１対の
相補的な入力および出力と独自の電流源とを具備して該
１対の低域通過フィルタの出力を該入力に受ける第２差
動増幅器とを備え、該第２差動増幅器の出力により該第
１差動増幅器の入力側の直流レベルを変化させて第１差
動増幅器Ａmp1 の直流オフセット電圧が抑圧されるよう
に構成されていることを特徴とする直流オフセット電圧
補償回路が提供される。
の相補的な入力および出力を具備して容量結合を介して
入力を受ける第１差動増幅器の直流オフセット電圧を補
償する回路であって、容量を介して入力信号を受けて該
第１差動増幅器に対する入力インピーダンスを整合させ
る入力整合回路と、該第１差動増幅器の各出力から出力
平均値を抽出する１対の低域通過フィルタと、各１対の
相補的な入力および出力と独自の電流源とを具備して該
１対の低域通過フィルタの出力を該入力に受ける第２差
動増幅器とを備え、該第２差動増幅器の出力により該第
１差動増幅器の入力側の直流レベルを変化させて第１差
動増幅器Ａmp1 の直流オフセット電圧が抑圧されるよう
に構成されていることを特徴とする直流オフセット電圧
補償回路が提供される。
【００１３】
【作用】本発明に係る直流オフセット電圧補償回路は、
入力インピーダンス整合部と直流レベル調整部との電流
源を個別に設けることにより、低域通過フィルタ用の容
量を入力部と別にしてその容量値を低減している。ま
た、直流レベル調整部を差動増幅構成とすることによ
り、差動増幅器出力の平均値の変動量と入力整合回路の
直流レベルの変動量との比を１以上にして直流オフセッ
ト電圧の抑圧比を向上させている。
入力インピーダンス整合部と直流レベル調整部との電流
源を個別に設けることにより、低域通過フィルタ用の容
量を入力部と別にしてその容量値を低減している。ま
た、直流レベル調整部を差動増幅構成とすることによ
り、差動増幅器出力の平均値の変動量と入力整合回路の
直流レベルの変動量との比を１以上にして直流オフセッ
ト電圧の抑圧比を向上させている。
【００１４】図１は、本発明に係る直流オフセット電圧
補償回路の基本的な構成を示す図である。尚、図中で、
Ｖof1 、Ｖof2 はそれぞれ差動増幅器の出力に生じた直
流オフセット電圧を意味している。
補償回路の基本的な構成を示す図である。尚、図中で、
Ｖof1 、Ｖof2 はそれぞれ差動増幅器の出力に生じた直
流オフセット電圧を意味している。
【００１５】同図に示すように、この直流オフセット電
圧補償回路は、相補的な各１対の入力および出力を備え
た利得Ａの差動増幅部Ａmp1 に対して、その逆相出力と
正相入力、正相出力と逆相入力をそれぞれ結合する、１
対の低域通過フィルタＦ1 、Ｆ2 および直流レベル調整
部Ａmp2 を備えている。低域通過フィルタＦ1 、Ｆ
2は、それぞれ抵抗Ｒref とコンデンサＣref とから構
成されている。また、直流レベル調整部Ａmp2 は、相補
的な各１対の入力および出力を備えた利得Ｂの差動増幅
器により構成されている。尚、差動増幅部Ａmp1 の正相
入力はコンデンサＣinおよび入力整合回路を介して入力
端子に接続されている。また、差動増幅部Ａmp1 の逆相
入力はコンデンサＣinおよび入力整合回路を介して接地
に接続されている。
圧補償回路は、相補的な各１対の入力および出力を備え
た利得Ａの差動増幅部Ａmp1 に対して、その逆相出力と
正相入力、正相出力と逆相入力をそれぞれ結合する、１
対の低域通過フィルタＦ1 、Ｆ2 および直流レベル調整
部Ａmp2 を備えている。低域通過フィルタＦ1 、Ｆ
2は、それぞれ抵抗Ｒref とコンデンサＣref とから構
成されている。また、直流レベル調整部Ａmp2 は、相補
的な各１対の入力および出力を備えた利得Ｂの差動増幅
器により構成されている。尚、差動増幅部Ａmp1 の正相
入力はコンデンサＣinおよび入力整合回路を介して入力
端子に接続されている。また、差動増幅部Ａmp1 の逆相
入力はコンデンサＣinおよび入力整合回路を介して接地
に接続されている。
【００１６】この回路では、差動増幅部Ａmp1 の逆相出
力は低域通過フィルタＦ2 を介して直流レベル調整部Ａ
mp2 の逆相入力に接続されている。また、差動増幅部Ａ
mp1の正相出力は低域通過フィルタを介して直流レベル
調整部Ａmp2 の正相入力に接続されている。更に、直流
レベル調整部Ａmp2 の正相出力は差動増幅部Ａmp1 の逆
相入力に、直流レベル調整部Ａmp2 の逆相出力は差動増
幅部Ａmp1 の正相入力にそれぞれ結合されている。
力は低域通過フィルタＦ2 を介して直流レベル調整部Ａ
mp2 の逆相入力に接続されている。また、差動増幅部Ａ
mp1の正相出力は低域通過フィルタを介して直流レベル
調整部Ａmp2 の正相入力に接続されている。更に、直流
レベル調整部Ａmp2 の正相出力は差動増幅部Ａmp1 の逆
相入力に、直流レベル調整部Ａmp2 の逆相出力は差動増
幅部Ａmp1 の正相入力にそれぞれ結合されている。
【００１７】以上のように構成された回路において、出
力において発生する直流オフセット電圧〔Ｖout −Ｖ
out * 〕を求めると下記の式３のように表すことができ
る。
力において発生する直流オフセット電圧〔Ｖout −Ｖ
out * 〕を求めると下記の式３のように表すことができ
る。
【００１８】
【式３】
【００１９】一方、補償回路を備えていない単純な差動
増幅部Ａmp1 のオフセット電圧は、〔Ｖout −Ｖout *
＝２ＡＶof1 〕と表される。従って、本発明に係る補償
回路を備えた回路の直流オフセット電圧と、それを備え
ていない場合の直流オフセット電圧との比Ｘは下記の式
４のように表すことができる。
増幅部Ａmp1 のオフセット電圧は、〔Ｖout −Ｖout *
＝２ＡＶof1 〕と表される。従って、本発明に係る補償
回路を備えた回路の直流オフセット電圧と、それを備え
ていない場合の直流オフセット電圧との比Ｘは下記の式
４のように表すことができる。
【００２０】
【式４】
【００２１】式４から、逆相出力で発生する直流オフセ
ット電圧Ｖof2 が正相出力で発生する直流オフセット電
圧Ｖof1 よりも充分に小さければ、図１に示した回路で
直流オフセット電圧が抑圧されることが判る。また、差
動増幅器Ａmp1 の利得Ａが小さい場合は、低域通過フィ
ルタＦ1 、Ｆ2 の出力の変動量に対する差動増幅器Ａmp
2 の出力変動量の比を１以上にする、即ち、差動増幅器
Ａmp2 の利得Ｂを大きくすることにより充分な直流オフ
セット電圧抑圧効果を得ることができる。
ット電圧Ｖof2 が正相出力で発生する直流オフセット電
圧Ｖof1 よりも充分に小さければ、図１に示した回路で
直流オフセット電圧が抑圧されることが判る。また、差
動増幅器Ａmp1 の利得Ａが小さい場合は、低域通過フィ
ルタＦ1 、Ｆ2 の出力の変動量に対する差動増幅器Ａmp
2 の出力変動量の比を１以上にする、即ち、差動増幅器
Ａmp2 の利得Ｂを大きくすることにより充分な直流オフ
セット電圧抑圧効果を得ることができる。
【００２２】実際にこの回路を作製する場合は、図２を
参照して以下に説明するような構造とすることにより、
逆相出力のオフセット電圧Ｖof2 を正相出力のオフセッ
ト電圧Ｖof1 よりも充分に小さくすることができる。
参照して以下に説明するような構造とすることにより、
逆相出力のオフセット電圧Ｖof2 を正相出力のオフセッ
ト電圧Ｖof1 よりも充分に小さくすることができる。
【００２３】即ち、図１に示した回路における直流レベ
ル調整部Ａmp2 は、図２(a) に示すように、基本的に
は、各１対のＦＥＴＱA 、ＱB および抵抗ＲA 、ＲB に
より構成された差動増幅回路である。ここで、この回路
を実際に半導体基板上に配置する際に、図２(b) に示す
ように、ＦＥＴＱA のドレイン、ＦＥＴＱA およびＱB
のソース、ＦＥＴＱB のドレインが、この順序で基板上
に交互に配置されるようにレイアウトする。このように
レイアウトされた回路では、ＦＥＴＱA とＦＥＴＱB と
の間に大きな結合容量が形成される。従って、高速で動
作させる必要がある差動増幅回路ではこのようなレイア
ウトとするべきではないが、図１に示した回路の直流レ
ベル調整部Ａmp2 は低速で動作するので差し支えない。
尚、このような特別なＦＥＴのレイアウトは、例えば、
高速動作する回路を含むＰＬＬ回路においてもループフ
ィルタ用直流増幅器では使用できる。
ル調整部Ａmp2 は、図２(a) に示すように、基本的に
は、各１対のＦＥＴＱA 、ＱB および抵抗ＲA 、ＲB に
より構成された差動増幅回路である。ここで、この回路
を実際に半導体基板上に配置する際に、図２(b) に示す
ように、ＦＥＴＱA のドレイン、ＦＥＴＱA およびＱB
のソース、ＦＥＴＱB のドレインが、この順序で基板上
に交互に配置されるようにレイアウトする。このように
レイアウトされた回路では、ＦＥＴＱA とＦＥＴＱB と
の間に大きな結合容量が形成される。従って、高速で動
作させる必要がある差動増幅回路ではこのようなレイア
ウトとするべきではないが、図１に示した回路の直流レ
ベル調整部Ａmp2 は低速で動作するので差し支えない。
尚、このような特別なＦＥＴのレイアウトは、例えば、
高速動作する回路を含むＰＬＬ回路においてもループフ
ィルタ用直流増幅器では使用できる。
【００２４】図１に示した回路では、信号入力部と直流
レベル調整部出力とを重ね合わせて差動増幅部Ａmp1 に
入力している。従って、入力側のカットオフ周波数ｆC1
は入力容量Ｃinと入力インピーダンスＲinで決まり、直
流レベル調整部と差動増幅部出力との間の低域通過フィ
ルタＦ1 、Ｆ2 のカットオフ周波数ｆC 2 は、コンデン
サＣref および抵抗Ｒref の値により決まる。
レベル調整部出力とを重ね合わせて差動増幅部Ａmp1 に
入力している。従って、入力側のカットオフ周波数ｆC1
は入力容量Ｃinと入力インピーダンスＲinで決まり、直
流レベル調整部と差動増幅部出力との間の低域通過フィ
ルタＦ1 、Ｆ2 のカットオフ周波数ｆC 2 は、コンデン
サＣref および抵抗Ｒref の値により決まる。
【００２５】いま、ｆC 1 ＝10ｆC 2 とすると、通常Ｒ
in＝50Ωであり、Ｒref ＝50ｋΩ程度とすることができ
るのでＣref ＝0.01×Ｃinとなり、従来の補償回路に比
較するとコンデンサＣinおよびＣref の値を著しく小さ
くすることができる。
in＝50Ωであり、Ｒref ＝50ｋΩ程度とすることができ
るのでＣref ＝0.01×Ｃinとなり、従来の補償回路に比
較するとコンデンサＣinおよびＣref の値を著しく小さ
くすることができる。
【００２６】以下、実施例を参照して本発明をより具体
的に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
的に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
【００２７】
【実施例】図３は、本発明に係る直流オフセット電圧補
償回路の具体的な構成例を示す図である。
償回路の具体的な構成例を示す図である。
【００２８】同図に示すように、この回路は、各１対の
抵抗Ｒ11、Ｒ12およびＦＥＴＱ11、Ｑ12により構成され
た差動増幅部Ａmp1 と、各々コンデンサＣref および１
対の抵抗Ｒref1、Ｒref2により構成された１対の低域通
過フィルタＦ1 、Ｆ2 と、１対のＦＥＴＱA 、ＱB によ
り構成された直流レベル調整部Ａmp2 と、各１対の抵抗
Ｒ21、Ｒ22およびダイオード群Ｄ21、Ｄ22により構成さ
れた入力整合部Ｅinと、各々ＦＥＴＱ31、Ｑ32とダイオ
ード群Ｄ31、Ｄ32とにより構成された出力回路Ｅout と
から主に構成されている。
抵抗Ｒ11、Ｒ12およびＦＥＴＱ11、Ｑ12により構成され
た差動増幅部Ａmp1 と、各々コンデンサＣref および１
対の抵抗Ｒref1、Ｒref2により構成された１対の低域通
過フィルタＦ1 、Ｆ2 と、１対のＦＥＴＱA 、ＱB によ
り構成された直流レベル調整部Ａmp2 と、各１対の抵抗
Ｒ21、Ｒ22およびダイオード群Ｄ21、Ｄ22により構成さ
れた入力整合部Ｅinと、各々ＦＥＴＱ31、Ｑ32とダイオ
ード群Ｄ31、Ｄ32とにより構成された出力回路Ｅout と
から主に構成されている。
【００２９】ここで、低域通過フィルタＦ1 、Ｆ2 を除
く各回路Ｅin、Ｅout 、Ａmp1 、Ａmp2 は、ＦＥＴＱ41
〜Ｑ48により構成された独立した電流源をそれぞれ備え
ており、制御電圧ＶCSにより調整することができるよう
に構成されている。また、入力整合部Ｅinは、コンデン
サＣ1 を介して入力または接地に接続されている。
く各回路Ｅin、Ｅout 、Ａmp1 、Ａmp2 は、ＦＥＴＱ41
〜Ｑ48により構成された独立した電流源をそれぞれ備え
ており、制御電圧ＶCSにより調整することができるよう
に構成されている。また、入力整合部Ｅinは、コンデン
サＣ1 を介して入力または接地に接続されている。
【００３０】更に、直流レベル調整部Ａmp2 は、図２に
示したように、ＦＥＴＱA のドレイン、ＦＥＴＱA およ
びＱB のソース、ＦＥＴＱB のドレインが、この順序で
基板上に交互に配置されるようにレイアウトされてい
る。
示したように、ＦＥＴＱA のドレイン、ＦＥＴＱA およ
びＱB のソース、ＦＥＴＱB のドレインが、この順序で
基板上に交互に配置されるようにレイアウトされてい
る。
【００３１】尚、この回路において、抵抗Ｒref1と抵抗
Ｒref2との接続点を相互に接続しているＣcup は、差動
増幅部Ａmp1 の出力から高周波数成分を除去すると共
に、ボンディングワイヤ等による影響を抑制するため
に、この回路と同じ集積回路基板上に装荷されたＭＩＭ
容量である。
Ｒref2との接続点を相互に接続しているＣcup は、差動
増幅部Ａmp1 の出力から高周波数成分を除去すると共
に、ボンディングワイヤ等による影響を抑制するため
に、この回路と同じ集積回路基板上に装荷されたＭＩＭ
容量である。
【００３２】
【発明の効果】以上説明したように、本発明に係る直流
オフセット電圧補償回路は、直流オフセット電圧抑圧比
が大きく、例えばGaAsＭＥＳＦＥＴ集積回路のようなば
らつきの大きい回路に対して好ましく適用することがで
きる。また、必要なコンデンサの容量値が充分に小さい
ので、コンデンサをＩＣパッケージに内蔵させることが
可能になり、コンデンサを外付けで使用する場合よりも
取扱いが容易な上に雑音が少なくなるという効果もあ
る。このように、本発明に従う補償回路を用いることに
より、歩留りの向上、直流バイアスレベル調整工程の省
略等、高入力感度GaAsＭＥＳＦＥＴ差動増幅器の生産性
の著しい向上を果たすことができる。
オフセット電圧補償回路は、直流オフセット電圧抑圧比
が大きく、例えばGaAsＭＥＳＦＥＴ集積回路のようなば
らつきの大きい回路に対して好ましく適用することがで
きる。また、必要なコンデンサの容量値が充分に小さい
ので、コンデンサをＩＣパッケージに内蔵させることが
可能になり、コンデンサを外付けで使用する場合よりも
取扱いが容易な上に雑音が少なくなるという効果もあ
る。このように、本発明に従う補償回路を用いることに
より、歩留りの向上、直流バイアスレベル調整工程の省
略等、高入力感度GaAsＭＥＳＦＥＴ差動増幅器の生産性
の著しい向上を果たすことができる。
【図１】本発明に係る直流オフセット電圧補償回路の基
本的な構成を示す図である。
本的な構成を示す図である。
【図２】本発明に係る直流オフセット電圧補償回路にお
けるＦＥＴの好ましいレイアウトを示す図である。
けるＦＥＴの好ましいレイアウトを示す図である。
【図３】本発明に係る直流オフセット電圧補償回路の具
体例を示す図である。
体例を示す図である。
【図４】従来の直流オフセット電圧補償回路を備えた差
動増幅器の典型的な構成を示す図である。
動増幅器の典型的な構成を示す図である。
Ａmp1 ・・・差動増幅部、 Ａmp2 ・・・直流レベル調整部、 Ｃ1 、Ｃ2 、Ｃref 、Ｃcup ・・・コンデンサ、 Ｄ21、Ｄ22、Ｄ31、Ｄ32・・・ダイオード群、 Ｅin・・・入力整合回路、 Ｅout ・・・出力回路、 Ｑ11、Ｑ12、ＱA 、ＱB 、Ｑ31、Ｑ32・・・ＦＥＴ、 Ｑ41〜Ｑ48・・・電流源ＦＥＴ、 Ｒ1 、Ｒ2 、Ｒ11、Ｒ12、Ｒ21、Ｒ22・・・抵抗、 Ｚ1 〜Ｚ4 ・・・負荷
Claims (3)
- 【請求項１】各１対の相補的な入力および出力を具備し
て容量結合を介して入力を受ける第１差動増幅器の直流
オフセット電圧を補償する回路であって、 容量を介して入力信号を受けて該第１差動増幅器に対す
る入力インピーダンスを整合させる入力整合回路と、該
第１差動増幅器の各出力から出力平均値を抽出する１対
の低域通過フィルタと、各１対の相補的な入力および出
力と独自の電流源とを具備して該１対の低域通過フィル
タの出力を該入力に受ける第２差動増幅器とを備え、 該第２差動増幅器の出力により該第１差動増幅器の入力
側の直流レベルを変化させて第１差動増幅器Ａmp1 の直
流オフセット電圧が抑圧されるように構成されているこ
とを特徴とする直流オフセット電圧補償回路。 - 【請求項２】請求項１に記載された回路において、前記
入力整合回路と前記第２差動増幅器とが互いに独立した
電流源を備え、前記低域通過フィルタで使用するコンデ
ンサと入力結合用のコンデンサとを個別に備えることを
特徴とする回路。 - 【請求項３】請求項１または請求項２の何れかに記載さ
れた回路において、前記第２差動増幅器が第１および第
２の１対のＦＥＴを含んで構成されており、該第１ＦＥ
Ｔのドレイン、該第１および第２ＦＥＴのソース、該第
２ＦＥＴのドレインが、この順序で基板上に交互に配置
されるようにレイアウトされていることを特徴とする回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35950092A JPH06196947A (ja) | 1992-12-25 | 1992-12-25 | 直流オフセット電圧補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35950092A JPH06196947A (ja) | 1992-12-25 | 1992-12-25 | 直流オフセット電圧補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196947A true JPH06196947A (ja) | 1994-07-15 |
Family
ID=18464826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35950092A Pending JPH06196947A (ja) | 1992-12-25 | 1992-12-25 | 直流オフセット電圧補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196947A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0710845A2 (en) * | 1994-11-01 | 1996-05-08 | Fujitsu Limited | Mean value detecting apparatus and mean value detecting integrated circuit |
| US6313704B1 (en) | 2000-02-08 | 2001-11-06 | Mitsubishi Denki Kabushiki Kaisha | Multi-stage signal amplifying circuit |
| EP1820270A2 (en) * | 2004-12-07 | 2007-08-22 | World Energy Labs (2), Inc. | Amplifier system with current-mode servo feedback |
| JP2007273918A (ja) * | 2006-03-31 | 2007-10-18 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| JP2013141084A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | エンファシス回路 |
-
1992
- 1992-12-25 JP JP35950092A patent/JPH06196947A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0710845A2 (en) * | 1994-11-01 | 1996-05-08 | Fujitsu Limited | Mean value detecting apparatus and mean value detecting integrated circuit |
| EP0710845A3 (en) * | 1994-11-01 | 1997-11-26 | Fujitsu Limited | Mean value detecting apparatus and mean value detecting integrated circuit |
| US6313704B1 (en) | 2000-02-08 | 2001-11-06 | Mitsubishi Denki Kabushiki Kaisha | Multi-stage signal amplifying circuit |
| EP1820270A2 (en) * | 2004-12-07 | 2007-08-22 | World Energy Labs (2), Inc. | Amplifier system with current-mode servo feedback |
| EP1820270A4 (en) * | 2004-12-07 | 2009-09-30 | World Energy Labs 2 Inc | RETENTION AMPLIFIER SYSTEM WITH CURRENT MODE |
| JP2007273918A (ja) * | 2006-03-31 | 2007-10-18 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| JP2013141084A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | エンファシス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049831A (en) | Single-ended input to differential output amplifier with integral two-pole filter | |
| US4327319A (en) | Active power supply ripple filter | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| JPS63318806A (ja) | Ｃｍｏｓパワー演算増幅器 | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US5744385A (en) | Compensation technique for parasitic capacitance | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JPH08272461A (ja) | ボルテージ・レギュレータ | |
| JPH0143485B2 (ja) | ||
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| JPH06196947A (ja) | 直流オフセット電圧補償回路 | |
| JPH0818357A (ja) | 中間周波増幅回路 | |
| JPS6046847B2 (ja) | 多段増幅回路 | |
| US20050068094A1 (en) | Filter circuit and detection circuit having filter circuit | |
| US7180357B2 (en) | Operational amplifier integrator | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| JP2003283266A (ja) | オフセットキャンセラー回路 | |
| GB2349758A (en) | On-chip filtered voltage reference for an amplifier | |
| JPH0225286B2 (ja) | ||
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPS5821210Y2 (ja) | 高周波集積回路装置 | |
| US6573794B1 (en) | Operational amplifier | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JP2580122B2 (ja) | Ｆｍ復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020205 |