KR920008420B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR920008420B1
KR920008420B1 KR1019890007065A KR890007065A KR920008420B1 KR 920008420 B1 KR920008420 B1 KR 920008420B1 KR 1019890007065 A KR1019890007065 A KR 1019890007065A KR 890007065 A KR890007065 A KR 890007065A KR 920008420 B1 KR920008420 B1 KR 920008420B1
Authority
KR
South Korea
Prior art keywords
potential
signal line
analog
conductive layer
semiconductor device
Prior art date
Application number
KR1019890007065A
Other languages
English (en)
Other versions
KR900019220A (ko
Inventor
노부오 다고
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR900019220A publication Critical patent/KR900019220A/ko
Application granted granted Critical
Publication of KR920008420B1 publication Critical patent/KR920008420B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체장치
제1도는 본 발명의 실시예 1에 따른 반도체장치의 단면도.
제2도는 제1도에 도시된 반도체장치의 등가회로도.
제3도는 본 발명의 다른 실시예에 따른 반도체장치의 단면도.
제4도는 본 발명이 적용된 회로의 일례를 나타낸 회로도.
제5도는 종래의 반도체장치의 단면도.
제6도는 제5도에 도시된 반도체장치의 등가회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 11, 21 : P형 반도체기판 2, 12, 22 : 디지털신호선
3, 13, 23 : 아나로그신호선 4, 14, 24 : 절연막
5, 15 : 극판 6, 26, 61, 62 : 기생용량
32, 36 : 단자 38∼47 : 전송게이트
54∼56 : 증폭용 인버터 57 : 콘덴서
A, I : 노드 G, H : 신호선
[산업상의 이용분야]
본 발명은 디지털회로와 아나로그회로가 복합된 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
디지털회로와 아나로그회로가 복합된 반도체장치로는 제5도에 도시된 바와 같이 P형반도체기판(21)상에 n형불순물층으로 이루어져 디지털동작을 하는 디지털신호선(22)과 금속층으로 이루어진 아나로그전위의 아나로그신호선(23)이 절연말(24)을 매개로 상하 서로 포개져서 형성된 반도체장치가 있는데, 이 경우의 등가회로는 제6도에 도시된 것처럼 디지털신호선(22)과 아나로그신호선(23)이 기생용량(26)에 의해 직접 결합되는 것으로 된다.
따라서 디지털신호선(22)의 전위가 변화하게 되면 기생용량(26)을 매개로 아나로그신호선(23)의 아나로그 전위가 디지털신호선(22)의 전위변화의 영향을 받게 되는 문제가 있었다. 이와 같은 문제를 해결하기 위해 디지털신호선(22)과 아나로그신호선(23)을 상하로 서로 포개지지 않도록 설계하는 방법이 제안되어 있으나, 이 방법은 신호선의 배선 길이가 길어지게 되어 레이아우트면적이 커지게 되므로서 장치의 소형화를 도모할 수 없게 되는 문제가 있었다. 또, 이와 같은 문제는 아나로그회로에만 존재하는 바, 아나로그신호선이 상하로 서로 포개져 형성되는 경우에도 마찬가지의 문제가 생긴다.
[발명의 목적]
이에 본 발명은 상기한 사정을 감안해서 발명된 것으로, 디지털신호선과 아나로그신호선 또는 아나로그신호선끼리 상하로 서로 포개지더라도 신호선간의 상호 간섭이 방지되어 아나로그전위가 상대 신호선의 전위 변화에 따른 영향을 받지 않고 보호되도록 된 반도체장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 장치는, 반도체기판상에 형성되어 아나로그신호 또는 디지털신호를 전파시키는 제1도전층과, 이 제1도전층의 윗쪽 또는 아래쪽에 절연막을 매개로 서로 포개지도록 형성되어 아나로그신호를 전파시키는 제2도전층, 상기 제1도전층과 상기 제2도전층간에 상기 절연막을 매개로 형성되어 전위를 고정시키는 제3도전층을 구비하여 구성된다.
[작용]
상기와 같이 구성된 본 발명에 의하며, 제1도전층과 제2도전층사이의 제3도전층의 전위가 고정되어 있기 때문에 제1도전층과 제2도전층이 서로 다른쪽 도전층의 전위의 변화에 따른 영향을 받지 않게 되고, 그에 따라 제2도전층의 아나로그전위 혹은 제1 및 제2도전층의 아나로그전위가 보호되게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 실시예 1에 따른 반도체장치의 단면도로서, p형반도체기판(1)으 표면에는 n형불순물층으로 이루어진 제1도전층으로서의 디지털신호선(2)이 형성되어 있고, 그 상부에는 절연막(4)을 매개로 서로 포개지게끔 금속층으로 이루어진 제2도전층으로서의 아나로그신호선(3)이 형성되어 있으며, 상기 디지털신호선(2)과 아나로그신호선(3)의 사이에는 금속층으로 이루어진 제3도전층으로서의 극판(5)이 설치되어 있다.
제2도는 제1도에 도시된 반도체장치의 등가회로도로서, 디지털신호선(2)과 극판(5)의 사이 및 아나로그 신호선(3)과 극판(5)의 사이에 각각 기생용량(6)이 존재한다. 그러나 극판(5)이 접지되어 있기 때문에 디지털신호선(2)과 아나로그신호선(3)이 상대방쪽의 신호선의 전위변화에 따른 영향을 받지 않게 된다. 따라서 디지털신호선(2)과 아나로그신호선(3)이 상하로 서로 포개지게끔 배선되더라도 아나로그신호선(3)의 전위가 디지털신호선(2)의 전위의 변화에 따른 영향을 받지 않게 된다.
다음에 본 발명의 다른 실시예에 대하여 그 단면을 나타낸 제3도를 참조해서 설명한다.
이 실시예는 제1도에 도시된 실시예 1과 비교해서 n형 불순물층으로 이루어진 디지털신호선(2)이 금속층으로 이루어진 디지털신호선(12)으로 바뀐 점이 다를 뿐 이 경우에는 마찬가지로 디지틀신호선(12)과 아나로그신호선(13)사이에 설치된 극판(15)이 접지되어 전위가 고정되기 때문에 각각의 신호선의 전위변화에 따른 상호 간섭이 억제되어 아나로그신호선(3)의 전위가 보호되게 된다.
이하, 본 발명이 적용되는 구체적인 회로의 일례를 개략적으로 설명한다.
이 회로는 어떤 아나로그입력전위(VAIN)의 비교전위(VREF)에 대한 대소여부를 비교판정하는 비교기인 A/D 컨버터등에 사용되는 것으로, 제4도는 그 회로도를 나타낸 것이다.
상기 비교기는 미소한 전위차를 식별할 수 있도록 증폭용 인버터(54∼56)의 입력을 동작점전위(Vthe)로 설정하기 위한 전송게이트(42∼47)를 갖추고 있다. 먼저 전송게이트(42∼47)를 도통시킴으로써 증폭용 인버터(54∼56)의 입력을 모두 동작점전위(Vthe)로 설정함과 동시에, 전송게이트(38,39)를 도통시켜 아나로그입력전위(VAIN)를 단자(32)에 인가해서 그 아나로그입력전위(VAIN)와 증폭용 인버너(54)의 동작점위(Vthe)의 전위차에 따라 콘덴서(57)에 어떤양의 전기를 충전시킨다.
다음에 전송게이트(38,39)를 비도통상태로 해서 노드(I)를 부유하게 만들고, 전송게이트(42∼47)를 비도통상태로 해서 증폭용인버터(54∼56)를 동작가능한 상태로 만들게 되는데, 이때 콘덴서(57)에 충전되는 전기량(Q)는 콘덴서(57)의 용량을 C라 하면,
Figure kpo00001
로 된다.
다음에 전송게이트(40,41)를 도통시키고 단자(36)에 비교전위(VREF)를 인가하게 되면, 이에 따라 노드(I) 및 노드(A)의 전위가 변화하게 되는데, 이때의 노드(A)의 전위를 Vx라 하면, 콘덴서(57)에 충전되는 전기량(Q)은
Figure kpo00002
로 된다. 여기서 (1), (2)식의 Q의 값이 같다고 하면, 노드(A)의 전위(Vx)는
Figure kpo00003
로 표현되고, 비교전위(VREF)와 아나로그입력전위(VAIN)의 대소에 따라 증폭용인버터(54)의 출력이 결정되게 된다. 마찬가지동작이 증폭용인버터(55,56)에도 적용되는 바, 이와 같이 해서 아나로그입력전위(VAIN)와 비교전위(VREF)의 비교가 가능하게 된다.
이상의 회로에 있어서, 소형화를 도모하기 위해서 전송게이트(42∼47)를 개폐하는 신호선(G.H)과 노드(A)가 반도체칩상에서 상하로 교차되는 경우에는 기생용량(61,62)에 의해 이 노드들이 결합되게 된다. 여기서 신호선(G,H)은 디지털동작을 하고, 노드(A)는 아나로그전위를 처리한다. 이 때문에 증폭용인버터(54∼56)의 동작점전위(Vthc)설정종료단계에 있어서 전송게이트(42∼47)를 닫을 떼에, 신호선(G,H)의 전위변화가 노드(A)의 아나로그전위에 영향을 미쳐 올바른 동작점전위(Vthc)의 설정을 방해하게 된다.
여기서 노드(A)를 동작점전위(Vthc)로 설정하고자 하였더니, 기생용량(61,62)의 영향에 의해 실제로는 Vthc+△V라고 하는 전위로 설정되었다. 이 경우에 콘덴서(57)에 충전되는 전기량(Q')은
Figure kpo00004
로 되고, 비교동작후의 노드(A)의 전위(Vx')는
Figure kpo00005
로 된다. 따라서 비교전위(VREF)와 아나로그입력전위(VAIN)를 비교하지 않고, 비교전위(VHEF+△V)와 입력전위(VAIN)를 비교하게 되어 정확한 비교판정을 수행할 수가 없게 된다.
이와 같은 아나로그전위의 오변동(誤變動)을 억제하기 위해서 본 발명을 적용하는 것은 대단히 유용하다. 즉, 노드(A)와 신호선(G)사이 및 노드(A)와 신호선(H)의 사이에 전위를 고정시키는 제1
도의 극판(5)에 상당하는 것을 각각 설치함으로써 노드(A)의 아나로그전위를 보호할 수 있게 된다.
한편 본 실시예에 나타낸 구성은 단지 일례일 뿐이자 본 발명을 한정하는 것은 아니다. 예컨대, 본 실시예는 아나로그신호선과 디지털신호선의 조합으로 되어 있지만, 이와 달리 아나로그신호선이 상하로 서로 포개지는 경우에도 마찬가지로 본 발명을 적용할 수 있게 된다. 이 경우에는 한쪽의 아나로그신호선의 전위변화의 영향을 다른쪽의 아나로그신호선의 전위가 받아들이지 않게 되어 아나로그전위가 보호되게 된다.
또 상기 실시예에서는 제3도전층의 전위를 접지전위로 했지만 신호선의 전위변화의 영향을 받지 않는 고정전위라면 어떤 전위라도 좋다. 더욱이 신호선이 상하로 3단이상 서로 포개지는 경우에는 각각의 신호선의 사이에 전위를 고정시키는 도전층을 형성함으로써 마찬가지로 본 발명을 적용할 수 있게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 반도체장치에 의하면, 상하의 절연막을 매개해서 포개지도록 형성된 제1도전층과 제2도전층간에 전위를 고정시키는 제3도전층을 설치함으로써 제1도전층과 제2도전층간의 전위변화에 따른 상호간섭을 억제할 수 있게 되고, 그에 따라 장치의 소형화를 도모하기 위해서 디지털신호선과 아나로그신호선끼리 상하로 포개지도록 배선한 경우에도 아나로그전위를 다른쪽 신호선의 전위변화의 영향을 받지 않게끔 보호할 수 있게 된다.

Claims (1)

  1. 반도체기판(1,11)상에 형성되어 아나로그신호 또는 디지털신호를 전파시키는 제1도전층(2,12)과, 이 제1도전층(2,12)의 윗쪽 또는 아랫쪽에 절연막(4,14)을 매개로 서로 포개지게끔 형성되어 아나로그신호를 전파시키는 제2도전층(3,13), 상기 제1도전층(2,12)과 상기 제2도전층(3,13)간에 상기 절연막(4,14)을 매개로 형성되어 전위를 고정시키는 제3도전층(5,15)을 구비하여 구성된 것을 특징으로 하는 반도체장치.
KR1019890007065A 1988-05-26 1989-05-26 반도체장치 KR920008420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-128780 1988-05-26
JP63128780A JPH01297839A (ja) 1988-05-26 1988-05-26 半導体装置

Publications (2)

Publication Number Publication Date
KR900019220A KR900019220A (ko) 1990-12-24
KR920008420B1 true KR920008420B1 (ko) 1992-09-28

Family

ID=14993278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007065A KR920008420B1 (ko) 1988-05-26 1989-05-26 반도체장치

Country Status (3)

Country Link
EP (1) EP0353414A3 (ko)
JP (1) JPH01297839A (ko)
KR (1) KR920008420B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473144A3 (en) * 1990-08-28 1992-04-15 Nec Corporation Semiconductor integrated circuit comprising interconnections
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
US5663677A (en) * 1995-03-30 1997-09-02 Lucent Technologies Inc. Integrated circuit multi-level interconnection technique
EP0837503A3 (en) * 1996-10-16 1998-07-15 Digital Equipment Corporation Reference plane metallization on an integrated circuit
FR2768852B1 (fr) * 1997-09-22 1999-11-26 Sgs Thomson Microelectronics Realisation d'un condensateur intermetallique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339084A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Silicon gate mis semiconductor device
JPS584820B2 (ja) * 1977-04-20 1983-01-27 松下電器産業株式会社 半導体装置
EP0033130B1 (en) * 1980-01-25 1986-01-08 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
JPS5994849A (ja) * 1982-11-24 1984-05-31 Nec Corp 半導体集積回路装置
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
JPS60206161A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
KR900019220A (ko) 1990-12-24
EP0353414A3 (en) 1990-10-31
EP0353414A2 (en) 1990-02-07
JPH01297839A (ja) 1989-11-30

Similar Documents

Publication Publication Date Title
US6198123B1 (en) Shielded integrated circuit capacitor connected to a lateral transistor
US4511814A (en) Semiconductor analog switch circuit with compensation means to minimize offset of output voltage
JPH0572744B2 (ko)
JPH01283863A (ja) Ｍｏｓ型半導体装置
US6097195A (en) Methods and apparatus for increasing metal density in an integrated circuit while also reducing parasitic capacitance
KR920008420B1 (ko) 반도체장치
US5270568A (en) Structure for preventing electric field concentration in semiconductor device
US4965711A (en) Switched capacitor network
EP0771033B1 (en) Semiconductor integrated circuit with differential circuit
US6265737B1 (en) Circuit for integrating light-induced charges with improved linearity
JPS6340495B2 (ko)
JPS5899033A (ja) 集積回路装置
US5294817A (en) Output circuit for charged transfer device and having a high detection sensitivity
EP0475361B1 (en) Image sensor having output unit shielded from capacitively coupled noise originated from the CCD transfer clock signals
JPH07221599A (ja) キャパシタ回路及びそれを用いたスイッチトキャパシタフィルタ
KR100299575B1 (ko) 고체촬상장치
US4511851A (en) Method and apparatus for obtaining small fractional units of capacitance
JPH0467666A (ja) 半導体装置
JPS6367920A (ja) Ｄ／ａ変換器
US4321566A (en) Electric charge injection and reading device and application of such a device
JPS60174518A (ja) Ｃｍｏｓアナログスイツチ
US5966518A (en) Capacitor designing method of MOS transistor
JPH0252424B2 (ko)
RU2023330C1 (ru) Прибор с зарядовой связью
JPH03224232A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee