JPH02165664A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH02165664A JPH02165664A JP32122388A JP32122388A JPH02165664A JP H02165664 A JPH02165664 A JP H02165664A JP 32122388 A JP32122388 A JP 32122388A JP 32122388 A JP32122388 A JP 32122388A JP H02165664 A JPH02165664 A JP H02165664A
- Authority
- JP
- Japan
- Prior art keywords
- overvoltage
- pad
- power source
- vss
- breakdown strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000006378 damage Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器に用いる半導体集積装置に関するも
のである。
のである。
従来の技術
近年、半導体集積装置の開発は目ざましいものがある。
以下に従来の半導体集積装置について説明する。
第２図は従来の半導体集積装置の回路ブロックの配置の
例であり、１は電源の正極側（Ｖｃｃ）パッド、２は同
電源の負極側（Ｖｃｃ）パッド、３ａと３ｂは入出力パ
ッド＋４ａと４ｂは入出力保護回路＋５ａと５ｂと５０
と５ｄは機能回路、６は電源保護回路、７は配線の電流
容量で決定される配線抵抗である。ＶＣＣパッドとＶＳ
Ｓパッドから機能回路に電力を供給し、入出力パッドか
ら制御信号または入力信号を供給し、入出力パッドから
出力信号を出力する。入出力保護回路は入出力パッドへ
印加される過電圧を吸収し、電源保護回路はＶＣＣ端子
とＶＳＳ端子間の耐圧を機能回路よりも低く設計するこ
とによりＶＣＣとＶＳＳ間に印加される過電圧を吸収し
て機能回路を保護する。
例であり、１は電源の正極側（Ｖｃｃ）パッド、２は同
電源の負極側（Ｖｃｃ）パッド、３ａと３ｂは入出力パ
ッド＋４ａと４ｂは入出力保護回路＋５ａと５ｂと５０
と５ｄは機能回路、６は電源保護回路、７は配線の電流
容量で決定される配線抵抗である。ＶＣＣパッドとＶＳ
Ｓパッドから機能回路に電力を供給し、入出力パッドか
ら制御信号または入力信号を供給し、入出力パッドから
出力信号を出力する。入出力保護回路は入出力パッドへ
印加される過電圧を吸収し、電源保護回路はＶＣＣ端子
とＶＳＳ端子間の耐圧を機能回路よりも低く設計するこ
とによりＶＣＣとＶＳＳ間に印加される過電圧を吸収し
て機能回路を保護する。
発明が解決しようとする課題
第２図に示す従来例の半導体集積装置において、ｖｃｃ
パッドに過電圧が印加された場合、電源保護回路が過電
圧に対して降伏し、ＶＣＣパッドとＶＳＳパッド間を低
インピーダンスで接続して機能回路を保護する。しかし
、半導体集積装置の高集積化とチップサイズの増大化が
進み、配線長が増加し、配線抵抗が高くなると、電源保
護回路とＶＣＣＣＣバフの配線抵抗も増加する。このた
め、電源保護回路が降伏してＶＣＣパッドとＶＳＳパッ
ドとの間に電流が流れるとＡ点の電位が上昇して電源保
護回路のＶＣＣパッド側端子とＶＳＳパッド側端子の間
の電位差が低下して電源保護回路は降伏状態ではなくな
り、機能回路に過電圧が印加されて機能回路が破壊する
という問題点を有している。
パッドに過電圧が印加された場合、電源保護回路が過電
圧に対して降伏し、ＶＣＣパッドとＶＳＳパッド間を低
インピーダンスで接続して機能回路を保護する。しかし
、半導体集積装置の高集積化とチップサイズの増大化が
進み、配線長が増加し、配線抵抗が高くなると、電源保
護回路とＶＣＣＣＣバフの配線抵抗も増加する。このた
め、電源保護回路が降伏してＶＣＣパッドとＶＳＳパッ
ドとの間に電流が流れるとＡ点の電位が上昇して電源保
護回路のＶＣＣパッド側端子とＶＳＳパッド側端子の間
の電位差が低下して電源保護回路は降伏状態ではなくな
り、機能回路に過電圧が印加されて機能回路が破壊する
という問題点を有している。
本発明は、上記従来の問題点を解決するもので、電源端
子に印加される過電圧に対して、破壊に至る耐圧が高い
半導体集積装置を提供することを目的とする。
子に印加される過電圧に対して、破壊に至る耐圧が高い
半導体集積装置を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、チップ内のＶＳＳ
を含む全ての電源パッドの近傍に耐圧が、チップ内の機
能回路よりも低い第２の電源保護回路を配置したもので
ある。
を含む全ての電源パッドの近傍に耐圧が、チップ内の機
能回路よりも低い第２の電源保護回路を配置したもので
ある。
作用
本発明は上述の構成により、ＶＣＣ端子へ印加される過
電圧に対し破壊に至る耐圧が高い半導体集積装置が実現
できる。
電圧に対し破壊に至る耐圧が高い半導体集積装置が実現
できる。
実施例
以下に本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例の半導体集積装置のブロック
配置図であり、１はＶＣＣパッド、２はＶＳＳパッド、
３ａと３ｂは入出力パッド、４ａと４ｂは入出力保護回
路、５ａと５ｂと５Ｃと５ｄは機能回路、６ａはＶＣＣ
パッド近傍に配置された第１の電源保護回路、６ｂはＶ
ＳＳバッド近傍に配置された第２の電源保護回路、７は
配線抵抗である。各回路の動作は従来例と同様である。
配置図であり、１はＶＣＣパッド、２はＶＳＳパッド、
３ａと３ｂは入出力パッド、４ａと４ｂは入出力保護回
路、５ａと５ｂと５Ｃと５ｄは機能回路、６ａはＶＣＣ
パッド近傍に配置された第１の電源保護回路、６ｂはＶ
ＳＳバッド近傍に配置された第２の電源保護回路、７は
配線抵抗である。各回路の動作は従来例と同様である。
本実施例では、従来例に示したＶＣＣパッド近傍の第１
の電源保護回路に加えて、ＶＳＳパッド近傍に第２の電
源保護回路を配置することによって過電圧を吸収する電
流経路が２経路に増え、配線の電流容量が増えたことに
よって、電源とＶＳＳ間の抵抗を下げ、過電圧で供給さ
れた電荷を早期に短絡電流として流して過電圧を吸収す
ることができる。
の電源保護回路に加えて、ＶＳＳパッド近傍に第２の電
源保護回路を配置することによって過電圧を吸収する電
流経路が２経路に増え、配線の電流容量が増えたことに
よって、電源とＶＳＳ間の抵抗を下げ、過電圧で供給さ
れた電荷を早期に短絡電流として流して過電圧を吸収す
ることができる。
以上のように本実施例によれば、ＶＣＣパッド近傍の電
源保護回路に加えて、ＶＳＳバッド近傍に第２の電源保
護回路を配置したことにより、電源端子に印加される過
電圧に対して、破壊に至る耐圧が高い半導体集積装置が
実現可能である。
源保護回路に加えて、ＶＳＳバッド近傍に第２の電源保
護回路を配置したことにより、電源端子に印加される過
電圧に対して、破壊に至る耐圧が高い半導体集積装置が
実現可能である。
発明の効果
本発明によれば、ＶＳＳを含むチップ内の全ての電源パ
ッドの近傍に、電源とＶＳＳ間の耐圧が機能回路よりも
低い第２の電源保護回路を配置したことにより、電源と
ＶＳＳ間に印加される過電圧に対して、破壊に至る耐圧
が高い半導体集積装置が供給できる。
ッドの近傍に、電源とＶＳＳ間の耐圧が機能回路よりも
低い第２の電源保護回路を配置したことにより、電源と
ＶＳＳ間に印加される過電圧に対して、破壊に至る耐圧
が高い半導体集積装置が供給できる。
第１図は本発明実施例装置の構成ブロック図、第２図は
従来例装置の構成ブロック図である。 １・・・・・・電源正極１１１Ｉ（Ｖｃｃ）パッド、２
・・・・・・電源負極側（Ｖｓｓ）パッド、３ａ、３ｂ
・・・・・・入出力パッド、４ａ、４ｂ・・・・・・入
出力保護回路、６ａ・・・・・・第１の電源保護回路、
６ｂ・・・・・・第２の電源保護回路、７・・・・・・
配線抵抗。 代理人の氏名 弁理士 粟野重孝 ほか１名Ｉｌｌ
■ ７−−配珠抵乳
従来例装置の構成ブロック図である。 １・・・・・・電源正極１１１Ｉ（Ｖｃｃ）パッド、２
・・・・・・電源負極側（Ｖｓｓ）パッド、３ａ、３ｂ
・・・・・・入出力パッド、４ａ、４ｂ・・・・・・入
出力保護回路、６ａ・・・・・・第１の電源保護回路、
６ｂ・・・・・・第２の電源保護回路、７・・・・・・
配線抵抗。 代理人の氏名 弁理士 粟野重孝 ほか１名Ｉｌｌ
■ ７−−配珠抵乳
Claims (1)
- チップ上の電源パッドの近傍に、一端子を電源の正極側
配線に接続し、他の端子を同電源の負極側配線に接続し
、耐圧がチップ内の機能回路よりも低い保護回路を配置
したことを特徴とする半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32122388A JPH02165664A (ja) | 1988-12-20 | 1988-12-20 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32122388A JPH02165664A (ja) | 1988-12-20 | 1988-12-20 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165664A true JPH02165664A (ja) | 1990-06-26 |
Family
ID=18130182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32122388A Pending JPH02165664A (ja) | 1988-12-20 | 1988-12-20 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165664A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664564A1 (fr) * | 1994-01-25 | 1995-07-26 | STMicroelectronics S.A. | Circuit intégré incorporant une protection contre les décharges électrostatistiques |
| US6291879B1 (en) | 1998-04-15 | 2001-09-18 | Nec Corporation | Integrated circuit chip with improved locations of overvoltage protection elements |
-
1988
- 1988-12-20 JP JP32122388A patent/JPH02165664A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664564A1 (fr) * | 1994-01-25 | 1995-07-26 | STMicroelectronics S.A. | Circuit intégré incorporant une protection contre les décharges électrostatistiques |
| FR2715504A1 (fr) * | 1994-01-25 | 1995-07-28 | Sgs Thomson Microelectronics | Circuit intégré incorporant une protection contre les décharges électrostatiques. |
| US6291879B1 (en) | 1998-04-15 | 2001-09-18 | Nec Corporation | Integrated circuit chip with improved locations of overvoltage protection elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260125A2 (en) | Electrostatic discharge protection circuit | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| JP4043855B2 (ja) | 半導体集積回路装置 | |
| TW573351B (en) | Electrostatic discharge protection scheme for flip-chip packaged integrated circuits | |
| KR20020018614A (ko) | 다중-칩 모듈을 위한 ｅｓｄ 회로들을 포함하는 집적회로및 이를 위한 방법 | |
| US20140071567A1 (en) | Semiconductor device | |
| US4586242A (en) | Operations on a semiconductor integrated circuit having two kinds of buffers | |
| JPS5571030A (en) | Mounting system for semiconductor device | |
| JPH02165664A (ja) | 半導体集積装置 | |
| US20200373295A1 (en) | Integrated device for protection from electrostatic discharges | |
| JPS6010767A (ja) | 半導体装置 | |
| JP2004531051A (ja) | Ｅｓｄ保護を備える半導体部品 | |
| US6291879B1 (en) | Integrated circuit chip with improved locations of overvoltage protection elements | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPS61180470A (ja) | 半導体集積回路装置 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JP2723736B2 (ja) | 半導体装置 | |
| JPH0297053A (ja) | 半導体回路 | |
| JPH02307258A (ja) | 半導体集積回路装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH08236637A (ja) | 半導体装置 | |
| JPH05267659A (ja) | 半導体装置 | |
| JPH04283960A (ja) | 半導体装置 | |
| JPH0217669A (ja) | 半導体装置 |