JP2723736B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2723736B2
JP2723736B2 JP4014887A JP1488792A JP2723736B2 JP 2723736 B2 JP2723736 B2 JP 2723736B2 JP 4014887 A JP4014887 A JP 4014887A JP 1488792 A JP1488792 A JP 1488792A JP 2723736 B2 JP2723736 B2 JP 2723736B2
Authority
JP
Japan
Prior art keywords
input
semiconductor device
pad
power supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4014887A
Other languages
English (en)
Other versions
JPH05206370A (ja
Inventor
慶志 荒岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11873527&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2723736(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP4014887A priority Critical patent/JP2723736B2/ja
Publication of JPH05206370A publication Critical patent/JPH05206370A/ja
Application granted granted Critical
Publication of JP2723736B2 publication Critical patent/JP2723736B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
同電位の電極パッド（電源電位あるいは接地電位）を複
数個有する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図２に示すよう
に、同電位の電極パッド（電源電位あるいは接地電位）
２０１，２０２が複数個存在するとき、電源配線あるい
は接地配線２０９，２１０は、各電極パッド２０１，２
０２毎に配線されて入出力パッド２０３，２０６に接続
されている入出力保護回路２０４，２０７に個別に接続
されており、同電位の異なる電極パッド２０１，２０２
どうしは、電気的に接続されてなく、独立して使用され
ている。
【０００３】従って、従来の半導体装置において、静電
破壊試験を前述した電極パッド２０１と入出力パッド２
０６との間で実施した際、入出力パッド２０６の入力初
段（あるいは出力段）２０８に対し、入出力保護回路２
０７は、電極パッド２０２の電位が不安定である為、保
護回路の役割をしないので、入力初段（あるいは出力
段）２０８が破壊してしまうという欠点がある。
【０００４】
【発明が解決しようとする課題】このように、従来の半
導体装置では、同電位の電極パッド（電源電位あるいは
接地電位）２０１，２０２どうしは、互いに独立して使
用されているので、任意の電極パッドを使用している入
出力パッド部分（含む入出力保護回路）と別の電極パッ
ドとの間に静電気が印加されたとき、注入された過剰の
キャリアを吸収することができず、入出力保護回路２０
７，２０４の破壊がおこるというような問題点があっ
た。
【０００５】本発明の目的は、前記欠点を解決し、入力
初段あるいは出力段を試験の際に破壊しないようにした
半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の構
成は、第１，第２の配線がそれぞれ第１，第２の電極パ
ッドに接続され、前記第１，第２の配線間にトランジス
タを介在させたことを特徴とする。
【０００７】
【実施例】図１は本発明の一実施例の半導体装置を示す
回路図である。
【０００８】図１において、本発明の一実施例は、電源
パッド１０１及び１０２を有する半導体装置において、
入出力パッド１０３に接続された入出力保護回路１０４
が電源パッド１０１に接続された電源配線１０９を使用
し、入出力パッド１０６に接続された入出力保護回路１
０７が電源パッド１０２に接続された電源配線１１０を
使用しているとき、これら電源配線１０９と１１０との
間に高電圧動作（しきい値電圧として十数Ｖ以上を有す
る）トランジスタ３０，３１を備えることで、電源パッ
ド１０１と入出力パッド１０６に対してプラス（＋）の
静電気が印加されたときは、トランジスタ３１がＯＮす
ることで、注入されたキャリアは電源パッド１０１に吸
収される。このため、入出力保護回路１０７及び入力初
段（あるいは出力段）１０８は破壊されることはない。
【０００９】前述した実施例において、マイナス（−）
の静電気が印加されたときは、トランジスタ３０がＯＮ
することで、同様の効果が得られる。
【００１０】又、逆に電源パッド１０２と入出力パッド
１０３との間に、静電気が印加されたときも、同様の効
果が得られる。
【００１１】さらに、パッド１０１，１０２を接地パッ
ドとしたときも、同様の効果が得られる。
【００１２】このように、本実施例の半導体装置の構成
は、同電位の複数の電極パッド（電源電位あるいは接地
電位）間に高電圧印加の際にこれらパッドどうしを電気
的に接続する高電圧動作トランジスタ（しきい値電圧と
して１０数Ｖ以上を有する）を備えていることを特徴と
する
【発明の効果】以上説明したように、本発明は、同電位
の複数の電極パッド（電源電位あるいは接地電位）間に
高耐圧用トランジスタを配置したので、静電気が印加さ
れたときは、全ての同電位の電極パッドは電気的に接続
され、注入された過剰のキャリア（電子又はホール）を
任意の電極パッドで吸収し、入出力保護部分の静電破壊
防止をするという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置を示す回路図で
ある。
【図２】従来の半導体装置を示す回路図である。
【符号の説明】
１０１，１０２，２０１，２０２ 電極パッド １０３，１０６，２０３，２０６ 入出力パッド １０４，１０７，２０４，４０７ 入出力保護回路 １０９，１１０，２０９，２１０ 配線 １０５，１０８，２０５，２０８ 入力初段 ３０，３１ 高電圧動作トランジスタ（しきい値電圧
１０数Ｖ以上を有する）

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１，第２の配線がそれぞれ第１，第２
    の電極パッドに接続され、前記第１，第２の配線間にト
    ランジスタを介在させたことを特徴とする半導体装置。
  2. 【請求項２】 トランジスタが、しきい値電圧として１
    ０Ｖ以上を有する請求項１記載の半導体装置。
JP4014887A 1992-01-30 1992-01-30 半導体装置 Expired - Lifetime JP2723736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014887A JP2723736B2 (ja) 1992-01-30 1992-01-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014887A JP2723736B2 (ja) 1992-01-30 1992-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH05206370A JPH05206370A (ja) 1993-08-13
JP2723736B2 true JP2723736B2 (ja) 1998-03-09

Family

ID=11873527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014887A Expired - Lifetime JP2723736B2 (ja) 1992-01-30 1992-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2723736B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184148B2 (ja) 1998-04-15 2001-07-09 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JPH05206370A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
KR960002094B1 (ko) 입력보호회로를 갖춘 반도체장치
DE3850807D1 (de) Schutzsystem für CMOS-integrierte Schaltungen.
JPH07321628A (ja) ヒステリシストリガ回路を用いる静電放電保護
JP3590371B2 (ja) マルチフィンガ構造の半導体装置のｅｓｄ保護回路
JPH061802B2 (ja) 半導体装置
JP2644342B2 (ja) 入力保護回路を備えた半導体装置
JP2616721B2 (ja) 半導体集積回路装置
JP3270364B2 (ja) 静電保護回路
JP2723736B2 (ja) 半導体装置
JP2806532B2 (ja) 半導体集積回路装置
JPH08330521A (ja) 半導体装置
JPH0410225B2 (ja)
JPH0659028B2 (ja) 論理回路
JPH0379120A (ja) 入力保護回路
JP3997857B2 (ja) 半導体集積回路装置
JP3355651B2 (ja) 静電気保護回路及び半導体装置
KR100218148B1 (ko) 반도체 소자의 정전기 방지 회로
JPH07235604A (ja) 半導体装置
JP3435937B2 (ja) 半導体装置
JP2971399B2 (ja) 半導体装置
JPS6159766A (ja) 半導体装置
JP2712162B2 (ja) 半導体装置
JPH02111063A (ja) 半導体集積回路装置
JPH0770707B2 (ja) Ｃｍｏｓ入力保護回路
JPH0243343B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971111