JPS63160291A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS63160291A JPS63160291A JP31485986A JP31485986A JPS63160291A JP S63160291 A JPS63160291 A JP S63160291A JP 31485986 A JP31485986 A JP 31485986A JP 31485986 A JP31485986 A JP 31485986A JP S63160291 A JPS63160291 A JP S63160291A
- Authority
- JP
- Japan
- Prior art keywords
- stem
- semiconductor laser
- heat sink
- surge
- resistance heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体レーザ装置の品質向上に関し、特に半導
体レーザーのサージ強度の改善に関する。
体レーザーのサージ強度の改善に関する。
従来は、第３図に示すように、ステム１に、半導体レー
ザ素子２と低抵抗ヒートシンク３′は重ね合せてマウン
トされ、半導体レーザ素子のマウントの反対面と絶縁ガ
ラスｂでステムと絶縁されている外部リード４とはボン
デングｌｌｌｌ７で接１ｄされている。
ザ素子２と低抵抗ヒートシンク３′は重ね合せてマウン
トされ、半導体レーザ素子のマウントの反対面と絶縁ガ
ラスｂでステムと絶縁されている外部リード４とはボン
デングｌｌｌｌ７で接１ｄされている。
上述した従来の半導体レーザでは、外部リードからのサ
ージ−信号は、半導体レーザー素子を通じて、低捻抗ヒ
ートシンクを抜ける、即ち、総ての信号が半導体レーザ
ー素子に加わり、弱いサージに於いても半導体レーザー
が破壊されるという不具合がある。
ージ−信号は、半導体レーザー素子を通じて、低捻抗ヒ
ートシンクを抜ける、即ち、総ての信号が半導体レーザ
ー素子に加わり、弱いサージに於いても半導体レーザー
が破壊されるという不具合がある。
可視レーザーの静電強度は、容１ｔ２００ｐＦ、負荷抵
抗ＯΩの回路で、印加電圧１００〜ｌｌ０Ｖで劣化が生
じる。この為製品の取扱いにはアースバンドを必要とし
ている。
抗ＯΩの回路で、印加電圧１００〜ｌｌ０Ｖで劣化が生
じる。この為製品の取扱いにはアースバンドを必要とし
ている。
ステムに高抵抗ヒート７ンク’ｋｆｌして半導体レーザ
ー素子はマウントされ、マウント面と反対面 。
ー素子はマウントされ、マウント面と反対面 。
はステムと、高抵抗ヒートシンクの半導体レーザー素子
マクント面とステムと絶縁されている外部リードが、そ
れぞれボンデング線で接続されている。
マクント面とステムと絶縁されている外部リードが、そ
れぞれボンデング線で接続されている。
次に、本発明について図面′ｆ：参照して説明する。
第１図は本発明の一実施例の平面図である。第２図は第
゛１図Ａ−Ａの線１析面図である。
゛１図Ａ−Ａの線１析面図である。
半導体１／−ザー素子２は高抵抗ヒート７ンク３を介し
てステム１にマワントされ、半導体レーザー素子のマウ
ントと反対の面とステムが、半導体レーザー素子マウン
ト面とステムと絶縁されている正電位リードが、各々ボ
ンデング線で接ｖｃされた（４造となっている。
てステム１にマワントされ、半導体レーザー素子のマウ
ントと反対の面とステムが、半導体レーザー素子マウン
ト面とステムと絶縁されている正電位リードが、各々ボ
ンデング線で接ｖｃされた（４造となっている。
この場合、サージ信号に対して、高抵抗ヒートシンクは
半導体レーザ素子に対し並列の接続となり、サージ信号
の一部を吸収する。
半導体レーザ素子に対し並列の接続となり、サージ信号
の一部を吸収する。
静毫強反は容量２００ ＰＦ、負荷抵抗ＯΩの回路を用
いてのＣチャージ法で、従来レーザー比約２〜３倍向上
している。
いてのＣチャージ法で、従来レーザー比約２〜３倍向上
している。
〔実施ｆｌ１２〕
第４図は本発明の実施例２の平面図である。
チップコンデンサ８をステム１にマクントし、正電位リ
ード４とボンデング線７で接続する。この場合、低抵抗
ヒートシンク３′を使用することが出来る。
ード４とボンデング線７で接続する。この場合、低抵抗
ヒートシンク３′を使用することが出来る。
以上説明したように本発明は、サージ信号に対して半導
体レーザー素子に並列に容量成分を配すことで、サージ
信号が半導体レーザー素子に総て印加されるのを防止す
るので、サージ強度の大幅な改善ができる。
体レーザー素子に並列に容量成分を配すことで、サージ
信号が半導体レーザー素子に総て印加されるのを防止す
るので、サージ強度の大幅な改善ができる。
第１図は本発明の実施例１の平面図、第２図は第１図の
Ａ−Ａ線断面図、第３図は従来の半導体レーザーの平面
図、第４図は本発明の実施例２の平面図である。 １・・・・・・ステム、２・・・・・・半導体レーザー
素子、３・・・・・・高抵抗ヒートシンク、３′低抵抗
ヒートシンク、４・・・・・・正を位リード、５・・・
・・・負電位リード、６・・・・・・絶縁ガラス、７・
・・・・・ボンデング線、８・・・・・・・・・チップ
コンデンサー。
Ａ−Ａ線断面図、第３図は従来の半導体レーザーの平面
図、第４図は本発明の実施例２の平面図である。 １・・・・・・ステム、２・・・・・・半導体レーザー
素子、３・・・・・・高抵抗ヒートシンク、３′低抵抗
ヒートシンク、４・・・・・・正を位リード、５・・・
・・・負電位リード、６・・・・・・絶縁ガラス、７・
・・・・・ボンデング線、８・・・・・・・・・チップ
コンデンサー。
Claims (1)
- 半導体レーザー素子は高抵抗ヒートシンクを介してステ
ムにマウントされ、マウントの反対面はステムと結線さ
れ、高抵抗ヒートシンクのマウントの反対面はステムと
絶縁されている外部リードに結線されてなることを特徴
とする半導体レーザー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31485986A JPS63160291A (ja) | 1986-12-23 | 1986-12-23 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31485986A JPS63160291A (ja) | 1986-12-23 | 1986-12-23 | 半導体レ−ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160291A true JPS63160291A (ja) | 1988-07-04 |
Family
ID=18058476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31485986A Pending JPS63160291A (ja) | 1986-12-23 | 1986-12-23 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160291A (ja) |
-
1986
- 1986-12-23 JP JP31485986A patent/JPS63160291A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410905A (en) | Power, ground and decoupling structure for chip carriers | |
| US3784884A (en) | Low parasitic microwave package | |
| US5010390A (en) | Plastic-molded semiconductor device | |
| JPS63160291A (ja) | 半導体レ−ザ装置 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| SE8700379D0 (sv) | Skydd av en elektronisk komponent mot spenningar | |
| JP2500643B2 (ja) | 半導体装置 | |
| JPH03120758A (ja) | 絶縁ゲート形半導体素子 | |
| JP2554040Y2 (ja) | 電子部品取付構造 | |
| JPH01138778A (ja) | 半導体レーザ装置 | |
| JPS6086852A (ja) | 半導体装置 | |
| JPS6284542A (ja) | Ｍｏｓ半導体回路装置 | |
| JPS6236867A (ja) | 入力保護回路 | |
| JPS62166588A (ja) | 半導体レ−ザ装置 | |
| JPS607756A (ja) | 集積回路装置 | |
| JPH02146762A (ja) | 半導体集積回路装置 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPS6354736A (ja) | 半導体装置 | |
| JPH0587024B2 (ja) | ||
| JPS6092644A (ja) | 半導体装置 | |
| JPS63104477A (ja) | 半導体装置 | |
| JPS61248540A (ja) | 入力保護装置 | |
| JPS61124104A (ja) | チツプバリスタ | |
| JPS63245986A (ja) | 半導体レ−ザ |