JPS61248540A - 入力保護装置 - Google Patents

入力保護装置

Info

Publication number
JPS61248540A
JPS61248540A JP60091446A JP9144685A JPS61248540A JP S61248540 A JPS61248540 A JP S61248540A JP 60091446 A JP60091446 A JP 60091446A JP 9144685 A JP9144685 A JP 9144685A JP S61248540 A JPS61248540 A JP S61248540A
Authority
JP
Japan
Prior art keywords
electrode
layer
substrate
conductive layer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60091446A
Other languages
English (en)
Inventor
Kenichi Yasuda
憲一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60091446A priority Critical patent/JPS61248540A/ja
Publication of JPS61248540A publication Critical patent/JPS61248540A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の入力保護装置に関するもので
ある。
〔従来の技術〕
第３図は、従来の半導体装置における入力パッド部分を
示す断面図であシ、図中１は半導体基板、２は酸化膜、
３はパッシベーション膜としての絶縁、膜、４は導電性
の第１ポリシリコン層、５は同じく導電性の第２ポリシ
リコン層である。また６はアルミニウム電極であシ、リ
ード線７を通じて図示しない外部ピンと接続され、さら
に内部回路へも接続されている。
上記構成において、外部ピンに入力された信号は、リー
ドＷＡ７を介して電極６に到達し、さらに電極Ｂに接続
された内部回路接続用導電層を通じて内部回路に到達す
る。ポリシリコン層４，５および酸化膜２は、電極６に
リード１ｌｉ７をボンディングする際に緩衝器の役割り
を果たす。また、リード１ｌｉ７を電極６にボンディン
グする際に、万一電極６をつきぬけてしまうことがあっ
ても、ポリシリコン層４，５あるいは酸化膜２によって
さえぎられるため、電極６と基板１とがショートするこ
とはない。
〔発明が解決しようとする問題点〕
しかしながら、このような従来の装置では、電気的には
入力信号が直接に内部回路へ入力されることとなるため
、入力信号が急激に変化すると内部回路が破壊されるお
それがあバそのために電極６と内部回路との間に別に保
護回路を設ける必要があった。
この発明は上記のような問題点を解決するためになされ
たもので、その目的は、外部入力信号の急激な変化を吸
収し、内部入力保護回路の負担を軽くすることのできる
入力保護装置を提供することにある。
〔問題点を解決するための手段〕
この発明による入力保護装置は、電極の下に形成された
導電層を基板と接続し、電極畳導電層間にコンデンサを
形成したものである。
〔作用〕
電極・導電層間に形成されるコンデンサが入力信号の急
激な変化を吸収するため、内部回路へ伝わる入力信号の
変化は少なくなる。
〔実施例〕 第１図はこの発明の一実施例を示す断面図である。同図
において、第３図と対応部分は同一記号を用いて示しで
あるが本実施例では、第１ポリシリコン層４は、接続部
８ａを介してシリコンからなる半導体基板１に接続され
ている。この接続部８ａは、基板１およびシリコン酸化
膜２の上に薄い絶縁膜３ａを形成後、この絶縁膜３ａに
エツチングによシ基板１に達する穴３ｂを形成し、この
穴および第１ポリシリコン層４を形成すべき領域の絶縁
膜３ａ上に不純物をドーグしたポリシリコンヲテポシシ
ョンすることによシ、第１ポリシリコン層４と同時に形
成される。
このように構成された入力保護装置においては、電極６
と第１ポリシリコン層４との間に形成されるコンデンサ
によって電極６に与えられる入力信号の急激な変化を吸
収できるため、内部入力保護回路にかかる負担を軽減す
ることができ、静電気によるサージパルスに対する耐性
の向上を図ることができる。また、コンデンサを構成す
るのにパッドの電極６の下を使用しているので、新たな
面積を必要とせず、レイアウト上も有利である。
なお、上述した実施例では第［ポリシリコン層４を基板
１と接続した例を示したが、第２ポリシリコン層５と基
板１とを接続しても同様の効果が得られる。
第２図はこの発明の他の実施例を禾す断面図であシ、第
２ポリシリコン層５を接続部８ｂによ）基板１に接続し
、さらに電極６と第１ポリシリコン層４とを接続部８Ｃ
によ多接続したものである。
本構成を形成するには、例えば薄い絶縁膜３ａを形成し
てエツチングによυ穴をあけた後、この穴内および絶縁
膜３ａ上に不純物をドープしたポリシリコンをデポジシ
ョンして接続部８ｂの下部と第４ポリシリコン層４とを
形成し、同様に絶縁膜３ｂを形成して２個の穴をあけた
後接続部８ｂの上部および接続部８Ｃの下部と第２ポリ
シリコン層５とを形成し、さらに絶縁膜３Ｃを形成して
穴をあけた後、この穴内および絶縁膜３ｃ上にアルミニ
ウムをデポジションすることによシ接続部８ｃの上部お
よび電極Ｂを形成する。このような構成にすることによ
りさらに大きな容量値のコンデンサが得られ、入力保護
能力を一層読めることができる。
なお、上述した各実施例では、導電層材料としてポリシ
リコンを使用した例を説明したが、その他の導電性材料
を使用した場合も同様の効果が得られる。
また、４層層は２層に限らず、１層、または３層以上の
場合にも本発明は同様に適用できる。
〔発明の効果〕
以上説明したように、この発明によれば、電極下の導電
層を基板と接続してコンデンサを形成したことにより、
レイアウト上訴たな面積を必要とすることもすく、ナー
ジ耐圧の向上を図ることができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図はこ
の発明の他の実施例を示す断面図、第３図は従来列を示
す断面図である。　　　。 １・・・串半導体基板、２・・・・酸化膜、３、３ａ、
３ｂ＋３ｃ　ａ　ｅ　ｅ　＊絶縁膜、４．５ｅ＊＊ｅポ
リシリコン層（導電層）、６・・・・アルミニウム電極
、７・・暑・リード線、ａａｔａｂｓａｃ・・・・接続
部。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板上に相互に絶縁層によつて絶縁された
    少なくとも一層の導電層を形成し、その上にさらに絶縁
    層を介して外部ピンおよび内部回路に接続される電極を
    形成してなる入力保護装置において、導電層の少なくと
    も一層を半導体基板に接続し当該導電層と電極との間に
    コンデンサを形成したことを特徴とする入力保護装置。
  2. （２）導電層がポリシリコンからなることを特徴とする
    特許請求の範囲第１項記載の入力保護装置。
JP60091446A 1985-04-26 1985-04-26 入力保護装置 Pending JPS61248540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60091446A JPS61248540A (ja) 1985-04-26 1985-04-26 入力保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60091446A JPS61248540A (ja) 1985-04-26 1985-04-26 入力保護装置

Publications (1)

Publication Number Publication Date
JPS61248540A true JPS61248540A (ja) 1986-11-05

Family

ID=14026590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60091446A Pending JPS61248540A (ja) 1985-04-26 1985-04-26 入力保護装置

Country Status (1)

Country Link
JP (1) JPS61248540A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536972A2 (en) * 1991-10-07 1993-04-14 Maxim Integrated Products, Inc. An integrated circuit device having improved substrate capacitance isolation
EP1143513A1 (en) * 2000-04-03 2001-10-10 Nec Corporation Semiconductor device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536972A2 (en) * 1991-10-07 1993-04-14 Maxim Integrated Products, Inc. An integrated circuit device having improved substrate capacitance isolation
EP1143513A1 (en) * 2000-04-03 2001-10-10 Nec Corporation Semiconductor device and method of fabricating the same
US6781238B2 (en) 2000-04-03 2004-08-24 Nec Corporation Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
EP0197089B1 (en) Wafer-scale-integrated assembly
JPS60192359A (ja) 半導体メモリ装置
JP3217336B2 (ja) 半導体装置
US5466956A (en) Semiconductor integrated circuit device with electrode for measuring interlayer insulator capacitance
JP4682622B2 (ja) 半導体装置
JPS61248540A (ja) 入力保護装置
JP2749241B2 (ja) 半導体集積回路
JPS6329962A (ja) 半導体装置
JPH02260559A (ja) 半導体集積回路装置
JPH0666412B2 (ja) 積層型半導体集積回路
JPS63108763A (ja) 半導体集積回路
JP3075858B2 (ja) 半導体集積回路装置
JPH07312415A (ja) 半導体集積回路
JPH10313095A (ja) 半導体装置
JPH012345A (ja) 半導体集積回路装置
JP2509300B2 (ja) 半導体装置の入力回路
JPH02126665A (ja) 半導体装置
JP2559102B2 (ja) 半導体装置
JP2743389B2 (ja) メモリ装置
JPH0526738Y2 (ja)
JPS63237552A (ja) 半導体装置
JPH03138962A (ja) 半導体集積回路
JPH06188369A (ja) 静電気破壊防止層を有する半導体回路
JPS605055B2 (ja) 半導体装置
JPS61194864A (ja) 半導体装置