JP5563777B2 - 半導体装置および半導体基板、並びに半導体装置の製造方法 - Google Patents

半導体装置および半導体基板、並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP5563777B2
JP5563777B2 JP2009069015A JP2009069015A JP5563777B2 JP 5563777 B2 JP5563777 B2 JP 5563777B2 JP 2009069015 A JP2009069015 A JP 2009069015A JP 2009069015 A JP2009069015 A JP 2009069015A JP 5563777 B2 JP5563777 B2 JP 5563777B2
Authority
JP
Japan
Prior art keywords
metal layer
protective film
semiconductor device
opening
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009069015A
Other languages
English (en)
Other versions
JP2010225690A (ja
Inventor
健 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009069015A priority Critical patent/JP5563777B2/ja
Priority to PCT/JP2010/001137 priority patent/WO2010106740A1/ja
Publication of JP2010225690A publication Critical patent/JP2010225690A/ja
Priority to US13/230,395 priority patent/US8525332B2/en
Application granted granted Critical
Publication of JP5563777B2 publication Critical patent/JP5563777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0213—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボール搭載法により電極部にバンプ形成を行うタイプの半導体装置および半導体基板、半導体装置の製造方法に関し、特にリフローにより電極部中心部近くにボールをセンタリングでき、しかも接続信頼性の高い半導体装置およびその製造方法に関するものである。
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型化が進んでいる。小型化を実現するために、バンプ間の狭ピッチ化が進められており、かつバンプ同士が接触しないよう電極部中心部に正確にバンプが形成されるような電極部構造及び半導体装置が要望されている。
以下、従来の電極部上にバンプが形成された半導体装置について説明する。
図１０（ａ）〜（ｄ）は従来の半導体装置の電極部構造について詳細に示したものである。
図１０（ａ）は電極部俯瞰図、図１０（ｂ）は図１０（ａ）の断面線Ｘｂにおける断面図を示したものである。半導体回路を形成した半導体基板１０１上に電極パッド１０２が形成されている。さらに、半導体基板１０１上を覆うように保護膜１０３が形成され、保護膜１０３は電極パッド１０２を露出するような開口部を有している。そして、電極パッド１０２上にバリアメタルとして金属層１０４が形成されている。金属層１０４は通常、ＮｉおよびＡｕで形成される。また金属層１０４の厚みは保護膜１０３以上の厚み程度に形成されている。例えば保護膜１０３が１μｍ程度の膜厚であれば金属層１０４は２〜３μｍ程度の膜厚である。
図１０（ｃ）はバンプ形成後の電極部俯瞰図、図１０（ｄ）は図１０（ｃ）の断面線Ｘｄにおける断面図を示したものである。
次に従来の半導体装置の製造方法について説明する。
図１１（ａ）〜（ｅ）及び図１２（ａ）〜（ｄ）は従来の半導体装置の製造方法について詳細に示したものである。
まず、図１１（ａ）に示すように、半導体回路を形成した半導体基板１０１上に電極パッド１０２を形成する。さらに、図１１（ｂ）に示すように、半導体基板１０１上を覆うように保護膜１０３を形成し、図１１（ｃ）に示すように、保護膜１０３に対しエッチング等で電極パッド１０２を露出するように開口部を設ける。その後、図１１（ｄ）に示すように、電極パッド１０２上にバリアメタルとして金属層１０４を形成する。通常、この金属層１０４の形成には無電解めっき法が用いられ、金属層１０４はＮｉおよびＡｕで形成する。また金属層１０４の厚みは保護膜１０３以上の厚み程度に形成する。例えば保護膜１０３が１μｍ程度の膜厚であれば金属層１０４は２〜３μｍ程度の膜厚にする。次に、図１１（ｅ）に示すように、金属層１０４上にフラックス１０５を形成する。このフラックス１０５を形成する理由としては、金属層１０４とはんだボール１０６とを接合させる接着剤としての効果があるということと、加えてはんだボール１０６の表面上に形成される酸化膜を除去できるという効果がある。その後、図１２（ａ）に示すように、フラックス１０５上にはんだボール１０６を搭載する。図１２（ｂ）ははんだボールを搭載した電極部俯瞰図（図１２（ａ）は図１２（ｂ）の断面線ＸＩＩａにおける断面図）である。最後に、図１２（ｃ）に示すように、熱処理によりリフローすることでセンタリングを行い、はんだボール１０６の形を整え、洗浄などによりフラックス１０５を除去し、バンプ１０７を形成する。図１２（ｄ）はリフロー後の電極部俯瞰図（図１２（ｃ）は図１２（ｄ）の断面線ＸＩＩｃにおける断面図）である。
特開2002-110723号公報
しかしながら、従来の半導体装置および半導体装置の製造方法では以下に示す問題があった。
図１３（ａ）〜（ｂ）は金属層１０４上にはんだボール１０６を搭載した際の一例について示した図である。本図で示すように金属層１０４上にフラックス１０５を形成し、その後フラックス１０５上にはんだボール１０６を搭載するが、搭載精度の問題により、はんだボール１０６が本図に示すように金属層１０４の中心部よりずれて形成される恐れがある。この場合、熱処理によりはんだボール１０６をリフローすることで、表面が溶融したはんだボール１０６が、より大きな接着安定度を求めて金属層１０４中央部へ移動する現象が一般的に知られている。しかし、図１３（ａ）〜（ｂ）に示すようにはんだボール１０６が大きくずれて搭載されている場合、はんだボール１０６がうまくセンタリングされず、金属層１０４周縁にバンプが形成されてしまう。このことより、バンプ同士が接触する恐れや、後のパッケージ組立工程においてバンプがパッケージ基板の電極とうまく接合せず、接続信頼性が低下する恐れがある。
本発明の目的は、仮にはんだボール１０６が金属層１０４中心部から大きくずれて搭載された際にも、熱処理によりリフローすればはんだボール１０６がより金属層１０４中心部近くにセンタリングされやすいような半導体装置及び上記半導体装置を製造する方法を提供することである。
また特許文献１には、電極上にはんだボールを移載する際に、はんだボールの位置ずれをなくすことを目的とした発明が記載されている。
上記課題を解決する為に、本願第１の発明では、複数の電極パッドを備えた半導体基板と、半導体基板上面を覆いかつ電極パッドを露出するように開口部を有する第１の保護膜と、開口部から露出した電極パッド上に形成された金属層と、金属層上に形成されたバンプとを備えた半導体装置において、上記金属層がその中心部から外周部に向かって放射状に形成された複数の溝部を備えることを特徴とする。
第２の発明では、第１の発明において金属層の溝部は金属層の中心部より外周部の方が細く形成されていることを特徴とする。
第３の発明では、複数の電極パッドを備えた半導体基板と、半導体基板上面を覆いかつ電極パッドを露出するように開口部を有する第１の保護膜と、開口部から露出した電極パッド上に形成された第２の保護膜と、開口部上に形成された金属層と、金属層上に形成されたバンプとを備えた半導体装置であって、第２の保護膜は電極パッドの中心部から外周部に向かって放射状に形成された複数の枝部を備え、金属層はその中心部から外周部に向かって放射状に形成された複数の溝部を備え、金属層の溝部は第２の保護膜の枝部の形状に沿って形成されていることを特徴とする。
第４の発明では、第３の発明において第２の保護膜の枝部は電極パッドの開口部の中心部より外周部の方が細く形成されていることを特徴とする。
第５の発明では、第３または第４の発明において第１の保護膜と第２の保護膜とが開口部端において連結していることを特徴とする。
第６の発明では、第１から第５の発明のいずれかにおいて金属層において、隣接する二つの金属層の溝部によって区切られた部分が厚み方向に弓なりとなっていることを特徴とする。
第７の発明では、複数の電極パッドと、電極パッドを露出するように開口部を有する保護膜と、開口部から露出した電極パッド上に形成された金属層とを備えた半導体基板において、金属層はその中心部から外周部に向かって放射状に形成された複数の溝部を備えることを特徴とする。
第８の発明では、半導体装置の製造方法において、複数の電極パッドを備えた半導体基板を有する半導体装置の製造方法であって、半導体基板上面を覆うように保護膜を形成する工程と、電極パッドを露出するように開口部を形成する工程と、開口部から露出した電極パッド上に金属層を形成する工程と、金属層の中心部から外周部に向かって放射状に複数の溝部を形成する工程と、金属層上にバンプを形成する工程とを備えることを特徴とする。
第９の発明では、第８の発明において金属層の溝部を前記金属層の中心部より外周部の方が細くなるように形成することを特徴とする。
第１０の発明では、第８または第９の発明において金属層を無電解めっき法で形成することを特徴とする。
第１１の発明では、複数の電極パッドを備えた半導体基板を有する半導体装置の製造方法であって、半導体基板上面を覆うように第１の保護膜を形成する工程と、電極パッドを露出するように開口部を形成する工程と、開口部に電極パッドの中心部から外周部に向かって放射状に形成された複数の枝部を有する第２の保護膜を形成する工程と、無電解めっき法により、開口部から露出した電極パッド上に、第２の保護膜の枝部の形状に沿って中心部から外周部に向かって放射状に伸びる複数の溝部を有する金属層を形成する工程と、金属層上にバンプを形成する工程とを備えることを特徴とする。
第１２の発明では、第１１の発明において第２の保護膜の枝部を電極パッドの開口部の中心部より外周部の方が細くなるように形成することを特徴とする。
第１３の発明では、第１１または第１２の発明において第１の保護膜と第２の保護膜とを開口部端において連結するように形成することを特徴とする。
第１４の発明では、第１１から第１３の発明のいずれかにおいて第１の保護膜と第２の保護膜とを同じ工程で形成することを特徴とする。
第１５の発明では、第８から第１４の発明のいずれかにおいて金属層において、隣接する二つの前記金属層の溝部によって区切られた部分を厚み方向に弓なりとなるように形成することを特徴とする。
上記の半導体装置により、仮にはんだボールが金属層中心部から大きくずれて搭載されても、熱処理によりリフローすれば、はんだボールを金属層に形成されたガイドとしての役割をはたす金属層溝部により、より金属層中心部近くにセンタリングすることが可能になる。また、センタリング後実装工程時において、バンプにかかる応力はボール保持部により分散されるという効果もある。
また上記の半導体装置の製造方法により、より歩留まり良くボール搭載形式の半導体装置を製造することが可能となる。加えて、バンプの位置精度や対押圧性を高めることで後工程であるパッケージ組立工程での接続信頼性低下を防止し、歩留まり改善が可能となる。
以下、本発明の半導体装置およびその製造方法の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）〜（ｄ）は本実施形態の半導体装置を示す図である。図１（ａ）は金属層俯瞰図、図１（ｂ）は図１（ａ）の断面線Ｉｂにおける断面図を示したものである。図１（ｃ）ははんだボールを搭載した金属層俯瞰図、図１（ｄ）はリフロー後の上面図を示したものである。
図１（ａ）〜（ｄ）に示すように本実施形態の半導体装置は、電極部をボール搭載方式で形成した半導体装置において、金属層にその中心部から外周部に向かって放射状に複数の溝部を設けることで、リフロー時にはんだボールを金属層中心部に確実にセンタリングすることを主眼においたものである。その構成は、半導体回路を形成した半導体基板１上に電極パッド２が形成されており、半導体基板１上面は保護膜３で覆われ、かつエッチングにより電極パッド２を露出するように開口部が設けられている。ここで、開口部の形状は四角形以外の多角形および円形であっても良いことは言うまでもない。そして、電極パッド２上にバリアメタルとして金属層４１が形成されている。金属層４１は通常、ＮｉおよびＡｕで形成される。また金属層４１の厚みは保護膜３以上の厚み程度に形成されている。例えば保護膜３が１μｍ程度の膜厚であれば、金属層４１は２〜３μｍ程度の膜厚である。また、図１（ａ）に示すように金属層４１にはその中心部から外周部に向かって放射状に溝部４２が複数形成されている。ここで、金属層４１の溝部４２が金属層４１の中心部よりも外周部の方が細くなるような構成をとっていても良い。また、金属層における隣接する二つの溝部によって区切られた部分を厚み方向に弓なりとしてもよい。加えて、図１（ｄ）に示すように金属層４１上にバンプ７が形成されている。
次に、本実施形態の半導体装置の製造方法について説明する。
図２（ａ）〜（ｅ）及び図３（ａ）〜（ｂ）は本実施形態の半導体装置の製造方法を示す図である。図２（ａ）は電極パッドを有する半導体基板を示す図、図２（ｂ）は半導体基板上面に保護膜を形成する工程を示す図、図２（ｃ）は電極パッド上に開口部を形成する工程を示す図、図２（ｄ）は金属層を形成する工程を示す図、図２（ｅ）は溝部を形成する工程を示す図、図３（ａ）・図３（ｂ）はバンプを形成する工程を示す図である。
まず、図２（ｂ）に示すように通常、半導体回路を形成した半導体基板１上に電極パッド２を搭載する。次に半導体基板１上面を保護膜３で覆う。
次に、図２（ｃ）に示すように上記半導体基板１上面に形成された保護膜３に対し、エッチングにより電極パッド２を露出するように開口部を設ける。
次に、図２（ｄ）に示すように電極パッド２上にバリアメタルとして金属層４１を形成する。金属層４１は通常、ＮｉおよびＡｕで形成する。また金属層４１の厚みは保護膜３以上の厚み程度に形成する。例えば保護膜３が１μｍ程度の膜厚であれば、金属層４１は２〜３μｍ程度の膜厚にする。ここで、金属層４１は無電解めっき法を用いて形成しても良い。
次に、図２（ｅ）に示すように金属層４１にその中心部から外周部に向かって放射状に溝部４２を複数形成する。ここで、金属層４１の溝部４２を金属層４１の中心部よりも外周部の方が細くなるように形成しても良い。この際、当該溝部４２の形成は研磨機による研削で行うか、あるいは先端が放射形状であるプレス器具による押圧等で行うこととなる。また、隣接する二つの前記金属層の溝部によって区切られた部分を厚み方向に弓なりとなるように形成しても良い。この際、二つの溝部によって区切られた部分を弓なりに加工するには、研磨機による研削等を行うこととなる。
最後に、図３（ａ）に示すように金属層４１上にはんだボール６を搭載する。この際、通常はんだボール６を搭載する前に、金属層４１上にフラックス５を塗布する。このフラックス５を形成する理由としては、金属層４１とはんだボール６とを接合させる接着剤としての効果があるからである。加えてはんだボール６の表面上に形成される酸化膜を除去できるという効果もある。この場合、フラックス５上にはんだボール６を搭載することとなる。その後、図３（ｂ）に示すように熱処理によりはんだボール６をリフローすることではんだボール６の形を整えはんだボール６自体を金属層４１の中心部に位置できるよう、センタリングを行う。その後、洗浄などによりフラックス５を除去することでバンプ７の形成が完了する。
本実施形態の半導体装置および半導体装置の製造方法では、金属層４１の溝部４２が金属層４１の中心部から外周部に向かって放射状に形成されるので、リフロー時において当該溝部４２に誘導されて確実にはんだボール６が金属層４１の中心部に位置できるようセンタリングされる。加えて、金属層における隣接する二つの溝部によって区切られた部分を厚み方向に弓なりとした場合、図４（ａ）、図４（ｂ）に示すように実装工程時において、バンプ７の上方よりかかる応力をボール保持部４３により数箇所に分散することが可能となる。すなわち、従来であれば、はんだボールが金属層中心部に搭載されたとしても、実装時において、バンプを通して加わる応力が金属層中心部の一点に集中し、結果として、金属層・電極パッド及び半導体基板にダメージを与える可能性があったが、本構成をとることで金属層中心部の他、数箇所のボール保持部４３に、上方からの応力が分散することとなる。また、金属層４１の溝部４２を金属層４１の中心部よりも外周部の方が細くなるように形成する場合、より大きな誘導効果を得られる。なぜなら、一般にボールが溝に沿って移動する場合、より溝幅の狭い方から、より溝幅の広い方へ移動する傾向があるからである。
（第２の実施形態）
図５（ａ）〜（ｂ）及び図６（ａ）〜（ｂ）は本実施形態の半導体装置を示す図である。図５（ａ）は金属層俯瞰図、図５（ｂ）は図５（ａ）の断面線Ｖｂにおける断面図を示したものである。図６（ａ）は第２の保護膜の俯瞰図、図６（ｂ）は図６（ａ）の断面線ＶＩｂにおける断面図を示したものである。
図５（ａ）〜図６（ｂ）に示すように本実施形態の半導体装置は、第１の実施形態と同様の第１の保護膜と、さらに第１の保護膜の開口部から露出した電極パッド上に第２の保護膜を備えることを特徴とする。その構成は、半導体回路を形成した半導体基板１上に電極パッド２が形成されており、半導体基板１上面は第１の保護膜３１で覆われ、かつエッチングにより電極パッド２を露出するように開口部が設けられている。ここで、開口部の形状は四角形以外の多角形および円形であっても良いことは言うまでもない。そして、開口部から露出した電極パッド２上にその中心部から外周部に向かって放射状に形成された複数の枝部３３を有する第２の保護膜３２が形成されている。ここで、第２の保護膜３２の枝部３３は電極パッド２の開口部の中心部より外周部の方が細い形状でも良い。また、第１の保護膜３１と第２の保護膜３２とは開口部端において連結していても良い。さらにその上にバリアメタルとして金属層４１が形成されている。金属層４１には、その中心部から外周部に向かって放射状に溝部４２が複数形成されており、その溝部４２は上記第２の保護膜３２の枝部３３の形状に沿って形成されている。ここで通常、金属層において隣接する二つの前記金属層の溝部によって区切られた部分は厚み方向に弓なりとなっている。
図７（ａ）〜（ｅ）及び図８（ａ）〜（ｂ）は本実施形態の半導体装置の製造方法を示す図である。図７（ａ）は電極パッドを有する半導体基板を示す図、図７（ｂ）は半導体基板上面に第１の保護膜を形成する工程を示す図、図７（ｃ）は電極パッド上に開口部を形成する工程を示す図、図７（ｄ）は第２の保護膜を形成する工程を示す図、図７（ｅ）は複数の溝部を有する金属層を形成する工程を示す図、図８（ａ）・図８（ｂ）はバンプを形成する工程を示す図である。
第１の実施形態とは、電極パッド上に開口部を形成する工程までは同様である。第１の実施形態と比較し、第２の保護膜を形成することで、無電解めっき法により、複数の溝部を有する金属層を直接形成できることが特徴である。
まず、本実施形態の第２の保護膜を形成する工程について説明する。
図７（ｄ）に示すように開口部から露出した電極パッド２上にその中心部から外周部に向かって放射状に形成された複数の枝部を有する第２の保護膜３２を形成する。この工程は、上記電極パッド上に開口部を形成する工程と同一工程で行っても良い。すなわち、電極パッド２上に開口部を設ける際、第２の保護膜３２の形状を残すようにエッチングすることで、一旦図７（ｃ）の状態を介することなく、直接図７（ｄ）のように第２の保護膜３２を形成することが可能となる。
次に、本実施形態の複数の溝部を有する金属層を形成する工程について説明する。
図７（ｅ）に示すように電極パッド２上にバリアメタルとして金属層４１を形成する。金属層４１は通常、ＮｉおよびＡｕで形成する。また金属層４１の厚みは第１の保護膜３１以上の厚み程度に形成する。例えば第１の保護膜３１が１μｍ程度の膜厚であれば、金属層４１は４〜３μｍ程度の膜厚にする。
ここで、無電解めっき法により金属層を形成すると、無電解めっき法の特性上、第１の保護膜３１、第２の保護膜３２が形成されていない露出した電極パッド２上に、徐々に金属層が形成されていく。最終的には、第２の保護膜３２の枝部３３に沿った形の金属層溝部４２を有する金属層４１が自ずと形成されることとなる。また自ずと金属層４１における隣接する二つの溝部によって区切られた部分は厚み方向に弓なりに形成される。また第２の保護膜３２の枝部３３の形状を電極パッドの開口部の中心部より外周部の方を細く形成した場合、金属層４１の溝部４２の形状も自ずと金属層４１の中心部より外周部の方が細く形成されることとなる。すなわち本実施形態によれば、金属層４１形成後に金属層溝部４２を改めて形成するという工程、二つの金属層溝部によって区切られた部分を改めて厚み方向に弓なりに形成するという工程等を省略することが可能となる。また、第１の実施例では溝部の形成を研磨機による研削あるいはプレス器具による押圧等で行うこととなるが、いずれの方法でも半導体基板上面から下面方向に向けて圧力がかかる結果、金属層下に配置される電極パッドおよび半導体基板本体にダメージを与える可能性がある。しかし本実施例では、無電解めっき法により金属層を形成した時点で自然発生的に金属層溝部が形成されているため、上記のような事情を考慮する必要がない。
その後、図８（ａ）、図８（ｂ）に示すバンプ７を形成する工程は第１の実施形態と同様である。
次に本実施形態の半導体装置における他の実施例について図面を参照しながら説明する。図９（ａ）〜（ｄ）はいずれも本実施形態における他の第２の保護膜俯瞰図である。
まず図９（ａ）〜（ｃ）については、電極パッド２の中心部から外周部に向かって放射状に第２の保護膜３２が形成され、電極パッド２の開口部の中心部より外周部の方が、第２の保護膜３２の枝部３３の幅が狭くなるよう形成されている。具体的には、図９（ａ）は最大八箇所にむかって第２の保護膜３２の枝部３３を残すように形成していることが特徴である。これにより対応する金属層の溝部４２が八箇所形成できる為、はんだボール６が金属層４１の中心部からさまざまな方向に大きくずれて形成されても、リフローの際、八箇所の金属層の溝部４２に誘導されて確実にはんだボール６が金属層４１の中心部に位置できるようセンタリングされる効果がある。ただし電極パッド２上に第２の保護膜３２が形成される面積が大きい為、電気的接合問題が発生する恐れがある。その為、図９（ａ）のような構造ははんだボールに対して電極パッドが大きい場合に使用するのが適当である。図９（ｂ）は二箇所、図９（ｃ）は三箇所にむかって第２の保護膜３２の枝部３３を残すように形成していることが特徴である。図９（ｂ）、図９（ｃ）も図９（ａ）と同様に、第２の保護膜３２の枝部３３に対応してできる金属層の溝部４２により、はんだボール６が金属層４１の中心部からさまざまな方向に大きくずれて形成されても、リフローの際、金属層の溝部４２に誘導されて確実にはんだボール６が金属層４１の中心部に位置できるようセンタリングされる効果がある。ただし、図９（ｂ）、図９（ｃ）は金属層の溝部４２の数が少ない為、はんだボールに対して小さい電極パッドを用いる場合に使用するのが適当である。
図９（ｄ）については電極パッド２の開口部の中心部から外周部まで第２の保護膜３２の枝部３３の幅を一定に保っていることが特徴である。
本発明は、ボール搭載法により電極部にバンプ形成を行うタイプの半導体装置および半導体基板、半導体装置の製造方法に関し、より接続信頼性を高めるのに有用なものである。
（ａ）〜（ｄ）は、本発明の第１の実施形態の半導体装置を示す俯瞰図及び断面図である。 （ａ）〜（ｅ）は、本発明の第１の実施形態の半導体装置の製造方法を示す図である。 （ａ）〜（ｂ）は、本発明の第１の実施形態の半導体装置の製造方法を示す図である。 （ａ）〜（ｂ）は、本発明の第１の実施形態の半導体装置を示す俯瞰図及び断面図である。 （ａ）〜（ｂ）は、本発明の第２の実施形態の半導体装置を示す俯瞰図及び断面図である。 （ａ）〜（ｂ）は、本発明の第２の実施形態の半導体装置を示す俯瞰図及び断面図である。 （ａ）〜（ｅ）は、本発明の第２の実施形態の半導体装置の製造方法を示す図である。 （ａ）〜（ｂ）は、本発明の第２の実施形態の半導体装置の製造方法を示す図である。 （ａ）〜（ｄ）は、本発明の第２の実施形態の半導体装置における第２の保護膜の他の例を示す図である。 （ａ）〜（ｄ）は、従来の半導体装置を示す俯瞰図及び断面図である。 （ａ）〜（ｅ）は、従来の半導体装置の製造方法を示す図である。 （ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す図である。 （ａ）〜（ｂ）は、従来の半導体装置を示す図である。
１ 半導体基板
２ 電極パッド
３ 保護膜
３１ 第１の保護膜
３２ 第２の保護膜
３３ 枝部
４１ 金属層
４２ 溝部
４３ ボール保持部
５ フラックス
６ はんだボール
７ バンプ

Claims (12)

  1. 複数の電極パッドを備えた半導体基板と、前記半導体基板上面を覆いかつ前記電極パッドを露出するように開口部を有する保護膜と、前記開口部から露出した前記電極パッド上に形成された金属層と、前記金属層上に形成された、はんだからなるバンプとを備えた半導体装置であって、
    前記金属層はその中心部から外周部に向かって放射状に形成された複数の溝部を備え、
    前記金属層の溝部の幅は前記金属層の中心部から外周部にかけて徐々に細くなるよう形成されていることを特徴とする半導体装置。
  2. 複数の電極パッドを備えた半導体基板と、前記半導体基板上面を覆いかつ前記電極パッドを露出するように開口部を有する第１の保護膜と、前記開口部から露出した電極パッド上に形成された第２の保護膜と、前記開口部上に形成された金属層と、前記金属層上に形成された、はんだからなるバンプとを備えた半導体装置であって、
    前記第２の保護膜は前記電極パッドの中心部から外周部に向かって放射状に形成された複数の枝部を備え、
    前記金属層はその中心部から外周部に向かって放射状に形成された複数の溝部を備え、
    前記金属層の溝部は前記第２の保護膜の枝部の形状に沿って形成されており、
    前記金属層の溝部の幅は前記金属層の中心部から外周部にかけて徐々に細くなるよう形成されていることを特徴とする半導体装置。
  3. 前記第２の保護膜の枝部は前記電極パッドの開口部の中心部より外周部の方が細く形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１の保護膜と前記第２の保護膜とは前記開口部端において連結していることを特徴とする請求項２または３に記載の半導体装置。
  5. 前記金属層において、隣接する二つの前記金属層の溝部によって区切られた部分は厚み方向に弓なりとなっていることを特徴とする請求項１から４のうちいずれか１項に記載の半導体装置。
  6. 複数の電極パッドと、前記電極パッドを露出するように開口部を有する保護膜と、前記開口部から露出した前記電極パッド上に形成され、且つ上方にはんだからなるバンプが搭載される金属層とを備えた半導体基板であって、
    前記金属層はその中心部から外周部に向かって放射状に形成された複数の溝部を備え、
    前記金属層の溝部の幅は前記金属層の中心部から外周部にかけて徐々に細くなるよう形成されていることを特徴とする半導体基板。
  7. 複数の電極パッドを備えた半導体基板を有する半導体装置の製造方法であって、
    前記半導体基板上面を覆うように保護膜を形成する工程と、
    前記電極パッドを露出するように開口部を形成する工程と、
    前記開口部から露出した前記電極パッド上に金属層を形成する工程と、
    前記金属層の中心部から外周部に向かって放射状に複数の溝部を形成する工程と、
    前記金属層上に、はんだからなるバンプを形成する工程とを備え、
    前記金属層の溝部の幅は前記金属層の中心部から外周部にかけて徐々に細くなるよう形成することを特徴とする半導体装置の製造方法。
  8. 前記金属層を無電解めっき法で形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 複数の電極パッドを備えた半導体基板を有する半導体装置の製造方法であって、
    前記半導体基板上面を覆うように第１の保護膜を形成する工程と、
    前記電極パッドを露出するように開口部を形成する工程と、
    前記開口部に前記電極パッドの中心部から外周部に向かって放射状に形成された複数の枝部を有する第２の保護膜を形成する工程と、
    無電解めっき法により、前記開口部から露出した前記電極パッド上に、前記第２の保護膜の枝部の形状に沿って中心部から外周部に向かって放射状に伸びる複数の溝部を有する金属層を形成する工程と、
    前記金属層上に、はんだからなるバンプを形成する工程とを備え、
    前記金属層の溝部の幅は前記金属層の中心部から外周部にかけて徐々に細くなるよう形成することを特徴とする半導体装置の製造方法。
  10. 前記第１の保護膜と前記第２の保護膜とを前記開口部端において連結するように形成することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第１の保護膜と前記第２の保護膜とを同じ工程で形成することを特徴とする請求項９または１０のうちいずれか１項に記載の半導体装置の製造方法。
  12. 前記金属層において、隣接する二つの前記金属層の溝部によって区切られた部分を厚み方向に弓なりとなるように形成することを特徴とする請求項７から１１のうちいずれか１項に記載の半導体装置の製造方法。
JP2009069015A 2009-03-19 2009-03-19 半導体装置および半導体基板、並びに半導体装置の製造方法 Expired - Fee Related JP5563777B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009069015A JP5563777B2 (ja) 2009-03-19 2009-03-19 半導体装置および半導体基板、並びに半導体装置の製造方法
PCT/JP2010/001137 WO2010106740A1 (ja) 2009-03-19 2010-02-22 半導体装置および半導体基板、並びに半導体装置の製造方法
US13/230,395 US8525332B2 (en) 2009-03-19 2011-09-12 Semiconductor device having semiconductor substrate, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069015A JP5563777B2 (ja) 2009-03-19 2009-03-19 半導体装置および半導体基板、並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010225690A JP2010225690A (ja) 2010-10-07
JP5563777B2 true JP5563777B2 (ja) 2014-07-30

Family

ID=42739407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069015A Expired - Fee Related JP5563777B2 (ja) 2009-03-19 2009-03-19 半導体装置および半導体基板、並びに半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8525332B2 (ja)
JP (1) JP5563777B2 (ja)
WO (1) WO2010106740A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685402B2 (en) * 2011-12-13 2017-06-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
DE112015005174T5 (de) * 2014-12-19 2017-08-17 Myron Walker Mit speichen versehener lötanschluss zum verbessern der lötbarkeit und selbstausrichtung von baugruppen integrierter schaltungen
US20230378106A1 (en) * 2022-05-19 2023-11-23 Nxp Usa, Inc. Patterned and planarized under-bump metallization

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513418A (ja) * 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2682496B2 (ja) * 1995-02-28 1997-11-26 日本電気株式会社 フレキシブルフィルム及び半導体装置
JP4181267B2 (ja) * 1999-04-06 2008-11-12 リコーマイクロエレクトロニクス株式会社 板状バンプ材、および、板状バンプ材形成装置
JP2000332016A (ja) 1999-05-19 2000-11-30 Nec Corp 半導体装置および半導体製造方法
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2001230339A (ja) 2000-02-18 2001-08-24 Nec Corp 半導体装置
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
JP2002110723A (ja) 2000-10-02 2002-04-12 Ricoh Co Ltd ハンダボール搭載方法
JP2004207293A (ja) 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7859122B2 (en) * 2008-04-14 2010-12-28 International Business Machines Corporation Final via structures for bond pad-solder ball interconnections

Also Published As

Publication number Publication date
US20110316154A1 (en) 2011-12-29
US8525332B2 (en) 2013-09-03
WO2010106740A1 (ja) 2010-09-23
JP2010225690A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US8357860B2 (en) Wiring board having a connecting pad area which is smaller than a surface plating layer area
JP4803844B2 (ja) 半導体パッケージ
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
US20080105981A1 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2006237159A (ja) 半導体装置の製造方法及び半導体装置
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
JP5563777B2 (ja) 半導体装置および半導体基板、並びに半導体装置の製造方法
JP2013004737A (ja) 半導体パッケージ
JP5337404B2 (ja) 半導体装置および半導体装置の製造方法
JP4458029B2 (ja) 半導体装置の製造方法
US9408313B2 (en) Packaging substrate and method of fabricating the same
US20050017375A1 (en) Ball grid array package substrate and method for manufacturing the same
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
JP4611871B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP2008198916A (ja) 半導体装置及びその製造方法
JP3721000B2 (ja) 半導体装置
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
WO2011043102A1 (ja) 回路基板
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
US11322468B2 (en) Semiconductor device including metal holder and method of manufacturing the same
JP2011181859A (ja) 半導体装置及び半導体装置の製造方法
JP5050431B2 (ja) 半導体装置およびその製造方法
JP5226639B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140613

LAPS Cancellation because of no payment of annual fees