JP3116469B2 - バンプ型電極の形成方法及び半導体装置の製造方法 - Google Patents
バンプ型電極の形成方法及び半導体装置の製造方法Info
- Publication number
- JP3116469B2 JP3116469B2 JP03287781A JP28778191A JP3116469B2 JP 3116469 B2 JP3116469 B2 JP 3116469B2 JP 03287781 A JP03287781 A JP 03287781A JP 28778191 A JP28778191 A JP 28778191A JP 3116469 B2 JP3116469 B2 JP 3116469B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- forming
- type electrode
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバンプ型電極の形成方法
及び半導体装置の製造方法に関する。
及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、電極と半導体基板上のメッキ下地
金属層とを接触させる方法としては、図２に示すよう
に、針状の電極を用い、フォトレジストを突き破ること
により行なう方法が知られている。
金属層とを接触させる方法としては、図２に示すよう
に、針状の電極を用い、フォトレジストを突き破ること
により行なう方法が知られている。
【０００３】しかし、従来の技術は、厚塗りフォトレジ
ストを用いた場合、電極の針先の劣化等によりフォトレ
ジストを突き破ることができなくなり、半導体基板上の
下地金属層との接触がうまくできなかった。
ストを用いた場合、電極の針先の劣化等によりフォトレ
ジストを突き破ることができなくなり、半導体基板上の
下地金属層との接触がうまくできなかった。
【０００４】更に、電極を接触させる位置が定まってい
ないために、スクライブライン上で接触した場合、接触
点で成長したメッキにより、ダイシング時に、ブレード
を傷めてしまう問題点を有していた。
ないために、スクライブライン上で接触した場合、接触
点で成長したメッキにより、ダイシング時に、ブレード
を傷めてしまう問題点を有していた。
【０００５】
【発明が解決しようとする課題】そこで、本発明は従来
のこのような問題点を解決するため、電極と半導体基板
上のメッキ下地金属層の接触を容易で確実にし、スクラ
イブライン上にメッキが乗ることを防止することによ
り、生産性、歩留まりの向上、生産コストの低減を目的
としている。
のこのような問題点を解決するため、電極と半導体基板
上のメッキ下地金属層の接触を容易で確実にし、スクラ
イブライン上にメッキが乗ることを防止することによ
り、生産性、歩留まりの向上、生産コストの低減を目的
としている。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明のバンプ型電極の形成方法は、電極パッド
を有する面上に下地金属層が形成された半導体基板を用
意し、前記下地金属層上にレジスト層を形成する工程
と、バンプ型電極形成エリアと、スクライブラインを避
けて設定される電解メッキ用電極接触エリアとにおいて
レジスト層を除去し、前記下地金属層を露出させる工程
と、前記電解メッキ用電極接触エリアに電解メッキ用電
極を接触させ、電解メッキ法によりバンプ型電極を形成
する工程と、を有する。
めに、本発明のバンプ型電極の形成方法は、電極パッド
を有する面上に下地金属層が形成された半導体基板を用
意し、前記下地金属層上にレジスト層を形成する工程
と、バンプ型電極形成エリアと、スクライブラインを避
けて設定される電解メッキ用電極接触エリアとにおいて
レジスト層を除去し、前記下地金属層を露出させる工程
と、前記電解メッキ用電極接触エリアに電解メッキ用電
極を接触させ、電解メッキ法によりバンプ型電極を形成
する工程と、を有する。
【０００７】また、前記レジスト層を除去する領域に対
応したパターンを有するガラスマスクを用いることによ
って、上記の前記下地金属層を露出させる工程を行って
もよい。
応したパターンを有するガラスマスクを用いることによ
って、上記の前記下地金属層を露出させる工程を行って
もよい。
【０００８】また、本発明の半導体装置の製造方法は、
上記のバンプ型電極の形成方法によって前記バンプ型電
極を形成する工程と、前記レジスト層を除去した後、前
記バンプ型電極が形成された領域を除く領域の前記下地
金属層を除去する工程と、前記半導体基板をダイシング
して、互いに分離された複数の半導体装置を製造する。
上記のバンプ型電極の形成方法によって前記バンプ型電
極を形成する工程と、前記レジスト層を除去した後、前
記バンプ型電極が形成された領域を除く領域の前記下地
金属層を除去する工程と、前記半導体基板をダイシング
して、互いに分離された複数の半導体装置を製造する。
【０００９】
【実施例】以下に本発明の実施例を図面にもとづいて説
明する。
明する。
【００１０】図１は本発明の実施例を説明するための、
半導体基板の断面図である。
半導体基板の断面図である。
【００１１】図１に示すように、半導体基板であるシリ
コン基板１０上に、シリコン酸化膜９、アルミ電極パッ
ド１１、およびパッシベーション膜８、が形成されてい
る。
コン基板１０上に、シリコン酸化膜９、アルミ電極パッ
ド１１、およびパッシベーション膜８、が形成されてい
る。
【００１２】アルミ電極パッド１１、およびパッシベー
ション膜８、との密着を得るためのTi膜７、をスパッタ
リング法にて0.1(μｍ)、拡散バリアとしてのPt膜６、
をスパッタリング法にて0.1 (μｍ)、保護層としてのAu
膜５、をスパッタリング法にて0.1(μｍ)形成する。
ション膜８、との密着を得るためのTi膜７、をスパッタ
リング法にて0.1(μｍ)、拡散バリアとしてのPt膜６、
をスパッタリング法にて0.1 (μｍ)、保護層としてのAu
膜５、をスパッタリング法にて0.1(μｍ)形成する。
【００１３】次に、20(μｍ)以上の膜厚のフォトレジス
ト膜２、を塗布して、フォトリソグラフィー工程により
バンプ型電極形成エリア３、を開口させる。この際、図
３、図４に示すように、フォトリソグラフィ工程で使用
するガラスマスク３３、に電解メッキ用電極接触エリア
パターン３６及びバンプ型電極形成エリアパターン３５
をパターニングしたものを使用し、バンプ型電極形成エ
リア３、とともに、電解メッキ用電極接触エリア１２、
を開口させる。電解メッキ用電極接触エリアパターン３
６は、図４に示すように、スクライブラインを避けて半
導体装置一個分のエリア３４の中に設ける。なお、本実
施例においては、電極接触用エリアパターン３６は半導
体基板における半導体装置一個分のエリアにのみ形成さ
れていれている。
ト膜２、を塗布して、フォトリソグラフィー工程により
バンプ型電極形成エリア３、を開口させる。この際、図
３、図４に示すように、フォトリソグラフィ工程で使用
するガラスマスク３３、に電解メッキ用電極接触エリア
パターン３６及びバンプ型電極形成エリアパターン３５
をパターニングしたものを使用し、バンプ型電極形成エ
リア３、とともに、電解メッキ用電極接触エリア１２、
を開口させる。電解メッキ用電極接触エリアパターン３
６は、図４に示すように、スクライブラインを避けて半
導体装置一個分のエリア３４の中に設ける。なお、本実
施例においては、電極接触用エリアパターン３６は半導
体基板における半導体装置一個分のエリアにのみ形成さ
れていれている。
【００１４】次に、図１に示すように、電解メッキ用電
極接触エリア１２の下地金属層に針状電極１を接触さ
せ、バンプ型電極形成エリア３に電解メッキ法により20
(μｍ)厚になるようにバンプ型電極４を形成した後、フ
ォトレジストを剥離する。
極接触エリア１２の下地金属層に針状電極１を接触さ
せ、バンプ型電極形成エリア３に電解メッキ法により20
(μｍ)厚になるようにバンプ型電極４を形成した後、フ
ォトレジストを剥離する。
【００１５】次に、バンプ型電極４をマスクとして、Au
膜層５、Pt膜層６、Ti膜層７のバンプ型電極４が形成さ
れていない領域をイオンミーリング法を用いてエッチン
グすると、図５のようなバンプ型電極を得ることができ
る。
膜層５、Pt膜層６、Ti膜層７のバンプ型電極４が形成さ
れていない領域をイオンミーリング法を用いてエッチン
グすると、図５のようなバンプ型電極を得ることができ
る。
【００１６】次に、電気的特性を検査した後、ダイシン
グにより半導体基板を各半導体装置ごとに分離し、半導
体装置の製造は終了する。
グにより半導体基板を各半導体装置ごとに分離し、半導
体装置の製造は終了する。
【００１７】以上のように、本発明により製造した半導
体装置のバンプ型電極は、電解メッキを行なう際、電極
とメッキ下地金属層との接触が容易で確実にできるた
め、生産性が向上した。更に、スクライブライン上にメ
ッキが乗ることがなくなったため、ダイシングのブレー
ドの傷みが少なくなり、コストの低減も果たした。
体装置のバンプ型電極は、電解メッキを行なう際、電極
とメッキ下地金属層との接触が容易で確実にできるた
め、生産性が向上した。更に、スクライブライン上にメ
ッキが乗ることがなくなったため、ダイシングのブレー
ドの傷みが少なくなり、コストの低減も果たした。
【００１８】本発明は厚膜フォトレジストだけでなく、
薄膜フォトレジスト、ドライフィルムを用いたフォトリ
ソグラフィー工程にも応用できるので、非常に有用な方
法である。
薄膜フォトレジスト、ドライフィルムを用いたフォトリ
ソグラフィー工程にも応用できるので、非常に有用な方
法である。
【００１９】
【発明の効果】本発明は、半導体装置のバンプ型電極形
成工程において、電解メッキ用電極接触エリアをフォト
リソグラフィー工程により開口させることによって、電
極と半導体基板上のメッキ下地金属層との接触を容易で
確実にでき、バンプ型電極の生産性が向上した。更に、
スクライブライン上にメッキが乗ることがなくなったた
め、ダイシング時にブレードを傷めることがなくなっ
た。
成工程において、電解メッキ用電極接触エリアをフォト
リソグラフィー工程により開口させることによって、電
極と半導体基板上のメッキ下地金属層との接触を容易で
確実にでき、バンプ型電極の生産性が向上した。更に、
スクライブライン上にメッキが乗ることがなくなったた
め、ダイシング時にブレードを傷めることがなくなっ
た。
【図１】 本発明の実施例による半導体装置の製造方法
の説明図。
の説明図。
【図２】 従来技術による半導体装置の製造方法の説明
図。
図。
【図３】 本発明の実施例に使用するガラスマスクの平
面図。
面図。
【図４】 本発明の実施例に使用するガラスマスクの電
解メッキ用電極接触エリアパターン部の拡大平面図。
解メッキ用電極接触エリアパターン部の拡大平面図。
【図５】 本発明の実施例による半導体装置の電極部の
断面図。
断面図。
１ 針状電極 ２ フォトレジスト膜 ３ バンプ型電極形成用エリア ４ バンプ型電極 ５ Au膜層 ６ Pt膜層 ７ Ti膜層 ８ パッシベーション膜 ９ シリコン酸化膜 １０ シリコン基板 １１ アルミ電極パッド １２ 電解メッキ用電極接触エリア ２１ 針状電極 ２２ フォトレジスト膜 ２３ バンプ型電極形成用エリア ２４ バンプ型電極 ２５ Au膜層 ２６ Pt膜層 ２７ Ti膜層 ２８ パッシベーション膜 ２９ シリコン酸化膜 ３０ シリコン基板 ３１ アルミ電極パッド ３３ ガラスマスク ３４ 半導体装置一個分のエリア ３５ バンプ型電極形成用エリアパターン ３６ 電解メッキ用電極接触エリアパターン
Claims (3)
- 【請求項１】 電極パッドを有する面上に下地金属層が
形成された半導体基板を用意し、前記下地金属層上にレ
ジスト層を形成する工程と、 バンプ型電極形成エリアと、スクライブラインを避けて
設定される電解メッキ用電極接触エリアとにおいてレジ
スト層を除去し、前記下地金属層を露出させる工程と、 前記電解メッキ用電極接触エリアに電解メッキ用電極を
接触させ、電解メッキ法によりバンプ型電極を形成する
工程と、 を有することを特徴とするバンプ型電極の形成方法。 - 【請求項２】 請求項１記載のバンプ型電極の形成方法
において、 前記レジスト層を除去する領域に対応したパターンを有
するガラスマスクを用いることによって、前記下地金属
層を露出させる工程を行うことを特徴とするバンプ型電
極の形成方法。 - 【請求項３】 請求項１又は請求項２記載のバンプ型電
極の形成方法によって前記バンプ型電極を形成する工程
と、 前記レジスト層を除去した後、前記バンプ型電極が形成
された領域を除く領域の前記下地金属層を除去する工程
と、 前記半導体基板をダイシングして、互いに分離された複
数の半導体装置を製造することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03287781A JP3116469B2 (ja) | 1991-11-01 | 1991-11-01 | バンプ型電極の形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03287781A JP3116469B2 (ja) | 1991-11-01 | 1991-11-01 | バンプ型電極の形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129306A JPH05129306A (ja) | 1993-05-25 |
| JP3116469B2 true JP3116469B2 (ja) | 2000-12-11 |
Family
ID=17721664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03287781A Expired - Fee Related JP3116469B2 (ja) | 1991-11-01 | 1991-11-01 | バンプ型電極の形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116469B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869560A (ja) * | 1994-08-30 | 1996-03-12 | San Kiko Kk | プリペードカード発券・販売機及び運用方式 |
| JP3363454B2 (ja) | 1996-09-13 | 2003-01-08 | 沖電気工業株式会社 | 電子取引システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209210A (ja) | 1997-01-20 | 1998-08-07 | Sharp Corp | 半導体装置及びその製造方法並びにその検査方法 |
-
1991
- 1991-11-01 JP JP03287781A patent/JP3116469B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869560A (ja) * | 1994-08-30 | 1996-03-12 | San Kiko Kk | プリペードカード発券・販売機及び運用方式 |
| JP3363454B2 (ja) | 1996-09-13 | 2003-01-08 | 沖電気工業株式会社 | 電子取引システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129306A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH02270342A (ja) | 半導体装置の製造方法 | |
| JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JPS58207652A (ja) | 半導体装置の製造方法 | |
| JP2913716B2 (ja) | 半導体装置 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6125221B2 (ja) | ||
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH0342505B2 (ja) | ||
| JPH05343408A (ja) | Ｔａｂ用半導体チップ | |
| JP2686818B2 (ja) | 半導体装置の製造方法 | |
| JPH06333929A (ja) | 半導体装置及びその製造方法 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JP2700004B2 (ja) | 半導体装置の製造方法 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH01194337A (ja) | 半導体装置の製造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPS63269549A (ja) | 半導体集積回路の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP3049813B2 (ja) | 半導体集積回路 | |
| JPH0271522A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |