JPS6292362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6292362A JPS6292362A JP60231970A JP23197085A JPS6292362A JP S6292362 A JPS6292362 A JP S6292362A JP 60231970 A JP60231970 A JP 60231970A JP 23197085 A JP23197085 A JP 23197085A JP S6292362 A JPS6292362 A JP S6292362A
- Authority
- JP
- Japan
- Prior art keywords
- protective insulating
- insulating layer
- ions
- mos transistors
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置のＷＡ″？ｉ方法、特にＭＯ８型マ
スクＲＯＭの製造方法に関する。
スクＲＯＭの製造方法に関する。
第２図に従来の一般的なＭＯ８型マスクＲＯＭの製造方
法を示す。まず、第２図（ａ）に示すようにＰ型半導体
基板１上に素子分離用絶縁膜２を形成し、更にＮ型不純
物を拡散してソース・ドレイン領域３を形成する。続い
て基板１上にゲート絶縁膜４およびゲート電極５を形成
し、複数のＭＯＳトランジスタを構成させる。このＪ：
うにして構成したＭＯＳトランジスタのアレイは汎用の
ものであり、ＲＯＭとしでみた場合は、まだデータ書込
みが行われていない状態である。従ってユーザからの注
文を受けてから所望のデータを書込み、マスクＲＯＭを
完成させなければならない。
法を示す。まず、第２図（ａ）に示すようにＰ型半導体
基板１上に素子分離用絶縁膜２を形成し、更にＮ型不純
物を拡散してソース・ドレイン領域３を形成する。続い
て基板１上にゲート絶縁膜４およびゲート電極５を形成
し、複数のＭＯＳトランジスタを構成させる。このＪ：
うにして構成したＭＯＳトランジスタのアレイは汎用の
ものであり、ＲＯＭとしでみた場合は、まだデータ書込
みが行われていない状態である。従ってユーザからの注
文を受けてから所望のデータを書込み、マスクＲＯＭを
完成させなければならない。
即ち、受注した書込みデータに基づいて、トランジスタ
アレイのうち動作不能とずべきトランジスタを決定し、
該トランジスタのソース領域とドレイン領域とを導通さ
せる作業を行うことになる。
アレイのうち動作不能とずべきトランジスタを決定し、
該トランジスタのソース領域とドレイン領域とを導通さ
せる作業を行うことになる。
これは第２図（ａ）に示すように動作不能と寸べき１ヘ
ランジスタのゲート部分に、矢印に示すようにイオーン
注入を行えばよい。実際には所定のレジスト層を形成し
、イオン注入を行う箇所のみこのレジスト層を除去した
後、全面に対してイオン照射が行われることになる。第
１図では、基板１内のイオン注入を受けた領域を−″印
で示しである。このようにイオン注入によって、ソース
領域とドレイン領域とが導通し、該トランジスタは動作
不能となる。
ランジスタのゲート部分に、矢印に示すようにイオーン
注入を行えばよい。実際には所定のレジスト層を形成し
、イオン注入を行う箇所のみこのレジスト層を除去した
後、全面に対してイオン照射が行われることになる。第
１図では、基板１内のイオン注入を受けた領域を−″印
で示しである。このようにイオン注入によって、ソース
領域とドレイン領域とが導通し、該トランジスタは動作
不能となる。
続いて第２図（ｂ）に示ずように保護絶縁層６を形成し
、これにコンタクトホール７を開孔する３更に第２図（
Ｃ）に示すようにコンタクトホール７内にアルミニウム
電極８を形成し、ソース・ドレイン領域３と電気的接触
を保つとともに、保護絶縁層６上に所定の配線層９を形
成する。最後にこれらの上に、別な保護絶縁層１０を形
成する。
、これにコンタクトホール７を開孔する３更に第２図（
Ｃ）に示すようにコンタクトホール７内にアルミニウム
電極８を形成し、ソース・ドレイン領域３と電気的接触
を保つとともに、保護絶縁層６上に所定の配線層９を形
成する。最後にこれらの上に、別な保護絶縁層１０を形
成する。
上述のような従来の製造方法では、ユーザからの注文を
受けてから、ＲＯＭの書込み、保護絶縁層６の形成、コ
ンタクトホール７の開孔、所定の配線等を行わねばなら
ないため、受注後最終製品完成まで製造期間が長くかか
るという欠点がある。
受けてから、ＲＯＭの書込み、保護絶縁層６の形成、コ
ンタクトホール７の開孔、所定の配線等を行わねばなら
ないため、受注後最終製品完成まで製造期間が長くかか
るという欠点がある。
近年半導体装置の信頼性が高まり、マスクＲＯＭの装置
自身に関しては各社で大差はなく、結局納期短縮がシェ
ア確保の主要因となってきている。従って製造期間の短
縮は、マスクＲＯＭに関して非常に重要な課題の１つと
なっている。
自身に関しては各社で大差はなく、結局納期短縮がシェ
ア確保の主要因となってきている。従って製造期間の短
縮は、マスクＲＯＭに関して非常に重要な課題の１つと
なっている。
そこで本発明は、従来よりｖＪ造明期間短縮し得る半導
体装置の製造方法を提供す“ることを目的とする。
体装置の製造方法を提供す“ることを目的とする。
本発明の特徴は、半導体装置の製造方法において、半導
体基板上にソース領域、ドレイン領域、ゲート絶縁膜、
およびゲート電極から成る複数のＭＯＳトランジスタを
形成し、これらのＭＯＳトランジスタの上面に保護絶縁
層を形成し、所望のマスクＲＯＭを形成する上で動作不
能とすべきＭＯＳトランジスタのソース領域とドレイン
領域とを導通さゼるために、保護絶縁層の所定箇所を開
孔し、この開孔部にイオン注入を行うようにし、従来よ
り製造期間を短縮できるようにした点にある。
体基板上にソース領域、ドレイン領域、ゲート絶縁膜、
およびゲート電極から成る複数のＭＯＳトランジスタを
形成し、これらのＭＯＳトランジスタの上面に保護絶縁
層を形成し、所望のマスクＲＯＭを形成する上で動作不
能とすべきＭＯＳトランジスタのソース領域とドレイン
領域とを導通さゼるために、保護絶縁層の所定箇所を開
孔し、この開孔部にイオン注入を行うようにし、従来よ
り製造期間を短縮できるようにした点にある。
以下本発明を第１図に示す一実施例に基づいて説明する
。まず第１図（ａ）に示すように、Ｐ型半導体基板１上
に素子分離用絶縁膜２を形成し、更にＮ型不純物を拡散
してソース・ドレイン領域２を形成する。続いて基板１
上にゲート絶縁膜４およびゲート電極５を形成し、複数
のＭｏＳトランジスタを構成さゼる。ここまでの工程は
従来の方法と全く同様である。本発明の特徴は、更にこ
の上に保護絶縁層６をも形成してしまう点である。
。まず第１図（ａ）に示すように、Ｐ型半導体基板１上
に素子分離用絶縁膜２を形成し、更にＮ型不純物を拡散
してソース・ドレイン領域２を形成する。続いて基板１
上にゲート絶縁膜４およびゲート電極５を形成し、複数
のＭｏＳトランジスタを構成さゼる。ここまでの工程は
従来の方法と全く同様である。本発明の特徴は、更にこ
の上に保護絶縁層６をも形成してしまう点である。
即ち、第１図（ａ）に示すような状態で、ニー１１から
の注文を持つことになる。
の注文を持つことになる。
さて、ユーザから書込むべきデータが与えられると、従
来の方法と同様に、動作不能とすべきトランジスタを決
定し、該トランジスタのゲート部分にイオン注入を行っ
てソース領域どドレイン領域とを導通させる作業を行う
ことになる。ただ、このイオン注入工程におけるマスク
としで、保護絶縁層６自身を用いる点が異なる。即ち、
第１図（ｂ）に示すように、保護絶縁層６のイオン注入
を行うべき箇所に開孔部１１を設けるのである。
来の方法と同様に、動作不能とすべきトランジスタを決
定し、該トランジスタのゲート部分にイオン注入を行っ
てソース領域どドレイン領域とを導通させる作業を行う
ことになる。ただ、このイオン注入工程におけるマスク
としで、保護絶縁層６自身を用いる点が異なる。即ち、
第１図（ｂ）に示すように、保護絶縁層６のイオン注入
を行うべき箇所に開孔部１１を設けるのである。
これは通常の写真蝕刻法によりエツチングを行えばよい
。なお、この開孔部１１を設ける工程と同時にコンタク
トホール７を設【ノるようにするのが好ましい。このよ
うにすれば、−回の写真蝕刻工程により、開孔部１１と
コンタクトホール７の両方を形成することができるから
である。続いて全面にイオンを照射すれば、基板１０聞
孔部１１に相当する領域に、イオン注入が行われ、ソー
ス領域とドレイン領域とが導通し、該トランジスタは動
作不能となる。なお、このイオン注入工程では、コンタ
クトホール７を通ってソース・ドレイン領域３の一部に
もイオン注入が行われることになるが、動作上、特に弊
害は生じない。
。なお、この開孔部１１を設ける工程と同時にコンタク
トホール７を設【ノるようにするのが好ましい。このよ
うにすれば、−回の写真蝕刻工程により、開孔部１１と
コンタクトホール７の両方を形成することができるから
である。続いて全面にイオンを照射すれば、基板１０聞
孔部１１に相当する領域に、イオン注入が行われ、ソー
ス領域とドレイン領域とが導通し、該トランジスタは動
作不能となる。なお、このイオン注入工程では、コンタ
クトホール７を通ってソース・ドレイン領域３の一部に
もイオン注入が行われることになるが、動作上、特に弊
害は生じない。
このようにして、データの書込みが完了すると、第１図
（Ｃ）に示すようにコンタクトホール７内にアルミニウ
ム Ｎ８を形成し、ソース・ドレイン領域３と電気的接
触を保つとともに、保護絶縁層６上に所定の配線層９を
形成する。最後にこれらの」ニに、別な保護絶縁層１０
を形成する。
（Ｃ）に示すようにコンタクトホール７内にアルミニウ
ム Ｎ８を形成し、ソース・ドレイン領域３と電気的接
触を保つとともに、保護絶縁層６上に所定の配線層９を
形成する。最後にこれらの」ニに、別な保護絶縁層１０
を形成する。
以上のような方法を採ることにより、ユーザからの受注
後最終製品完了までの期間を短縮することができる。即
ち、コーグからの受注時に、従来の方法では第２図（ａ
）に示す段階までしか進行していないが、本実施例に係
る方法では第１図（ａ）に示す段階まで進行しているこ
とになる。
後最終製品完了までの期間を短縮することができる。即
ち、コーグからの受注時に、従来の方法では第２図（ａ
）に示す段階までしか進行していないが、本実施例に係
る方法では第１図（ａ）に示す段階まで進行しているこ
とになる。
一般に保護絶縁層６を形成する工程には４〜５日を要す
るため、本実施例に係る方法では従来の方法に比べて製
造期間を４〜５日短縮できることになる。
るため、本実施例に係る方法では従来の方法に比べて製
造期間を４〜５日短縮できることになる。
まＩＣ１本実施例に係る方法のもう１つの利点は、イオ
ン注入を行うための写真蝕刻工程とコンタクトホールを
形成するための写真蝕刻工程とを同時に行うことができ
る点である。従来の方法では、第２図（ａ）に示す段階
でイオン注入を行うための写真蝕刻工程が必要となり、
第２図（ｂ）に示す段階でコンタクトホールを形成する
ための写真蝕刻工程が必要になる。ところが本実施例に
係る方法では、第１図（ｂ）に示す段階で両写真蝕刻■
程を同時に行うことができるため、全体として一工程を
短縮し、製造期間の短縮を図ることができるのである。
ン注入を行うための写真蝕刻工程とコンタクトホールを
形成するための写真蝕刻工程とを同時に行うことができ
る点である。従来の方法では、第２図（ａ）に示す段階
でイオン注入を行うための写真蝕刻工程が必要となり、
第２図（ｂ）に示す段階でコンタクトホールを形成する
ための写真蝕刻工程が必要になる。ところが本実施例に
係る方法では、第１図（ｂ）に示す段階で両写真蝕刻■
程を同時に行うことができるため、全体として一工程を
短縮し、製造期間の短縮を図ることができるのである。
以上のとおり本発明によれば、半導体装Ｕの製造方法に
おいて、保護絶縁層をマスクとしてイオン注入を行い、
マスクＲＯＭのデータ書込みを行うようにしたため、従
来にり製造期間を短縮することができる。
おいて、保護絶縁層をマスクとしてイオン注入を行い、
マスクＲＯＭのデータ書込みを行うようにしたため、従
来にり製造期間を短縮することができる。
第１図は本発明に係る半導体装置の製造方法の一実施例
の工程図、第２図は従来の半導体装置の製造方法の工程
図である。 １・・・半導体基板、２・・・素子分離用絶縁膜、３・
・・ソース・ドレイン領域、４・・・グー１〜絶縁膜、
５・・・ゲート電極、６・・・保護絶縁層、７・・・コ
ンタクトホール、８・・・アルミニウム配線層、９・・
・配線層、１０・・・保護絶縁層、１１・・・開孔部。
の工程図、第２図は従来の半導体装置の製造方法の工程
図である。 １・・・半導体基板、２・・・素子分離用絶縁膜、３・
・・ソース・ドレイン領域、４・・・グー１〜絶縁膜、
５・・・ゲート電極、６・・・保護絶縁層、７・・・コ
ンタクトホール、８・・・アルミニウム配線層、９・・
・配線層、１０・・・保護絶縁層、１１・・・開孔部。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上にソース領域、ドレイン領域、ゲート
絶縁膜、およびゲート電極から成る複数のＭＯＳトラン
ジスタを形成し、これらのＭＯＳトランジスタの上面に
保護絶縁層を形成し、所望のマスクＲＯＭを形成する上
で動作不能とすべきＭＯＳトランジスタのソース領域と
ドレイン領域とを導通させるために、前記保護絶縁層の
所定箇所を開孔しこの開孔部にイオン注入を行うことを
特徴とする半導体装置の製造方法。 ２、保護絶縁層の所定箇所を開孔する際に、配線用のコ
ンタクトホールをも同時に開孔することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231970A JPS6292362A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231970A JPS6292362A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292362A true JPS6292362A (ja) | 1987-04-27 |
Family
ID=16931901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231970A Pending JPS6292362A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401004B1 (ko) * | 2001-08-27 | 2003-10-10 | 동부전자 주식회사 | 마스크롬 구조 및 그의 제조방법 |
| JP2010190300A (ja) * | 2009-02-17 | 2010-09-02 | Mitsubishi Cable Ind Ltd | 回転軸シール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5830154A (ja) * | 1981-08-17 | 1983-02-22 | Toshiba Corp | 固定記憶半導体装置およびその製造方法 |
| JPS58170051A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | Ｒｏｍを有する半導体装置の製造方法 |
| JPS5982698A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | マスクｒｏｍ |
-
1985
- 1985-10-17 JP JP60231970A patent/JPS6292362A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5830154A (ja) * | 1981-08-17 | 1983-02-22 | Toshiba Corp | 固定記憶半導体装置およびその製造方法 |
| JPS58170051A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | Ｒｏｍを有する半導体装置の製造方法 |
| JPS5982698A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | マスクｒｏｍ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401004B1 (ko) * | 2001-08-27 | 2003-10-10 | 동부전자 주식회사 | 마스크롬 구조 및 그의 제조방법 |
| JP2010190300A (ja) * | 2009-02-17 | 2010-09-02 | Mitsubishi Cable Ind Ltd | 回転軸シール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| JP3049490B2 (ja) | 半導体装置の製造方法 | |
| JPH0888337A (ja) | 不揮発性メモリ素子の製造方法 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| JPS6292362A (ja) | 半導体装置の製造方法 | |
| KR940005897B1 (ko) | 반도체 기억 장치 | |
| JP2873276B2 (ja) | 浮遊ゲートを有する半導体素子の製造方法 | |
| JPH0510827B2 (ja) | ||
| US6566197B2 (en) | Method for fabricating connection structure between segment transistor and memory cell region of flash memory device | |
| JP2870131B2 (ja) | 半導体装置の製造方法 | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3241329B2 (ja) | 半導体装置の製造方法 | |
| JPS61220454A (ja) | 半導体集積回路装置の製造方法 | |
| JP3212882B2 (ja) | 半導体装置の製造方法 | |
| KR100342823B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JPS59139668A (ja) | 埋設拡散半導体構成体及びその製造方法 | |
| JPS6122470B2 (ja) | ||
| JP2624369B2 (ja) | 半導体装置の製造方法及びこれに用いるイオン注入マスク材料 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0760861B2 (ja) | 半導体装置の製造方法 | |
| JPH01278773A (ja) | 半導体集積回路の製造方法 | |
| JPH01165162A (ja) | 半導体記憶装置の製造方法 | |
| KR19980029032A (ko) | 마스크롬의 제조방법 | |
| JPS62230031A (ja) | 半導体装置およびその製造方法 | |
| JP2000133726A (ja) | 半導体記憶素子とその製造方法および駆動方法 |