JPS6122470B2 - - Google Patents
Info
- Publication number
- JPS6122470B2 JPS6122470B2 JP52105596A JP10559677A JPS6122470B2 JP S6122470 B2 JPS6122470 B2 JP S6122470B2 JP 52105596 A JP52105596 A JP 52105596A JP 10559677 A JP10559677 A JP 10559677A JP S6122470 B2 JPS6122470 B2 JP S6122470B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- ion implantation
- region
- check
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000002513 implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 Phosphorus ion Chemical class 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に
イオン注入を用いた半導体装置の製造方法に関す
るものである。
イオン注入を用いた半導体装置の製造方法に関す
るものである。
半導体装置を製造するにあたり、イオン注入が
多く用いられており、特に絶縁ゲート電界効果半
導体装置においては、エンハンスメント型及び、
デイプレツシヨン型トランジスタのしきい値電圧
（以下ＶTと称する）のコントロールや抵抗素子の
形成等に役立つている。
多く用いられており、特に絶縁ゲート電界効果半
導体装置においては、エンハンスメント型及び、
デイプレツシヨン型トランジスタのしきい値電圧
（以下ＶTと称する）のコントロールや抵抗素子の
形成等に役立つている。
イオン注入を局所的に施したい場合、イオン注
入のマスクとして、絶縁膜やフオトレジストが用
いられているが、フオトレジストを用いた場合に
は、イオン注入後、フオトレジストをハクリする
と、イオン注入されたパターンが、全く認識でき
なくなるという欠点がある。
入のマスクとして、絶縁膜やフオトレジストが用
いられているが、フオトレジストを用いた場合に
は、イオン注入後、フオトレジストをハクリする
と、イオン注入されたパターンが、全く認識でき
なくなるという欠点がある。
例えば、絶縁ゲート電界効果集積回路において
ROM（リードオンリーメモリー）のコード指定
をイオン注入で実施する場合、フオトレジストハ
クリ後は、コード番号が認識できないため、その
後の工程において、何等かの理由でコード番号の
確認が必要となつても簡単にはできない。
ROM（リードオンリーメモリー）のコード指定
をイオン注入で実施する場合、フオトレジストハ
クリ後は、コード番号が認識できないため、その
後の工程において、何等かの理由でコード番号の
確認が必要となつても簡単にはできない。
本発明の目的はイオン注入を用いた半導体装置
においてイオン注入パターンを認識しうる手段を
提供することにある。
においてイオン注入パターンを認識しうる手段を
提供することにある。
本発明の特徴はペレツト内にチエツク素子を設
け、このチエツク素子へのイオン注入の状態を検
出してイオン注入のパターンを確認することであ
る。
け、このチエツク素子へのイオン注入の状態を検
出してイオン注入のパターンを確認することであ
る。
これによりマスク番号等のパターンの確認をイ
オン注入によるチエツク素子の特性のちがいを利
用して、電気的に可能となるから、製造段階にお
ける管理が非常に容易となる。特に本発明をイオ
ン注入によつて書き込むROMに用いれば、ROM
のコー度番号が生産のどの工程においても容易に
確認できることとなる。
オン注入によるチエツク素子の特性のちがいを利
用して、電気的に可能となるから、製造段階にお
ける管理が非常に容易となる。特に本発明をイオ
ン注入によつて書き込むROMに用いれば、ROM
のコー度番号が生産のどの工程においても容易に
確認できることとなる。
以下に、本発明を一実施例に基づいて詳細に説
明する。
明する。
以下の説明はＰ―チヤンネルMOS集積回路に
ついてなされるが、他の半導体装置においても同
様に説明できる。又本実施例では、ROM集積回
路のコード確認方法について説明する。
ついてなされるが、他の半導体装置においても同
様に説明できる。又本実施例では、ROM集積回
路のコード確認方法について説明する。
第１図Ａは、ROMセル部の平面図であり、
ROMのコード指定は、従来方法によるｎ型基板
１へのP+ドレイン領域２、P+ソース領域３、ゲ
ート領域４の形成の後、不必要なトランジスタ、
例えば、T2とT3に高濃度のリンをイオン注入す
ることにより｜ＶT｜を大きくしT1，T4と区別を
つける。
ROMのコード指定は、従来方法によるｎ型基板
１へのP+ドレイン領域２、P+ソース領域３、ゲ
ート領域４の形成の後、不必要なトランジスタ、
例えば、T2とT3に高濃度のリンをイオン注入す
ることにより｜ＶT｜を大きくしT1，T4と区別を
つける。
ゲート酸化膜厚1000Å、リン注入量５×
1012cm-2、リン注入エネルギー150keVでT2とT3
の｜ＶT｜は10V以上となり、一方注入されてい
ないT1とT4の｜ＶT｜の1.5Vと大幅に異なり
ROMのコード指定が可能となる。コード指定の
後、イオン注入された不純物の活性化のための熱
処理工程、コンタクト孔形成工程、金属配線８形
成工程により完成する。
1012cm-2、リン注入エネルギー150keVでT2とT3
の｜ＶT｜は10V以上となり、一方注入されてい
ないT1とT4の｜ＶT｜の1.5Vと大幅に異なり
ROMのコード指定が可能となる。コード指定の
後、イオン注入された不純物の活性化のための熱
処理工程、コンタクト孔形成工程、金属配線８形
成工程により完成する。
第１図Ｂは、第１図ＡのＡ―A′におけるイオ
ン注入時の断面図であり、不要なＴr部分のフオ
トレジスト７が開孔され他の領域はフオトレジス
ト７でおおわれ、リンイオン６がゲート酸化膜４
を通して注入され、このＴrのチヤンネル領域に
のみリンイオン注入領域が形成される。
ン注入時の断面図であり、不要なＴr部分のフオ
トレジスト７が開孔され他の領域はフオトレジス
ト７でおおわれ、リンイオン６がゲート酸化膜４
を通して注入され、このＴrのチヤンネル領域に
のみリンイオン注入領域が形成される。
以上に説明したROMコードの指定方法ではフ
オトレジストを使用しているのでフオトレジスト
ハクリ後はコード番号が、簡単に認識できない。
オトレジストを使用しているのでフオトレジスト
ハクリ後はコード番号が、簡単に認識できない。
第２図Ａは、本発明によるコード番号を電気的
に認識するためのチエツクパターンの一例であ
る。このようなチエツクパターンが例えば第１図
Ａ，Ｂに示されるROMメモリと同一のペレツト
に形成され、ROMメモリーのイオン注入書込み
と同時にチエツクパターンにも選択的にイオン注
入される。すなわち、t1，t2，t3，t4はソース１０
が共通のトランジスタであり、ゲート絶縁膜１４
上のゲート電極とドレイン１３はコンタクト孔１
９を通して、アルミ金属電極２１により同電位に
保たれており、それぞれのゲート・ドレイン電極
２１と共通のソース１０にコンタクト孔２０を介
して接続されているソース電極１２とにより、t1
〜t4のＶTは簡単に測定できる。
に認識するためのチエツクパターンの一例であ
る。このようなチエツクパターンが例えば第１図
Ａ，Ｂに示されるROMメモリと同一のペレツト
に形成され、ROMメモリーのイオン注入書込み
と同時にチエツクパターンにも選択的にイオン注
入される。すなわち、t1，t2，t3，t4はソース１０
が共通のトランジスタであり、ゲート絶縁膜１４
上のゲート電極とドレイン１３はコンタクト孔１
９を通して、アルミ金属電極２１により同電位に
保たれており、それぞれのゲート・ドレイン電極
２１と共通のソース１０にコンタクト孔２０を介
して接続されているソース電極１２とにより、t1
〜t4のＶTは簡単に測定できる。
第２図Ｂは、第２図ＡのＢ―B′における断面図
である。但しt1のチヤンネル部にはリンが注入さ
れているものとする。第２図Ｂにおいて１はＮ型
半導体基板、１０はP+ソース領域、１３はP+ド
レイン領域、１５はフイールド酸化膜領域、１６
はリン注入領域、１９，２０はコンタクト孔、２
１はゲート・ドレイン電極、１２はソース電極で
ある。コードの確認は、t1〜t4のＴrのチヤンネル
にリンが注入されているかどうかによつて容易に
できる。例えばt1〜t4に１，２，４，８の重みを
つけ、ROMのコード番号が３である場合には
t1，t2にリンを注入し、コード番号１２である場
合にはt3，t4にリンを注入しておく。完成後にＶT
を測定し、各ＴrのＶTのちがいによりコード番号
が、簡単に判断できる。すなわちt1とt2の｜ＶT｜
が大の場合はコード番号20＋21＝３となりt3とt4
の｜ＶT｜が大の場合はコード番号22＋23＝12と
なる。コード番号が大きくなつた場合はトランジ
スタ数をふやせばよい。
である。但しt1のチヤンネル部にはリンが注入さ
れているものとする。第２図Ｂにおいて１はＮ型
半導体基板、１０はP+ソース領域、１３はP+ド
レイン領域、１５はフイールド酸化膜領域、１６
はリン注入領域、１９，２０はコンタクト孔、２
１はゲート・ドレイン電極、１２はソース電極で
ある。コードの確認は、t1〜t4のＴrのチヤンネル
にリンが注入されているかどうかによつて容易に
できる。例えばt1〜t4に１，２，４，８の重みを
つけ、ROMのコード番号が３である場合には
t1，t2にリンを注入し、コード番号１２である場
合にはt3，t4にリンを注入しておく。完成後にＶT
を測定し、各ＴrのＶTのちがいによりコード番号
が、簡単に判断できる。すなわちt1とt2の｜ＶT｜
が大の場合はコード番号20＋21＝３となりt3とt4
の｜ＶT｜が大の場合はコード番号22＋23＝12と
なる。コード番号が大きくなつた場合はトランジ
スタ数をふやせばよい。
尚、実施例においてはROMセル、チエツク素
子のいずれもＰチヤンネルエンハンスメント型
FETで所定部のＶTを大きくする場合を説明した
が、所定部のＶTを小さくするよう注入すること
も、イオン注入にボロンを用いて所定部をデプリ
ーシヨン型にすることも、ROMセル、チエツク
素子の両方をＮチヤンネルエンハンスメント型
FETで所定部のＶTの絶対値を大きく又は小さく
することも、ROMセル、チエツク素子の両方を
ＮチヤンネルもしくはＰチヤンネルのデプレツシ
ヨン型として所定部のＶTを変えるか所定部をエ
ンハンスメント型にする事も可能である。さら
に、本実施例は複数のチエツク素子間のＶTを比
較してROMコード番号を認識するものであるか
ら、たとえばROMセルをＰチヤンネルデプレツ
シヨン型とし一方チエツク素子をＰチヤンネルエ
ンハンス型FETとし両者に選択的にリンを注入
する等、ROMセルの型に関係なくチエツク素子
は自由にその型すなわちＰチヤンネルかＮチヤン
ネル、エンハンスメント型かデプレツシヨン型か
を選ぶことが可能となる。
子のいずれもＰチヤンネルエンハンスメント型
FETで所定部のＶTを大きくする場合を説明した
が、所定部のＶTを小さくするよう注入すること
も、イオン注入にボロンを用いて所定部をデプリ
ーシヨン型にすることも、ROMセル、チエツク
素子の両方をＮチヤンネルエンハンスメント型
FETで所定部のＶTの絶対値を大きく又は小さく
することも、ROMセル、チエツク素子の両方を
ＮチヤンネルもしくはＰチヤンネルのデプレツシ
ヨン型として所定部のＶTを変えるか所定部をエ
ンハンスメント型にする事も可能である。さら
に、本実施例は複数のチエツク素子間のＶTを比
較してROMコード番号を認識するものであるか
ら、たとえばROMセルをＰチヤンネルデプレツ
シヨン型とし一方チエツク素子をＰチヤンネルエ
ンハンス型FETとし両者に選択的にリンを注入
する等、ROMセルの型に関係なくチエツク素子
は自由にその型すなわちＰチヤンネルかＮチヤン
ネル、エンハンスメント型かデプレツシヨン型か
を選ぶことが可能となる。
以上に述べた様に電界効果半導体装置において
イオン注入によるＶTのちがい等を利用して、使
用された写真蝕刻用マスクの番号や、ROMのコ
ード番号を電気的に容易に認識できる事は明らか
である。又、バイポーラ半導体装置においても抵
抗素子等をチエツクパターンとして用いる事によ
つて、あるいはバイポーラトランジスタの電流増
巾率を変化させる（エミツタの寸法を変化させる
こと等による）ことによつて同様の効果がある事
は明らかである。
イオン注入によるＶTのちがい等を利用して、使
用された写真蝕刻用マスクの番号や、ROMのコ
ード番号を電気的に容易に認識できる事は明らか
である。又、バイポーラ半導体装置においても抵
抗素子等をチエツクパターンとして用いる事によ
つて、あるいはバイポーラトランジスタの電流増
巾率を変化させる（エミツタの寸法を変化させる
こと等による）ことによつて同様の効果がある事
は明らかである。
第１図Ａは、実施例において用いられるMOS
集積回路のROM回路の平面図であり、第１図Ｂ
は第１図Ａを切断線Ａ―A′に沿つて切断し矢印
の方向を視た第１図Ａの中間工程を示す断面図で
ある。第２図Ａは本発明の一実施例を示す断面図
であり、第２図Ｂは第２図Ａを切断線Ｂ―B′に沿
つて切断し矢印の方向を視た断面図である。 尚、図において、１……Ｎ型半導体基板、２…
…P+ドレイン領域、３……P+ソース領域、４…
…ゲート領域、５……フイールド酸化膜領域、６
……リンイオン、７……フオトレジスト、８……
ゲート電極、９……リンイオン注入領域、１０…
…ソース領域、１２……ソース電極、１３……ド
レイン領域、１４……ゲート絶縁膜、１５……フ
イールド酸化膜領域、１６……リン注入領域、１
９，２０……コンタクト孔、２１……ゲート・ド
レイン電極である。
集積回路のROM回路の平面図であり、第１図Ｂ
は第１図Ａを切断線Ａ―A′に沿つて切断し矢印
の方向を視た第１図Ａの中間工程を示す断面図で
ある。第２図Ａは本発明の一実施例を示す断面図
であり、第２図Ｂは第２図Ａを切断線Ｂ―B′に沿
つて切断し矢印の方向を視た断面図である。 尚、図において、１……Ｎ型半導体基板、２…
…P+ドレイン領域、３……P+ソース領域、４…
…ゲート領域、５……フイールド酸化膜領域、６
……リンイオン、７……フオトレジスト、８……
ゲート電極、９……リンイオン注入領域、１０…
…ソース領域、１２……ソース電極、１３……ド
レイン領域、１４……ゲート絶縁膜、１５……フ
イールド酸化膜領域、１６……リン注入領域、１
９，２０……コンタクト孔、２１……ゲート・ド
レイン電極である。
Claims (1)
- １ 半導体基板に絶縁ゲート電界効果トランジス
タ型のROM素子を複数個設けた半導体装置の製
造方法において、選択的に選ばれた一群のROM
素子のチヤンネル領域にイオン注入法により不純
物を導入してROMのコード指定を行う時に、該
半導体基板に設けられた絶縁ゲート電界効果トラ
ンジスタ型の複数のチエツク素子のうちの選ばれ
たチエツク素子のチヤンネル領域にも該イオン注
入法により不純物を導入し、該複数のチエツク素
子のしきい値電圧により前記ROMのコード番号
の認識を可能としたことを特徴とした半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10559677A JPS5438764A (en) | 1977-09-01 | 1977-09-01 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10559677A JPS5438764A (en) | 1977-09-01 | 1977-09-01 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5438764A JPS5438764A (en) | 1979-03-23 |
| JPS6122470B2 true JPS6122470B2 (ja) | 1986-05-31 |
Family
ID=14411871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10559677A Granted JPS5438764A (en) | 1977-09-01 | 1977-09-01 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5438764A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676565A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Integrated circuit |
| JPS5771568A (en) * | 1980-10-22 | 1982-05-04 | Fujitsu Ltd | Marking method of bubble meory wafer |
| JPS59127859A (ja) * | 1983-01-12 | 1984-07-23 | Sanyo Electric Co Ltd | Ｒｏｍ半導体装置の製造方法 |
-
1977
- 1977-09-01 JP JP10559677A patent/JPS5438764A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5438764A (en) | 1979-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080718A (en) | Method of modifying electrical characteristics of MOS devices using ion implantation | |
| US5793086A (en) | NOR-type ROM with LDD cells and process of fabrication | |
| KR930007195B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JPH07120715B2 (ja) | Ｒｏｍのプログラミング方法 | |
| US4326213A (en) | Semiconductor device and process for producing the same | |
| US5470774A (en) | Fabrication method of a read-only semiconductor memory device | |
| EP0055564B1 (en) | Read only semiconductor memory device and method of making it | |
| US4600933A (en) | Semiconductor integrated circuit structure with selectively modified insulation layer | |
| US5091329A (en) | Method for programming mos and cmos rom memories | |
| JPS6122470B2 (ja) | ||
| US4372031A (en) | Method of making high density memory cells with improved metal-to-silicon contacts | |
| EP1225626B1 (en) | Semiconductor integrated circuit device and manufacture method therefor | |
| US6144078A (en) | Methods for programming read-only memory cells and associated memories | |
| JP3261302B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US5372961A (en) | Method for manufacturing a semiconductor integrated circuit device | |
| JPS62140459A (ja) | 読出専用メモリをイオン注入法を用いてプログラムする方法およびそれにより得られたｎｍｏｓ読出専用メモリ | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP3253712B2 (ja) | 半導体装置の製造方法 | |
| JPH04212470A (ja) | パワー半導体装置 | |
| KR100602128B1 (ko) | 고전압 트랜지스터의 제조 방법 | |
| JPS616856A (ja) | 読み出し専用半導体記憶装置 | |
| JPH0714013B2 (ja) | 半導体装置 | |
| US7023060B1 (en) | Methods for programming read-only memory cells and associated memories | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0821556B2 (ja) | 半導体装置の製造方法 |