CN1913130A - 一种半导体器件芯片穿通隔离区及pn结的制造工艺 - Google Patents

Abstract

本发明提供了一种半导体器件芯片穿通隔离区及PN结的制造工艺，是在芯片穿通隔离区扩散前，首先在所要做PN结穿通隔离扩散的区域内，用光刻和化学腐蚀的方法两面对称的腐蚀出腐蚀槽，然后穿通隔离区再和基区同步完成杂质扩散，以完成穿通隔离并形成基区PN结。本发明的工艺降低了扩散温度和减少了扩散时间，所以由于降低了由于高温、长时间过程中所产生的各种缺陷对产品制造的影响，更是由于穿通区和基区可以同时在一次扩散中形成，不但可以使得工艺过程变得简单，而且减少了光刻所造成的各种缺陷对产品的制造过程的影响，所以产品合格率有较大提高，而且是相对稳定的。

Description

一种半导体器件芯片穿通隔离区及PN结的制造工艺

技术领域

本发明涉及半导体器件生产中穿通隔离及P-N结的形成工艺技术，属于半导体器件生产

技术领域。

背景技术

目前在半导体器件芯片制造业中，一般都要用到穿通隔离的工艺技术来实现隔离并形成P-N结，当前穿通隔离的工艺技术可分为三种类型：

1常规扩散法：

此方法也是常规的扩散方法，是在半导体芯片中(以单、双向可控硅为例)，在设定的区域(穿通隔离扩散区)内通过掺杂不同的杂质源，再通过扩散形成半导体器件的实现穿通隔离及PN结。其芯片结构如图1所示，包括N型磷区2、穿通隔离区4、N型长基区5、P型淡硼区3和PN结玻璃钝化区1。典型特征有穿通隔离扩散区和半导体器件PN结形成区，且以上两区不是一次形成。形成该结构所需的扩散温度高：需要1270℃以上；扩散的时间长：需要150--170个小时以上，在这样高温、长时间的扩散过程中，对器件的少子寿命和高温所产生的缺陷是不可避免的；同时对光刻工艺和生产设备以及工艺技术要求高；产品的合格率偏低，由于各厂家的工艺水平不同，以4×4Mmm²的可控硅芯片为例，合格率一般在60--83％之间，特别是随着芯片面积的增大这种现象更加突出。合格率甚至会低于40％，生产成本也会大幅度的提高。

2双台面腐蚀钝化法

此方法可以不采用扩散法进行穿通隔离，是用双面腐蚀钝化法做出器件正常PN结，其芯片结构如图2所示，包括N型磷区2、P型淡硼区3、N型长基区5和PN结玻璃钝化区1。其典型特征是无穿通隔离扩散区，有玻璃钝化区和半导体器件PN结形成区。但因为它的划片线是在玻璃钝化区1内，所以划片后的N型区暴露在外面，在后封装时容易造成PN结的损伤和联通，所以目前此类芯片在国内的封装合格率很低。所以也就阻碍了此工艺技术的推广应用。

3激光打孔扩散法

此方法是首先用激光在硅片上进行打孔再进行杂质扩散的一种新的工艺方法，其芯片结构示意图如图3和图4，包括激光孔6、穿通隔离区4、N型长基区5和PN结玻璃钝化区1。其典型特征有激光打孔区和穿通隔离扩散区，有半导体器件PN结形成区。因为此方法要用激光器对每片、每行、每列按一定的分布逐一进行打孔，而且对孔的深度、距离、直经及打孔后硅片的清洗处理都有严格的要求，所以工艺难度大，设备投资高，生产效率也受到一定的限制，相应的生产成本也会提高。

发明内容

为了克服上述现有半导体器件在制造过程中穿通隔离工艺技术的不足，本发明提供一种半导体器件芯片穿通隔离区及PN结的制造工艺，使得工艺过程和工艺技术在不增加设备投资、不增加工艺技术难度的前提下，能够向着低温度，短时间高产出、高合格率、低成本和有利于大批量生产的方向发展。

本发明的半导体器件芯片穿通隔离区及PN结的制造工艺是：

在芯片穿通隔离区扩散前，首先在所要做PN结穿通隔离扩散的区域内，用光刻和化学腐蚀的方法两面对称的腐蚀出腐蚀槽，然后穿通隔离区再和基区同步完成杂质扩散，以完成穿通隔离并形成基区PN结。腐蚀槽的宽度为10um--5mm、深度为2--230um。腐蚀槽的外边缘到芯片外边缘的距离不小于1.5mm。

上述工艺中穿通隔离区和基区扩散一次完成，具体工艺流程为：

氧化--光刻--腐蚀槽--穿通隔离区和基区予扩散--穿通隔离区和基区再扩散--形成穿通隔离区和基区PN结。

1、氧化：与现有工艺中的氧化工艺相同。

2、光刻：光刻目的就是为了将设定区域内的氧化层去除干净。腐蚀槽的宽度由光刻版条的宽度决定，光刻版条的宽度在30--5000um之间时，腐蚀槽的宽度数值在120--6000um之间，这要视具体产品的型号和参数性能而确定。同时还要求槽的外边缘到芯片外边缘的距离不低于1.5mm，以增加芯片的机械强度，降低破片发生的几率。

3、腐蚀槽工艺：

腐蚀液的组份体积配比为硝酸∶冰乙酸∶氢氟酸＝10∶3∶3

腐蚀时间：1--20分钟，视腐蚀液的温度而定。

腐蚀深度：2--230um，视芯片的厚度而定。

操作过程和操作方法与现有工艺中正常台面工艺的槽腐蚀相同。

4、穿通隔离区和基区扩散用镓做扩散源一次完成时的工艺：

镓予扩：炉温：1100--1250℃，时间：30--180分钟，R_□(方块电阻)：30--300Ω/□，N₂(氮气)：1.2L/min，H₂(氢气)：20ml/min；

镓再扩：炉温：1100--1250℃，时间：3--40小时，结深：10--130um，R_□：180-110Ω/□；

扩散时间和结深的选取应视扩镓后有没有补硼工艺而定。如有补硼工艺时镓再扩可稍短一些，第一次镓再扩的时间加上补硼再扩的时间等于镓再扩的总时间。操作过程、操作方法与现有工艺中正常镓扩工艺相同。

5、穿通隔离区和基区扩散用硼做扩散源一次完成时的工艺：

将氧化层全部去除干净；

硼予扩：炉温：1080℃，时间：120分钟，R_□：4-4.5Ω/□；

硼再扩：炉温：1250℃，时间：55--65小时，结深：50--60um。

用硼做扩散源时，在保证穿通到位的前提下，可以调整穿通扩散与淡硼扩散时间的搭配，以达到调整淡硼结深的目的。可以独立调整基区的结深。

将穿通隔离区的再扩散分为二次来做，基区结深就可以独立调整。

由于本发明的工艺的优点是实际需要扩散的结深比现有正常工艺扩散的结深要浅很多，以片厚为225um为例，即从原来的125um减少到现在只有55um，所以扩散时间在同样使用硼为杂质源时，温度就从原来的1270--1275℃降低为1250℃，而且时间也从原来的150--160小时减少为60--65小时。如果是采用镓为扩散源，同样在1250℃下，时间可降为25--27小时。

本发明的工艺降低了扩散温度和减少了扩散时间，所以由于高温、长时间过程中所产生的各种缺陷对产品制造的影响已大大降低，更是由于本工艺的穿通区和基区可以同时在一次扩散中形成，这样不但可以使得工艺过程变的简单，而且在现有正常工艺中，减少了光刻所造成的各种缺陷对产品的制造过程的影响，所以产品合格率会有较大提高。以4×4(mm)²的芯片为例，单片测试合格率可在90％以上，最高可达95％，而且是相对稳定的。

附图说明

图1是常规扩散法的芯片结构示意图。

图2是双台面腐蚀钝化法的芯片结构示意图。

图3是激光打孔扩散法的芯片结构示意图。

图4是图3中沿A-A线的剖视放大图。

图5是本发明的台面工艺芯片的结构示意图。

图6是本发明的平面工艺芯片的结构示意图。

图7是本发明经过双面光刻、腐蚀槽、穿通隔离区和基区扩散后的硅片示意图。

图8是硅片的基本尺寸示意图。

图中：1、玻璃钝化区，2、N型磷区，3、P型淡硼区，4、穿通隔离区，5、N型长基区，6、激光孔，7、腐蚀槽。

具体实施方式

实施例1

以N型硅片为例，台面工艺芯片的结构如图5所示；平面工艺芯片的结构如图6所示。穿通隔离区扩散前，首先在硅片上所选定的区域内，用氧化、光刻和化学腐蚀的方法两面对称的腐蚀出腐蚀槽7，腐蚀槽的宽度为180um、深度为70um um。然后穿通隔离区4再和基区5同步完成杂质扩散，以形成穿通隔离区及PN结。腐蚀槽的外边缘到硅片外边缘的距离不小于1.5mm。对通隔离区4和基区5的扩散一次完成，其具体工艺流程为：氧化----光刻----腐蚀槽----穿通隔离区和基区予扩散----穿通隔离区和基区再扩散----形成穿通隔离区和基区PN结。

1、氧化：与现有工艺中的氧化工艺相同。

2、光刻：图5中腐蚀槽的宽度B＝180um时，光刻版条宽设计为100um。同时还要求最外边的图型槽的外边缘到硅片外边缘的距离不低于1.5mm。以增加硅片的机械强度，降低破片发生的几率。

3、腐蚀槽的工艺：

腐蚀液的组份配比(体积比)∶硝酸∶冰乙酸∶氢氟酸＝10∶3∶3；

腐蚀时间：12--20分钟；

腐蚀深度：70um。

操作过程、操作方法与现有工艺中正常台面工艺的槽腐蚀相同。

4、用镓做扩散源一次完成穿通隔离区和基区扩散，工艺为：

镓予扩：炉温：1200℃，时间：120分钟，N₂：1.2L/min，H₂：20ml/min，R_□：90-110Ω/□。

镓再扩：炉温：1250℃，时间：20--27小时，R_□180-110Ω/□

结深：50--60um。

操作过程、操作方法与现有工艺中正常镓扩工艺相同。

经过双面光刻、腐蚀槽、穿通隔离区和基区扩散后的硅片示意图如图7；硅片的基本尺寸示意图如图8。从图7、图8中可以看出，以片厚为225um为例，现有正常穿通工艺的扩散距离为：G＝125um，而采用了本发明的工艺后的实际扩散距离为：C＝55um。

实施例2

与实施例1不同之处是用硼做扩散源一次完成穿通隔离区和基区扩散，其工艺为：

硼予扩：炉温：1080℃，时间：120分钟，R_□：4-4.5Ω/□。

硼再扩：炉温：1250℃，时间：55--65小时，结深：50--60um。

用硼源做扩散源时，在保证穿通到位的前提下，可以调整对通扩散与淡硼扩散时间的搭配，以达到调整淡硼结深的目的。用硼作为扩散源时，可以独立调整基区的结深。

在用硼作为扩散源时，在穿通区、基区予扩散前要将氧化层全部去除干净，而用镓作为扩散源时则不需要去除氧化层。

实施例3

本实施例与实施例2一样穿通隔离区和基区扩散用硼做扩散源，不同之处是采用二次扩散法，以达到调整基区结深的目的，工艺过程为：

a、首先对完成的腐蚀槽进行氧化，b、然后进行光刻，将槽中的氧化层去除干净，c、再对没有氧化层的区域进行硼扩散：

硼予扩：炉温：900--1150℃，时间：30--180分钟，R_□：1-30Ω/□；

硼再扩：炉温：1250℃，时间：10--100小时，结深：10--80um；硼再扩完成后，再次将全部的氧化层去除干净，然后再进行补硼扩散：

补硼予扩：炉温：800--1000℃，时间：30--180分钟，R_□：10-300Ω/□；

补硼再扩：炉温：1250℃，时间：10--100小时，结深：20--80um，R_□：10-300Ω/□。

Claims (9)

1.一种半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：在芯片穿通隔离区扩散前，首先在所要做PN结穿通隔离扩散的区域内，用光刻和化学腐蚀的方法两面对称的腐蚀出腐蚀槽，然后穿通隔离区再和基区同步完成杂质扩散，以完成穿通隔离并形成基区PN结。

2.根据权利要求1所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述腐蚀槽的宽度为10um--5mm、深度为2--230um。

3.根据权利要求1所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述腐蚀槽的外边缘到硅片外边缘的距离不小于1.5mm。

4.根据权利要求1所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述穿通隔离区和基区扩散一次完成，其工艺流程为：氧化--光刻--腐蚀槽--穿通隔离区和基区予扩散--穿通隔离区和基区再扩散--形成穿通隔离区和基区PN结。

5.根据权利要求1所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述腐蚀槽的宽度由光刻版条的宽度决定，光刻版条的宽度在30--5000um之间时，腐蚀槽的宽度数值在120--6000um之间。

6.根据权利要求4所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述腐蚀槽的工艺为：腐蚀液的组份体积配比为硝酸∶冰乙酸∶氢氟酸＝10∶3∶3，腐蚀时间为1--20分钟。

7.根据权利要求4所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述穿通隔离区和基区扩散用镓做扩散源，一次完成，工艺为：

镓予扩：炉温：1100--1250℃，时间：30--180分钟，R_□：30-300Ω/□，N₂：1.2L/min，H₂：20ml/min；

镓再扩：炉温：1100--1250℃，时间：3--40小时，结深：10--130um，R_□180-110Ω/□。

8.根据权利要求4所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述穿通隔离区和基区扩散用硼做扩散源，采用一次扩散法，工艺为：

硼予扩：炉温：800--1000℃，时间：30--180分钟，R_□：10-300Ω/□；

硼再扩：炉温：1250℃，时间：10--100小时，结深：10--30um。

9.根据权利要求4所述的半导体器件芯片穿通隔离区及PN结的制造工艺，其特征是：所述穿通隔离区和基区扩散用硼做扩散源，采用二次扩散法，工艺为：

a、首先对完成的腐蚀槽进行氧化，b、然后进行光刻，将槽中的氧化层去除干净，c、再对没有氧化层的区域进行硼扩散：

硼予扩：炉温：900--1150℃，时间：30--180分钟，R_□：1-30Ω/□；

硼再扩：炉温：1250℃，时间：10--100小时，结深：10--80um；

硼再扩完成后，再次将全部的氧化层去除干净，然后再进行补硼扩散：

补硼予扩：炉温：800--1000℃，时间：30--180分钟，R_□：10-300Ω/□；

补硼再扩：炉温：1250℃，时间：10--100小时，结深：20--80um，R_□：10-300Ω/□。

Images