JPH1130772A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1130772A JPH1130772A JP18680997A JP18680997A JPH1130772A JP H1130772 A JPH1130772 A JP H1130772A JP 18680997 A JP18680997 A JP 18680997A JP 18680997 A JP18680997 A JP 18680997A JP H1130772 A JPH1130772 A JP H1130772A
- Authority
- JP
- Japan
- Prior art keywords
- bus wiring
- wiring
- liquid crystal
- display device
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 従来の液晶表示装置の出力バッファは、正常
なソースバス配線１の負荷を想定して設計されるため、
断線不良や短絡不良などを修復するための冗長配線７に
接続した場合は、駆動能力が不足になり、正常なソース
バス配線１に接続された画素とは異なった表示状態とな
る。 【解決手段】 複数のゲートバス配線と複数のソースバ
ス配線との交点に配置されたＴＦＴを有する表示部のゲ
ートバス配線に接続され、走査信号を出力する複数のゲ
ートドライバ回路及び、表示部のソースバス配線に接続
され、画像信号を出力する複数のソースドライバ回路の
出力バッファ８を、制御信号によるバイアス電流を制御
することにより、駆動能力を調整可能にしたものであ
る。
なソースバス配線１の負荷を想定して設計されるため、
断線不良や短絡不良などを修復するための冗長配線７に
接続した場合は、駆動能力が不足になり、正常なソース
バス配線１に接続された画素とは異なった表示状態とな
る。 【解決手段】 複数のゲートバス配線と複数のソースバ
ス配線との交点に配置されたＴＦＴを有する表示部のゲ
ートバス配線に接続され、走査信号を出力する複数のゲ
ートドライバ回路及び、表示部のソースバス配線に接続
され、画像信号を出力する複数のソースドライバ回路の
出力バッファ８を、制御信号によるバイアス電流を制御
することにより、駆動能力を調整可能にしたものであ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、大画面、高解像
度のカラー液晶表示パネルを有する液晶表示装置に関す
るものである。
度のカラー液晶表示パネルを有する液晶表示装置に関す
るものである。
【０００２】
【従来の技術】高解像度の液晶表示装置を実現するには
画素を小さくし、多くの画素を用いる必要がある。画素
の数が増大すると、走査線および信号線として機能する
バス配線、ゲートバス配線及びソースバス配線の断線不
良や短絡不良などが生じやすくなる。大画面になると断
線不良や短絡不良などの発生確率はますます増加する。
その解決策として、特公平３−２３４２５号公報などの
冗長配線に接続して修復する方法が用いられている。
画素を小さくし、多くの画素を用いる必要がある。画素
の数が増大すると、走査線および信号線として機能する
バス配線、ゲートバス配線及びソースバス配線の断線不
良や短絡不良などが生じやすくなる。大画面になると断
線不良や短絡不良などの発生確率はますます増加する。
その解決策として、特公平３−２３４２５号公報などの
冗長配線に接続して修復する方法が用いられている。
【０００３】図６は、従来の液晶表示装置を示す回路構
成図である。図において、１は信号線として機能するソ
ースバス配線、２は走査線として機能するゲートバス配
線、３はソースバス配線１に信号を供給する複数の出力
バッファを有するソースドライバ回路、４はゲートバス
配線２に信号を供給する複数の出力バッファを有するゲ
ートドライバ回路、５はソースをソースバス配線１に、
ゲートをゲートバス配線２に接続されたスイッチング素
子である薄膜トランジスタ（以下ＴＦＴという）、６は
ＴＦＴ５によって制御される画素電極で、マトリクス状
に配置された表示部を形成する。７はソースバス配線１
と絶縁膜を介して交差するように設けられ、画素電極６
の配置された表示部を迂回して配置された冗長配線であ
る。図６に示すように、冗長配線７がソースバス配線１
に絶縁膜を介して交差するように設けられている。ソー
スバス配線１の断線不良の際、不良を生じたソースバス
配線１と冗長配線７を接続することにより、不良を生じ
たソースバス配線１の機能が冗長配線７に替わり、断線
以降も表示させるものである。
成図である。図において、１は信号線として機能するソ
ースバス配線、２は走査線として機能するゲートバス配
線、３はソースバス配線１に信号を供給する複数の出力
バッファを有するソースドライバ回路、４はゲートバス
配線２に信号を供給する複数の出力バッファを有するゲ
ートドライバ回路、５はソースをソースバス配線１に、
ゲートをゲートバス配線２に接続されたスイッチング素
子である薄膜トランジスタ（以下ＴＦＴという）、６は
ＴＦＴ５によって制御される画素電極で、マトリクス状
に配置された表示部を形成する。７はソースバス配線１
と絶縁膜を介して交差するように設けられ、画素電極６
の配置された表示部を迂回して配置された冗長配線であ
る。図６に示すように、冗長配線７がソースバス配線１
に絶縁膜を介して交差するように設けられている。ソー
スバス配線１の断線不良の際、不良を生じたソースバス
配線１と冗長配線７を接続することにより、不良を生じ
たソースバス配線１の機能が冗長配線７に替わり、断線
以降も表示させるものである。
【０００４】
【発明が解決しようとする課題】冗長配線７を用いた場
合、負荷としては正常なソースバス配線１の負荷に冗長
配線７の負荷が加わる。ソースバス配線１を介して画素
に信号を供給するソースドライバ回路３の出力バッファ
の駆動能力は、正常なソースバス配線１の負荷を想定し
て設計される。従って、断線不良や短絡不良などを修復
するため、冗長配線７に接続した場合は、通常の出力バ
ッファの駆動能力では不足になり、時定数が大きくなっ
て、正常なソースバス配線１に接続された画素とは異な
った表示状態となる。冗長配線７の負荷を見込んで、高
駆動能力の出力バッファを備えるという手段もあるが、
消費電力が増加してしまう。
合、負荷としては正常なソースバス配線１の負荷に冗長
配線７の負荷が加わる。ソースバス配線１を介して画素
に信号を供給するソースドライバ回路３の出力バッファ
の駆動能力は、正常なソースバス配線１の負荷を想定し
て設計される。従って、断線不良や短絡不良などを修復
するため、冗長配線７に接続した場合は、通常の出力バ
ッファの駆動能力では不足になり、時定数が大きくなっ
て、正常なソースバス配線１に接続された画素とは異な
った表示状態となる。冗長配線７の負荷を見込んで、高
駆動能力の出力バッファを備えるという手段もあるが、
消費電力が増加してしまう。
【０００５】この発明は、このような課題を解決するた
めになされたもので、消費電力の増加を最小限に押さえ
て、バス配線を修復した場合の出力バッファの駆動能力
不足を解消し、正常なバス配線に接続された画素と同じ
表示状態を得るように構成された出力バッファを有する
液晶表示装置を得ることを目的としている。
めになされたもので、消費電力の増加を最小限に押さえ
て、バス配線を修復した場合の出力バッファの駆動能力
不足を解消し、正常なバス配線に接続された画素と同じ
表示状態を得るように構成された出力バッファを有する
液晶表示装置を得ることを目的としている。
【０００６】
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、複数の走査線と複数の信号線との交
点に配置されたスイッチング素子を有する表示部と、こ
の表示部の走査線に接続され、表示部を駆動する第一の
信号を出力する複数の第一の出力回路と、表示部の信号
線に接続され、表示部を駆動する第二の信号を出力する
複数の第二の出力回路を備え、第一及び第二の出力回路
のいずれか一方または両方は、駆動能力が調整可能に構
成されているものである。また、第一及び第二の出力回
路のいずれか一方または両方は、複数のグループに分け
られ、このグループ毎に設けられた予備の出力回路によ
って駆動能力が調整されるものである。
示装置においては、複数の走査線と複数の信号線との交
点に配置されたスイッチング素子を有する表示部と、こ
の表示部の走査線に接続され、表示部を駆動する第一の
信号を出力する複数の第一の出力回路と、表示部の信号
線に接続され、表示部を駆動する第二の信号を出力する
複数の第二の出力回路を備え、第一及び第二の出力回路
のいずれか一方または両方は、駆動能力が調整可能に構
成されているものである。また、第一及び第二の出力回
路のいずれか一方または両方は、複数のグループに分け
られ、このグループ毎に設けられた予備の出力回路によ
って駆動能力が調整されるものである。
【０００７】また、駆動能力の調整は、バイアス電流を
制御することにより行うものである。さらに、駆動能力
の調整は、駆動能力の異なる複数の出力回路の中から一
つを選択することにより行うものである。また、表示部
の走査線及び信号線のいずれか一方または両方と絶縁膜
を介して交差するように配置された冗長配線を備えたも
のである。
制御することにより行うものである。さらに、駆動能力
の調整は、駆動能力の異なる複数の出力回路の中から一
つを選択することにより行うものである。また、表示部
の走査線及び信号線のいずれか一方または両方と絶縁膜
を介して交差するように配置された冗長配線を備えたも
のである。
【０００８】
【発明の実施の形態】以下、この発明の実施の形態を図
を用いて説明する。 実施の形態１．図１は、この発明の実施の形態１による
液晶表示装置を示す回路構成図である。図において、１
〜６は上記従来装置と同一のものであり、その説明を省
略する。ゲートバス配線２及びソースバス配線１を介し
てマトリクス型表示部に信号を供給する複数の出力バッ
ファを有するゲートドライバ回路４及びソースドライバ
回路３が設けられている。ここで出力バッファとは、シ
リコンウエハプロセスで形成されるドライバＩＣや、液
晶パネルと同一プロセスで形成される液晶パネル一体型
ドライバ回路などのドライバ回路の最終段出力バッファ
である。
を用いて説明する。 実施の形態１．図１は、この発明の実施の形態１による
液晶表示装置を示す回路構成図である。図において、１
〜６は上記従来装置と同一のものであり、その説明を省
略する。ゲートバス配線２及びソースバス配線１を介し
てマトリクス型表示部に信号を供給する複数の出力バッ
ファを有するゲートドライバ回路４及びソースドライバ
回路３が設けられている。ここで出力バッファとは、シ
リコンウエハプロセスで形成されるドライバＩＣや、液
晶パネルと同一プロセスで形成される液晶パネル一体型
ドライバ回路などのドライバ回路の最終段出力バッファ
である。
【０００９】図２（ａ）は、図１の出力バッファの回路
構成図であり、図２（ｂ）は、その詳細図である。図に
おいて、８は制御信号によって制御される出力バッファ
であり、８ａ、８ｂ、８ｃはＮチャンネルトランジス
タ、８ｄ、８ｅはＰチャンネルトランジスタである。制
御信号をＮチャンネルトランジスタ８ｃのゲートに与え
てバイアス電流を制御することにより出力バッファ８の
駆動能力を調整できる。制御信号は、パーソナルコンピ
ュータやワークステーションなどの信号源や、液晶表示
装置内のタイミング制御部から出力される。または、プ
ルアップ／プルダウン抵抗を用いた設定などにより制御
を行う。
構成図であり、図２（ｂ）は、その詳細図である。図に
おいて、８は制御信号によって制御される出力バッファ
であり、８ａ、８ｂ、８ｃはＮチャンネルトランジス
タ、８ｄ、８ｅはＰチャンネルトランジスタである。制
御信号をＮチャンネルトランジスタ８ｃのゲートに与え
てバイアス電流を制御することにより出力バッファ８の
駆動能力を調整できる。制御信号は、パーソナルコンピ
ュータやワークステーションなどの信号源や、液晶表示
装置内のタイミング制御部から出力される。または、プ
ルアップ／プルダウン抵抗を用いた設定などにより制御
を行う。
【００１０】次に、実施の形態１の液晶表示装置の動作
を説明する。通常の液晶表示では、信号源からの制御信
号や画像データを、タイミング制御部で液晶を駆動する
ための信号に変えて垂直／水平ドライバ部に伝送する。
ドライバ部では必要に応じて、レベル変換やディジタル
／アナログ変換などを行い、ゲートバス配線２及びソー
スバス配線１を介してＴＦＴ５に信号を伝送し、液晶を
駆動する。不良が生じた場合、ゲートバス配線２もしく
はソースバス配線１の断線不良や短絡不良などの不良個
所を検出し、不良を修復する。不良の検出は、例えばバ
ス配線（ゲートバス配線２及びソースバス配線１、以下
同じ）の外観検査、バス配線抵抗測定やバス配線に信号
を入力して電気的な動作を確かめるなどの電気的な検
査、点灯検査などにより行う。不良の修復は、例えばレ
ーザなどを用いて、配線の切断／接続により行う。修復
したバス配線に接続されている出力バッファの駆動能力
を、正常なバス配線に接続された画素と同じ表示状態に
なるように、制御信号により調整する。例えば、レーザ
などを用いて配線を接続した場合、接続部の接触抵抗が
加わるため、負荷の増加分を相殺するように駆動能力を
上げるよう制御を行う。
を説明する。通常の液晶表示では、信号源からの制御信
号や画像データを、タイミング制御部で液晶を駆動する
ための信号に変えて垂直／水平ドライバ部に伝送する。
ドライバ部では必要に応じて、レベル変換やディジタル
／アナログ変換などを行い、ゲートバス配線２及びソー
スバス配線１を介してＴＦＴ５に信号を伝送し、液晶を
駆動する。不良が生じた場合、ゲートバス配線２もしく
はソースバス配線１の断線不良や短絡不良などの不良個
所を検出し、不良を修復する。不良の検出は、例えばバ
ス配線（ゲートバス配線２及びソースバス配線１、以下
同じ）の外観検査、バス配線抵抗測定やバス配線に信号
を入力して電気的な動作を確かめるなどの電気的な検
査、点灯検査などにより行う。不良の修復は、例えばレ
ーザなどを用いて、配線の切断／接続により行う。修復
したバス配線に接続されている出力バッファの駆動能力
を、正常なバス配線に接続された画素と同じ表示状態に
なるように、制御信号により調整する。例えば、レーザ
などを用いて配線を接続した場合、接続部の接触抵抗が
加わるため、負荷の増加分を相殺するように駆動能力を
上げるよう制御を行う。
【００１１】以上のように実施の形態１によれば、ゲー
トバス配線２もしくはソースバス配線１の断線不良や短
絡不良などを修復したバス配線に接続されている出力バ
ッファの駆動能力を制御信号により調整することによ
り、断線不良や短絡不良などを修復したバス配線に接続
された画素の表示状態を、正常なバス配線に接続された
画素と同じにする。また、修復したバス配線に接続され
た出力バッファのみ駆動能力を制御するので、消費電力
の大幅な変化は回避できる。
トバス配線２もしくはソースバス配線１の断線不良や短
絡不良などを修復したバス配線に接続されている出力バ
ッファの駆動能力を制御信号により調整することによ
り、断線不良や短絡不良などを修復したバス配線に接続
された画素の表示状態を、正常なバス配線に接続された
画素と同じにする。また、修復したバス配線に接続され
た出力バッファのみ駆動能力を制御するので、消費電力
の大幅な変化は回避できる。
【００１２】実施の形態２．実施の形態２による液晶表
示装置の回路構成は、実施の形態１と基本的に同じで、
図１の回路構成図と同じである。図３は、実施の形態２
による出力バッファの回路構成図である。駆動能力の異
なる複数の出力バッファ８、９とバス配線がスイッチ１
０を介して接続される。制御信号によりスイッチ１０を
切り替えることにより、駆動能力を調整できる。実施の
形態２の液晶表示装置の動作は、実施の形態１と基本的
には同じである。制御信号によりスイッチ１０を切り替
えることにより、出力バッファ駆動能力を調整できる。
以上のように実施の形態２によれば、実施の形態１と同
様、断線不良や短絡不良などを修復したバス配線に接続
された画素の表示状態を、正常なバス配線に接続された
画素と同じにする。また、修復したバス配線に接続され
た出力バッファのみ駆動能力を制御するので、消費電力
の大幅な変化は回避できる。
示装置の回路構成は、実施の形態１と基本的に同じで、
図１の回路構成図と同じである。図３は、実施の形態２
による出力バッファの回路構成図である。駆動能力の異
なる複数の出力バッファ８、９とバス配線がスイッチ１
０を介して接続される。制御信号によりスイッチ１０を
切り替えることにより、駆動能力を調整できる。実施の
形態２の液晶表示装置の動作は、実施の形態１と基本的
には同じである。制御信号によりスイッチ１０を切り替
えることにより、出力バッファ駆動能力を調整できる。
以上のように実施の形態２によれば、実施の形態１と同
様、断線不良や短絡不良などを修復したバス配線に接続
された画素の表示状態を、正常なバス配線に接続された
画素と同じにする。また、修復したバス配線に接続され
た出力バッファのみ駆動能力を制御するので、消費電力
の大幅な変化は回避できる。
【００１３】実施の形態３．図４は、この発明の実施の
形態３による液晶表示装置を示す概略構成図である。図
において、１〜７は上記従来装置と同一のものである。
１１はソースバス配線１に生じた断線部、１２は断線部
１１の生じたソースバス配線１と冗長配線７を接続した
接続部、１３はソースバス配線１上の短絡不良部、１４
は短絡不良部１３をソースバス配線１から切離した切離
し部である。１５は切離し部１４で切離されたソースバ
ス配線１と冗長配線７を接続する接続部である。バス配
線やドライバ回路の構成は、実施の形態１の回路構成と
基本的には同じである。ゲートバス配線２およびソース
バス配線１のいずれか一方又は両方のバス配線の両端部
には冗長配線７が絶縁膜を介して交差している。出力バ
ッファの構成は、実施の形態１と同様であるので、図２
を援用する。図２に示すとおり、制御信号によりバイア
ス電流を制御することにより出力バッファの駆動能力を
調整できる。
形態３による液晶表示装置を示す概略構成図である。図
において、１〜７は上記従来装置と同一のものである。
１１はソースバス配線１に生じた断線部、１２は断線部
１１の生じたソースバス配線１と冗長配線７を接続した
接続部、１３はソースバス配線１上の短絡不良部、１４
は短絡不良部１３をソースバス配線１から切離した切離
し部である。１５は切離し部１４で切離されたソースバ
ス配線１と冗長配線７を接続する接続部である。バス配
線やドライバ回路の構成は、実施の形態１の回路構成と
基本的には同じである。ゲートバス配線２およびソース
バス配線１のいずれか一方又は両方のバス配線の両端部
には冗長配線７が絶縁膜を介して交差している。出力バ
ッファの構成は、実施の形態１と同様であるので、図２
を援用する。図２に示すとおり、制御信号によりバイア
ス電流を制御することにより出力バッファの駆動能力を
調整できる。
【００１４】以下に、実施の形態３の液晶表示装置の動
作を説明する。断線不良や短絡不良などが生じている不
良ソースバス配線１の両端部で、不良ソースバス配線１
と冗長配線７とをレーザなどを使って接続する。短絡不
良の場合は、短絡箇所をレーザなどを使ってソースバス
配線１から切り放す。冗長配線７に接続したバス配線に
接続されている出力バッファの駆動能力を、正常なバス
配線に接続された画素と同じ表示状態になるように、制
御信号によりバイアス電流を制御する。以上のように実
施の形態３によれば、ゲートバス配線２もしくはソース
バス配線１の断線不良や短絡不良などを、冗長配線７に
接続することによって修復したバス配線に接続されてい
る出力バッファの駆動能力を調整することにより、冗長
配線７に接続したバス配線に接続された画素の表示状態
を、正常なバス配線に接続された画素と同じにする。ま
た、冗長配線７に接続したバス配線に接続された出力バ
ッファのみ駆動能力を制御するので、消費電力の大幅な
変化は回避できる。
作を説明する。断線不良や短絡不良などが生じている不
良ソースバス配線１の両端部で、不良ソースバス配線１
と冗長配線７とをレーザなどを使って接続する。短絡不
良の場合は、短絡箇所をレーザなどを使ってソースバス
配線１から切り放す。冗長配線７に接続したバス配線に
接続されている出力バッファの駆動能力を、正常なバス
配線に接続された画素と同じ表示状態になるように、制
御信号によりバイアス電流を制御する。以上のように実
施の形態３によれば、ゲートバス配線２もしくはソース
バス配線１の断線不良や短絡不良などを、冗長配線７に
接続することによって修復したバス配線に接続されてい
る出力バッファの駆動能力を調整することにより、冗長
配線７に接続したバス配線に接続された画素の表示状態
を、正常なバス配線に接続された画素と同じにする。ま
た、冗長配線７に接続したバス配線に接続された出力バ
ッファのみ駆動能力を制御するので、消費電力の大幅な
変化は回避できる。
【００１５】実施の形態４．実施の形態４による液晶表
示装置の回路構成は、実施の形態３と基本的に同じで、
図４の回路構成図と同じである。すなわち冗長配線７を
有している。出力バッファの構成は、実施の形態２と同
様であるので図３を援用する。図３に示すとおり駆動能
力の異なる複数の出力バッファ８、９とバス配線がスイ
ッチ１０を介して接続される。制御信号によりスイッチ
１０を切り替えることにより駆動能力を調整できる。実
施の形態４の液晶表示装置の動作は、実施の形態３と基
本的には同じである。冗長配線７に接続したバス配線に
接続されている出力バッファの駆動能力を、正常なバス
配線に接続された画素と同じ表示状態になるように出力
バッファ８、９を構成し、制御信号によりスイッチ１０
を切り替えることにより出力バッファの駆動能力を調整
する。
示装置の回路構成は、実施の形態３と基本的に同じで、
図４の回路構成図と同じである。すなわち冗長配線７を
有している。出力バッファの構成は、実施の形態２と同
様であるので図３を援用する。図３に示すとおり駆動能
力の異なる複数の出力バッファ８、９とバス配線がスイ
ッチ１０を介して接続される。制御信号によりスイッチ
１０を切り替えることにより駆動能力を調整できる。実
施の形態４の液晶表示装置の動作は、実施の形態３と基
本的には同じである。冗長配線７に接続したバス配線に
接続されている出力バッファの駆動能力を、正常なバス
配線に接続された画素と同じ表示状態になるように出力
バッファ８、９を構成し、制御信号によりスイッチ１０
を切り替えることにより出力バッファの駆動能力を調整
する。
【００１６】以上のように実施の形態４によれば、実施
の形態３と同様、ゲートバス配線２もしくはソースバス
配線１の断線不良や短絡不良などを、冗長配線７に接続
することにより修復したバス配線に接続された画素の表
示状態を、正常なバス配線に接続された画素と同じにす
る。また、修復したバス配線に接続された出力バッファ
のみ駆動能力を制御するので、消費電力の大幅な変化は
回避できる。
の形態３と同様、ゲートバス配線２もしくはソースバス
配線１の断線不良や短絡不良などを、冗長配線７に接続
することにより修復したバス配線に接続された画素の表
示状態を、正常なバス配線に接続された画素と同じにす
る。また、修復したバス配線に接続された出力バッファ
のみ駆動能力を制御するので、消費電力の大幅な変化は
回避できる。
【００１７】実施の形態５．実施の形態５による液晶表
示装置の回路構成は、実施の形態３と基本的に同じで、
図４の回路構成図と同じである。すなわち冗長配線７を
有している。図５は、図４のドライバ回路部の回路構成
図である。ゲートバス配線２およびソースバス配線１の
いずれか一方または両方の駆動用の出力バッファについ
て、正常な出力バッファ８以外に冗長配線接続時に用い
る補助用出力バッファ１７を設けている。
示装置の回路構成は、実施の形態３と基本的に同じで、
図４の回路構成図と同じである。すなわち冗長配線７を
有している。図５は、図４のドライバ回路部の回路構成
図である。ゲートバス配線２およびソースバス配線１の
いずれか一方または両方の駆動用の出力バッファについ
て、正常な出力バッファ８以外に冗長配線接続時に用い
る補助用出力バッファ１７を設けている。
【００１８】以下に実施の形態５の液晶表示装置の動作
を説明する。不良の発生したバス配線と冗長配線７との
接続までの動作は、実施の形態３と基本的に同じであ
る。冗長配線７を接続したバス駆動用出力バッファ８と
バス配線を切り放し、補助用出力バッファ１７の入力
に、切り放した通常のバス配線駆動用出力バッファ８の
出力を接続する。もしくは、正常な駆動用出力バッファ
８の入力を切り放し、補助用出力バッファ１７の入力に
接続する。また、補助用出力バッファ１７出力と冗長配
線７を接続したバス配線を接続する。すなわち、ゲート
バス配線２もしくはソースバス配線１の断線不良や短絡
不良などを、冗長配線７に接続することにより修復した
バス配線に接続された画素の表示状態を、正常なバス配
線に接続された画素と同じにするように、冗長配線７を
駆動する出力バッファ８を補助用出力バッファ１７に切
り替える。または、正常なバス駆動用の出力バッファ８
は切り放さずに、駆動用の出力バッファ８と補助用出力
バッファ１７との入出力同士を接続することにより、正
常なバス配線に接続された画素と同じ表示にするよう
に、複数の出力バッファで駆動する。
を説明する。不良の発生したバス配線と冗長配線７との
接続までの動作は、実施の形態３と基本的に同じであ
る。冗長配線７を接続したバス駆動用出力バッファ８と
バス配線を切り放し、補助用出力バッファ１７の入力
に、切り放した通常のバス配線駆動用出力バッファ８の
出力を接続する。もしくは、正常な駆動用出力バッファ
８の入力を切り放し、補助用出力バッファ１７の入力に
接続する。また、補助用出力バッファ１７出力と冗長配
線７を接続したバス配線を接続する。すなわち、ゲート
バス配線２もしくはソースバス配線１の断線不良や短絡
不良などを、冗長配線７に接続することにより修復した
バス配線に接続された画素の表示状態を、正常なバス配
線に接続された画素と同じにするように、冗長配線７を
駆動する出力バッファ８を補助用出力バッファ１７に切
り替える。または、正常なバス駆動用の出力バッファ８
は切り放さずに、駆動用の出力バッファ８と補助用出力
バッファ１７との入出力同士を接続することにより、正
常なバス配線に接続された画素と同じ表示にするよう
に、複数の出力バッファで駆動する。
【００１９】以上のように実施の形態５によれば、補助
用出力バッファ１７出力と冗長配線７を接続したバス配
線を接続することにより、冗長配線７に接続したバス配
線に接続された画素の表示状態を、正常なバス配線に接
続された画素と同じにする。また、修復したバス配線に
接続された出力バッファのみ駆動能力を変更するので、
消費電力の大幅な変化は回避できる。
用出力バッファ１７出力と冗長配線７を接続したバス配
線を接続することにより、冗長配線７に接続したバス配
線に接続された画素の表示状態を、正常なバス配線に接
続された画素と同じにする。また、修復したバス配線に
接続された出力バッファのみ駆動能力を変更するので、
消費電力の大幅な変化は回避できる。
【００２０】実施の形態６．実施の形態６の出力バッフ
ァの回路構成は、実施の形態５と基本的に同じで、液晶
表示装置は、図４の回路構成図と同じである。実施の形
態６は、図２、図４及び図５を援用して説明する。実施
の形態６では、図５の補助用出力バッファ１７は、実施
の形態１と同様に、図２に示すとおり制御信号によりバ
イアス電流を制御することにより駆動能力を調整でき
る。実施の形態６の液晶表示装置の動作は、実施の形態
３と基本的には同じである。冗長配線７に接続されてい
る補助用出力バッファ１７の駆動能力を、正常なバス配
線に接続された画素と同じ表示状態になるように、制御
信号によりバイアス電流を制御する。
ァの回路構成は、実施の形態５と基本的に同じで、液晶
表示装置は、図４の回路構成図と同じである。実施の形
態６は、図２、図４及び図５を援用して説明する。実施
の形態６では、図５の補助用出力バッファ１７は、実施
の形態１と同様に、図２に示すとおり制御信号によりバ
イアス電流を制御することにより駆動能力を調整でき
る。実施の形態６の液晶表示装置の動作は、実施の形態
３と基本的には同じである。冗長配線７に接続されてい
る補助用出力バッファ１７の駆動能力を、正常なバス配
線に接続された画素と同じ表示状態になるように、制御
信号によりバイアス電流を制御する。
【００２１】以上のように実施の形態６によれば、補助
用出力バッファ１７出力と冗長配線７を接続したバス配
線を接続し、制御信号によりバイアス電流を制御して補
助用出力バッファ１７の駆動能力を調整することによ
り、冗長配線７に接続したバス配線に接続された画素の
表示状態を、正常なバス配線に接続された画素と同じに
する。また、修復したバス配線に接続された出力バッフ
ァのみ駆動能力を変更するので、消費電力の大幅な変化
は回避できる。
用出力バッファ１７出力と冗長配線７を接続したバス配
線を接続し、制御信号によりバイアス電流を制御して補
助用出力バッファ１７の駆動能力を調整することによ
り、冗長配線７に接続したバス配線に接続された画素の
表示状態を、正常なバス配線に接続された画素と同じに
する。また、修復したバス配線に接続された出力バッフ
ァのみ駆動能力を変更するので、消費電力の大幅な変化
は回避できる。
【００２２】実施の形態７．実施の形態７の出力バッフ
ァの回路構成は、実施の形態５と基本的に同じで、液晶
表示装置は図４の回路構成図と同じである。実施の形態
７は、図３、図４及び図５を援用して説明する。実施の
形態７では、補助用出力バッファ１７は、実施の形態２
と同様に構成され、図３に示すとおり駆動能力の異なる
複数の出力バッファ８、９とバス配線がスイッチ１０を
介して接続される。制御信号によりスイッチ１０を切り
替えることにより駆動能力を調整できる。実施の形態７
の液晶表示装置の動作は、実施の形態４と基本的に同じ
である。冗長配線７に接続したバス配線に接続されてい
る補助用出力バッファ１７の駆動能力を、正常なバス配
線に接続された画素と同じ表示状態になるように構成
し、制御信号によりスイッチ１０を切り替えることによ
り、出力バッファ駆動能力を調整する。
ァの回路構成は、実施の形態５と基本的に同じで、液晶
表示装置は図４の回路構成図と同じである。実施の形態
７は、図３、図４及び図５を援用して説明する。実施の
形態７では、補助用出力バッファ１７は、実施の形態２
と同様に構成され、図３に示すとおり駆動能力の異なる
複数の出力バッファ８、９とバス配線がスイッチ１０を
介して接続される。制御信号によりスイッチ１０を切り
替えることにより駆動能力を調整できる。実施の形態７
の液晶表示装置の動作は、実施の形態４と基本的に同じ
である。冗長配線７に接続したバス配線に接続されてい
る補助用出力バッファ１７の駆動能力を、正常なバス配
線に接続された画素と同じ表示状態になるように構成
し、制御信号によりスイッチ１０を切り替えることによ
り、出力バッファ駆動能力を調整する。
【００２３】以上のように実施の形態７によれば、補助
用出力バッファ１７出力と冗長配線７を接続したバス配
線を接続し、制御信号によりスイッチ１０を切り替え
て、補助用出力バッファ１７の駆動能力を調整すること
により、冗長配線７に接続したバス配線に接続された画
素の表示状態を、正常なバス配線に接続された画素と同
じにする。また、修復したバス配線に接続された出力バ
ッファのみ駆動能力を変更するので、消費電力の大幅な
変化は回避できる。
用出力バッファ１７出力と冗長配線７を接続したバス配
線を接続し、制御信号によりスイッチ１０を切り替え
て、補助用出力バッファ１７の駆動能力を調整すること
により、冗長配線７に接続したバス配線に接続された画
素の表示状態を、正常なバス配線に接続された画素と同
じにする。また、修復したバス配線に接続された出力バ
ッファのみ駆動能力を変更するので、消費電力の大幅な
変化は回避できる。
【００２４】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。複数の
走査線と複数の信号線との交点に配置されたスイッチン
グ素子を有する表示部と、この表示部の走査線に接続さ
れ、表示部を駆動する第一の信号を出力する複数の第一
の出力回路と、表示部の信号線に接続され、表示部を駆
動する第二の信号を出力する複数の第二の出力回路を備
え、第一及び第二の出力回路のいずれか一方または両方
は、駆動能力を調整可能に構成されているので、走査線
または信号線を修復して負荷増大を生じた場合でも、十
分な駆動能力を有する出力回路を得ることができる。
れているので、以下に示すような効果を奏する。複数の
走査線と複数の信号線との交点に配置されたスイッチン
グ素子を有する表示部と、この表示部の走査線に接続さ
れ、表示部を駆動する第一の信号を出力する複数の第一
の出力回路と、表示部の信号線に接続され、表示部を駆
動する第二の信号を出力する複数の第二の出力回路を備
え、第一及び第二の出力回路のいずれか一方または両方
は、駆動能力を調整可能に構成されているので、走査線
または信号線を修復して負荷増大を生じた場合でも、十
分な駆動能力を有する出力回路を得ることができる。
【００２５】また、第一及び第二の出力回路のいずれか
一方または両方は、複数のグループに分けられ、このグ
ループ毎に設けられた予備の出力回路によって駆動能力
が調整されるので、走査線または信号線を修復して負荷
増大を生じた場合でも、十分な駆動能力を有する出力回
路を得ることができる。また、駆動能力の調整は、バイ
アス電流を制御することにより行うので、修復した走査
線または信号線に接続された出力回路のみ駆動能力を調
整できる。
一方または両方は、複数のグループに分けられ、このグ
ループ毎に設けられた予備の出力回路によって駆動能力
が調整されるので、走査線または信号線を修復して負荷
増大を生じた場合でも、十分な駆動能力を有する出力回
路を得ることができる。また、駆動能力の調整は、バイ
アス電流を制御することにより行うので、修復した走査
線または信号線に接続された出力回路のみ駆動能力を調
整できる。
【００２６】さらに、駆動能力の調整は、駆動能力の異
なる複数の出力回路の中から一つを選択することにより
行うので、修復した走査線または信号線に接続された出
力回路のみ駆動能力を調整できる。また、表示部の走査
線及び信号線のいずれか一方または両方と絶縁膜を介し
て交差するように配置された冗長配線を備えたので、走
査線または信号線の不良を冗長配線を用いて修復し、こ
の場合の負荷増大による出力回路の駆動能力不足を解消
することができる。
なる複数の出力回路の中から一つを選択することにより
行うので、修復した走査線または信号線に接続された出
力回路のみ駆動能力を調整できる。また、表示部の走査
線及び信号線のいずれか一方または両方と絶縁膜を介し
て交差するように配置された冗長配線を備えたので、走
査線または信号線の不良を冗長配線を用いて修復し、こ
の場合の負荷増大による出力回路の駆動能力不足を解消
することができる。
【図１】 この発明の実施の形態１による液晶表示装置
を示す回路構成図である。
を示す回路構成図である。
【図２】 この発明の実施の形態１による液晶表示装置
の出力バッファを示す回路構成図である。
の出力バッファを示す回路構成図である。
【図３】 この発明の実施の形態２による液晶表示装置
の出力バッファを示す回路構成図である。
の出力バッファを示す回路構成図である。
【図４】 この発明の実施の形態３による液晶表示装置
を示す回路構成図である。
を示す回路構成図である。
【図５】 この発明の実施の形態５による液晶表示装置
の出力バッファを示す回路構成図である。
の出力バッファを示す回路構成図である。
【図６】 従来の液晶表示装置を示す回路構成図であ
る。
る。
１ ソースバス配線、２ ゲートバス配線、３ ソース
ドライバ回路、４ ゲートドライバ回路、５ ＴＦＴ、
６ 画素電極、７ 冗長配線、８，９ 出力バッファ、
１０ スイッチ、１７ 補助用出力バッファ。
ドライバ回路、４ ゲートドライバ回路、５ ＴＦＴ、
６ 画素電極、７ 冗長配線、８，９ 出力バッファ、
１０ スイッチ、１７ 補助用出力バッファ。
Claims (5)
- 【請求項１】 複数の走査線と複数の信号線との交点に
配置されたスイッチング素子を有する表示部、この表示
部の走査線に接続され、表示部を駆動する第一の信号を
出力する複数の第一の出力回路、上記表示部の信号線に
接続され、表示部を駆動する第二の信号を出力する複数
の第二の出力回路を備え、上記第一及び第二の出力回路
のいずれか一方または両方は、駆動能力が調整可能に構
成されていることを特徴とする液晶表示装置。 - 【請求項２】 第一及び第二の出力回路のいずれか一方
または両方は、複数のグループに分けられ、このグルー
プ毎に設けられた予備の出力回路によって駆動能力が調
整されることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 駆動能力の調整は、バイアス電流を制御
することにより行うことを特徴とする請求項１または請
求項２記載の液晶表示装置。 - 【請求項４】 駆動能力の調整は、駆動能力の異なる複
数の出力回路の中から一つを選択することにより行うこ
とを特徴とする請求項１または請求項２記載の液晶表示
装置。 - 【請求項５】 表示部の走査線及び信号線のいずれか一
方または両方と絶縁膜を介して交差するように配置され
た冗長配線を備えたことを特徴とする請求項１〜請求項
４のいずれか一項記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18680997A JP3664573B2 (ja) | 1997-07-11 | 1997-07-11 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18680997A JP3664573B2 (ja) | 1997-07-11 | 1997-07-11 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1130772A true JPH1130772A (ja) | 1999-02-02 |
| JP3664573B2 JP3664573B2 (ja) | 2005-06-29 |
Family
ID=16194978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18680997A Expired - Fee Related JP3664573B2 (ja) | 1997-07-11 | 1997-07-11 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664573B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000275669A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 液晶表示装置とその製造方法 |
| JP2006330028A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2008026900A (ja) * | 2006-07-18 | 2008-02-07 | Samsung Electronics Co Ltd | 駆動チップ、それを具備した表示装置及びリペア方法 |
| JP2008077006A (ja) * | 2006-09-25 | 2008-04-03 | Casio Comput Co Ltd | 表示駆動装置及びそれを備える表示装置 |
| WO2008047495A1 (fr) * | 2006-10-18 | 2008-04-24 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| WO2008075480A1 (ja) * | 2006-12-20 | 2008-06-26 | Sharp Kabushiki Kaisha | 表示ドライバおよび表示ドライバユニットならびに表示装置 |
| JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
| WO2012137817A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
| WO2012137851A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置 |
| WO2016132435A1 (ja) * | 2015-02-16 | 2016-08-25 | 堺ディスプレイプロダクト株式会社 | 回路装置及び表示装置 |
| CN110444141A (zh) * | 2019-06-27 | 2019-11-12 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的栅极驱动电路和显示装置 |
| CN112384969A (zh) * | 2018-07-13 | 2021-02-19 | 堺显示器制品株式会社 | 显示装置 |
-
1997
- 1997-07-11 JP JP18680997A patent/JP3664573B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000275669A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 液晶表示装置とその製造方法 |
| JP2006330028A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP4622674B2 (ja) * | 2005-05-23 | 2011-02-02 | パナソニック株式会社 | 液晶表示装置 |
| JP2008026900A (ja) * | 2006-07-18 | 2008-02-07 | Samsung Electronics Co Ltd | 駆動チップ、それを具備した表示装置及びリペア方法 |
| JP2008077006A (ja) * | 2006-09-25 | 2008-04-03 | Casio Comput Co Ltd | 表示駆動装置及びそれを備える表示装置 |
| WO2008047495A1 (fr) * | 2006-10-18 | 2008-04-24 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| WO2008075480A1 (ja) * | 2006-12-20 | 2008-06-26 | Sharp Kabushiki Kaisha | 表示ドライバおよび表示ドライバユニットならびに表示装置 |
| JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
| WO2012137817A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
| WO2012137851A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置 |
| JP5399586B2 (ja) * | 2011-04-08 | 2014-01-29 | シャープ株式会社 | 表示装置 |
| JP5770266B2 (ja) * | 2011-04-08 | 2015-08-26 | シャープ株式会社 | 表示装置 |
| WO2016132435A1 (ja) * | 2015-02-16 | 2016-08-25 | 堺ディスプレイプロダクト株式会社 | 回路装置及び表示装置 |
| CN112384969A (zh) * | 2018-07-13 | 2021-02-19 | 堺显示器制品株式会社 | 显示装置 |
| US11361720B2 (en) | 2018-07-13 | 2022-06-14 | Sakai Display Products Corporation | Display device comprising grayscale voltage output unit that outputs corrected grayscale voltage to one signal line including disconnection location |
| CN112384969B (zh) * | 2018-07-13 | 2023-09-12 | 堺显示器制品株式会社 | 显示装置 |
| CN110444141A (zh) * | 2019-06-27 | 2019-11-12 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的栅极驱动电路和显示装置 |
| CN110444141B (zh) * | 2019-06-27 | 2022-08-05 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的栅极驱动电路和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3664573B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3068646B2 (ja) | 重複選択スキヤナを備えた被走査型液晶表示装置 | |
| US6518945B1 (en) | Replacing defective circuit elements by column and row shifting in a flat-panel display | |
| US20030103045A1 (en) | Display device and driving method thereof | |
| JP2004310024A5 (ja) | ||
| JP3664573B2 (ja) | 液晶表示装置 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JP3224001B2 (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| JPH1152928A (ja) | 液晶駆動装置 | |
| JP2001005027A (ja) | 液晶表示装置およびそれを用いた液晶表示応用機器 | |
| JP4141696B2 (ja) | 画像表示パネルとその製造方法、画像表示装置 | |
| JP3344680B2 (ja) | 画像表示装置 | |
| US20230047265A1 (en) | Fault tolerant display | |
| WO2017190425A1 (zh) | 栅极侧扇出区域电路 | |
| JPH08179373A (ja) | 画像表示装置及びその欠陥修正方法 | |
| JPH04225317A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JP2002328397A (ja) | 液晶表示パネル | |
| JP2003345266A (ja) | 表示装置用電極基板 | |
| KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
| JP3226673B2 (ja) | 液晶表示装置 | |
| KR100313117B1 (ko) | 액정표시장치의 구동회로 패턴 구조 | |
| JPH07152014A (ja) | 画像表示装置のドライバ回路 | |
| KR100783706B1 (ko) | 전기적 절단을 위한 액정 표시 장치와 이의 제조 방법 | |
| JPH06214210A (ja) | マトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031215 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |