JPH07152014A - 画像表示装置のドライバ回路 - Google Patents
画像表示装置のドライバ回路Info
- Publication number
- JPH07152014A JPH07152014A JP29837793A JP29837793A JPH07152014A JP H07152014 A JPH07152014 A JP H07152014A JP 29837793 A JP29837793 A JP 29837793A JP 29837793 A JP29837793 A JP 29837793A JP H07152014 A JPH07152014 A JP H07152014A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- display device
- bus lines
- gate bus
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 一方のゲートドライバに故障が発生した場合
に、正常でない信号がゲートバスラインに供給されるこ
とを防止し、正常な出力信号のみを全てのゲートバスラ
インに供給することを可能とする画像表示装置のドライ
バ回路を提供する。 【構成】 マトリックス状に配置された画素１１にスイ
ッチング素子としてのＴＦＴ１２を接続してなり、表示
すべき画素を選択するための複数本のゲートバスライン
１３ａ〜１３ｃを有する表示装置のドライバ回路におい
て、ゲートバスライン１３ａ〜１３ｃの両端に第１，第
２のゲートドライバ１５，１６を接続してなり、各ゲー
トドライバ１５，１６の最終出力段にクロックドインバ
ータ２０ａ〜２０ｃ，２１ａ〜２１ｃを接続する。
に、正常でない信号がゲートバスラインに供給されるこ
とを防止し、正常な出力信号のみを全てのゲートバスラ
インに供給することを可能とする画像表示装置のドライ
バ回路を提供する。 【構成】 マトリックス状に配置された画素１１にスイ
ッチング素子としてのＴＦＴ１２を接続してなり、表示
すべき画素を選択するための複数本のゲートバスライン
１３ａ〜１３ｃを有する表示装置のドライバ回路におい
て、ゲートバスライン１３ａ〜１３ｃの両端に第１，第
２のゲートドライバ１５，１６を接続してなり、各ゲー
トドライバ１５，１６の最終出力段にクロックドインバ
ータ２０ａ〜２０ｃ，２１ａ〜２１ｃを接続する。
Description
【０００１】
【産業上の利用分野】本発明は、画像表示装置のドライ
バ回路に関し、特に、正常でない信号がドライバからゲ
ートバスラインに供給されることを防止するための構成
を備えた画像表示装置のドライバ回路に関する。
バ回路に関し、特に、正常でない信号がドライバからゲ
ートバスラインに供給されることを防止するための構成
を備えた画像表示装置のドライバ回路に関する。
【０００２】
【従来の技術】従来、マトリックス状に画素を配置し、
各画素にスイッチング素子として薄膜トランジスタ（Ｔ
ＦＴ）を接続してなる構造を備えた画像表示装置が知ら
れている。図３を参照して、この種の画像表示装置の一
例としてのアクティブマトリクス型液晶表示装置を説明
する。
各画素にスイッチング素子として薄膜トランジスタ（Ｔ
ＦＴ）を接続してなる構造を備えた画像表示装置が知ら
れている。図３を参照して、この種の画像表示装置の一
例としてのアクティブマトリクス型液晶表示装置を説明
する。
【０００３】この液晶表示装置では、複数の画素１がマ
トリックス状に配置されており、各画素１に対してスイ
ッチング素子としてのＴＦＴ２が接続されている。ＴＦ
Ｔ２のゲート電極は、それぞれ、ゲートバスライン３ａ
〜３ｃに接続されている。他方、ドレイン電極はドレイ
ンバスライン４ａ〜４ｃに接続されており、ソース電極
が画素１に接続されている。
トリックス状に配置されており、各画素１に対してスイ
ッチング素子としてのＴＦＴ２が接続されている。ＴＦ
Ｔ２のゲート電極は、それぞれ、ゲートバスライン３ａ
〜３ｃに接続されている。他方、ドレイン電極はドレイ
ンバスライン４ａ〜４ｃに接続されており、ソース電極
が画素１に接続されている。
【０００４】ゲートバスライン３ａ〜３ｃの両端に、ゲ
ートドライバ５，６が接続されている。ゲートドライバ
５，６の出力信号がゲートバスライン３ａ〜３ｃに供給
され、該出力信号によりデータを書き込むべきゲートバ
スラインが選択される。
ートドライバ５，６が接続されている。ゲートドライバ
５，６の出力信号がゲートバスライン３ａ〜３ｃに供給
され、該出力信号によりデータを書き込むべきゲートバ
スラインが選択される。
【０００５】また、ドレインバスライン４ａ〜４ｃは、
ドレインドライバ７に接続されており、該ドレインドラ
イバ７から所定のデータ信号がドレインバスライン４ａ
〜４ｃを介して選択された画素に出力される。
ドレインドライバ７に接続されており、該ドレインドラ
イバ７から所定のデータ信号がドレインバスライン４ａ
〜４ｃを介して選択された画素に出力される。
【０００６】上記ゲートドライバ５，６は、通常、シフ
トレジスタ５ａ，６ａと出力バッファ５ｂ，６ｂとを有
し、必要に応じてラッチを有する。ところで、ゲートド
ライバ５，６の出力バッファの最終段は、通常、ＮＡＮ
Ｄゲート８ａ〜８ｃ，９ａ〜９ｃ及びインバータ１０ａ
〜１０ｃ、１１ａ〜１１ｃで構成されている。
トレジスタ５ａ，６ａと出力バッファ５ｂ，６ｂとを有
し、必要に応じてラッチを有する。ところで、ゲートド
ライバ５，６の出力バッファの最終段は、通常、ＮＡＮ
Ｄゲート８ａ〜８ｃ，９ａ〜９ｃ及びインバータ１０ａ
〜１０ｃ、１１ａ〜１１ｃで構成されている。
【０００７】上記のように、複数本のゲートバスライン
３ａ〜３ｃの両側にゲートドライバ５，６が接続されて
いる。従って、片側のゲートドライバ５または６におい
て軽微な故障が生じた場合、他方側のゲートドライバ６
または５により該故障を補完することができる。また、
表示装置が大型化した場合には、上記のようにゲートバ
スライン３ａ〜３ｃの両端にゲートドライバ５，６を接
続することにより、選択されたＴＦＴ２への信号の伝達
の遅延を防止することができる。すなわち、一方側にの
みゲートドライバを接続した場合には、該ゲートドライ
バから近い位置のＴＦＴに比べて、離れた位置にあるＴ
ＦＴへのゲートドライバの出力信号の伝達が遅れ、表示
品位が低下するが、上記のように両側にゲートドライバ
５，６を接続することによりＴＦＴ２間におけるゲート
ドライバの出力信号の伝達時間のばらつきを低減するこ
とができる。
３ａ〜３ｃの両側にゲートドライバ５，６が接続されて
いる。従って、片側のゲートドライバ５または６におい
て軽微な故障が生じた場合、他方側のゲートドライバ６
または５により該故障を補完することができる。また、
表示装置が大型化した場合には、上記のようにゲートバ
スライン３ａ〜３ｃの両端にゲートドライバ５，６を接
続することにより、選択されたＴＦＴ２への信号の伝達
の遅延を防止することができる。すなわち、一方側にの
みゲートドライバを接続した場合には、該ゲートドライ
バから近い位置のＴＦＴに比べて、離れた位置にあるＴ
ＦＴへのゲートドライバの出力信号の伝達が遅れ、表示
品位が低下するが、上記のように両側にゲートドライバ
５，６を接続することによりＴＦＴ２間におけるゲート
ドライバの出力信号の伝達時間のばらつきを低減するこ
とができる。
【０００８】
【発明が解決しようとする課題】上記のような表示装置
を製作する場合、通常、石英ウエハ上においてＴＦＴ
２、ゲートバスライン３ａ〜３ｃ、ドレインバスライン
４ａ〜４ｃ、ゲートドライバ５，６、ドレインドライバ
７等を形成するのが常である。この場合、ウエハでは、
中央領域に比べて周辺部において不良部分が発生し易
い。他方、上記ゲートドライバ５，６やドレインドライ
バ７は表示部分の外側に形成されている。従って、他の
部分に比べて、ウエハの不良部分に形成されることが多
く、故障が発生し易い。
を製作する場合、通常、石英ウエハ上においてＴＦＴ
２、ゲートバスライン３ａ〜３ｃ、ドレインバスライン
４ａ〜４ｃ、ゲートドライバ５，６、ドレインドライバ
７等を形成するのが常である。この場合、ウエハでは、
中央領域に比べて周辺部において不良部分が発生し易
い。他方、上記ゲートドライバ５，６やドレインドライ
バ７は表示部分の外側に形成されている。従って、他の
部分に比べて、ウエハの不良部分に形成されることが多
く、故障が発生し易い。
【０００９】そこで、従来、表示装置を製作した後、ゲ
ートドライバ５，６やドレインドライバ７のみを検査
し、不良部分が存在した場合には、レーザー光の照射に
より不良部分を焼き切ること等により対処していた。
ートドライバ５，６やドレインドライバ７のみを検査
し、不良部分が存在した場合には、レーザー光の照射に
より不良部分を焼き切ること等により対処していた。
【００１０】しかしながら、上記のような検査で故障部
分を発見できない場合があったり、レーザー光の照射に
より故障部分を焼き切ることによって対処できない場合
もある。そのような場合、故障が軽微であれば、一方の
ゲートドライバ、例えばゲートドライバ５が故障して
も、他方のゲートドライバ６で一応補完することができ
る。しかし、重大な故障の場合には、故障が生じている
ゲートドライバ側から出力された正常でない信号、すな
わちローインピーダンスまたはハイインピーダンスの正
常でない信号がゲートバスライン３ａ〜３ｃに流れ、正
常なゲートドライバ側から供給される正常な出力信号に
も悪影響を及ぼすという問題があった。
分を発見できない場合があったり、レーザー光の照射に
より故障部分を焼き切ることによって対処できない場合
もある。そのような場合、故障が軽微であれば、一方の
ゲートドライバ、例えばゲートドライバ５が故障して
も、他方のゲートドライバ６で一応補完することができ
る。しかし、重大な故障の場合には、故障が生じている
ゲートドライバ側から出力された正常でない信号、すな
わちローインピーダンスまたはハイインピーダンスの正
常でない信号がゲートバスライン３ａ〜３ｃに流れ、正
常なゲートドライバ側から供給される正常な出力信号に
も悪影響を及ぼすという問題があった。
【００１１】本発明の目的は、不良が発生した側のゲー
トドライバの出力信号がゲートバスラインに伝達される
ことを防止し、それよって正常なゲートドライバの出力
信号のみをゲートバスラインに供給することを可能とす
る画像表示装置のドライバ回路を提供することにある。
トドライバの出力信号がゲートバスラインに伝達される
ことを防止し、それよって正常なゲートドライバの出力
信号のみをゲートバスラインに供給することを可能とす
る画像表示装置のドライバ回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、マトリックス
状に配置された各画素にスイッチング素子としての薄膜
トランジスタを接続してなり、表示すべき画素を選択す
るための複数本のゲートバスラインを有する画像表示装
置のドライバ回路であって、前記複数本のゲートバスラ
インの両端に接続された第１，第２のゲートドライバを
有し、各ゲートドライバの出力段の各ゲートバスライン
に接続される部分に、所定の電圧値の信号が与えられた
際にゲートバスラインへの出力を遮断する素子を接続し
てなることを特徴とする、画像表示装置のドライバ回路
である。
状に配置された各画素にスイッチング素子としての薄膜
トランジスタを接続してなり、表示すべき画素を選択す
るための複数本のゲートバスラインを有する画像表示装
置のドライバ回路であって、前記複数本のゲートバスラ
インの両端に接続された第１，第２のゲートドライバを
有し、各ゲートドライバの出力段の各ゲートバスライン
に接続される部分に、所定の電圧値の信号が与えられた
際にゲートバスラインへの出力を遮断する素子を接続し
てなることを特徴とする、画像表示装置のドライバ回路
である。
【００１３】上記素子としては、クロックドインバータ
やクロックドバッファが用いられ得る。
やクロックドバッファが用いられ得る。
【００１４】
【作用】周知のように、クロックドインバータやクロッ
クドバッファは、通常はインバータもしくはバッファと
して機能し、所定の電圧値の制御信号を与えられること
により信号の伝達を遮断する機能を果たす。本発明で
は、このような信号伝達遮断機能を有する素子がゲート
ドライバの出力段に接続されており、従って、上記所定
電圧値の信号を与えることによりゲートバスラインへの
出力信号の伝達を遮断することが可能とされている。よ
って、ゲートドライバにおいて故障部分を発見した場
合、上記所定電圧値の信号を所定のあるいは該ゲートド
ライバの全ての上記素子に与えることにより、その故障
部分に応じたゲートバスラインへの出力信号の伝達を遮
断することができる。 従って、全てのゲートバスライ
ンに、正常な出力信号のみを与えることが可能となる。
クドバッファは、通常はインバータもしくはバッファと
して機能し、所定の電圧値の制御信号を与えられること
により信号の伝達を遮断する機能を果たす。本発明で
は、このような信号伝達遮断機能を有する素子がゲート
ドライバの出力段に接続されており、従って、上記所定
電圧値の信号を与えることによりゲートバスラインへの
出力信号の伝達を遮断することが可能とされている。よ
って、ゲートドライバにおいて故障部分を発見した場
合、上記所定電圧値の信号を所定のあるいは該ゲートド
ライバの全ての上記素子に与えることにより、その故障
部分に応じたゲートバスラインへの出力信号の伝達を遮
断することができる。 従って、全てのゲートバスライ
ンに、正常な出力信号のみを与えることが可能となる。
【００１５】
【実施例の説明】以下、図面を参照しつつ実施例を説明
することにより本発明を明らかにする。図１を参照し
て、本実施例の画像表示装置のドライバ回路が適用され
たアクティブマトリクス型の液晶表示装置を説明する。
この表示装置では、液晶よりなる画素１１がマトリック
ス状に配置されており、各画素１１にＴＦＴ１２がスイ
ッチング素子として接続されている。
することにより本発明を明らかにする。図１を参照し
て、本実施例の画像表示装置のドライバ回路が適用され
たアクティブマトリクス型の液晶表示装置を説明する。
この表示装置では、液晶よりなる画素１１がマトリック
ス状に配置されており、各画素１１にＴＦＴ１２がスイ
ッチング素子として接続されている。
【００１６】各ＴＦＴ１２のゲート電極は、ゲートバス
ライン１３ａ〜１３ｃに、ドレイン電極はドレインバス
ライン１４ａ〜１４ｃに接続されている。また、ＴＦＴ
１２のソース電極は画素１１に接続されている。
ライン１３ａ〜１３ｃに、ドレイン電極はドレインバス
ライン１４ａ〜１４ｃに接続されている。また、ＴＦＴ
１２のソース電極は画素１１に接続されている。
【００１７】ゲートバスライン１３ａ〜１３ｃの両端に
は第１，第２のゲートドライバ１５，１６が、ドレイン
バスライン１４ａ〜１４ｃの一端にはドレインドライバ
１７が接続されている。ここまでは、図３を参照して説
明した従来の液晶表示装置と同様である。
は第１，第２のゲートドライバ１５，１６が、ドレイン
バスライン１４ａ〜１４ｃの一端にはドレインドライバ
１７が接続されている。ここまでは、図３を参照して説
明した従来の液晶表示装置と同様である。
【００１８】本実施例の特徴は、ゲートドライバ１５，
１６にある。ゲートドライバ１５，１６は、従来用いら
れているゲートドライバと同様に、シフトレジスタ１５
ａ，１６ａ及び出力バッファ１５ｂ，１６ｂを有する。
もっとも、出力バッファ１５ｂ，１６ｂの最終段には、
ＮＡＮＤゲート１８ａ〜１８ｃ，１９ａ〜１９ｃを介し
てゲートバスライン１３ａ〜１３ｃとの間にクロックド
インバータ２０ａ〜２０ｃ，２１ａ〜２１ｃが接続され
ている。
１６にある。ゲートドライバ１５，１６は、従来用いら
れているゲートドライバと同様に、シフトレジスタ１５
ａ，１６ａ及び出力バッファ１５ｂ，１６ｂを有する。
もっとも、出力バッファ１５ｂ，１６ｂの最終段には、
ＮＡＮＤゲート１８ａ〜１８ｃ，１９ａ〜１９ｃを介し
てゲートバスライン１３ａ〜１３ｃとの間にクロックド
インバータ２０ａ〜２０ｃ，２１ａ〜２１ｃが接続され
ている。
【００１９】クロックドインバータ２０ａ〜２０ｃ，２
１ａ〜２１ｃは、通常はインバータとして動作するが、
所定の電圧値の信号を与えられた際にインバータとして
の動作を停止し、オフ状態、すなわち、回路非導通状態
とする。
１ａ〜２１ｃは、通常はインバータとして動作するが、
所定の電圧値の信号を与えられた際にインバータとして
の動作を停止し、オフ状態、すなわち、回路非導通状態
とする。
【００２０】従って、本実施例では、ゲートドライバ１
５，１６に故障部分が生じている場合、該故障部分に応
じたクロックドインバータ２０ａ〜２０ｃ，２１ａ〜２
１ｃに前記所定電圧値の信号を与えることにより、該当
のクロックドインバータ２０ａ〜２０ｃ，２１ａ〜２１
ｃがオフ状態とされる。それによって、正常でない出力
信号がゲートバスライン１３ａ〜１３ｃに供給されるこ
とを防止することができ、他方側の正常なゲートドライ
バからの正常な信号のみをゲートバスライン１３ａ〜１
３ｃに供給することができる。
５，１６に故障部分が生じている場合、該故障部分に応
じたクロックドインバータ２０ａ〜２０ｃ，２１ａ〜２
１ｃに前記所定電圧値の信号を与えることにより、該当
のクロックドインバータ２０ａ〜２０ｃ，２１ａ〜２１
ｃがオフ状態とされる。それによって、正常でない出力
信号がゲートバスライン１３ａ〜１３ｃに供給されるこ
とを防止することができ、他方側の正常なゲートドライ
バからの正常な信号のみをゲートバスライン１３ａ〜１
３ｃに供給することができる。
【００２１】この場合、クロックドインバータ２０ａ〜
２０ｃ，２１ａ〜２１ｃをオフ状態とする方法として
は、故障が発生している一方のゲートドライバ、例えば
ゲートドライバ１５側に接続されている全てのクロック
ドインバータ２０ａ〜２０ｃをオフ状態としてもよく、
あるいはゲートドライバの故障が生じている部分に応じ
た１以上のクロックドインバータ２０ａ〜２０ｃのみを
オフ状態とするようにしてもよい。
２０ｃ，２１ａ〜２１ｃをオフ状態とする方法として
は、故障が発生している一方のゲートドライバ、例えば
ゲートドライバ１５側に接続されている全てのクロック
ドインバータ２０ａ〜２０ｃをオフ状態としてもよく、
あるいはゲートドライバの故障が生じている部分に応じ
た１以上のクロックドインバータ２０ａ〜２０ｃのみを
オフ状態とするようにしてもよい。
【００２２】なお、ゲートドライバ１５，１６のうち一
方に接続されている全てのクロックドインバータ２０ａ
〜２０ｃまたは２１ａ〜２１ｃをオフ状態とする方法で
は、ゲートドライバ１５に近い側とゲートドライバ１６
に近い側とで表示品位に勾配が生じるが、比較的大きな
画像表示装置では、画面全体に渡る勾配が緩やかにかつ
上下方向には均一に発生するため、さほど目立たない。
他方、比較的小型の画像表示装置では、信号伝達の遅延
は無視できるほどであるため、上記表示品位の勾配は目
立たない。もっとも、上記のように、不良部分に応じて
所定のクロックドインバータのみをオフ状態とする方法
は、このような表示品位の勾配が生じ難い小型の表示装
置において有効に利用することができる。
方に接続されている全てのクロックドインバータ２０ａ
〜２０ｃまたは２１ａ〜２１ｃをオフ状態とする方法で
は、ゲートドライバ１５に近い側とゲートドライバ１６
に近い側とで表示品位に勾配が生じるが、比較的大きな
画像表示装置では、画面全体に渡る勾配が緩やかにかつ
上下方向には均一に発生するため、さほど目立たない。
他方、比較的小型の画像表示装置では、信号伝達の遅延
は無視できるほどであるため、上記表示品位の勾配は目
立たない。もっとも、上記のように、不良部分に応じて
所定のクロックドインバータのみをオフ状態とする方法
は、このような表示品位の勾配が生じ難い小型の表示装
置において有効に利用することができる。
【００２３】また、上記ゲートドライバ１５，１６の故
障や欠陥を確認する方法としては、従来から行われてい
るように、完成された表示装置においてゲートドライバ
１５，１６のみを測定する方法、表示装置を構成する前
にＴＦＴ基板上で実際に走査し、ゲートバスラインの入
出力を測定することにより確認する方法、あるいは表示
装置を完成した後に実際に表示させて表示状態により確
認する方法等の任意の方法を採用することができる。特
に、液晶封入後に表示状態を確認した後においては、本
発明のドライバ回路を利用することによってのみ欠陥の
救済が可能であるため、このように液晶封入後に表示状
態を確認する方法において本発明は特に有効に利用され
得る。
障や欠陥を確認する方法としては、従来から行われてい
るように、完成された表示装置においてゲートドライバ
１５，１６のみを測定する方法、表示装置を構成する前
にＴＦＴ基板上で実際に走査し、ゲートバスラインの入
出力を測定することにより確認する方法、あるいは表示
装置を完成した後に実際に表示させて表示状態により確
認する方法等の任意の方法を採用することができる。特
に、液晶封入後に表示状態を確認した後においては、本
発明のドライバ回路を利用することによってのみ欠陥の
救済が可能であるため、このように液晶封入後に表示状
態を確認する方法において本発明は特に有効に利用され
得る。
【００２４】上述した実施例では、ゲートバスラインへ
の出力を遮断する素子として、クロックドインバータ２
０ａ〜２０ｃ，２１ａ〜２１ｃが用いられていたが、図
２に示す第２の実施例のように、クロックドバッファ３
０ａ〜３０ｃ，３１ａ〜３１ｃを用いてもよく、この場
合、クロックドバッファ３０ａ〜３０ｃ，３１ａ〜３１
ｃの前段には、ＮＡＮＤゲートではなくＡＮＤゲート３
８ａ〜３８ｃ，３９ａ〜３９ｃが接続されている。その
他の点は、第１の実施例と同様であるため、同様の部分
については同一の参照番号を付することによりその説明
を省略する。
の出力を遮断する素子として、クロックドインバータ２
０ａ〜２０ｃ，２１ａ〜２１ｃが用いられていたが、図
２に示す第２の実施例のように、クロックドバッファ３
０ａ〜３０ｃ，３１ａ〜３１ｃを用いてもよく、この場
合、クロックドバッファ３０ａ〜３０ｃ，３１ａ〜３１
ｃの前段には、ＮＡＮＤゲートではなくＡＮＤゲート３
８ａ〜３８ｃ，３９ａ〜３９ｃが接続されている。その
他の点は、第１の実施例と同様であるため、同様の部分
については同一の参照番号を付することによりその説明
を省略する。
【００２５】第２の実施例においては、上記クロックド
バッファ３０ａ〜３０ｃ，３１ａ〜３１ｃは、所定の電
圧時の制御信号を与えられることにより、ゲートバスラ
イン１３ａ〜１３ｃへの出力の伝達を遮断するように機
能する。従って、第１の実施例と同様に用いることがで
き、すべてのゲートバスラインに、正常な出力信号のみ
を与えることが可能である。
バッファ３０ａ〜３０ｃ，３１ａ〜３１ｃは、所定の電
圧時の制御信号を与えられることにより、ゲートバスラ
イン１３ａ〜１３ｃへの出力の伝達を遮断するように機
能する。従って、第１の実施例と同様に用いることがで
き、すべてのゲートバスラインに、正常な出力信号のみ
を与えることが可能である。
【００２６】なお、上記実施例では、画素１１として液
晶を用いたものを例にとり説明したが、本発明は、ゲー
トバスラインの両端に第１，第２のゲートドライバを配
置してなるマトリックス型の表示装置のドライバ回路一
般に適用することができ、液晶以外の他の材料を用いた
場合にも適用し得ることを指摘しておく。
晶を用いたものを例にとり説明したが、本発明は、ゲー
トバスラインの両端に第１，第２のゲートドライバを配
置してなるマトリックス型の表示装置のドライバ回路一
般に適用することができ、液晶以外の他の材料を用いた
場合にも適用し得ることを指摘しておく。
【００２７】
【発明の効果】本発明によれば、各ゲートドライバの最
終出力段において、各ゲートバスラインに接続されるよ
うに上記信号伝達遮断機能を有する素子が接続されてい
るため、一方のゲートドライバに重大な故障か生じた場
合であっても、該故障に応じて所定のあるいは該ゲート
ドライバの全ての上記素子に前記所定電圧値の信号を与
えてオフ状態とすることにより、正常でない信号がゲー
トバスラインに供給されることを確実に防止することが
できる。よって、全てのゲートバスラインに正常な信号
のみを供給することができ、それによって品位の優れた
画像を表示し得る画像表示装置を構成することが可能と
なる。
終出力段において、各ゲートバスラインに接続されるよ
うに上記信号伝達遮断機能を有する素子が接続されてい
るため、一方のゲートドライバに重大な故障か生じた場
合であっても、該故障に応じて所定のあるいは該ゲート
ドライバの全ての上記素子に前記所定電圧値の信号を与
えてオフ状態とすることにより、正常でない信号がゲー
トバスラインに供給されることを確実に防止することが
できる。よって、全てのゲートバスラインに正常な信号
のみを供給することができ、それによって品位の優れた
画像を表示し得る画像表示装置を構成することが可能と
なる。
【図１】第１の実施例のドライバ回路が適用された画像
表示装置を説明するための回路図。
表示装置を説明するための回路図。
【図２】第２の実施例のドライバ回路が適用された画像
表示装置を説明するための回路図。
表示装置を説明するための回路図。
【図３】従来のドライバ回路を有する画像表示装置を説
明するための回路図。
明するための回路図。
１１…画素 １２…ＴＦＴ １３ａ〜１３ｃ…ゲートバスライン １５，１６…ゲートドライバ １５ｂ，１６ｂ…出力バッファ ２０ａ〜２０ｃ，２１ａ〜２１ｃ…クロックドインバー
タ ３０ａ〜３０ｃ，３１ａ〜３１ｃ…クロックドバッファ
タ ３０ａ〜３０ｃ，３１ａ〜３１ｃ…クロックドバッファ
Claims (1)
- 【請求項１】 マトリックス状に配置された各画素にス
イッチング素子としての薄膜トランジスタを接続してな
り、表示すべき画素を選択するための複数本のゲートバ
スラインを有する画像表示装置のドライバ回路であっ
て、 前記複数本のゲートバスラインの両端に接続された第
１，第２のゲートドライバを有し、各ゲートドライバの
出力段の各ゲートバスラインに接続される部分に、所定
の電圧値の信号が与えられた際にゲートバスラインへの
出力を遮断する素子を接続してなることを特徴とする、
画像表示装置のドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29837793A JPH07152014A (ja) | 1993-11-29 | 1993-11-29 | 画像表示装置のドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29837793A JPH07152014A (ja) | 1993-11-29 | 1993-11-29 | 画像表示装置のドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07152014A true JPH07152014A (ja) | 1995-06-16 |
Family
ID=17858910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29837793A Pending JPH07152014A (ja) | 1993-11-29 | 1993-11-29 | 画像表示装置のドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07152014A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011164328A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 表示装置および電子機器 |
| KR101351404B1 (ko) * | 2008-05-28 | 2014-01-14 | 엘지디스플레이 주식회사 | 액정표시장치의 리페어 방법 |
| US9892667B2 (en) | 2014-02-19 | 2018-02-13 | Joled Inc. | Display device and method for driving same |
-
1993
- 1993-11-29 JP JP29837793A patent/JPH07152014A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101351404B1 (ko) * | 2008-05-28 | 2014-01-14 | 엘지디스플레이 주식회사 | 액정표시장치의 리페어 방법 |
| JP2011164328A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 表示装置および電子機器 |
| US9892667B2 (en) | 2014-02-19 | 2018-02-13 | Joled Inc. | Display device and method for driving same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518945B1 (en) | Replacing defective circuit elements by column and row shifting in a flat-panel display | |
| US7636077B2 (en) | Backup shift register module for a gateline driving circuit | |
| US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
| US5734450A (en) | Active-matrix substrate and a defect correcting method thereof | |
| US20030103045A1 (en) | Display device and driving method thereof | |
| US8040311B2 (en) | Simplified pixel cell capable of modulating a full range of brightness | |
| JP2007193299A (ja) | 液晶表示装置及びその復旧方法 | |
| KR20070052501A (ko) | 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치 | |
| US5798742A (en) | Active matrix panel and method for fabricating the same | |
| JPH04294390A (ja) | 走査回路 | |
| JP3224001B2 (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
| JP3664573B2 (ja) | 液晶表示装置 | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| KR20070077680A (ko) | 게이트 드라이버 및 이를 포함한 액정 표시 장치 | |
| JPH07152014A (ja) | 画像表示装置のドライバ回路 | |
| US5894295A (en) | Image display device | |
| JPH1152928A (ja) | 液晶駆動装置 | |
| JP4564146B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| JPS61243483A (ja) | アクテイブマトリクス基板 | |
| JPH0683286A (ja) | 表示装置の駆動回路 | |
| KR20070079615A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| JP4598252B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| JP4564145B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| KR100313117B1 (ko) | 액정표시장치의 구동회로 패턴 구조 | |
| KR100444794B1 (ko) | 액정 표시 장치 |