WO2012137817A1

WO2012137817A1 - 表示装置および表示装置の駆動方法

Info

Publication number: WO2012137817A1
Application number: PCT/JP2012/059195
Authority: WO
Inventors: 齊藤　浩二; 正樹植畑; 正実尾崎; 柳　俊洋
Original assignee: シャープ株式会社
Priority date: 2011-04-08
Filing date: 2012-04-04
Publication date: 2012-10-11
Also published as: US9129544B2; CN103477384B; US20140028654A1; CN106205519A; JPWO2012137817A1; KR101543940B1; KR20140010965A; JP5399586B2; CN103477384A; CN106205519B

Abstract

　データ信号線の断線を修正することが可能である表示装置において、さらなる消費電力の低減を可能とする、表示装置および表示装置の駆動方法を実現するため、表示装置（１）は、表示装置（１）における表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、リペアアンプ回路（１２）の能力を低下させるリペアアンプ制御部（１４）を備えている。

Description

表示装置および表示装置の駆動方法

　本発明は、データ信号線の断線を修正することが可能である表示装置および表示装置の駆動方法に関するものである。

　近年、液晶表示装置に代表される薄型、軽量、および低消費電力の表示装置が盛んに活用されている。こうした表示装置は、例えばＶＧＡ（Video Graphics Array）規格に準拠した表示サイズのもの、またはそれ以上の表示サイズのものが顕著である。こうした状況の中、現在、各種の表示装置において消費電力を低減させることが共通の課題となっている。

　特許文献１には、画面を１回走査する走査期間よりも長い非走査期間であって、全走査信号線を非走査状態とする休止期間を設けることによって、低消費電力を実現する表示装置の駆動方法が開示されている。

　また、上記表示装置では、予備配線およびリペアアンプを用いて、信号線駆動回路から引き出されたデータ信号線の断線を修正する技術が知られている。この技術の一例を、図１３に示した。

　図１３に示す表示装置１００は、複数本のデータ信号線１０１が接続されているソースアンプ回路１０２を備えた信号線駆動回路１０３を備えている。

　また、表示装置１００は、その表示領域外において、データ信号線１０１を横断するように配線された、２本の予備配線１０４および１０５を備えている。予備配線１０４は、表示装置１００の表示領域に対して信号線駆動回路１０３側に設けられており、予備配線１０５は、該表示領域に対して信号線駆動回路１０３の反対側に設けられている。

　さらに、表示装置１００は、信号線駆動回路１０３にリペアアンプ回路１０６を備えている。リペアアンプ回路１０６の入力端は予備配線１０４に接続されており、リペアアンプ回路１０６の出力端は予備配線１０５に接続されている。

　なお、表示装置１００は、データ信号線１０１、ソースアンプ回路１０２、信号線駆動回路１０３、予備配線１０４および１０５、ならびにリペアアンプ回路１０６による以上の構成を、２セット備えた例である。

　図１４は、図１３に示す表示装置１００のデータ信号線１０１に発生した断線を修正する要領を示す図である。なお、以下では、断線を発生したデータ信号線１０１を、データ信号線１０１ａと称する。

　データ信号線１０１ａには、データ信号線１０１ａの断線箇所１０７を挟むように、予備配線１０４および１０５が接続される。具体的に、予備配線１０４は、断線箇所１０７よりも信号線駆動回路１０３に近いデータ信号線１０１ａ部分にある接続点１０８において、データ信号線１０１ａに接続される。一方、予備配線１０５は、断線箇所１０７よりも信号線駆動回路１０３に遠いデータ信号線１０１ａ部分にある接続点１０９において、データ信号線１０１ａに接続される。

　ソースアンプ回路１０２は、表示装置１００による表示を行うためのデータ信号を、複数本のデータ信号線１０１の各々に供給する。

　このとき、データ信号線１０１ａに供給される上記データ信号はさらに、データ信号線１０１ａに接続された予備配線１０４を介して、リペアアンプ回路１０６に供給される。リペアアンプ回路１０６に供給された上記データ信号は、リペアアンプ回路１０６により増幅されて、データ信号線１０１ａに接続された予備配線１０５を介して、データ信号線１０１ａに供給される。

　断線箇所１０７よりも信号線駆動回路１０３に近いデータ信号線１０１ａ部分に対しては、ソースアンプ回路１０２からの上記データ信号が供給される。一方、断線箇所１０７よりも信号線駆動回路１０３に遠いデータ信号線１０１ａ部分に対しては、リペアアンプ回路１０６からの信号が供給される。

　これにより、表示装置１００では、断線が発生したデータ信号線１０１ａに対して、断線箇所１０７の両側から、ソースアンプ回路１０２が出力した信号を供給することが可能となるので、断線の修正が可能となる。

　また、図１５は、表示装置１００に、予備配線１０４および１０５、ならびにリペアアンプ回路１０６を設ける構成の具体例を示す図である。

　予備配線１０４および１０５、ならびにリペアアンプ回路１０６による上記の構成は、その１組につき、断線を修正することが可能なデータ信号線１０１ａの本数が１本となる。従って、複数本のデータ信号線１０１ａの断線を修正することが可能となるように、表示装置１００においては、予備配線１０４および１０５、ならびにリペアアンプ回路１０６による上記の構成が、複数組設けられているのが実情である。

日本国公開特許公報「特開２００１－３１２２５３号公報（２００１年１１月９日公開）」

　しかしながら、上記表示装置１００では、リペアアンプ回路１０６における電力消費に起因して、消費電力の低減が不十分となる。

　なお、特許文献１に係る表示装置はそもそも、断線を修正する上記の技術が適用されていない。

　本発明は、上記の問題に鑑みて為されたものであり、その目的は、信号線の断線を修正することが可能である表示装置において、さらなる消費電力の低減を可能とする、表示装置および表示装置の駆動方法を提供することにある。

　本発明の表示装置は、上記の問題を解決するために、表示領域に対して表示に必要な信号を入力するデータ信号線と、上記表示領域の、上記データ信号線に上記信号を入力する側にて、上記データ信号線と接続可能に設けられた第１配線と、上記表示領域の、上記データ信号線に上記信号を入力する側の反対側にて、上記データ信号線と接続可能に設けられた第２配線と、入力端が上記第１配線に接続されており、出力端が上記第２配線に接続されている増幅回路と、上記表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記増幅回路の能力を低下させる能力制御手段とを備えていることを特徴としている。

　また、本発明の表示装置の駆動方法は、上記の問題を解決するために、表示領域に対して表示に必要な信号を入力するデータ信号線と、上記表示領域の、上記データ信号線に上記信号を入力する側にて、上記データ信号線と接続可能に設けられた第１配線と、上記表示領域の、上記データ信号線に上記信号を入力する側の反対側にて、上記データ信号線と接続可能に設けられた第２配線と、入力端が上記第１配線に接続されており、出力端が上記第２配線に接続されている増幅回路とを備えている表示装置の駆動方法であって、上記表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記増幅回路の能力を低下させる能力制御ステップを含んでいることを特徴としている。

　上記の構成によれば、１本のデータ信号線に第１配線および第２配線を接続することにより、以下の原理を実現することが可能となる。すなわち、データ信号線に入力される信号はさらに、第１配線を介して増幅回路に入力され、増幅回路により増幅される。増幅回路により増幅された信号は、第２配線を介して、表示領域の、データ信号線に信号を入力する側の反対側からデータ信号線に入力される。

　以上の原理は、上述した、２本の予備配線（第１配線および第２配線）およびリペアアンプ回路（増幅回路）を用いて、データ信号線の断線を修正する原理に等しい。

　そして、上記の構成によれば、表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間（いわゆる、非走査期間）内の任意の期間において、増幅回路の能力を低下させる。これにより、増幅回路の能力を低下させている期間においては、該増幅回路における電力消費を低く制限することが可能となる。

　従って、データ信号線の断線を修正することが可能である表示装置において、さらなる消費電力の低減が可能となる。

　以上のとおり、本発明の表示装置は、表示領域に対して表示に必要な信号を入力するデータ信号線と、上記表示領域の、上記データ信号線に上記信号を入力する側にて、上記データ信号線と接続可能に設けられた第１配線と、上記表示領域の、上記データ信号線に上記信号を入力する側の反対側にて、上記データ信号線と接続可能に設けられた第２配線と、入力端が上記第１配線に接続されており、出力端が上記第２配線に接続されている増幅回路と、上記表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記増幅回路の能力を低下させる能力制御手段とを備えている。

　また、本発明の表示装置の駆動方法は、表示領域に対して表示に必要な信号を入力するデータ信号線と、上記表示領域の、上記データ信号線に上記信号を入力する側にて、上記データ信号線と接続可能に設けられた第１配線と、上記表示領域の、上記データ信号線に上記信号を入力する側の反対側にて、上記データ信号線と接続可能に設けられた第２配線と、入力端が上記第１配線に接続されており、出力端が上記第２配線に接続されている増幅回路とを備えている表示装置の駆動方法であって、上記表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記増幅回路の能力を低下させる能力制御ステップを含んでいる。

　従って、信号線の断線を修正することが可能である表示装置において、さらなる消費電力の低減が可能となるという効果を奏する。

リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第１例を示すタイミングチャートである。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第２例を示すタイミングチャートである。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第３例を示すタイミングチャートである。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第４例を示すタイミングチャートである。本発明の一実施の形態に係る表示装置の概略構成を示す図である。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第５例を示すタイミングチャートである。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第６例を示すタイミングチャートである。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第７例を示すタイミングチャートである。本発明の一実施の形態に係る表示装置の構成を示す別の図である。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第８例を示すタイミングチャートである。リペアアンプ制御部がリペアアンプ回路の能力を低下させるタイミングについての第９例を示すタイミングチャートである。ソースアンプ回路、リペアアンプ回路、ソースアンプ制御部、リペアアンプ制御部、および休止駆動制御部の構成の具体例を概略的に示した図である。予備配線およびリペアアンプを用いて、信号線駆動回路から引き出されたデータ信号線の断線を修正する技術の一例を示す図である。図１３に示す表示装置のデータ信号線に発生した断線を修正する要領を示す図である。表示装置に、予備配線およびリペアアンプ回路を設ける構成の具体例を示す図である。

　図５は、本実施の形態に係る表示装置１の概略構成を示す図である。

　表示装置１は、表示パネル２、走査信号線３、走査線駆動回路４、データ信号線５、信号線駆動回路６、予備配線（第１配線）７、予備配線（第２配線）８、共通電極駆動回路９、およびタイミングコントロール部１０を備えている。

　信号線駆動回路６は、ソースアンプ回路（データ信号生成回路）１１、リペアアンプ回路（増幅回路）１２、ソースアンプ制御部（データ信号生成能力制御手段）１３、およびリペアアンプ制御部（能力制御手段）１４を備えている。タイミングコントロール部１０は、休止駆動制御部１６を備えている。表示装置１は、システム側コントロール部１５に接続されている。

　表示パネル２は、マトリクス状に配置された複数の画素からなる画面と、該画面を線順次に選択して走査するための走査信号線３と、選択されたラインに含まれる一行分の画素にデータ信号を供給するデータ信号線５とを備えている。走査信号線３は、ゲートラインとも呼ばれ、Ｎ＋１本（Ｎは任意の整数）設けられている。データ信号線５は、ソースラインとも呼ばれ、Ｍ＋１本（Ｍは任意の整数）設けられている。各走査信号線３と各データ信号線５とは、互いに交差している。

　図５に示すＧ（ｎ）は、ｎ＋１本目（ｎは任意の整数）の走査信号線３を表している。例えば、Ｇ（０）、Ｇ（１）およびＧ（２）は、それぞれ、１本目、２本目および３本目の走査信号線３を表している。

　一方、図５に示すＳ（ｉ）は、ｉ＋１本目（ｉは任意の整数）のデータ信号線５を表している。例えば、Ｓ（０）、Ｓ（１）およびＳ（２）は、それぞれ、１本目、２本目および３本目のデータ信号線５を表している。

　走査線駆動回路４は、各走査信号線３を、画面の上から下に向かって線順次走査するものである。また、走査線駆動回路４は、各走査信号線３に対して、画素に備えられており画素電極に接続されるスイッチング素子（ＴＦＴ：Thin Film Transistor）をオン状態にさせるための矩形波を出力する。これにより、走査線駆動回路４は、画面内の１行分の画素を選択状態にする。

　信号線駆動回路６は、タイミングコントロール部１０を通じて入力された映像信号から、選択された１行分の各画素に出力すべき電圧の値を算出し、その値の電圧を、表示装置１における表示に必要な信号であるデータ信号として、各データ信号線５に出力する。結果、信号線駆動回路６は、選択された走査信号線３上に連なる各画素に対して画像データを供給する。

　表示装置１は、画面内の各画素に対して設けられた共通電極（図示しない）を備えている。共通電極駆動回路９は、タイミングコントロール部１０から入力される信号に基づいて、該共通電極を駆動するための所定の共通電圧を、該共通電極に対して出力する。

　タイミングコントロール部１０には、映像同期信号として、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃが入力されると共に、クロックおよび映像信号が入力される。タイミングコントロール部１０は、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック、および映像信号に基づき、各回路が同期して動作するための基準となる信号を、各回路に対して出力する。

　具体的に、タイミングコントロール部１０は、走査線駆動回路４に対して、ゲートスタートパルス信号、ゲートクロック信号、およびゲートアウトプットイネーブル信号を出力する。また、タイミングコントロール部１０は、信号線駆動回路６に対して、ソーススタートパルス信号、ソースラッチストローブ信号、ソースクロック信号、および入力画像に応じた映像信号を出力する。

　走査線駆動回路４は、タイミングコントロール部１０から受け取ったゲートスタートパルス信号を合図に表示パネル２の走査を開始し、ゲートクロック信号に従って各走査信号線３に順次選択電圧を印加していく。

　信号線駆動回路６は、タイミングコントロール部１０から受け取ったソーススタートパルス信号を基に、入力された各画素の画像データを、ソースクロック信号に従ってレジスタに蓄える。そして、次のソースラッチストローブ信号に従って、信号線駆動回路６は、表示パネル２の各データ信号線５に画像データを書き込む。

　予備配線７および８はいずれも、表示装置１における表示領域（表示を行う領域）の外部において、各データ信号線５と接続可能に設けられた配線である。具体的に、予備配線７および８はいずれも、各データ信号線５を横断するように配線されている。

　また、予備配線７は、上記表示領域に対して、各データ信号線５にデータ信号を入力する信号線駆動回路６側にて、各データ信号線５を横断するように配線されている。一方、予備配線８は、上記表示領域に対して、信号線駆動回路６の反対側にて、各データ信号線５を横断するように配線されている。

　ソースアンプ回路１１は、例えば各データ信号線５と１対１に対応して設けられた、Ｍ＋１個のアナログアンプによって構成されている。また、ソースアンプ回路１１は、例えば表示装置１における階調毎に設けられた、複数個（２５６個等）のアナログアンプによって構成されていてもよい。ソースアンプ回路１１は、各データ信号線５に供給すべきデータ信号を生成して、生成した該データ信号を、各データ信号線５に入力することが可能なものである。

　また、対象のデータ信号線５に予備配線７および８が接続されている場合、ソースアンプ回路１１はさらに、該対象のデータ信号線５に入力されるデータ信号を、予備配線７を介してリペアアンプ回路１２に入力することが可能である。

　リペアアンプ回路１２は、入力端が予備配線７に接続されており、出力端が予備配線８に接続されている。リペアアンプ回路１２は、予備配線７から入力されたデータ信号を増幅し、予備配線８に出力するものであり、一般的なアンプによって構成されている。

　ソースアンプ制御部１３は、ソースアンプ回路１１における信号電圧を増幅する能力を低下させる。なお、ソースアンプ制御部１３は、ソースアンプ回路１１の動作を休止させてもよい。また、ソースアンプ制御部１３は、能力が低下された状態、または動作が休止された状態のソースアンプ回路１１を、能力が低下されていない通常動作へと回復させる。なお、「動作の休止」とは、回路における信号電圧を増幅する能力が最低まで低下された状態（回路として停止している状態）を示している。

　例えば、ソースアンプ制御部１３には、タイミングコントロール部１０の休止駆動制御部１６から、第２休止駆動制御信号が入力される。ソースアンプ制御部１３は、入力された第２休止駆動制御信号が、ソースアンプ回路１１の通常動作を示す場合、例えばＨ（高）レベルの信号をソースアンプ回路１１に供給することにより、通常動作によりソースアンプ回路１１を動作させる。一方、ソースアンプ制御部１３は、入力された第２休止駆動制御信号が、ソースアンプ回路１１における能力の低下を示す場合、例えばＬ（低）レベルの信号をソースアンプ回路１１に供給することにより、該通常動作に対して信号電圧を増幅する能力を低下するように、ソースアンプ回路１１を動作させる。

　リペアアンプ制御部１４は、リペアアンプ回路１２における信号電圧を増幅する能力を低下させる。なお、リペアアンプ制御部１４は、リペアアンプ回路１２の動作を休止させてもよい。また、リペアアンプ制御部１４は、能力が低下された状態、または動作が休止された状態のリペアアンプ回路１２を、能力が低下されていない通常動作へと回復させる。

　例えば、リペアアンプ制御部１４には、タイミングコントロール部１０の休止駆動制御部１６から、第１休止駆動制御信号が入力される。リペアアンプ制御部１４は、入力された第１休止駆動制御信号が、リペアアンプ回路１２の通常動作を示す場合、例えばＨレベルの信号をリペアアンプ回路１２に供給することにより、通常動作によりリペアアンプ回路１２を動作させる。一方、リペアアンプ制御部１４は、入力された第１休止駆動制御信号が、リペアアンプ回路１２における能力の低下を示す場合、例えばＬレベルの信号をリペアアンプ回路１２に供給することにより、該通常動作に対して信号電圧を増幅する能力を低下するように、リペアアンプ回路１２を動作させる。

　図５では、第１休止駆動制御信号および第２休止駆動制御信号を総称して、休止駆動制御信号と称している。

　休止駆動制御部１６は、予め決められた、ソースアンプ回路１１における能力の低下を行うか否かを示す情報、またはソースアンプ回路１１の能力を低下させる期間を示す情報に基づいて、タイミングコントロール部１０に供給されている映像同期信号（水平同期信号Ｈｓｙｎｃおよび／または垂直同期信号Ｖｓｙｎｃ）に同期した第２休止駆動制御信号を生成する。休止駆動制御部１６は、生成した第２休止駆動制御信号をソースアンプ制御部１３に入力する。

　また、休止駆動制御部１６は、予め決められた、リペアアンプ回路１２における能力の低下を行うか否かを示す情報、またはリペアアンプ回路１２の能力を低下させる期間を示す情報に基づいて、タイミングコントロール部１０に供給されている映像同期信号に同期した第１休止駆動制御信号を生成する。休止駆動制御部１６は、生成した第１休止駆動制御信号をリペアアンプ制御部１４に入力する。

　ソースアンプ制御部１３がソースアンプ回路１１の能力を低下させるタイミング、ならびにリペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについては、後述する。ソースアンプ制御部１３がソースアンプ回路１１における能力の低下を終了させるタイミング、ならびにリペアアンプ制御部１４がリペアアンプ回路１２における能力の低下を終了させるタイミングについても、後述する。

　また、表示装置１は、予備配線７および８、ならびにリペアアンプ回路１２を用いて、データ信号線５の断線を修正することが可能なものである。なお、以下では、断線を発生したデータ信号線５を、データ信号線５ａと称する。

　データ信号線５ａには、データ信号線５ａの断線箇所１７を挟むように、予備配線７および８が接続される。具体的に、予備配線７は、上記表示領域に対して、信号線駆動回路６側にある（信号線駆動回路６に近い）接続点１８において、データ信号線５ａに接続される。一方、予備配線８は、上記表示領域に対して、信号線駆動回路６の反対側にある（信号線駆動回路６に遠い）接続点１９において、データ信号線５ａに接続される。

　ソースアンプ回路１１は、表示装置１による表示を行うためのデータ信号を、各データ信号線５に入力する。

　このとき、データ信号線５ａに供給される上記データ信号はさらに、データ信号線５ａに接続された予備配線７を介して、リペアアンプ回路１２に供給される。リペアアンプ回路１２に供給された上記データ信号は、リペアアンプ回路１２により増幅されて、データ信号線５ａに接続された予備配線８を介して、データ信号線５ａに供給される。

　断線箇所１７よりも信号線駆動回路６側にあるデータ信号線５ａ部分に対しては、ソースアンプ回路１１からの上記データ信号が供給される。一方、断線箇所１７よりも信号線駆動回路６の反対側にあるデータ信号線５ａ部分に対しては、リペアアンプ回路１２からの信号が供給される。

　これにより、表示装置１では、断線が発生したデータ信号線５ａに対して、断線箇所１７の両側から、ソースアンプ回路１１が出力した信号に相当する信号を供給することが可能となるので、断線の修正が可能となる。

　すなわち、表示装置１における、以上の断線の修正に関する説明は、表示装置１００（図１３～図１５参照）のそれと同様である。

　表示装置１は、表示装置１００に対応する。データ信号線５は、データ信号線１０１に対応する。データ信号線５ａは、データ信号線１０１ａに対応する。ソースアンプ回路１１は、ソースアンプ回路１０２に対応する。信号線駆動回路６は、信号線駆動回路１０３に対応する。予備配線７および８は、それぞれ、予備配線１０４および１０５に対応する。リペアアンプ回路１２は、リペアアンプ回路１０６に対応する。断線箇所１７は、断線箇所１０７に対応する。接続点１８および１９は、それぞれ、接続点１０８および１０９に対応する。

　図１は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第１例を示すタイミングチャートである。

　図１に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。

　すなわち、表示装置１における走査が行われている期間、すなわち走査期間において、リペアアンプ制御部１４は、休止駆動制御部１６からの第１休止駆動制御信号に基づいて、Ｈレベルの信号を生成し、リペアアンプ回路１２に入力する。これにより、該走査期間においてリペアアンプ回路１２は、能力が低下されない通常動作を行う。以下、リペアアンプ回路１２が通常動作を行う期間を、動作期間と称する。

　一方、表示装置１における走査が行われていない期間、すなわち非走査期間において、リペアアンプ制御部１４は、走査期間と同様の要領で、Ｌレベルの信号を生成し、リペアアンプ回路１２に入力する。これにより、該非走査期間においてリペアアンプ回路１２は、能力が低下される。以下、リペアアンプ回路１２において、通常動作に対して能力が低下される期間を、低能力化期間と称する。

　なお、少なくとも全ての走査期間においては、リペアアンプ回路１２の動作期間である必要がある。一方、非走査期間においては、その任意の期間を、リペアアンプ回路１２の低能力化期間とすることが可能である。

　図２は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第２例を示すタイミングチャートである。

　図２に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。

　すなわち、リペアアンプ制御部１４は、水平同期信号Ｈｓｙｎｃの１周期として規定された１水平期間内において、図１に示す例と同様に、走査期間を動作期間とすることにより、該走査期間においてはリペアアンプ回路１２の通常動作を行う。

　一方、リペアアンプ制御部１４は、上記１水平期間内において、図１に示す例と同様に、非走査期間における任意の期間を低能力化期間とすることにより、リペアアンプ回路１２における能力の低下を行う。

　図３は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第３例を示すタイミングチャートである。

　図３に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。

　すなわち、リペアアンプ制御部１４は、垂直同期信号Ｖｓｙｎｃの１周期として規定された１垂直期間内において、図１に示す例と同様に、走査期間を動作期間とすることにより、該走査期間においてはリペアアンプ回路１２の通常動作を行う。

　一方、リペアアンプ制御部１４は、上記１垂直期間内において、図１に示す例と同様に、非走査期間における任意の期間を低能力化期間とすることにより、リペアアンプ回路１２における能力の低下を行う。

　図４は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第４例を示すタイミングチャートである。

　図４に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。

　すなわち、表示装置１による表示に際して、例えば画像の表示を行わないフレーム（休止フレーム）が存在する場合、該フレームに対応する１垂直期間に亘って、リペアアンプ回路１２を駆動させる必要が無い場合がある。この場合、リペアアンプ制御部１４は、該１垂直期間に亘って、リペアアンプ回路１２の能力を低下させることも可能である。換言すれば、該当する１垂直期間の全てを、低能力化期間にしてもよい。すなわち、リペアアンプ制御部１４は、１垂直期間を単位として、リペアアンプ回路１２における能力の低下を行うことも可能である。

　なお、図２～図４に関しては、低能力化期間における予備配線８へのデータ信号の出力状態を、点線で示している。点線で示す期間における該出力状態は、Ｈｉ－ｚ（ハイインピーダンス）であってもよいし、グランドレベルであってもよいし、動作期間時の出力レベルが維持されていてもよい。

　表示装置１では、走査が終了してから、次に走査が開始されるまでの期間（非走査期間）内の任意の期間において、リペアアンプ回路１２の能力を低下させる。これにより、リペアアンプ回路１２の能力を低下させている期間においては、該リペアアンプ回路１２における電力消費を低く制限することが可能となる。

　従って、データ信号線の断線を修正することが可能である表示装置において、さらなる消費電力の低減が可能となる。またこのとき、リペアアンプ回路１２の動作を休止させることにより、さらなる消費電力の低減が可能となる。

　図６は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第５例を示すタイミングチャートである。

　図６に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。

　すなわち、リペアアンプ回路１２は、非走査期間から走査期間へと移行するタイミングよりも前に、低能力化期間を終了し、動作期間へと移行している。つまり、リペアアンプ回路１２は、走査期間が開始するタイミングよりも前に、能力の低下が終了されている。

　リペアアンプ回路１２における能力の低下の終了とは、能力が低下された状態にあるリペアアンプ回路１２を、通常動作時における能力へと回復させることを意味している。

　通常動作時においてリペアアンプ回路１２の能力が高い場合、低能力化期間が終了してから、リペアアンプ回路１２が通常動作時における能力へと回復するまでに、時間を要する場合がある。

　例えば、低能力化期間が終了してから、リペアアンプ回路１２が通常動作時における能力へと回復するまでに要する時間は、リペアアンプ回路１２の具体的な構成にも依存するが、およそ数μｓ～数１００μｓ（マイクロ秒）となる。これは、ソースアンプ回路１１における能力の低下の終了を開始してから、ソースアンプ回路１１が通常動作時における能力へと回復するまでに要する時間の２倍程度となる。

　上記回復までの時間を考慮して、図６に示す例によれば、走査が開始される前に、好ましくは走査期間が開始するタイミングの１００μｓ以上前に、リペアアンプ回路１２における能力の低下を終了させる。これにより、走査の開始時から、リペアアンプ回路１２を通常動作時における能力により動作させることが可能となる。

　図７は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第６例を示すタイミングチャートである。

　図７に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。また、図７に示す例において、ソースアンプ回路１１は、ソースアンプ制御部１３により、以下のように動作される。

　すなわち、走査期間において、ソースアンプ制御部１３は、休止駆動制御部１６からの第２休止駆動制御信号に基づいて、Ｈレベルの信号を生成し、ソースアンプ回路１１に入力する。これにより、該走査期間においてソースアンプ回路１１は、能力が低下されない通常動作を行う。以下、リペアアンプ回路１２が通常動作を行う期間を、リペアアンプ回路１２の動作期間と称する。また、以下、ソースアンプ回路１１が通常動作を行う期間を、ソースアンプ回路１１の動作期間と称する。

　一方、非走査期間において、ソースアンプ制御部１３は、走査期間と同様の要領で、Ｌレベルの信号を生成し、ソースアンプ回路１１に入力する。これにより、該非走査期間においてソースアンプ回路１１は、能力が低下される。以下、リペアアンプ回路１２において、通常動作に対して能力が低下される期間を、リペアアンプ回路１２の低能力化期間と称する。また、以下、ソースアンプ回路１１において、通常動作に対して能力が低下される期間を、ソースアンプ回路１１の低能力化期間と称する。

　加えて、ソースアンプ回路１１の低能力化期間が終了してから、ソースアンプ回路１１が通常動作時における能力へと回復するまでに要する時間を考慮して、図７に示す例によれば、走査が開始される前に、好ましくは走査期間が開始するタイミングの例えば５０μｓ以上前に、ソースアンプ回路１１における能力の低下を終了させる。これにより、走査の開始時から、ソースアンプ回路１１を通常動作時における能力により動作させることが可能となる。

　ソースアンプ回路１１における能力の低下の終了とは、能力が低下された状態にあるソースアンプ回路１１を、通常動作時における能力へと回復させることを意味している。

　そして、図７に示す例によれば、ソースアンプ回路１１における能力の低下を終了させるのと同時に、リペアアンプ回路１２における能力の低下を終了させる。つまり、リペアアンプ回路１２の低能力化期間が終了するタイミングは、ソースアンプ回路１１の低能力化期間が終了するタイミングと略等しい。

　走査が開始される前に、リペアアンプ回路１２における能力の低下を終了させることにより、走査の開始時から、リペアアンプ回路１２を通常動作時における能力により動作させることが可能となる。

　また、ソースアンプ回路１１およびソースアンプ制御部１３の構成と、リペアアンプ回路１２およびリペアアンプ制御部１４の構成とを、同様の構成で実現することが可能となるので、比較的簡易な回路構成で実現することが可能となる。

　図８は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第７例を示すタイミングチャートである。

　図８に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。なお、ソースアンプ制御部１３によるソースアンプ回路１１の動作は、図７に示す例と同様である。

　図８に示す例によれば、ソースアンプ回路１１における能力の低下を終了させる前に、リペアアンプ回路１２における能力の低下を終了させる。つまり、リペアアンプ回路１２の低能力化期間が終了するタイミングは、ソースアンプ回路１１の低能力化期間が終了するタイミングよりも前となる。

　また、リペアアンプ回路１２の低能力化期間の終了よりも後に、ソースアンプ回路１１の低能力化期間を終了させることが可能となる。結果、リペアアンプ回路１２が通常動作時における能力へと回復するまでの時間が、ソースアンプ回路１１が通常動作時における能力へと回復するまでの時間よりも長い場合であっても、ソースアンプ回路１１の低能力化期間を長期間確保することが可能となる。結果、さらなる消費電力の低減が可能となる。

　図９は、表示装置１の構成を示す別の図であり、図１４に示す図に対応している。

　図１０は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第８例を示すタイミングチャートである。

　予備配線７および８、ならびにリペアアンプ回路１２による上記の構成（断線修正手段）は、その１組につき、断線を修正することが可能なデータ信号線５ａの本数が１本となる。従って、複数本のデータ信号線５ａの断線を修正することが可能となるように、表示装置１においては、予備配線７および８、ならびにリペアアンプ回路１２による上記の構成が、複数組設けられている。

　以下、図９の左側の信号線駆動回路６に対応してある上記の構成、およびそれに関連する部材については、部材番号の末尾に「Ａ」の文字を付している。一方、図９の右側の信号線駆動回路６に対応してある上記の構成、およびそれに関連する部材については、部材番号の末尾に「Ｂ」の文字を付している。

　予備配線８Ａは、予備配線８Ｂよりも長い。このため、予備配線８Ａを通じる信号に対する負荷は、予備配線８Ｂを通じる信号に対する負荷よりも大きい。この結果、予備配線８Ａに接続されているリペアアンプ回路１２Ａは、予備配線８Ｂに接続されているリペアアンプ回路１２Ｂよりも、通常動作時における能力を高くする必要がある。これは、リペアアンプ回路１２Ａは、リペアアンプ回路１２Ｂよりも、リペアアンプ回路１２の低能力化期間が終了してから、通常動作時における能力へと回復するまでに、時間を要することを意味している。

　そこで、図１０に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。

　すなわち、図１０に示す例によれば、リペアアンプ回路１２Ｂにおける能力の低下を終了させる前に、リペアアンプ回路１２Ａにおける能力の低下を終了させる。つまり、リペアアンプ回路１２Ａの低能力化期間が終了するタイミングは、リペアアンプ回路１２Ｂの低能力化期間が終了するタイミングよりも前となる。

　また、図１０に示す例によれば、ソースアンプ回路１１における能力の低下を終了させる前に、リペアアンプ回路１２Ａおよび１２Ｂにおける能力の低下を終了させる。つまり、リペアアンプ回路１２Ａおよび１２Ｂの低能力化期間が終了するタイミングはいずれも、ソースアンプ回路１１の低能力化期間が終了するタイミングよりも前となる。

　また、予備配線８が長ければ長いほど、対応するリペアアンプ回路１２における能力の低下を早く終了させることにより、走査の開始時から、リペアアンプ回路１２を通常動作時における能力により動作させることが確実に可能となる。

　図１１は、リペアアンプ制御部１４がリペアアンプ回路１２の能力を低下させるタイミングについての第９例を示すタイミングチャートである。

　図１１に示す例において、リペアアンプ回路１２は、リペアアンプ制御部１４により、以下のように動作される。なお、ソースアンプ制御部１３によるソースアンプ回路１１の動作は、図１０に示す例と同様である。

　例えば予備配線８が過度に長いことに起因して、リペアアンプ回路１２の低能力化期間が終了してから、リペアアンプ回路１２が通常動作時における能力へと回復するまでの時間が、非常に長い場合が有り得る。そして、この結果、非走査期間において、リペアアンプ回路１２の低能力化期間を設けることが困難となる場合がある。

　この場合、リペアアンプ回路１２の能力を低下させない構成とすることも可能である。

　図１１に示す例は、予備配線８Ａが非常に長いことに起因して、リペアアンプ回路１２Ａの低能力化期間が終了してから、リペアアンプ回路１２Ａが通常動作時における能力へと回復するまでの時間が、非走査期間の１継続期間よりも長くなる場合の例である。この例の場合、該１継続期間においては、リペアアンプ回路１２Ａの低能力化期間を設けることが困難となる。

　そこで、リペアアンプ回路１２Ａに関しては、その動作期間が維持されており、その低能力化期間が設けられていない。一方、リペアアンプ回路１２Ｂに関しては、その動作期間とその低能力化期間との両方が設けられている。

　なお、図１０および図１１に示す各例では、リペアアンプ回路１２の通常動作時における能力を高くする必要がある要因として、リペアアンプ回路１２に接続された予備配線８を長くすることを挙げた。しかしながら、該要因は、リペアアンプ回路１２に接続された予備配線８を長くすることに限定されない。

　すなわち、上記要因としては、他にも、予備配線８から断線箇所１７までの、データ信号線５ａの長さが長くなることが挙げられる。具体的に、予備配線８から断線箇所１７までの、データ信号線５ａの長さが長いほど、該データ信号線５ａの部分を通じる信号に対する負荷が大きくなる。この結果、該データ信号線５ａに接続された予備配線８に接続されたリペアアンプ回路１２の、通常動作時における能力を高くする必要がある。

　図１０に示す例では、上記の各種の要因に鑑みて決定されたリペアアンプ回路１２Ａの能力に応じて、該リペアアンプ回路１２Ａの低能力化期間を、リペアアンプ回路１２Ｂの低能力化期間よりも早く終了させる。

　同様に、図１１に示す例では、上記の各種の要因に鑑みて決定されたリペアアンプ回路１２Ａの能力に応じて、該リペアアンプ回路１２Ａの低能力化期間を設けない。

　非走査期間においては、その任意の期間に、表示装置１が備えている全てのリペアアンプ回路１２のうち、少なくとも１つのリペアアンプ回路１２の能力を低下させれば、消費電力を低減することができるという効果が得られる。非走査期間において、表示装置１が備えている全てのリペアアンプ回路１２の能力を低下させれば、消費電力をより多く低減することができる。また、全ての非走査期間において、表示装置１が備えているリペアアンプ回路１２の能力を低下させれば、消費電力をより多く低減することができる。

　表示装置１では、非走査期間にリペアアンプ回路１２の能力（駆動能力）を低下させることによって、低消費電力化を図ることができるが、リペアアンプ回路１２の動作を休止させることにより、低消費電力化の効果をより高くすることが可能となる。従って、表示装置１では、非走査期間において「リペアアンプ回路１２の能力を低下させる」代わりに「リペアアンプ回路１２の動作を休止させる」ことによっても、本発明の効果を奏することができる。なお、リペアアンプ回路１２の駆動能力を最も低下させた状態が、リペアアンプ回路１２の動作を休止させた状態に相当する。

　図１２は、ソースアンプ回路１１、リペアアンプ回路１２、ソースアンプ制御部１３、リペアアンプ制御部１４、および休止駆動制御部１６の構成の具体例を概略的に示した図である。

　図１２には、一例として、１つの信号線駆動回路６に、ソースアンプ回路１１を１つ備えており、リペアアンプ回路１２を２つ備えている構成を示している。

　ソースアンプ回路１１は、複数個（ここではＭ＋１個）のアナログアンプ２０を備えている。これらのアナログアンプ２０は、出力端がそれぞれ異なるデータ信号線５に接続されており、かつソースアンプ制御部１３に接続されている。

　各リペアアンプ回路１２は、１個のアンプ２１を備えている。これらのアンプ２１は、入力端がそれぞれ異なる予備配線７に接続されており、出力端がそれぞれ異なる予備配線８に接続されており、かつリペアアンプ制御部１４に接続されている。

　例えば、図１に示した例を実施する場合、休止駆動制御部１６は、システム側コントロール部１５からの信号に基づいて、図１中「リペアアンプ回路１２の動作状態」として示すタイミングチャートに対応するリペアアンプ能力制御情報を生成する。図２～図４、図６～図８のいずれかに示した例を実施する場合についても同様である。

　ここで、「リペアアンプ能力制御情報」とは、リペアアンプ回路１２における能力の低下を行うか否かを示す情報、またはリペアアンプ回路１２の能力を低下させる期間を示す情報を意味する。

　また、例えば、図１０に示した例を実施する場合、休止駆動制御部１６は、システム側コントロール部１５からの信号に基づいて、図１０中「リペアアンプ回路１２Ａの動作状態」として示すタイミングチャートに対応するリペアアンプ能力制御情報と、「リペアアンプ回路１２Ｂの動作状態」として示すタイミングチャートに対応するリペアアンプ能力制御情報とを生成する。図１１に示した例を実施する場合についても同様である。

　なお、リペアアンプ能力制御情報は、予め表示装置１内のＥＥＰＲＯＭ（図示しない）等に持たせておくことが可能である。

　休止駆動制御部１６は、リペアアンプ能力制御情報に基づいて、映像同期信号（水平同期信号Ｈｓｙｎｃおよび／または垂直同期信号Ｖｓｙｎｃ）と同期した第１休止駆動制御信号を生成し、リペアアンプ制御部１４に供給する。

　リペアアンプ制御部１４は、入力された第１休止駆動制御信号が、リペアアンプ回路１２の通常動作を示す場合、例えばＨレベルの信号を、リペアアンプ回路１２を構成する各アンプ２１に供給する。一方、リペアアンプ制御部１４は、入力された第１休止駆動制御信号が、リペアアンプ回路１２における能力の低下を示す場合、例えばＬレベルの信号を、各リペアアンプ回路１２を構成するアンプ２１に供給する。

　アンプ２１は、リペアアンプ制御部１４から入力された信号がＨレベルである場合、通常動作を行うように動作し、リペアアンプ制御部１４から入力された信号がＬレベルである場合、その通常動作に対して能力を低下するように動作する。これにより、各リペアアンプ回路１２は、リペアアンプ制御部１４から入力された信号がＨレベルである場合、通常動作を行うように動作し、リペアアンプ制御部１４から入力された信号がＬレベルである場合、その通常動作に対して能力を低下するように動作する。

　また、例えば、図７に示した例を実施する場合、休止駆動制御部１６は、システム側コントロール部１５からの信号に基づいて、図７中「ソースアンプ回路１１の動作状態」として示すタイミングチャートに対応するソースアンプ能力制御情報を生成する。図８、図１０、図１１のいずれかに示した例を実施する場合についても同様である。

　ここで、「ソースアンプ能力制御情報」とは、ソースアンプ回路１１における能力の低下を行うか否かを示す情報、またはソースアンプ回路１１の能力を低下させる期間を示す情報を意味する。

　休止駆動制御部１６は、ソースアンプ能力制御情報に基づいて、映像同期信号と同期した第２休止駆動制御信号を生成し、ソースアンプ制御部１３に供給する。

　ソースアンプ制御部１３は、入力された第２休止駆動制御信号が、ソースアンプ回路１１の通常動作を示す場合、例えばＨレベルの信号を、ソースアンプ回路１１を構成する各アナログアンプ２０に供給する。一方、ソースアンプ制御部１３は、入力された第２休止駆動制御信号が、ソースアンプ回路１１における能力の低下を示す場合、例えばＬレベルの信号を、ソースアンプ回路１１を構成する各アナログアンプ２０に供給する。

　各アナログアンプ２０は、ソースアンプ制御部１３から入力された信号がＨレベルである場合、通常動作を行うように動作し、ソースアンプ制御部１３から入力された信号がＬレベルである場合、その通常動作に対して能力を低下するように動作する。これにより、ソースアンプ回路１１は、ソースアンプ制御部１３から入力された信号がＨレベルである場合、通常動作を行うように動作し、ソースアンプ制御部１３から入力された信号がＬレベルである場合、その通常動作に対して能力を低下するように動作する。

　なお、信号線駆動回路６は、リペアアンプ回路１２を１個または３個以上備える構成であってもよいし、表示装置１は、図１２に示した構成を複数備えていてもよいのは、言うまでも無い。

　複数の信号線駆動回路６を搭載する表示装置１は、概ね大型サイズの表示装置である。該表示装置１は、データ信号線５の断線に起因する歩留まりの低下を抑制するために、複数のリペアアンプ回路１２が搭載されている可能性が高い。このため、該表示装置１においては、以上に説明した各構成が有効となる。

　表示装置１は、液晶表示装置であってもよいし、有機ＥＬ（ElectroLuminescence）等の、他の表示装置であってもよい。

　以上の表示装置１の構成は、以下の表示装置１の駆動方法として解釈することもできる。

　表示領域に対してデータ信号を入力するデータ信号線５と、データ信号線５にデータ信号を入力する側にて、データ信号線５と接続可能に設けられた予備配線７と、表示領域の、データ信号線５にデータ信号を入力する側の反対側にて、データ信号線５と接続可能に設けられた予備配線８と、入力端が予備配線７に接続されており、出力端が予備配線８に接続されているリペアアンプ回路１２とを備えている表示装置１の駆動方法であって、表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、リペアアンプ回路１２の能力を低下させる能力制御ステップを含んでいる表示装置１の駆動方法。

　また、本発明の表示装置の、上記能力制御手段は、上記増幅回路の動作を休止させることにより、上記増幅回路の能力を低下させるのが好ましい。

　上記の構成によれば、増幅回路の動作を休止させることにより、さらなる消費電力の低減が可能となる。

　また、本発明の表示装置の、上記能力制御手段は、１水平期間内における上記任意の期間において、上記増幅回路の能力を低下させるのが好ましい。

　上記の構成によれば、１水平期間における、データ信号線に対する信号の入力が終了してから、該１水平期間の終了時までを、増幅回路の能力を低下させる期間とすることができる。

　また、本発明の表示装置の、上記能力制御手段は、１垂直期間内における上記任意の期間において、上記増幅回路の能力を低下させるのが好ましい。

　上記の構成によれば、１垂直期間における、データ信号線に対する信号の入力が終了してから、該１垂直期間の終了時までを、増幅回路の能力を低下させる期間とすることができる。

　また、本発明の表示装置の、上記能力制御手段は、複数の垂直期間における１垂直期間において、上記増幅回路の能力を低下させるのが好ましい。

　上記の構成によれば、１垂直期間通して、換言すれば、画像を表示するフレーム単位で、増幅回路の能力を低下させることが可能である。この構成は、増幅回路の能力を低下させる１垂直期間が、画像の表示を行わないフレーム（休止フレーム）に対応する場合に有効である。

　また、本発明の表示装置の、上記能力制御手段は、上記走査が開始される前に、上記増幅回路における能力の低下を終了させるのが好ましい。

　通常動作時において増幅回路の能力が高い場合、増幅回路における能力の低下の終了を開始してから、増幅回路が通常動作時における能力へと回復するまでに、時間を要する場合がある。

　上記の構成によれば、走査が開始される前に、増幅回路における能力の低下を終了させることにより、走査の開始時から、増幅回路を通常動作時における能力により動作させることが可能となる。

　また、本発明の表示装置は、上記信号を生成して、生成した該信号を、上記データ信号線に入力すると共に、該データ信号線に接続された上記第１配線を介して上記増幅回路に入力するデータ信号生成回路と、上記走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記データ信号生成回路の能力を低下させるデータ信号生成能力制御手段とを備えているのが好ましい。

　上記の構成によれば、データ信号生成回路の能力を低下させることにより、さらなる消費電力の低減が可能となる。

　また、本発明の表示装置の、上記データ信号生成能力制御手段は、上記走査が開始される前に、上記データ信号生成回路における能力の低下を終了させ、上記能力制御手段は、上記データ信号生成能力制御手段が、上記データ信号生成回路における能力の低下を終了させるのと同時に、上記増幅回路における能力の低下を終了させるのが好ましい。

　また、上記の構成によれば、増幅回路および能力制御手段の構成と、データ信号生成回路およびデータ信号生成能力制御手段の構成とを、同様の構成で実現することが可能となるので、比較的簡易な回路構成で実現することが可能となる。

　また、本発明の表示装置の、上記データ信号生成能力制御手段は、上記走査が開始される前に、上記データ信号生成回路における能力の低下を終了させ、上記能力制御手段は、上記データ信号生成能力制御手段が、上記データ信号生成回路における能力の低下を終了させる前に、上記増幅回路における能力の低下を終了させるのが好ましい。

　また、上記の構成によれば、増幅回路よりも後に、データ信号生成回路における能力の低下の終了を開始させることが可能となる。これにより、増幅回路が通常動作時における能力へと回復するまでの時間が、データ信号生成回路が通常動作時における能力へと回復するまでの時間よりも長い場合であっても、データ信号生成回路の能力を長期間低下させることが可能となる。結果、さらなる消費電力の低減が可能となる。

　また、本発明の表示装置は、上記第１配線、上記第２配線、および上記増幅回路から成り、上記第１配線および上記第２配線を上記データ信号線と接続することにより、上記データ信号線の断線を修正する断線修正手段を複数備えており、上記複数の断線修正手段は、より長い上記第２配線に接続された上記増幅回路ほど、能力の低下をより早く終了させるのが好ましい。

　第２配線が長ければ長いほど、増幅回路から出力された信号の経路における負荷が大きくなるため、増幅回路の能力を高くする必要がある。すなわち、第２配線が長ければ長いほど、増幅回路における能力の低下の終了を開始してから、増幅回路が通常動作時における能力へと回復するまでに、時間を要する場合がある。

　上記の構成によれば、第２配線が長ければ長いほど、対応する増幅回路における能力の低下を早く終了させることにより、走査の開始時から、増幅回路を通常動作時における能力により動作させることが可能となる。

　また、本発明の表示装置は、上記第１配線、上記第２配線、および上記増幅回路から成り、上記第１配線および上記第２配線を上記データ信号線と接続することにより、上記データ信号線の断線を修正する断線修正手段を複数備えており、上記能力制御手段は、少なくとも１つの上記断線修正手段に設けられた上記増幅回路の能力を低下させないのが好ましい。

　例えば第２配線が過度に長いことに起因して、増幅回路における能力の低下の終了を開始してから、増幅回路が通常動作時における能力へと回復するまでの時間が、増幅回路の能力を低下させることが可能な期間よりも長い場合が有り得る。この場合、増幅回路の能力を低下させない構成とすることも可能である。

　また、本発明の表示装置は、上記信号を上記データ信号線に供給することにより、上記データ信号線を駆動する信号線駆動回路を複数備えていてもよい。

　大型サイズの該表示装置は概ね上記信号線駆動回路および上記増幅回路が複数搭載されているため、本発明による低電力化の効果が大きい。

　また、本発明の表示装置は、液晶表示装置であるのが好ましい。

　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　本発明に係る表示装置は、液晶表示装置、および有機ＥＬ表示装置等の各種の表示装置として広く利用できる。

１　表示装置
５　データ信号線
７　予備配線（第１配線）
８　予備配線（第２配線）
８Ａ　予備配線（第２配線）
８Ｂ　予備配線（第２配線）
１０　タイミングコントロール部
１１　ソースアンプ回路（データ信号生成回路）
１２　リペアアンプ回路（増幅回路）
１２Ａ　リペアアンプ回路（増幅回路）
１２Ｂ　リペアアンプ回路（増幅回路）
１３　ソースアンプ制御部（データ信号生成能力制御手段）
１４　リペアアンプ制御部（能力制御手段）
１５　システム側コントロール部

Claims

　表示領域に対して表示に必要な信号を入力するデータ信号線と、
　上記表示領域の、上記データ信号線に上記信号を入力する側にて、上記データ信号線と接続可能に設けられた第１配線と、
　上記表示領域の、上記データ信号線に上記信号を入力する側の反対側にて、上記データ信号線と接続可能に設けられた第２配線と、
　入力端が上記第１配線に接続されており、出力端が上記第２配線に接続されている増幅回路と、
　上記表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記増幅回路の能力を低下させる能力制御手段とを備えていることを特徴とする表示装置。
　上記能力制御手段は、上記増幅回路の動作を休止させることにより、上記増幅回路の能力を低下させることを特徴とする請求項１に記載の表示装置。
　上記能力制御手段は、１水平期間内における上記任意の期間において、上記増幅回路の能力を低下させることを特徴とする請求項１または２に記載の表示装置。
　上記能力制御手段は、１垂直期間内における上記任意の期間において、上記増幅回路の能力を低下させることを特徴とする請求項１～３のいずれか１項に記載の表示装置。
　上記能力制御手段は、複数の垂直期間における１垂直期間において、上記増幅回路の能力を低下させることを特徴とする請求項１～４のいずれか１項に記載の表示装置。
　上記能力制御手段は、上記走査が開始される前に、上記増幅回路における能力の低下を終了させることを特徴とする請求項１～５のいずれか１項に記載の表示装置。
　上記信号を生成して、生成した該信号を、上記データ信号線に入力すると共に、該データ信号線に接続された上記第１配線を介して上記増幅回路に入力するデータ信号生成回路と、
　上記走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記データ信号生成回路の能力を低下させるデータ信号生成能力制御手段とを備えていることを特徴とする請求項１～６のいずれか１項に記載の表示装置。
　上記データ信号生成能力制御手段は、上記走査が開始される前に、上記データ信号生成回路における能力の低下を終了させ、
　上記能力制御手段は、上記データ信号生成能力制御手段が、上記データ信号生成回路における能力の低下を終了させるのと同時に、上記増幅回路における能力の低下を終了させることを特徴とする請求項７に記載の表示装置。
　上記データ信号生成能力制御手段は、上記走査が開始される前に、上記データ信号生成回路における能力の低下を終了させ、
　上記能力制御手段は、上記データ信号生成能力制御手段が、上記データ信号生成回路における能力の低下を終了させる前に、上記増幅回路における能力の低下を終了させることを特徴とする請求項７に記載の表示装置。
　上記第１配線、上記第２配線、および上記増幅回路から成り、上記第１配線および上記第２配線を上記データ信号線と接続することにより、上記データ信号線の断線を修正する断線修正手段を複数備えており、
　上記複数の断線修正手段は、より長い上記第２配線に接続された上記増幅回路ほど、能力の低下をより早く終了させることを特徴とする請求項１～９のいずれか１項に記載の表示装置。
　上記第１配線、上記第２配線、および上記増幅回路から成り、上記第１配線および上記第２配線を上記データ信号線と接続することにより、上記データ信号線の断線を修正する断線修正手段を複数備えており、
　上記能力制御手段は、少なくとも１つの上記断線修正手段に設けられた上記増幅回路の能力を低下させないことを特徴とする請求項１～１０のいずれか１項に記載の表示装置。
　上記信号を上記データ信号線に供給することにより、上記データ信号線を駆動する信号線駆動回路を複数備えていることを特徴とする請求項１～１１のいずれか１項に記載の表示装置。
　液晶表示装置であることを特徴とする請求項１～１２のいずれか１項に記載の表示装置。
　表示領域に対して表示に必要な信号を入力するデータ信号線と、
　上記表示領域の、上記データ信号線に上記信号を入力する側にて、上記データ信号線と接続可能に設けられた第１配線と、
　上記表示領域の、上記データ信号線に上記信号を入力する側の反対側にて、上記データ信号線と接続可能に設けられた第２配線と、
　入力端が上記第１配線に接続されており、出力端が上記第２配線に接続されている増幅回路とを備えている表示装置の駆動方法であって、
　上記表示領域の画素の走査が終了してから、次に走査が開始されるまでの期間内の任意の期間において、上記増幅回路の能力を低下させる能力制御ステップを含んでいることを特徴とする表示装置の駆動方法。