JP2011033846A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011033846A JP2011033846A JP2009180228A JP2009180228A JP2011033846A JP 2011033846 A JP2011033846 A JP 2011033846A JP 2009180228 A JP2009180228 A JP 2009180228A JP 2009180228 A JP2009180228 A JP 2009180228A JP 2011033846 A JP2011033846 A JP 2011033846A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- wiring
- register
- repair
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】ゲートドライバ一体型の液晶表示装置においてゲートドライバを構成するレジスタの不良をリペアする場合に、ゲート信号が供給される配線の交差容量がリペア前後で変わらないようにする。
【解決手段】スペアレジスタを備え、該スペアレジスタに接続されたリペア配線とゲート配線LG4とが交差するとともに、ゲート配線LG4は他のゲート配線LG5と交差をして冗長交差容量を生じさせてなる冗長枝配線L9E,L8Eを備える。不良レジスタをリペアするときは不良レジスタ及び冗長交差容量を切り離すとともにゲート配線とリペア配線とを接続するリペアを行うことにより、不良レジスタに代わりスペアレジスタを用いたゲートドライバを構成するとともにゲート信号が供給される配線がもつ交差容量の値がリペアの前後で同じとなるようにするリペア工程を含む。
【選択図】図3
【解決手段】スペアレジスタを備え、該スペアレジスタに接続されたリペア配線とゲート配線LG4とが交差するとともに、ゲート配線LG4は他のゲート配線LG5と交差をして冗長交差容量を生じさせてなる冗長枝配線L9E,L8Eを備える。不良レジスタをリペアするときは不良レジスタ及び冗長交差容量を切り離すとともにゲート配線とリペア配線とを接続するリペアを行うことにより、不良レジスタに代わりスペアレジスタを用いたゲートドライバを構成するとともにゲート信号が供給される配線がもつ交差容量の値がリペアの前後で同じとなるようにするリペア工程を含む。
【選択図】図3
Description
本発明は、液晶表示装置及びその製造方法に関し、特に、リペア可能なゲートドライバ一体型の液晶表示装置及びその製造方法に関する。
現在、アクティブマトリックス型の液晶表示装置が表示装置として広く利用されている。このような液晶表示装置は、セル・アレイ基板と対向基板との間に液晶を挟持した液晶パネルを含み、セル・アレイ基板の表示領域にはマトリックス状に配置された複数の画素部が設けられ、各画素部には薄膜トランジスタ及びこれに接続され液晶を駆動する画素電極等が設けられている。そして、セル・アレイ基板の表示領域の周辺には、画素部にゲート信号(走査信号)を供給するゲートドライバ(走査線駆動装置)及び画像信号に応じた表示データを供給するデータドライバ(データ線駆動装置)が配設される。
そして、このようなドライバは、従来、別個独立したICやLSIによって構成されていたが、近年、ゲートドライバについては、画素部の薄膜トランジスタと同様に、ゲートドライバも薄膜トランジスタを用いてセル・アレイ基板に内蔵させて一体のものとして形成するGOA(Gate Driver On Array)と呼ばれる技術が進んでいる。このGOAによれば、ゲートドライバを構成する薄膜トランジスタをセル・アレイ基板上に直接に作りこむことができるため、いわゆるドライバIC等のICチップ(半導体集積装置)を用いたTAB(Tape Automated Bonding)やCOG(Chip On Glass)等の実装方式に比べて、液晶表示装置の実装コストを著しく低減させることができる(特許文献1)。
しかしながら、GOAのように、ゲートドライバがセル・アレイ基板に内蔵され一体化されている場合には、ゲートドライバが製造不良等により正常に動作しないときの対応が困難である。即ち、従来のように、ドライバICのような別個独立した半導体集積装置をゲートドライバ部品として用い、互いに分離されたセル・アレイ基板とドライバICとを一体のものとして実装するような場合には、例えば、表示不良等の原因がドライバICに起因するものであれば不良ドライバICをセル・アレイ基板から取り外したうえで別の正常なドライバICを実装すればよい。しかし、ゲートドライバがセル・アレイ基板に内蔵され一体のものとして形成されているようなGOAの場合には、不良のゲートドライバをセル・アレイ基板から取り外すことは困難であり、そのため、何らかの方法により不良ゲートドライバをリペアする必要が生じる。
特に、ゲートドライバの回路構成が画素部の構成よりも複雑化し大画面化する今日では、不良ゲートドライバが生じても完全にリペアすることが製品歩留まりの向上と低コスト化のために重要なものとなってきている。ゲートドライバは、一般に、ゲート線(走査線)の数に相当する複数のレジスタから構成される複数段シフトレジスタを含み、GOAの場合には、このようなレジスタは多数の薄膜トランジスタから構成され、しかも画素部の薄膜トランジスタと同時に形成される。従って、セル・アレイ基板の製造工程の変動によって、各レジスタを含むゲートドライバから出力されるゲート信号の波形や出力タイミングが正常でなかったり、又は、ゲート信号のハイレベル(以下、「Hレベル」という)の電圧やローレベル(以下、「Lレベル」という)の電圧に異常が生じたりすることがある。従って、どのレジスタ(段)に不良が生じてもリペアできることが望ましく、また、薄膜トランジスタ単位のリペアは困難であり信頼性上の問題があるため、レジスタ単位でリペアできることが望ましい。
一般に、リペアは、配線を切断する場合にはレーザー光を切断箇所に照射することによって行われ、また、本来の配線とリペア用の配線であるリペア配線との間を接続して導通をとる場合には、両配線が交差するように又は平面視で重なり合うようにあらかじめリペア配線を設けておき、交差する部分にレーザー光を照射して両者を溶着させることにより行われる。しかしながら、このようなリペア配線はあらかじめリペア接続すべき場所にまで配線を形成しておくものであるため、本来の配線のレイアウトやリペア配線のレイアウトにもよるが、本来の配線とリペア接続をする必要がないのに交差してしまうといった不要な交差の発生を回避しがたい。そして、リペア前ではリペア配線がフローティング状態になっている限り交差容量が生ずることはなく、また、リペア後であってもリペア接続によって接続されてしまう交差部には交差容量は生じないため問題は少ないが、リペア後にはリペア配線にも電圧が印加されるため、本来の配線と交差するが接続はされない交差においては本来の配線とリペア配線との間には新たな交差容量が生じうる。
そのため、ゲート信号を供給するゲート配線においても個々のゲート配線にかかる交差容量がリペア前とリペア後では異なることになり、ゲート信号の波形が変化したりGOA内のシフトレジスタの動作の信頼性に問題が生じたりする。また、リペアがなされることによりゲート信号が供給される配線や交差の態様が変化するため、リペアによる配線の切断や接続に直接関係したゲート配線だけでなく、リペアと直接関係していない他のゲート配線についてもリペア前後で交差容量が異なってしまうことがある。
本発明は、以上の点に鑑みてなされたものであり、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することを目的とする。また、本発明は、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することを目的とする。さらに、本発明は、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することを目的とする。なお、本発明において、配線の交差容量が変わらないとは、配線の交差容量の容量値が変わらないことをいうものとする。
本発明にかかる液晶表示装置の製造方法は、画素部とゲートドライバとが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置の製造方法であって、該画素部を行単位で選択するゲート信号を発生するレジスタと、該レジスタに隣接して配設され該レジスタと同一の構成を備えフローティング状態にあるスペアレジスタと、該スペアレジスタのみに接続されたリペア配線と、該リペア配線と第2の交差をしてなる主配線と該主配線から分岐し他のゲート配線と第1の交差をして冗長交差容量を生じさせてなる冗長枝配線とを備えるとともに該ゲート信号を順次発生する複数段シフトレジスタが構成されるように該レジスタに接続され該ゲート信号が供給されるゲート配線とをそれぞれ複数備える該ゲートドライバを形成する第1工程と、該レジスタが不良レジスタである場合に該不良レジスタ及び該冗長交差容量を切り離すとともに該ゲート配線と該リペア配線とを該第2の交差において接続するリペアを行うことにより、該不良レジスタに代わり該スペアレジスタを用いた該ゲートドライバを構成するととともに該ゲート信号が供給される配線がもつ交差容量の値が該リペアの前後で同じとなるようにする第2工程とを含むことを特徴とする。
かかる構成をとることにより、不良レジスタを切り離すとともにリペア配線によってスペアレジスタを接続することができるため、ゲートドライバのリペアをレジスタ単位ですることができる。しかも、ゲート信号が供給される配線がもつ交差容量の総容量値をリペア前後で同じとすることができる。一般に、複数段シフトレジスタを構成する場合にはゲート配線は他のレジスタに接続された他のゲート配線と交差をなし、また、リペアを可能とする場合にはスペアレジスタやリペア配線を設けておく必要がありゲート配線はリペア配線との間にも多数の交差を生じさせる。そして、リペア前においては、ゲート信号が供給されているゲート配線同士の交差に交差容量が生ずる。
また、リペア配線との接続をするリペアを行うことによりリペア後のリペア配線にもゲート信号が供給されることになるため、リペア配線との交差に新たな交差容量が生ずることになり、ゲート信号が供給される配線の交差容量はリペア前に比べて増加する。しかし、本発明にかかるゲート配線は他のゲート配線と交差して所定の量の冗長な交差容量をあらかじめ生じるような冗長枝配線を備えているため、本発明によれば、第2工程において、冗長枝配線を切断することにより、又は不良レジスタの切り離しの際にこのような不良レジスタにかかる冗長枝配線をも一括して切り離されるようにゲート配線を切断することにより、かかる増加した交差容量と同じ容量値の冗長交差容量を切り離すとともに消滅させることができる。
そのため、ゲート信号が供給される配線の交差容量はリペア前後で変わらない。しかも、リペアによる配線の切断や接続に直接関係したゲート配線だけでなく、リペアと直接関係しないゲート配線の交差容量も変わらない。そのため、ゲート信号の波形が変化したりGOA内のシフトレジスタの動作の信頼性に問題が生じたりするということはない。従って、本発明によれば、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができるだけでなく、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、本発明は、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。
本発明にかかる液晶表示装置の製造方法は、前記第2工程前の前記ゲート配線及び前記リペア配線は、前記スペアレジスタであって、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は該当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをも前記リペアに使用可能なように配設されてなることを特徴とする。かかる構成をとることにより、複数のレジスタやスペアレジスタに不良が生じた場合でもリペアすることができ、多様な不良モードに対して対処できる。
本発明にかかる液晶表示装置の製造方法は、前記第2工程前の前記レジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力するように構成されてなり、該前段ゲート信号が供給される前段ゲート配線が接続され前段レジスタに近い側に設けられた入力端子と、該当段ゲート信号を供給する当段ゲート配線が接続され次段レジスタに近い側に設けられた出力端子と、該次段ゲート信号が供給される次段ゲート配線が接続され該入力端子と該出力端子との間に設けられた制御端子とをそれぞれ備えてなることを特徴とする。
本発明にかかる液晶表示装置の製造方法は、前記第2工程前の前記スペアレジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力することができるように構成されてなるとともに、入力端子、出力端子及び制御端子を前記レジスタが備える端子配列と同一の配列をもって備えてなり、該スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線は、該入力端子に接続された入力用リペア配線と、該制御端子に接続された制御用リペア配線と、該出力端子に接続された出力用リペア配線とを含んで構成されてなることを特徴とする。
本発明にかかる液晶表示装置の製造方法は、前記スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線のうち、前記入力用リペア配線は少なくとも前段ゲート配線及び当段ゲート配線にそれぞれ交差し、前記制御用リペア配線は少なくとも次段ゲート配線及び該次段レジスタの次の段のレジスタである次次段レジスタの次次段ゲート配線にそれぞれ交差し、前記出力用リペア配線は少なくとも該当段ゲート配線及び該次段ゲート配線にそれぞれ交差してなることを特徴とする。かかる構成をとることにより、当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタは、当段レジスタ又は次段レジスタのいずれかが不良であっても、当段スペアレジスタを用いてリペアすることにより、不良レジスタに代わってそれぞれ当段レジスタ又は次段レジスタと同じ機能を果たすことができる。
本発明にかかる液晶表示装置の製造方法は、前記第2工程前の当段ゲート配線から分岐した当段ゲート配線の前記冗長枝配線は、前段ゲート配線との交差によって前記冗長交差容量を構成する第1冗長枝配線と、前段レジスタの入力端子に接続されるゲート配線である前前段ゲート配線との交差によって他の前記冗長交差容量を構成する第2冗長枝配線とを含み、それぞれの該冗長枝配線は前記主配線から分岐してなることを特徴とする。かかる構成をとることにより、冗長交差容量をあらかじめ設けておくことができる。冗長枝配線は複数設けられており、他のゲート配線と交差し終端している。そして、リペア後に所定の冗長枝配線を適宜切断することにより冗長交差容量を切り離すと同時に消滅させることができる。
本発明にかかる液晶表示装置の製造方法は、前記第2工程前の当段ゲート配線の前記主配線は、当段レジスタの出力端子から延びて、次段ゲート配線の2本の前記第1冗長枝配線とそれぞれ交差をなし、該当段レジスタの切り離し箇所を経て、当段スペアレジスタの当段入力用リペア配線と交差をなして第1分岐点に至り、該第1分岐点から該次段ゲート配線と交差をして第2分岐点に至り、該第2分岐点から前記画素部に接続され、該第1分岐点から、該当段スペアレジスタの当段制御用リペア配線と交差し、該当段スペアレジスタの当段出力用リペア配線と交差をなし、次段レジスタと次次段レジスタとの間にある次段スペアレジスタから延びた次段入力用リペア配線と交差し、次次段ゲート配線の前記第2冗長枝配線と交差をなして該次段レジスタの入力端子に接続され、該第2分岐点から、前段レジスタと該当段レジスタとの間にある前段スペアレジスタの前段制御用リペア配線との交差をし、該前段スペアレジスタの前段出力用リペア配線との交差をし、該前段スペアレジスタの該前段制御用リペア配線との2回目の交差をし、前段ゲート配線と交差をなし、前前段レジスタと該前段レジスタとの間にある前前段スペアレジスタの前前段制御用リペア配線と交差し、該前段スペアレジスタの前段入力用リペア配線と交差し、該当段ゲート配線の前記第1冗長枝配線との第3分岐点を経て、該当段ゲート配線の他の前記第1冗長枝配線及び該当段ゲート配線の前記第2冗長枝配線との第4分岐点を経て、該前段レジスタの制御端子に接続されてなることを特徴とする。かかる構成をとることにより、GOAとして機能するシフトレジスタをリペア前においてはレジスタを用いて構成することができ、リペア後においてはスペアレジスタを用いて同機能をもつシフトレジスタを構成できるとともに、ゲート信号が供給される配線の交差容量をリペア前後で同じにすることができる。
本発明にかかる液晶表示装置の製造方法は、当段レジスタが不良レジスタの場合に、該当段レジスタと次段レジスタとの間にあるスペアレジスタである当段スペアレジスタを用いて前記リペアをするときは、前記第2工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の第2冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第1冗長枝配線との第3分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びた当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第1冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、該第2工程の前記接続をするリペアは、該前段ゲート配線と該当段入力用リペア配線との交差、該当段ゲート配線と当段出力用リペア配線との交差、及び該次段ゲート配線と当段制御用リペア配線との交差のそれぞれにおいて接続をする工程を含み、該第2工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の前記第1冗長枝配線の1本及び次次段ゲート配線の前記第1冗長枝配線の1本をそれぞれ切断する工程を含むことを特徴とする。かかる構成をとることにより、当段レジスタが不良レジスタの場合に、当段レジスタと次段レジスタとの間にある当段スペアレジスタを用いてリペアをすることができる。また、ゲート信号が供給される配線の交差容量はリペア前後で変わらない。
本発明にかかる液晶表示装置の製造方法は、当段レジスタが不良レジスタの場合に、前段レジスタと該当段レジスタとの間にある前段スペアレジスタを用いて前記リペアをするときは、前記第2工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段レジスタと次段レジスタとの間にある当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の前記第2冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第1冗長枝配線との第3分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びる当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第1冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、該第2工程の前記接続をするリペアは、該前段ゲート配線と該前段スペアレジスタの前段入力用リペア配線との交差、該当段ゲート配線と該前段スペアレジスタの前段出力用リペア配線との交差、及び該次段ゲート配線と該前段スペアレジスタの前段制御用リペア配線との交差のそれぞれにおいて接続する工程を含み、該第2工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の2本の前記第1冗長枝配線及び該前段ゲート配線の1本の前記第1冗長枝配線を切断する工程を含むことを特徴とする。かかる構成をとることにより、当段レジスタが不良レジスタの場合に、前段レジスタと当段レジスタとの間にある前段スペアレジスタを用いてリペアをすることができる。また、ゲート信号が供給される配線の交差容量はリペア前後で変わらない。
本発明にかかる液晶表示装置は、複数のレジスタを備え画素部を行単位で選択するゲート信号を順次発生する複数段シフトレジスタを含むゲートドライバと該画素部とが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置であって、該ゲートドライバは、該レジスタに隣接して配設され該レジスタと同一の構成を備えるスペアレジスタと、該レジスタに接続され該ゲート信号を供給するゲート配線であって他のゲート配線と交差をして冗長交差容量を生じさせる冗長枝配線が分岐されてなるゲート配線と、該スペアレジスタに接続され該ゲート配線及び該他のゲート配線と交差をするリペア配線とを含んでなり、該ゲート配線及び該他のゲート配線と該リペア配線とを接続するとともに不良レジスタ及び該冗長交差容量を切り離すリペアが行われることにより、該不良レジスタに代えて該スペアレジスタが該ゲートドライバを構成してなるとともに該ゲート信号が供給される配線にかかる交差容量が該リペア前後で同じとなるように構成されてなることを特徴とする。
本発明は、かかる構成をとることにより、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができる。また、本発明は、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、本発明は、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。
以下、図面を参照しながら本発明の実施の形態を説明する。
[全体構成]
図1に基づいて、本実施の形態にかかるアクティブマトリックス型の液晶表示装置100の全体構成を説明する。図1は、本実施の形態にかかるアクティブマトリックス型の液晶表示装置の模式的な平面的な構成図である。本実施の形態にかかる液晶表示装置100は、セル・アレイ基板101と図示しない対向基板とこれらの基板の間に挟持された液晶とを含む液晶パネルを備え、さらに、中継基板50を含んで構成される。
図1に基づいて、本実施の形態にかかるアクティブマトリックス型の液晶表示装置100の全体構成を説明する。図1は、本実施の形態にかかるアクティブマトリックス型の液晶表示装置の模式的な平面的な構成図である。本実施の形態にかかる液晶表示装置100は、セル・アレイ基板101と図示しない対向基板とこれらの基板の間に挟持された液晶とを含む液晶パネルを備え、さらに、中継基板50を含んで構成される。
セル・アレイ基板101は、透明性と絶縁性とを備えるガラス等からなる基板に形成されたm×n個の画素部10及びゲートドライバ70等を含んで構成される。セル・アレイ基板101には、X(行)方向に延びシフトレジスタ71を含むゲートドライバ70から出力され画素部10内の薄膜トランジスタのゲート電極に接続された複数本(m本)のゲート線72を備えている。ゲートドライバ70は、多数の薄膜トランジスタや配線を含んで構成されており、このような薄膜トランジスタや配線は画素部10に形成される薄膜トランジスタや配線と同時に、また同一の工程で形成される。
ゲートドライバ70には、複数の配線からなるゲート配線群73が接続されている。電源Vss、各種クロック信号CLK、CLKB、及び各種制御信号等がゲート配線群73の配線を介してそれぞれゲートドライバ70に供給される。ゲート配線群73は、中継基板50を経由して図示しないゲートドライバ制御部及び電源部等に接続されている。ゲートドライバ70はこれらの信号を入力として、ゲート信号を所定のタイミングで所定のゲート線72に出力する。ゲート信号は、1本のゲート線に接続された複数(n個)の画素部内の薄膜トランジスタを行単位で選択的にスイッチングするための信号である。シフトレジスタ71を備えるゲートドライバ70からは、ゲート信号G1からGmが、m本のゲート線72のそれぞれに供給される。
また、セル・アレイ基板101には、Y(列)方向に延びデータ線外部端子84と画素部10内の薄膜トランジスタのドレイン電極とに接続された複数本(n本)のデータ線82が形成されている。画像信号に基づき表示に応じたデータ信号が、データ線82を介して、ゲート信号によって選択された薄膜トランジスタに供給される。なお、セル・アレイ基板101の端部近くのデータ線側端子領域101bには、複数本のデータ線82に対応する複数のデータ線外部端子84がX方向に沿って設けられている。そして、ゲート線72とデータ線82の各交差のそれぞれに対応して、ゲート線72とデータ線82とによって区画された領域に画素部10がマトリックス状に配列されている。このようにマトリックス状に配置された画素部が占める領域が画素領域となる。
対向基板は、絶縁性と透明性を備えるガラス基板等からなる基板を含んで構成される。対向基板は、図示しないカラーフィルタや遮光層等を備え、また、セル・アレイ基板101と同様に図示しない配向膜等を備えている。参照番号103aは対向基板の外縁である。セル・アレイ基板101と対向基板及び図示しないシール部によって閉じられた空間に液晶99が封止される。
中継基板50は、絶縁性のある例えばフレキシブル基板等を含んで構成される。中継基板50は、セル・アレイ基板101と図示しないプリント基板等の他の基板とを中継する基板である。中継基板50は、TAB又はCOF等の実装方法によって中継基板上に実装されたデータドライバ80を含んで構成される。データドライバ80は、図示しないデータドライバ制御部等からデータ配線群83によって供給される画像信号、各種クロック信号及び各種制御信号等を入力とし、画像信号に対応するデータ信号D1、D2、…、Dnを所定のタイミングで所定のデータ線82に出力する。また、中継基板50とセル・アレイ基板101との接続部61aにおいて、ゲートドライバ70にかかるゲート配線群73は、ACF(異方性導電体)等の導電部材60を介してセル・アレイ基板との間の接続が行われ導通がとられる。また、データドライバ80からのデータ信号D1からDnを供給するデータ線82も、同様に、接続部61bにおいて接続され基板間の導通がとられる。
このように、本実施の形態にかかる液晶表示装置においてはゲートドライバ70はGOA構造をなしている。なお、本発明においてはデータドライバ80はセル・アレイ基板101上に形成されていてもよい。また、本実施の形態にかかる液晶表示装置は、この他にも、図示しない偏光板、バックライト等の部材を備えている。
次に、図2に基づいて、スイッチング素子として薄膜トランジスタを用いた画素部及びその周辺部の構成を説明する。図2は、本実施の形態にかかる画素部10及びその周辺の概略の等価回路図である。図2に示す一つの画素部10は、薄膜トランジスタ20及び画素電極32を含んで構成される。薄膜トランジスタ20は、ゲート線72とデータ線82との交差部の近傍に設けられる。薄膜トランジスタ20は、セル・アレイ基板101の基板上に形成されゲート線72に接続されたゲート電極12と、ITO(インジウムスズ酸化物:Indium Tin Oxide)等からなる透明導電材料から形成された画素電極32に接続されたソース電極25と、データ線82に接続されたドレイン電極26とを含んで構成される。薄膜トランジスタ20の半導体層の材質としては、アモルファスシリコン、低温ポリシリコン又は高温ポリシリコン等が用いられ、また、In、Ga及びZn等を含むアモルファス透明酸化物半導体を使用することもできる。
また、ゲートドライバ70を構成する薄膜トランジスタも同様な構成を備えており、薄膜トランジスタに接続される配線はゲート線72やデータ線82と同時に同一工程でこれらと同一の金属材料を用いて形成することができる。配線同士が交差する部分は、薄膜トランジスタのゲート絶縁膜や層間絶縁膜の形成と同時に同一の工程でこれらと同一の絶縁材料で形成された絶縁層によって絶縁される。配線同士の交差部分には交差容量が生じ、その大きさは両配線間を絶縁する絶縁層の厚さ、誘電率及び交差面積等によって定まる。なお、本実施の形態においては、特に限定するものではないが、いずれの薄膜トランジスタもアモルファスシリコンを半導体層とする薄膜トランジスタであるとして説明する。
また、コモン電極34は、例えば、TN(Twisted Nematic)モード又はVA(Vertical Alignment)モード等で動作する液晶表示装置においては、対向基板上にパターニング形成され各画素部に共通の透明電極である。なお、例えば、IPS(In-Plane Switching)モード又はFFS(Fringe Field Switching)モードで動作する液晶表示装置においては、コモン電極34は、セル・アレイ基板101上に、各画素部のそれぞれに対応してパターニング形成される。コモン配線(共通電極線ともいう)35は、コモン電極34に接続されており、所定の電圧のコモン信号をコモン電極34に供給する。なお、図2に示す参照番号27は画素電極32と容量線28との間に形成された保持容量Csであり、容量線28には所定の電圧が供給される。また、参照番号38及び39は、それぞれゲート・ソース間寄生容量Cgs及びゲート・ドレイン間寄生容量Cgdである。また、図1では容量線28等の図示を省略している。
このような画素部10を備える液晶表示装置100の動作は次のとおりである。ゲートドライバ70は、液晶表示装置100に入力される図示しない画像信号の同期信号その他の情報に基づいて、データ線82からのデータ信号を書き込むべき画素部10を行単位で選択するゲート信号G1、G2、・・・、Gmを順次出力する。データドライバ80は、画像信号の輝度情報等に基づいて、ゲート信号に同期して動作し、選択された画素部10にデータ信号D1、D2、・・・、Dnを供給する。そして、選択された画素部10内にある薄膜トランジスタ20を介して、データ信号に応じた電圧が画素電極32に印加される。これによって、画素電極32とコモン電極34とからなる一対の電極の間に電界が生じ、この電界によって液晶99の分子の向き(液晶分子の配向)が制御される。そして、この配向変化を利用することにより液晶を透過する光を変調することで画像等の表示作用が行われる。このようにして液晶表示装置が構成される。
[リペア前のゲートドライバ]
次に、図3に基づいて、本実施の形態にかかるゲートドライバ70について説明する。図3は、リペアがされていない状態、即ち、ゲートドライバが画素部等ともに通常に形成された状態(以下、単に「リペア前」又は「リペアされる前」という)でのゲートドライバの構成を示し、各配線のレイアウトや交差状況をも図示した図である。
次に、図3に基づいて、本実施の形態にかかるゲートドライバ70について説明する。図3は、リペアがされていない状態、即ち、ゲートドライバが画素部等ともに通常に形成された状態(以下、単に「リペア前」又は「リペアされる前」という)でのゲートドライバの構成を示し、各配線のレイアウトや交差状況をも図示した図である。
なお、同図中の点線の○印は配線同士がリペアによって接続される可能性のある交差を示しており、また、x41等記号xで始まる3文字の参照符号が付された点線の×印はその配線がリペアによって切断される可能性のある切断箇所を示し、いずれも、レジスタREG4、REG5及びスペアレジスタSPARE4/5にかかるもの及び説明の便宜上必要なものを図示している。また、c11、w01等の記号c又はwで始まる3文字の参照符号は、配線同士の交差を示す。また、実線の□印は配線同士の交差によって交差容量が生じている箇所を示しているが、レジスタREGやスペアレジスタSPAREに対して画素部側にあるもののみ図示し、画素部側の反対側であるクロック配線側にあるものの図示を省略している。
[レジスタREG]
図3に示すように、本実施の形態にかかるゲートドライバ70は、複数(m個)のレジスタREG1、REG2(図示せず)、REG3、・・・、REGi、・・・、REGm(図示せず)と、複数(m個)のスペアレジスタSPARE1/2(図示せず)、SPARE2/3(図示せず)、SPARE3/4、・・・、SPAREi/i+1、・・・、SPAREm/m+1(図示せず)を含んで構成される。但し、iは1からmまでの整数である。
図3に示すように、本実施の形態にかかるゲートドライバ70は、複数(m個)のレジスタREG1、REG2(図示せず)、REG3、・・・、REGi、・・・、REGm(図示せず)と、複数(m個)のスペアレジスタSPARE1/2(図示せず)、SPARE2/3(図示せず)、SPARE3/4、・・・、SPAREi/i+1、・・・、SPAREm/m+1(図示せず)を含んで構成される。但し、iは1からmまでの整数である。
なお、着目するレジスタREGiを当段レジスタと呼び、レジスタREGi−2、REGi−1、REGi+1、REGi+2をそれぞれ前前段、前段、次段、次次段のレジスタと呼ぶものとし、スペアレジスタSPAREi/i+1、ゲート配線LGi、ゲート信号Giやリペア配線についても同様の呼び方をすることとする。例えば、着目するレジスタをREG4とした場合には、当段スペアレジスタはスペアレジスタSPARE4/5となり、当段ゲート配線はLG4となり、次段ゲート配線はLG5となり、次次段ゲート信号はG6となり、前段スペアレジスタはSPARE3/4となる。また、例えば、前段スペアレジスタSPARE3/4の入力用リペア配線、制御用リペア配線及び出力用リペア配線をそれぞれ、前段入力用リペア配線、前段制御用リペア配線及び前段出力用リペア配線と呼ぶ。なお、ゲート配線LGiは前述したゲート線72に相当する。
複数のレジスタREGは、リペア前においてはカスケード接続されており、シリアル動作をする複数段構成のシフトレジスタ71を構成する。シフトレジスタ71には、ゲート配線群73を構成する各配線を介して、クロック信号CLK、CLKB、スタートパルス信号SP、エンドパルス信号EP、電源Vss等が供給される。シフトレジスタ71の各段を構成するレジスタREG1からREGmは、それぞれ、クロック信号CLK、CLKB及びVssを入力する入力端子CK、CKB、Vss、並びにゲート線72に接続され当段ゲート信号を出力する出力端子であるOUTを備えている。また、各レジスタREGは、前段のレジスタREGの出力端子OUTから出力される前段ゲート信号を入力する入力端子INと、次段のレジスタの出力端子OUTからの出力である次段ゲート信号を入力する制御端子CTとを備えている。
クロック信号CLKとCLKBは、互いに位相が反転した信号であり、レジスタREGからの出力をシフトして次段のレジスタREGに転送するいわゆるシフトクロックである。クロック信号CLKは奇数段目のレジスタREG1、REG3、・・・のCK端子及び偶数段目のレジスタREG2、REG4、・・・のCKB端子に入力される。クロック信号CLKBは奇数段目のレジスタREG1、REG3、・・・のCKB端子及び偶数段目のレジスタREG2、REG4、・・・のCK端子に入力される。スタートパルス信号SPは、シフトレジスタ71の一段目(初段)のレジスタREG1の入力端子INにのみ入力され、ゲート信号G1の出力を開始するための信号である。エンドパルス信号EPは最終段のレジスタREGmの制御端子CTにのみ入力され、ゲート信号GmがHレベルであるその選択期間経過後にGmをLレベルに戻すための信号であり、このような最終段の動作が完了することで一走査期間におけるシフトレジスタ71のシフト動作が終了する。そして、各レジスタREGの出力であるゲート信号G1、G2、・・・、Gi、・・・、Gmは、後述する図6(b)に示すように、シフトクロックに同期して、初段のゲート信号G1から最終段のゲート信号Gmまで順次Hレベルとなり、これらの信号はゲートドライバ70が出力するゲート信号として出力され、画素部が行単位で順次選択されてゆくことになる。
[スペアレジスタSPARE]
スペアレジスタSPAREi/i+1は、レジスタREGiとREGi+1との間に、各レジスタREGに隣接して設けられている。ここで、iは1からmまでの整数である。従って、本実施の形態にかかるゲートドライバ70はレジスタREG毎にスペアレジスタSPAREを備えていることになる。
スペアレジスタSPAREi/i+1は、レジスタREGiとREGi+1との間に、各レジスタREGに隣接して設けられている。ここで、iは1からmまでの整数である。従って、本実施の形態にかかるゲートドライバ70はレジスタREG毎にスペアレジスタSPAREを備えていることになる。
スペアレジスタSPAREi/i+1は、後述のように、REGi又はREGi+1のいずれかが正常動作をしないときにREGi又はREGi+1に代えて使用することができ、これによってレジスタREGが不良の場合にはゲートドライバをリペアすることができる。言い換えれば、レジスタREGiが正常動作をしない場合には、REGiの一方に隣接するスペアレジスタSPAREi−1/i、又は他方に隣接するSPAREi/i+1のいずれかを使用してリペアすることができる。また、リペア前のゲート配線及びリペア配線は、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをもスペアとしてリペアに使用可能なように配設されている。かかる構成をとることにより、複数のレジスタやスペアレジスタに不良が生じた場合でもリペアすることができ、多様な不良モードに対して対処できる。なお、最終段レジスタREGmについては、最終段スペアレジスタSPAREm/m+1を設けなくてもSPAREm−1/mを用いてレジスタREGmをリペアすることは可能である。また、初段レジスタREG1の前にスペアレジスタを設けることもできる。リペアの詳細は後述する。
スペアレジスタSPAREi/i+1の構成は図6のレジスタREGiの構成と同じである。従って、各スペアレジスタSPAREi/i+1は、レジスタREGと同じく、クロック信号CLK又はCLKBを入力する端子CK及び端子CKB、Vssを入力する端子であるVSS、当段ゲート信号を出力する出力端子であるOUT、前段ゲート信号を入力する入力端子IN、及び次段ゲート信号を入力する制御端子CTを備えている。また、スペアレジスタSPAREi/i+1の構成は、その入出力端子の配列の態様を含めREGiと全く同一である。
なお、リペアがされる前においては、スペアレジスタSPAREの入力端子CK、VSS、CKB、IN、CTや出力端子OUTにそれぞれ接続されているリペア配線RCK、RVSS、RCKB、RI、RC及びROは、ゲート配線等の他のいずれの配線や端子にも接続されていないため、スペアレジスタ及びリペア配線はすべてフローティング状態にある。従って、リペア前においてはゲート配線がこれらのリペア配線と交差しても交差容量は生じない。
[レジスタREG及びスペアレジスタSPAREの構成]
図6はレジスタREGを説明する図であり、同図(a)はレジスタREGの回路図であり、同図(b)はその動作を説明するためのタイミングチャートである。スペアレジスタSPAREも全く同様の構成を備えている。まず、レジスタREGiの構成を説明する。また、T1ないしT7はシフトクロックCLKの各期間を示す。各期間の時間幅Twがすべて同じ場合には、シフトクロックの周期は2×Twであり、その半周期はTwとなる。なお、Lレベルの電位とはVssの電位をいうものとする。
図6はレジスタREGを説明する図であり、同図(a)はレジスタREGの回路図であり、同図(b)はその動作を説明するためのタイミングチャートである。スペアレジスタSPAREも全く同様の構成を備えている。まず、レジスタREGiの構成を説明する。また、T1ないしT7はシフトクロックCLKの各期間を示す。各期間の時間幅Twがすべて同じ場合には、シフトクロックの周期は2×Twであり、その半周期はTwとなる。なお、Lレベルの電位とはVssの電位をいうものとする。
レジスタREGiは、例えば、薄膜トランジスタM1ないしM6を含んで構成される。薄膜トランジスタM2のゲート電極とドレイン電極には、前段のレジスタREGi−1の出力である前段ゲート信号Gi−1が入力端子INから入力され、ソース電極はノードbにおいて薄膜トランジスタM3のドレイン電極に接続されている。薄膜トランジスタM3のゲート電極には制御端子CTから次段のレジスタREGi+1の出力である次段ゲート信号Gi+1が入力され、ソース電極はVssに接続されている。薄膜トランジスタM1は出力トランジスタであり、そのゲート電極はノードbに接続され、ドレイン電極にはCK端子からCLK信号又はCLKB信号が入力される。薄膜トランジスタM1のソース電極は当段レジスタであるREGiの出力端子OUTに接続されており、出力端子OUTから当段レジスタREGiの出力信号である当段ゲート信号Giが出力される。薄膜トランジスタM4のゲート電極には制御端子CTから入力される次段ゲート信号Gi+1が入力され、ドレイン電極は出力端子OUTに、ソースはVssに、それぞれ接続されている。薄膜トランジスタM5はプルダウン抵抗用薄膜トランジスタであり、そのゲート電極には制御信号CT2が入力され、そのドレイン電極は出力端子OUTに、ソース電極はVssに、それぞれ接続されている。薄膜トランジスタM6も、プルダウン抵抗用薄膜トランジスタであり、そのゲート電極にはCKB端子からCLKB信号又はCLK信号が入力され、ドレイン電極は出力端子OUTに、ソース電極はVssに、それぞれ接続されている。CK端子にはCLK信号又はCLKB信号の一方が入力され、CKB端子にはCLK信号又はCLKB信号の他方が入力される。また、ノードbと出力端子OUTとの間にはブートストラップ動作を行う容量Cbが形成されている。
次に、このようなレジスタREGiの動作を、CK端子にCLK信号が入力されるレジスタREGiを例として同図(b)のタイミングチャートを参照して説明する。なお、制御信号CT2は、前段ゲート信号Gi−1又は当段ゲート信号GiがHレベルであるとき、即ち選択期間であるときにLレベルとなる信号であり、図示しない回路から出力される。制御信号CT2は、従って、ゲート信号Giの選択期間及び該選択期間の直前の半周期TwにおいてLレベルとなり、それ以外の期間ではHレベルとなる。そのため、制御信号CT2は、一走査期間のほとんどの期間でHレベルとなっている。期間T1においては、薄膜トランジスタM1ないしM4はいずれもオフ状態にある。CT2はHレベルであるため、M5はオン状態であり、ゲート信号GiはLレベルである。
期間T2において、前段ゲート信号Gi−1のHレベルがレジスタREGiの入力端子INに入力されると、薄膜トランジスタM2はオン状態となり、ノードbには前段ゲート信号Gi−1のHレベルが現れ始める。そのため、容量Cbが充電され、ノードbの電位はVbまで上昇する。これにより、薄膜トランジスタM1のゲート電圧も上昇し薄膜トランジスタM1もオン状態となるため、CK端子に入力されているCLK信号のLレベルが出力端子OUTに現れ、ゲート信号GiはLレベルに維持される。なお、CT2はLレベルに変化して薄膜トランジスタM5はオフ状態となる。薄膜トランジスタM3及びM4はオフ状態を維持する。なお、Vbの大きさは、高々、前段ゲート信号Gi−1のHレベルの電圧よりも薄膜トランジスタM2のスレッシュホールド電圧だけ低い値となる。
次の期間T3において、CLK信号が立ち上がると、前段ゲート信号Gi−1はLレベルとなるため薄膜トランジスタM2はオフ状態となる。ノードbの電位は、CLK信号の立上がり時においてはVbであるため薄膜トランジスタM1はオン状態を維持し、しかもCLK信号がHレベルとなるため、出力端子OUTにはCLK信号のHレベルが出力されゲート信号GiはLレベルからHレベルとなる。また、ゲート信号GiがLレベルからHレベルに立ち上がる時に、容量Cbに蓄えられていた電荷は急には変わらないため、ブートストラップ効果により、ノードbの電位Vbは出力端子OUTがLレベルからHレベルに上昇した分(即ち、概ねCLKの波高値の分)だけさらに高くなり、そのため、薄膜トランジスタM1のオン状態はますます確実なものとなる。なお、この期間においては、薄膜トランジスタM2、M3及びM4はオフ状態のままである。また、薄膜トランジスタM5もオフ状態である。なお、次段レジスタREGi+1のCK端子にはクロック信号CLKの反転信号であるCLKBが入力されており、次段のREGi+1は、期間T3において、上述のREGiの期間T2における動作と同様の動作が行われる。
次の期間T4において、クロック信号CLKがLレベルに立ち下ると、出力端子OUTも立下りLレベルとなりGiも立下がってLレベルとなる。そして、この期間T4おいては、次段レジスタREGi+1は上述したREGiの期間T3における動作と同様な動作が行われるため、REGi+1の出力信号であるGi+1はHレベルとなり、これがREGiの制御端子CTに入力されてレジスタREGiの制御端子CTはHレベルとなる。これにより、薄膜トランジスタM3及びM4がオン状態となり、容量Cbに蓄えられた電荷は放電してVbはVssと同じレベルとなる。そのため、M1はオフ状態となるが、M4はオン状態であるため、出力端子OUTはLレベルとなりゲート信号GiはLレベルとなる。この期間T4では、CT2も立ち上がってHレベルになっているため、薄膜トランジスタM5もオン状態となり、薄膜トランジスタM5がプルダウン抵抗として機能し、ゲート信号GiのLレベルはますます確実なものとなる。なお、この期間T4では薄膜トランジスタM1及びM2はオフしている。このように、この期間T4においては、レジスタREGiには次段のゲート信号Gi+1が帰還され、ゲート信号Gi+1の立ち上がりに同期してREGiはリセットされ、ゲート信号GiはLレベルに戻ることになる。
次の期間T5においては、Gi+1はLレベルとなるため薄膜トランジスタM3及びM4はオフ状態となる。そして、薄膜トランジスタM1及びM2はオフ状態のままである。しかし、CT2がHレベルのままであるため、薄膜トランジスタM5はオン状態のままであり、REGiの出力端子OUTはLレベルのままとなり、GiはLレベルが維持される。この期間のGiのLレベルは、従って、薄膜トランジスタM5のプルダウン抵抗的な機能によってもたらされる。
なお、薄膜トランジスタM6は、CKB端子がLレベルのときはオフ状態となるため回路全体に何の影響も及ぼさない。薄膜トランジスタM6は、CKB端子がHレベルのときは常にオン状態となり、CT2がHレベルの期間においてはM5のオン抵抗と並列接続されることにより、また、CT2がLレベルである期間T2においてはCK端子をLレベルに駆動するCLK信号ドライバ(図示せず)の出力インピーダンス及びM1のオン抵抗とからなる直列抵抗と薄膜トランジスタM6のオン抵抗とが並列接続されることにより、それぞれゲート信号GiのLレベルを補強している。
このようにして、シフトクロックCLKの立ち上がり及び立下りのタイミングに同期して、レジスタREGiの出力Giが初段から順にHレベルとなる。そして、ゲート信号GiがHレベルの期間(選択期間)においてはゲート信号Giが供給されるゲート線72に接続された画素部の薄膜トランジスタ20がすべてオン状態となり、この選択期間にデータ信号が画素電極32に書き込まれる。ゲート信号GiがLレベルの期間(非選択期間)では、ゲート信号Giが供給されるゲート線72に接続された画素部の薄膜トランジスタ20がすべてオフ状態となり、画素電極32は保持容量27とともに、次の走査期間においてゲート信号Giの選択期間が到来することによって再びデータ信号の書き込みがなされるまで、書き込まれたデータ信号に対応する電荷を保持する。なお、このようにゲート信号Giはノーマルローの信号と考えることができる。
なお、初段レジスタREG1の動作は、上記の説明において、ゲート信号Gi−1に代えてスタートパルス信号SPを用いることにより、初段のレジスタとしての動作が上記と同様に行われる。また、最終段レジスタREGmの動作は、上記の説明において、ゲート信号Gi+1に代えてエンドパルス信号EPを用いることにより最終段のレジスタとしての動作が上記と同様に行われる。このように、複数段シフトレジスタ71はカスケード接続された複数段のレジスタREG75から構成されている。
[ゲート配線のレイアウト]
ゲート配線のレイアウトを図3に基づいて説明する。各レジスタREGは、その画素部側に前段ゲート信号が供給される入力端子、当段ゲート信号を出力する出力端子及び次段ゲート信号が供給される制御端子を備え、入力端子は前段に近い側に設けられ、出力端子は次段に近い側に設けられ、制御端子は入力端子と出力端子との間に配設されるように各端子が並んで設けられている。また、本実施の形態においては、CK端子、VSS端子及びCKB端子はクロック配線側に順に設けられており、これらクロック配線側に設けられている端子の配列の態様は特に限定されるものではない。
ゲート配線のレイアウトを図3に基づいて説明する。各レジスタREGは、その画素部側に前段ゲート信号が供給される入力端子、当段ゲート信号を出力する出力端子及び次段ゲート信号が供給される制御端子を備え、入力端子は前段に近い側に設けられ、出力端子は次段に近い側に設けられ、制御端子は入力端子と出力端子との間に配設されるように各端子が並んで設けられている。また、本実施の形態においては、CK端子、VSS端子及びCKB端子はクロック配線側に順に設けられており、これらクロック配線側に設けられている端子の配列の態様は特に限定されるものではない。
次に、レジスタREGにかかる配線やレイアウト等について、図3のレジスタREG4を当段レジスタとして説明する。REG4とREG5との間にあるスペアレジスタSPARE4/5が当段スペアレジスタとなる。当段レジスタREG4の入力端子INには前段ゲート配線LG3が接続され、当段レジスタREG4の出力端子OUTには当段ゲート配線LG4が接続され、当段レジスタREG4の制御端子CTには次段ゲート配線LG5が接続されている。各段のゲート配線はそれぞれ主配線と冗長枝配線とで構成されており、各段のゲート配線のレイアウトは同一である。
リペア前の当段ゲート配線LG4の主配線は、当段レジスタREG4の出力端子OUTから延びて、次段ゲート配線LG5の2本の第1冗長枝配線L9E及びL8Eとそれぞれ交差c42及びc43をなし、当段レジスタの切り離し箇所x46に至る。主配線はこの切り離し箇所x46から、当段スペアレジスタSPARE4/5の当段入力用リペア配線RIと交差wa2をなして第1分岐点u6に至り、第1分岐点u6から次段ゲート配線LG5と交差c44をなして第2分岐点u7に至り、第2分岐点u7から画素部10に接続されている。主配線は、また、第1分岐点u6から延びて、当段スペアレジスタSPARE4/5の当段制御用リペア配線RCと交差cx2をなし、当段スペアレジスタSPARE4/5の当段出力用リペア配線ROと交差wa5をなす。主配線はこの交差wa5を経て、さらに、次段レジスタREG5と次次段レジスタREG6との間にある次段スペアレジスタSPARE5/6から延びた次段入力用リペア配線RIと交差(交差wa1に相当)し、次次段ゲート配線LG6の第2冗長枝配線L9Fと交差c51をなして次段レジスタREG5の入力端子INに接続される。主配線は、さらに、第2分岐点u7から延びて、前段レジスタREG3と当段レジスタREG4との間にある前段スペアレジスタSPARE3/4から延びた前段制御用リペア配線RCと交差(交差wa3に相当)をなし、前段スペアレジスタSPARE3/4の前段出力用リペア配線ROと交差(交差wa6に相当)をなし、前段スペアレジスタSPARE3/4の前段制御用リペア配線RCとの2回目の交差(交差cx3に相当)をなす。主配線は、この2回目の交差を経て、前段ゲート配線LG3と交差c34をなし、前前段レジスタREG2(図示せず)と前段レジスタREG3との間にある前前段スペアレジスタSPARE2/3(図示せず)から延びた前前段制御用リペア配線RCと交差(交差wa4に相当)する。主配線は、この交差(交差wa4に相当)を経て、さらに、前段レジスタREG3と当段レジスタREG4との間にある前段スペアレジスタ3/4から延びた前段入力用リペア配線RIと交差(交差cx1に相当)し、当段ゲート配線LG4の第1冗長枝配線の1本であるL8Eとの第3分岐点u8に至る。そして、主配線は、第3分岐点u8から当段ゲート配線LG4の第1冗長枝配線の他の1本であるL9E及び当段ゲート配線LG4の第2冗長枝配線L9Fとの第4分岐点u9を経て、前段レジスタREG3の制御端子CTに接続されている。
また、リペア前の当段ゲート配線LG4から分岐した当段ゲート配線LG4の冗長枝配線は、前段ゲート配線LG3との交差によって冗長交差容量(c33及びc32)を構成する2本の第1冗長枝配線L8E及びL9Eと、前段レジスタREG3の入力端子INに接続されるゲート配線である前前段ゲート配線LG2との交差によって他の冗長交差容量(c31)を構成する第2冗長枝配線L9Fとを含み、それぞれの冗長枝配線は前段レジスタREG3の制御端子近傍で主配線から分岐している。
なお、主配線は複数の配線から構成される。ゲート配線LG4を当段ゲート配線として説明すれば、配線LO6は当段レジスタREG4の出力端子OUTと第1分岐点u6とを接続する配線であり、配線L67は第1分岐点u6と第2分岐点u7とを接続する配線であり、配線L7Pは第2分岐点u7と画素部10とを接続する配線であり、配線L78は第2分岐点u7と第3分岐点u8とを接続する配線であり、配線L89は第3分岐点u8と第4分岐点u9とを接続する配線であり、配線L9Cは第4分岐点u9と前段レジスタREG3の制御端子CTとを接続する配線であり、配線L6Iは第1分岐点u6と次段レジスタREG5の入力端子INとを接続する配線であり、それぞれ当段ゲート配線LG4の主配線の一部を構成する。
また、当段ゲート配線LG4の第1冗長枝配線L8E及びL9Eは、前段レジスタREG3の制御端子CTの近傍においてそれぞれ第3分岐点u8及び第4分岐点u9から分岐した配線であり、いずれも前段ゲート配線LG3とそれぞれ交差(c33及びc32)をして終端している。当段ゲート配線LG4の第2冗長枝配線L9Fは、前段レジスタREG3の制御端子CTの近傍において第4分岐点u9から分岐した配線であり、前前段ゲート配線LG2と交差(c31)をして終端している。また、これら3本の冗長枝配線L8E、L9E及びL9Fの分岐点u8及びu9は、本発明の趣旨を損なわない限り、一致していてもよいし、不一致でもよい。
なお、ゲート配線LG4の第1分岐点u6は交差wa2と交差c44との間にあり、第2分岐点u7は交差c44と画素部10との間にある。第3分岐点u8及び第4分岐点u9は、切断箇所x35と前段レジスタREG3の制御端子CTとの間にある。交差c31ないしc34においては交差容量が生じる。そして、詳細は後述するが、これらの交差の一部(c31ないしc33)はリペアの前後における配線の容量を等しくするために上記冗長枝配線を分岐させることによりあえて設けられた冗長な交差であり、これらの冗長な交差には冗長交差容量が生ずる。なお、レジスタREG4のCK端子から延びる配線はCLKB信号の配線に接続されている。CKB端子から延びる配線はCLK信号の配線に接続されている。VSS端子から延びる配線は電源配線であるVssの配線に接続されている。
[リペア配線のレイアウト]
各スペアレジスタSPAREの画素部側及びクロック配線側の入出力端子の配列の態様は、レジスタREGと同一である。なお、クロック配線側の入力端子の配列並びは特に限定されるものではない。次に、スペアレジスタSPAREにかかる配線やレイアウト等について、図3のスペアレジスタSPARE4/5を例とし、当段レジスタをREG4として説明する。スペアレジスタSPARE4/5は当段スペアレジスタとなる。各スペアレジスタSPAREには、画素部側に配設された入力用リペア配線RI、制御用リペア配線RC及び出力用リペア配線ROが接続され、また、クロック配線側に配設されたリペア配線RCK、RVSS、RCKBが接続されており、これら6本の配線はリペア配線を構成する。なお、各段のリペア配線のレイアウトは同一である。
各スペアレジスタSPAREの画素部側及びクロック配線側の入出力端子の配列の態様は、レジスタREGと同一である。なお、クロック配線側の入力端子の配列並びは特に限定されるものではない。次に、スペアレジスタSPAREにかかる配線やレイアウト等について、図3のスペアレジスタSPARE4/5を例とし、当段レジスタをREG4として説明する。スペアレジスタSPARE4/5は当段スペアレジスタとなる。各スペアレジスタSPAREには、画素部側に配設された入力用リペア配線RI、制御用リペア配線RC及び出力用リペア配線ROが接続され、また、クロック配線側に配設されたリペア配線RCK、RVSS、RCKBが接続されており、これら6本の配線はリペア配線を構成する。なお、各段のリペア配線のレイアウトは同一である。
そして、当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタのリペア配線のうち、入力用リペア配線RIは、少なくとも前段ゲート配線LG3及び当段ゲート配線LG4にそれぞれ接続可能に交差(wa1及びwa2)し、制御用リペア配線は、少なくとも次段ゲート配線LG5及び次段レジスタの次の段のレジスタである次次段レジスタの次次段ゲート配線LG6にそれぞれ接続可能に交差(wa3及びwa4)し、出力用リペア配線は、少なくとも当段ゲート配線LG4及び次段ゲート配線LG5にそれぞれ接続可能に交差(wa5及びwa6)している。
なお、当段入力用リペア配線RIは次段ゲート配線LG5との交差cx1をもなしており、当段制御用リペア配線RCは、当段ゲート配線LG4との交差cx2及び次段ゲート配線LG5との2つ目の交差cx3をもなしている。スペアレジスタSPARE4/5のCK端子から延びるリペア配線RCKは、CLK信号の配線と交差w02をなし、さらに、CLKB信号の配線と交差w01をなしている。CKB端子から延びるリペア配線RCKBは、CLK信号の配線と交差w05をなし、さらに、CLKB信号の配線と交差w04をなしている。VSS端子から延びるリペア配線RVSSは電源配線であるVssの配線と交差w03をなしている。
このように、リペア前のゲート配線及びリペア配線は、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをも当段レジスタのリペアに使用可能なように配設されている。即ち、不良レジスタが奇数段目のレジスタか偶数段目のレジスタかによってリペアに用いられるスペアレジスタも奇数段目又は偶数段目のレジスタとなりうるように、リペア配線RCKはCLK信号の配線及びCLKB信号の配線のいずれにも接続可能に交差(w02及びw01)している。リペア配線RCKBも同様である。また、当段スペアレジスタSPARE4/5がリペアによって当段レジスタREG4としても次段レジスタREG5としても動作するように、例えば、当段スペアレジスタSPARE4/5の出力用リペア配線ROは当段ゲート配線LG4及び次段ゲート配線LG5のいずれにもそれぞれ接続可能に交差(wa5及びwa6)している。入力用リペア配線RI及び制御用リペア配線RCも同様である。
次に切断箇所(点線×印)について説明する。切断箇所は、後述するリペアの際に切断する候補となる箇所である。当段レジスタをREG4とし、REG4を切り離す場合を例として説明すると、当段スペアレジスタはSPARE4/5となり、本実施の形態においては、切断箇所x41ないしx43において配線を切断することにより、REG4をそれぞれCLKB信号、電源Vss及びCLK信号が供給される配線から切り離すことができる。
また、切断箇所x44ないしx46でそれぞれ切り離しをすることにより、当段レジスタREG4を3本のゲート配線LG3、LG5及びLG4から切り離すことができる。このような位置で切り離すことにより、レジスタREG4を切り離すとともに、次段ゲート配線LG5の第1冗長枝配線L8E、L9E及び第2冗長枝配線L9Eとの交差である交差c41ないしc43に生じている冗長交差容量をも一括して各ゲート配線から切り離すことができる。x44ないしx46のような少なくともレジスタをゲート配線から切り離すことができる切断箇所を第1の切断箇所という。本実施の形態においては第1の切断箇所における切断によって交差容量の一部も切り離される。
さらに、冗長枝配線の切断により、例えば、前段レジスタREG3の制御端子CTの近傍にある当段ゲート配線LG4の第1冗長枝配線L8E及びL9Eのうちの1本を、例えばL8Eを切断箇所xa1で切断することにより、交差c33に生じている冗長交差容量を切り離すことができる。レジスタREG4を切り離さないような場合であっても、例えば、次段ゲート配線LG5の第1冗長枝配線L9Eを切断箇所xa2において切断することにより交差c42に生じている冗長交差容量のみを切り離すことができる。切断箇所xa3についても同様に交差c43に生じている冗長交差容量を切り離すことができる。このような冗長交差容量を切り離すための冗長枝配線の切断箇所を第2の切断箇所という。
次に、このような構成を備えるゲートドライバのリペア前における交差と交差容量について説明する。このような状態においてはスペアレジスタは使用されていないため、その入出力端子及びリペア配線はすべてフローティング状態のままであり何の動作もせず何の影響も与えない。そして、i段目のゲート信号Giが供給される配線とk段目のゲート信号Gk供給される配線との交差を<i/k>とし、このような交差によって両配線の間で交差容量を生じさせるような交差数をp<i/k>とすると、p<i/k>は表1のようになる。なお、p<i/k>=p<k/i>である。また、ここでいう「ゲート信号Giが供給される配線」とは、リペア前であるから、ゲート配線LGiが該当する。
表1において、例えば、ゲート信号G4が供給される配線については、ゲート信号G1が供給される配線とは交差しないため、p<4/1>=0であり、また、ゲート信号G3が供給される配線とは交差c32、c33及びc34が生ずるため交差数p<4/3>=3である。他の交差についても同様である。従って、本実施の形態においては、p<i/i−2>=1、p<i/i−1>=3、p<i/i+1>=3、p<i/i+2>=1、これら以外ではp<i/k>=0である。
[リペア工程]
次に、リペア工程について説明する。上記したゲートドライバ70を備え画素部10とともに液晶表示装置を製造する第1工程の後に、液晶表示装置の検査が行われる。そして、ゲートドライバ70を構成するレジスタに不良が生じている場合には、不良レジスタ及び冗長交差容量を切り離すとともにゲート配線とリペア配線とを接続するリペアを行うことにより、不良レジスタに代わりスペアレジスタを用いたゲートドライバを構成するととともにゲート信号が供給される配線がもつ交差容量の値がリペアの前後で同じとなるようにする第2工程(リペア工程)を行う。なお、配線を切断し又は接続するリペアは、例えば、レーザーリペア装置を用いてレーザー光の照射により行うことができる。
次に、リペア工程について説明する。上記したゲートドライバ70を備え画素部10とともに液晶表示装置を製造する第1工程の後に、液晶表示装置の検査が行われる。そして、ゲートドライバ70を構成するレジスタに不良が生じている場合には、不良レジスタ及び冗長交差容量を切り離すとともにゲート配線とリペア配線とを接続するリペアを行うことにより、不良レジスタに代わりスペアレジスタを用いたゲートドライバを構成するととともにゲート信号が供給される配線がもつ交差容量の値がリペアの前後で同じとなるようにする第2工程(リペア工程)を行う。なお、配線を切断し又は接続するリペアは、例えば、レーザーリペア装置を用いてレーザー光の照射により行うことができる。
本実施の形態においては、上述のとおりレジスタREGiは、直ぐ前に位置するスペアレジスタSPAREi−1/i及び直ぐ次に位置するスペアレジスタSPAREi/i+1レジスタのいずれをもリペアに使用することができるため、以下、このような2つのケースについてリペアを行う第2工程をそれぞれ説明する。
[リペア(1):不良レジスタをその次段側に位置するスペアレジスタを用いてリペアをする場合]
SPARE4/5を例にとり、レジスタREG4が不良の場合のリペア方法、即ち、当段レジスタREG4が不良レジスタの場合に、当段レジスタREG4と次段レジスタREG5との間にあるスペアレジスタである当段スペアレジスタSPARE4/5を用いてリペアをする方法を、図4を用いて説明する。図4は、図3に記載したゲートドライバ70のリペア後の構成図である。なお、同図中の点線の○印は配線同士がリペアによって接続された交差を示しており、実線の×印はその配線がリペアによって切断された切断箇所を示す。
SPARE4/5を例にとり、レジスタREG4が不良の場合のリペア方法、即ち、当段レジスタREG4が不良レジスタの場合に、当段レジスタREG4と次段レジスタREG5との間にあるスペアレジスタである当段スペアレジスタSPARE4/5を用いてリペアをする方法を、図4を用いて説明する。図4は、図3に記載したゲートドライバ70のリペア後の構成図である。なお、同図中の点線の○印は配線同士がリペアによって接続された交差を示しており、実線の×印はその配線がリペアによって切断された切断箇所を示す。
まず、第1の切断箇所x41ないしx43において各配線を切断する。これにより、REG4をそれぞれCLKB信号、電源Vss及びCLK信号が供給される配線から切り離すことができる。次に、当段スペアレジスタSPARE4/5にかかるリペア配線RCKを交差w01において、リペア配線RVSSを交差w03において、また、リペア配線RCKBを交差w05においてそれぞれ接続する。これにより、当段スペアレジスタSPARE4/5のCK端子、VSS端子及びCKB端子には、不良レジスタREG4と同じくそれぞれCLKB信号、電源Vss、CLK信号が供給される。
また、当段レジスタREG4の入力端子INへ延びた前段ゲート配線LG3が当段スペアレジスタSPARE4/5の当段入力用リペア配線RIとなす交差wa1と前段ゲート配線LG3が次段ゲート配線LG5の第2冗長枝配線L9Fとなす交差c41との間である切断箇所x44で前段ゲート配線LG3を切断する。また、当段レジスタREG4の制御端子CTへ延びた次段ゲート配線LG5が当段スペアレジスタSPARE4/5の当段入力用リペア配線RIとなす交差cx1と次段ゲート配線LG5の第1冗長枝配線L8Eとの第3分岐点u8との間である切断箇所x45で次段ゲート配線LG5を切断する。さらに、当段レジスタREG4の出力端子OUTから延びた当段ゲート配線LG4が当段スペアレジスタSPARE4/5の当段入力用リペア配線RIとなす交差wa2と当段ゲート配線LG4が次段ゲート配線LG5の第1冗長枝配線L8Eとなす交差c43との間である切断箇所x46で当段ゲート配線LG4を切断する。これにより、レジスタREG4をこれら3本のゲート配線から切り離すことができる。このような位置で切り離すことにより、レジスタREG4を切り離すとともに交差c41ないしc43に生じている冗長交差容量をも、冗長枝配線を切断することなく一括して各ゲート配線から切り離すことができる。x44ないしx46の切断箇所は第1の切断箇所となる。
また、前段ゲート配線LG3と当段入力用リペア配線RIとの交差wa1、当段ゲート配線LG4と当段出力用リペア配線ROとの交差wa5、及び次段ゲート配線LG5と当段制御用リペア配線RCとの交差wa3のそれぞれにおいて接続をする。これにより、スペアレジスタSPARE4/5の入力端子INにはREG4の入力端子INに供給されていた前段のゲート信号G3が供給される。また、制御端子CTも同様にREG4の制御端子CTに供給されていた次段のゲート信号G5が供給される。さらに、当段のゲート信号G4は、REG4の出力端子OUTから供給されていたのに代わってスペアレジスタSPARE4/5の出力端子OUTから供給されることになり、画素部10及び次段のREG5の入力端子INに供給される。従って、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、当段スペアレジスタSPARE4/5は、不良レジスタREG4に代わり不良でないREG4と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
さらに、当段ゲート配線LG4の第1冗長枝配線の1本及び次次段ゲート配線LG6の第1冗長枝配線の1本を、例えばL8Eをそれぞれ切断箇所xa1及びxa4で切断する。このように冗長枝配線を第2の切断箇所で切断することにより、冗長交差容量の一部(交差c33及びc53)が切り離されると同時に消滅する。このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線LG4にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表2を用いて説明する。
表2において、例えば、ゲート信号G4が供給される配線については、ゲート信号G1が供給される配線とは交差しないため、p<4/1>=0であり、また、ゲート信号G3が供給される配線とは、交差c33に生じていた交差容量は消滅するが、交差wa2が新たに交差容量を生ずることになるため、交差容量を生ずる交差はc32、wa2及びc34となり、交差数p<4/3>=3となる。他の交差についても同様である。結局、リペア後においては、p<i/i−2>=1、p<i/i−1>=3、p<i/i+1>=3、p<i/i+2>=1、これら以外ではp<i/k>=0である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Giが供給される配線」とは、リペア後であるから、リペア後のゲート配線LGi及びこれに接続されたリペア配線が該当する。なお、図4にかかる本実施の形態におけるリペアによって冗長交差容量が消滅した交差は、c33、c41、c42、c43及びc53の5個であり、一方、リペアによって新たに交差容量を生じた交差は、cx1、cx2、wa2、wa6及びwa4の5個である。
[リペア(2):不良レジスタをその前段側に位置するスペアレジスタを用いてリペアを行う場合]
次に、SPARE4/5を例にとり、レジスタREG5が不良の場合のリペア方法、即ち、当段レジスタREG5が不良レジスタの場合に前段レジスタREG4と当段レジスタREG5との間にある前段スペアレジスタSPARE4/5を用いてリペアをする方法を図5を用いて説明する。図5は、図3に記載したゲートドライバ70のリペア後の他の構成図である。
次に、SPARE4/5を例にとり、レジスタREG5が不良の場合のリペア方法、即ち、当段レジスタREG5が不良レジスタの場合に前段レジスタREG4と当段レジスタREG5との間にある前段スペアレジスタSPARE4/5を用いてリペアをする方法を図5を用いて説明する。図5は、図3に記載したゲートドライバ70のリペア後の他の構成図である。
まず、切断箇所x51ないしx53において配線を切断することにより、REG5を、CLK信号、CLKB信号及び電源Vssから切り離すことができる。次に、前段スペアレジスタSPARE4/5にかかるリペア配線RCKを交差w02において、リペア配線RVSSを交差w03において、また、リペア配線RCKBを交差w04においてそれぞれ接続する。これにより、スペアレジスタSPARE4/5のCK端子、VSS端子、CKB端子は、不良レジスタREG5と同じくそれぞれCLK信号、電源Vss、CLKB信号が供給される。
次に、不良レジスタである当段レジスタREG5の入力端子INへ延びた前段ゲート配線LG4が当段レジスタREG5と次段レジスタREG6との間にある当段スペアレジスタSPARE5/6の当段入力用リペア配線RIとなす交差(交差wa1に相当)と前段ゲート配線LG4が次段ゲート配線LG6の第2冗長枝配線L9Fとなす交差c51との間である切断箇所x54で前段ゲート配線LG4を切断する。また、当段レジスタREG5の制御端子CTへ延びた次段ゲート配線LG6が当段スペアレジスタSPARE5/6の当段入力用リペア配線RIとなす交差(交差cx1に相当)と次段ゲート配線LG6の第1冗長枝配線L8Eとの第3分岐点u8との間である切断箇所x55で次段ゲート配線LG6を切断する。さらに、当段レジスタREG5の出力端子OUTから延びる当段ゲート配線LG5が当段スペアレジスタSPARE5/6の当段入力用リペア配線RIとなす交差(交差wa2に相当)と当段ゲート配線LG5が次段ゲート配線LG6の第1冗長枝配線L8Eとなす交差c53との間である切断箇所x56で当段ゲート配線LG5を切断する。
これにより、レジスタREG5を3本のゲート配線から切り離すことができる。このような位置で切り離すことにより、レジスタREG5を切り離すとともに交差c51ないしc53に生じている冗長交差容量をも、冗長枝配線を切断することなく一括して各ゲート配線から切り離すことができる。これらの切断箇所は第1の切断箇所となる。
さらに、前段ゲート配線LG4と前段スペアレジスタSPARE4/5の前段入力用リペア配線RIとの交差wa2と、当段ゲート配線LG5と前段スペアレジスタSPARE4/5の前段出力用リペア配線ROとの交差wa6、及び次段ゲート配線LG6と前段スペアレジスタSPARE4/5の前段制御用リペア配線RCとの交差wa4のそれぞれにおいて接続する。これにより、前段スペアレジスタSPARE4/5の入力端子INにはREG5の入力端子INに供給されていた前段のゲート信号G4が供給される。また、制御端子CTにも同様にREG5の制御端子CTに供給されていた次段のゲート信号G6が供給される。さらに、当段のゲート信号G5は、REG5の出力端子OUTから供給されていたのに代わって前段スペアレジスタSPARE4/5の出力端子OUTから供給されることになり、画素部10及び次段のREG6の入力端子INに供給される。そして、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、当段スペアレジスタSPARE4/5は、不良レジスタREG5に代わり不良でないREG5と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
さらに、当段ゲート配線LG5の2本の第1冗長枝配線L8EとL9E及び前段ゲート配線LG4の1本の第1冗長枝配線L8Eの切断を行う。即ち、前段レジスタREG4の制御端子CTに接続された当段ゲート配線LG5の2本の第1冗長枝配線L8E及びL9Eをそれぞれ切断箇所xa3及びxa2で切断する。また、前前段レジスタREG3の制御端子CTに接続されている前段ゲート配線LG4の第1冗長枝配線の1本を、例えばL8Eを切断箇所xa1で切断する。このような冗長枝配線の切断である第2の切断により、冗長交差容量の一部(c33、c42及びc43)が消滅する。
このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線LG5にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表3を用いて説明する。
表3において、例えば、ゲート信号G5が供給される配線については、ゲート信号G2が供給される配線とは交差しないため、p<5/2>=0であり、また、ゲート信号G4が供給される配線とは、交差c42及びc43に生じていた交差容量は消滅するが、交差cx1及びwa5が新たに交差容量を生ずることになるため、交差容量を生ずる交差はcx1、wa5及びc44となり、交差数p<5/4>=3となる。他の交差についても同様である。結局、リペア後においては、p<i/i−2>=1、p<i/i−1>=3、p<i/i+1>=3、p<i/i+2>=1、これら以外ではp<i/k>=0である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Giが供給される配線」とは、リペア後であるから、リペア後のゲート配線LGi及びこれに接続されたリペア配線が該当する。なお、図6にかかる本実施の形態におけるリペアによって冗長交差容量が消滅した交差は、c33、c42、c43、c51、c52及びc53の6個であり、一方、リペアによって新たに交差容量を生じた交差は、cx1、cx2、cx3、wa1、wa5及びwa3の6個である。
以上のとおり、本実施の形態にかかる液晶表示装置の製造方法は、かかる構成をとることにより、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができる。また、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。また、本実施の形態にかかるゲートドライバ70は、配線同士の交差数が少ないため、交差による影響を少なくすることができる。
[変形例]
次に、本実施の形態の変形例を図7に基づいて説明する。図7は、本変形例にかかるゲートドライバ70bの概略の平面図である。本変形例におけるレジスタREG、スペアレジスタSPAREは、その入出力端子の配列の態様等も含め、本実施の形態で前述したものと全く同一であり、本変形例は、本実施の形態ですでに説明した内容と比べ、ゲート配線及びリペア配線のレイアウトや交差の態様、切断箇所等いくつかの点で相違するに過ぎないため、このような相違点を中心に説明するとともに、前記実施の形態で説明した構成要素と同一又は相当するものには同一符号を付し、その詳細な説明を省略する。なお、d31等の記号dで始まる3桁の参照符号は交差を示す。
次に、本実施の形態の変形例を図7に基づいて説明する。図7は、本変形例にかかるゲートドライバ70bの概略の平面図である。本変形例におけるレジスタREG、スペアレジスタSPAREは、その入出力端子の配列の態様等も含め、本実施の形態で前述したものと全く同一であり、本変形例は、本実施の形態ですでに説明した内容と比べ、ゲート配線及びリペア配線のレイアウトや交差の態様、切断箇所等いくつかの点で相違するに過ぎないため、このような相違点を中心に説明するとともに、前記実施の形態で説明した構成要素と同一又は相当するものには同一符号を付し、その詳細な説明を省略する。なお、d31等の記号dで始まる3桁の参照符号は交差を示す。
[ゲート配線のレイアウト]
まず、レジスタREGにかかる配線やレイアウト等について、図7のREG5を当段レジスタとして説明する。REG5とREG6との間にあるスペアレジスタSPARE5/6が当段スペアレジスタとなる。当段レジスタREG5の入力端子INには前段ゲート配線LG4が接続され、当段レジスタREG5の出力端子OUTには当段ゲート配線LG5が接続され、当段レジスタREG5の制御端子CTには次段ゲート配線LG6が接続されている。各段のゲート配線はそれぞれ主配線と冗長枝配線とで構成されている。
まず、レジスタREGにかかる配線やレイアウト等について、図7のREG5を当段レジスタとして説明する。REG5とREG6との間にあるスペアレジスタSPARE5/6が当段スペアレジスタとなる。当段レジスタREG5の入力端子INには前段ゲート配線LG4が接続され、当段レジスタREG5の出力端子OUTには当段ゲート配線LG5が接続され、当段レジスタREG5の制御端子CTには次段ゲート配線LG6が接続されている。各段のゲート配線はそれぞれ主配線と冗長枝配線とで構成されている。
リペア前の当段ゲート配線LG5の主配線は、当段レジスタREG5の出力端子OUTから延びて、第1の切断箇所x56を経て第1分岐点v1に至る。また、主配線は、第1分岐点v1から延びて前段ゲート配線LG4の第4冗長枝配線L5Eと交差d56をなし、前段ゲート配線LG4の配線L4Eと交差d57をなし、第2分岐点v2に至る。主配線は、第2分岐点v2から延びて次段ゲート配線LG6と交差d58をなして画素部10に接続される。主配線は、第2分岐点v2から延びて次段ゲート配線LG6と交差d55をなし、前段レジスタREG4と当段レジスタREG5との間にある前段スペアレジスタSPARE4/5から延びる当段出力用リペア配線ROと交差wb6をなし、さらに前段スペアレジスタSPARE4/5から延びる前段制御用リペア配線RCと交差wb3をなす。主配線は、交差wb3を経て、前段ゲート配線LG4と交差d48をなし、第3分岐点v3に至る。主配線は、第3分岐点v3から延びて前段ゲート配線LG4と交差d45をなし、前前段ゲート配線LG3の配線L4Eと交差d44をなし、前前段ゲート配線LG3の第4冗長枝配線L5Eと交差d43をなし、前段ゲート配線LG4の第3冗長枝配線L1Eと交差d42をなし、前段レジスタREG4の制御端子CTに接続される。主配線は、第3分岐点v3から前前段レジスタREG3と前段レジスタREG4との間にある前前段スペアレジスタSPARE3/4の前前段制御用リペア配線RCとの交差(交差wb4に相当)をなして終端する。主配線は、第2分岐点v2から延びて当段レジスタREG5と次段レジスタREG6との間にある当段スペアレジスタSPARE5/6から延びる当段入力用リペア配線RIと交差(交差wb2に相当)し、当段スペアレジスタSPARE5/6から延びる当段制御用リペア配線RCと交差(交差dx1に相当)し、当段スペアレジスタSPARE5/6から延びる当段出力用リペア配線ROと交差(交差wb5に相当)し、第4分岐点v4に至る。主配線は、第4分岐点v4から延びて次次段ゲート配線LG7と交差d64をなし、さらに次段ゲート配線LG6と交差d67をなし、さらに次段レジスタREG6と次次段レジスタREG7との間にある次段スペアレジスタSPARE6/7の次段入力用リペア配線RIと交差(交差wb1相当)をなして終端する。主配線は、さらに、第4分岐点v4から第5分岐点v5を経て、次段ゲート配線LG6の第3冗長枝配線L1Eと交差d61をなし、次段レジスタREG6の入力端子INに接続されている。
また、当段ゲート配線LG5の冗長枝配線は、当段ゲート配線LG5の第1分岐点v1から分岐し次段ゲート配線LG6と交差d52をし、さらに前段ゲート配線LG4と交差d51をして終端してなる第3冗長枝配線L1Eと、当段ゲート配線LG5の第5分岐点v5から分岐して次次段ゲート配線LG7と交差d63をし、さらに次段ゲート配線LG6と交差d66をして終端してなる第4冗長枝配線L5Eとからなる。他のゲート配線とこれらの冗長枝配線との交差は冗長な交差であり、これらの冗長な交差においてはそれぞれ冗長交差容量が生ずる。
なお、主配線は複数の配線から構成される。当段ゲート配線LG5を例に説明すれば、配線LO1は当段レジスタREG5の出力端子OUTと第1分岐点v1とを接続する配線であり、配線L12は第1分岐点v1と第2分岐点v2とを接続する配線であり、配線L2Pは第2分岐点v2と画素部10とを接続する配線であり、配線L23は第2分岐点v2と第3分岐点v3とを接続する配線であり、配線L3Cは第3分岐点v3と前段レジスタREG4の制御端子CTとを接続する配線であり、配線L24は第2分岐点v2と第4分岐点v4とを接続する配線であり、配線L45は第4分岐点v4と第5分岐点v5とを接続する配線であり、配線L5Iは第5分岐点v5と次段レジスタREG6の入力端子INとを接続する配線であり、配線L3Eは分岐点v3から分岐して終端する配線であり、配線L4Eは分岐点v4から分岐して終端する配線であり、これらはそれぞれ主配線の一部を構成する。
分岐点v1ないしv5の位置について、当段ゲート配線LG5を例に説明する。第1分岐点v1は当段レジスタREG5の出力端子OUTと交差d56との間にある。第2分岐点v2は交差d57と交差d58との間にある。第3分岐点v3は交差d48と交差d45との間にある。第4分岐点v4は第5分岐点v5と第2分岐点v2との間にあり、第4分岐点v4は第5分岐点v5と実質的に同じ位置に設けられてもよく、このような場合には配線L45は実質的に存在しないことになる。第5分岐点v5は交差d61と第4分岐点v4との間にある。
また、例えば、当段レジスタREG5の近傍では交差d51ないしd58において交差容量が生じる。そして、詳細は後述するが、これらの交差の一部はリペアの前後における配線の交差容量を等しくするためにあえて設けられた冗長交差容量である。当段レジスタREG5のCK端子から延びる配線はCLK信号の配線に接続されている。CKB端子から延びる配線はCLKB信号の配線に接続されている。VSS端子から延びる配線は電源配線であるVssの配線に接続されている。
[リペア配線のレイアウト]
次に、スペアレジスタSPAREにかかる配線やレイアウト等について、図7のスペアレジスタSPARE4/5を例とし、当段レジスタを再びREG4として説明する。スペアレジスタSPARE4/5は当段スペアレジスタとなる。
次に、スペアレジスタSPAREにかかる配線やレイアウト等について、図7のスペアレジスタSPARE4/5を例とし、当段レジスタを再びREG4として説明する。スペアレジスタSPARE4/5は当段スペアレジスタとなる。
当段スペアレジスタSPARE4/5から延びる当段リペア配線は、当段レジスタREG4と次段レジスタREG5との間に配設されている当段スペアレジスタSPARE4/5の入力端子INから延び前段ゲート配線LG3及び当段ゲート配線LG4にそれぞれ接続可能に交差(wb1及びwb2)する入力用リペア配線RIと、当段スペアレジスタSPARE4/5の制御端子CTから延び次段ゲート配線LG5及び次段レジスタの次の段のレジスタにかかる次次段ゲート配線LG6にそれぞれ接続可能に交差(wb3及びwb4)する制御用リペア配線RCと、当段スペアレジスタSPARE4/5の出力端子から延び当段ゲート配線LG4及び次段ゲート配線LG5にそれぞれ接続可能に交差(wb5及びwb6)する出力用リペア配線ROとを含んでいる。なお、当段スペアレジスタSPARE4/5の当段制御用リペア配線RCは、当段ゲート配線LG4との交差dx1をもなしている。
また、スペアレジスタSPARE4/5のCK端子から延びるリペア配線RCK、CKB端子から延びるリペア配線RCKB、及びVSS端子から延びるリペア配線RVSSの交差の態様は前記実施の形態と同様である。次に切断箇所について説明する。切断箇所は、後述するリペアの際に切断する候補となる箇所である。当段レジスタREG4と当段スペアレジスタSPARE4/5を例として説明すると、本実施の形態において前述したのと同様に、REG4を不良レジスタとした場合に、切断箇所x41ないしx46において配線を切断することにより、不良レジスタREG4を接続されていた各配線から切り離すことができる。本変形例においては、例えば、不良レジスタを当段レジスタREG4とすれば、不良である当段レジスタREG4の入力端子INへ延びた前段ゲート配線LG3が当段ゲート配線LG4の第3冗長枝配線L1Eとなす交差d41と当段レジスタREG4の入力端子との間である切断箇所x44で前段ゲート配線LG3を切断し、当段レジスタREG4の制御端子CTへ延びた次段ゲート配線LG5が当段ゲート配線LG4の第3冗長枝配線L1Eとなす交差d42と当段レジスタREG4の制御端子CTとの間である切断箇所x45で次段ゲート配線LG5を切断し、当段レジスタREG4の出力端子OUTと当段ゲート配線LG4の第3冗長枝配線L1Eとの分岐点である第1分岐点v1との間である切断箇所x46で、当段ゲート配線LG4を切断する。これらの切断箇所が第1の切断箇所となる。これにより、不良のレジスタREG4をゲート配線から切り離すことができる。
また、REG4を切り離さないような場合であっても、当段ゲート配線LG4の第3冗長枝配線L1Eを切断箇所xb1において切断することにより交差d41に生じている冗長交差容量を切り離すことができる。切断箇所xb3において切断することもでき、この箇所で切断することにより、交差d41及び交差d42に生じている冗長交差容量を一括して切り離すことができる。また、前段ゲート配線LG3の第4冗長枝配線L5Eを切断箇所xb2で切断することにより交差d43及びd46に生じている冗長交差容量を一括して切り離すことができる。次段レジスタREG5及び次次段レジスタREG6の近傍の他の切断箇所xb4ないしxb9も同様である。これらの切断箇所xb1ないしxb9は第2の切断箇所となる。次に、このような構成を備えるゲートドライバのリペア前における交差と交差容量について説明する。本変形例においては交差数p<i/k>は表4のようになる。
表4において、例えば、ゲート信号G4が供給される配線については、ゲート信号G1が供給される配線とは交差しないため、p<4/1>=0であり、また、ゲート信号G3が供給される配線とは交差d32、d35、d38、d41、d46及びd47が生ずるため交差数p<4/3>=6である。他の交差についても同様である。なお、ここでいう「ゲート信号Giが供給される配線」とは、リペア前であるから、ゲート配線LGiが該当する。従って、本実施の形態においては、p<i/i−2>=2、p<i/i−1>=6、p<i/i+1>=6、p<i/i+2>=2、これら以外ではp<i/k>=0である。
本変形例においても、実施の形態で説明したのと同様に、このようなゲートドライバ70bを備え画素部とともに液晶表示装置を製造する第1工程の後に、ゲートドライバ70bを構成するレジスタに不良が生じている場合には、第2工程においてリペアを行う。そして、本変形例においても、不良レジスタREGiを直ぐ前に位置するスペアレジスタSPAREi−1/iを用いてリペアする方法と、直ぐ次に位置するスペアレジスタSPAREi/i+1を用いてリペアする方法のいずれもが可能であるため、これらをそれぞれ説明する。
[変形例のリペア(1):不良レジスタをその次段側に位置するスペアレジスタを用いてリペアを行う場合]
SPARE4/5を例にとり、レジスタREG4が不良の場合のリペア方法、即ち、当段レジスタREG4が不良レジスタの場合に、当段レジスタREG4と次段レジスタREG5との間にあるスペアレジスタである当段スペアレジスタSPARE4/5を用いてリペアをする方法を、図8を用いて説明する。図8は、図7に記載したゲートドライバ70bのリペア後の構成図である。
SPARE4/5を例にとり、レジスタREG4が不良の場合のリペア方法、即ち、当段レジスタREG4が不良レジスタの場合に、当段レジスタREG4と次段レジスタREG5との間にあるスペアレジスタである当段スペアレジスタSPARE4/5を用いてリペアをする方法を、図8を用いて説明する。図8は、図7に記載したゲートドライバ70bのリペア後の構成図である。
まず、前述のように、切断箇所x41ないしx43において各配線を切断する。これにより、不良レジスタREG4を、CLK信号、CLKB信号及び電源Vssから切り離すことができる。また、不良である当段レジスタREG4の入力端子INへ延びた前段ゲート配線LG3が当段ゲート配線LG4の第3冗長枝配線L1Eとなす交差d41と当段レジスタREG4の入力端子との間である切断箇所x44で前段ゲート配線LG3を切断する。また、当段レジスタREG4の制御端子CTへ延びた次段ゲート配線LG5が当段ゲート配線LG4の第3冗長枝配線L1Eとなす交差d42と当段レジスタREG4の制御端子CTとの間である切断箇所x45で次段ゲート配線LG5を切断する。さらに、当段レジスタREG4の出力端子OUTと当段ゲート配線LG4の第3冗長枝配線L1Eとの分岐点である第1分岐点v1との間である切断箇所x46で当段ゲート配線LG4を切断する。このような第1の切断箇所での切断により、不良レジスタREG4をゲート配線から切り離すことができる。
次に、当段スペアレジスタSPARE4/5にかかるリペア配線RCKを交差w01において、リペア配線RVSSを交差w03において、また、リペア配線RCKBを交差w05においてそれぞれ接続する。これにより、当段スペアレジスタSPARE4/5のCK端子、VSS端子、CKB端子は、不良レジスタREG4と同じくそれぞれCLKB信号、電源Vss、CLK信号が供給される。
さらに、前段ゲート配線LG3と当段スペアレジスタSPARE4/5の当段入力用リペア配線RIとの交差wb1と、当段ゲート配線LG4と当段出力用リペア配線ROとの交差wb5、及び次段ゲート配線LG5と当段制御用リペア配線RCとの交差wb3のそれぞれにおいて接続をする。これにより、スペアレジスタSPARE4/5の入力端子INにはREG4の入力端子INに供給されていた前段のゲート信号G3が供給される。また、制御端子CTも同様にREG4の制御端子CTに供給されていた次段のゲート信号G5が供給される。さらに、当段のゲート信号G4は、REG4の出力端子OUTから供給されていたのに代わってスペアレジスタSPARE4/5の出力端子OUTから供給されることになり、画素部10及び次段のREG5の入力端子INに供給される。従って、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、当段スペアレジスタSPARE4/5は、不良レジスタREG4に代わり不良でないREG4と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
さらに、不良当段レジスタREG4の当段ゲート配線LG4及び次段レジスタREG5の次段ゲート配線LG5の第3冗長枝配線L1Eをそれぞれ分岐点近傍の切断箇所xb3及びxb6で切断する。切断箇所xb3とは、当段ゲート配線LG4の第3冗長枝配線L1Eの第1分岐点v1とこの第3冗長枝配線L1Eが次段ゲート配線LG5となす交差d42との間である。また、切断箇所xb6とは、次段ゲート配線LG5の第3冗長枝配線L1Eの第1分岐点v1とこの第3冗長枝配線L1Eが次次段ゲート配線LG6となす交差d52との間である。このような第2の切断箇所での切断により、冗長交差容量が消滅する。
このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線LG4にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表5を用いて説明する。
表5において、例えば、ゲート信号G4が供給される配線については、ゲート信号G1が供給される配線とは交差しないため、p<4/1>=0であり、また、ゲート信号G3が供給される配線とは、交差d41に生じていた交差容量は消滅するが、交差wb2が新たに交差容量を生ずることにため、交差容量を生ずる交差はd32、d35、d38、wb2、d46及びd47となり、交差数p<4/3>=6となる。他の交差についても同様である。結局、リペア後においては、p<i/i−2>=2、p<i/i−1>=6、p<i/i+1>=6、p<i/i+2>=2、これら以外ではp<i/k>=0である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Giが供給される配線」とは、リペア後であるから、リペア後のゲート配線LGi及びこれに接続されたリペア配線が該当する。なお、図8にかかる本変形例におけるリペアによって冗長交差容量が消滅した交差は、d41、d42、d51及びd52の4個であり、一方、リペアによって新たに交差容量が生じた交差は、dx1、wb2、wb4及びwb6の4個である。
[変形例のリペア(2):不良レジスタをその前段側に位置するスペアレジスタを用いてリペアを行う場合]
次に、SPARE4/5を例にとり、レジスタREG5が不良の場合のリペア方法、即ち、当段レジスタREG5が不良レジスタの場合に前段レジスタREG4と当段レジスタREG5との間にある前段スペアレジスタSPARE4/5を用いてリペアをする方法を図9を用いて説明する。図9は、図7に記載したゲートドライバ70bのリペア後の他の構成図である。まず、切断箇所x51ないしx53において配線を切断することにより、REG5を、CLK信号、CLKB信号及び電源Vssから切り離すことができる。
次に、SPARE4/5を例にとり、レジスタREG5が不良の場合のリペア方法、即ち、当段レジスタREG5が不良レジスタの場合に前段レジスタREG4と当段レジスタREG5との間にある前段スペアレジスタSPARE4/5を用いてリペアをする方法を図9を用いて説明する。図9は、図7に記載したゲートドライバ70bのリペア後の他の構成図である。まず、切断箇所x51ないしx53において配線を切断することにより、REG5を、CLK信号、CLKB信号及び電源Vssから切り離すことができる。
次に、第1の切断箇所を説明する。不良である当段レジスタREG5の入力端子INへ延びた前段ゲート配線LG4が当段ゲート配線LG5の第3冗長枝配線L1Eとなす交差d51と当段レジスタREG5の入力端子INとの間である切断箇所x54で前段ゲート配線LG4を切断する。また、当段レジスタREG5の制御端子CTへ延びた次段ゲート配線LG6が当段ゲート配線LG5の第3冗長枝配線L1Eとなす交差d52と当段レジスタREG5の制御端子CTとの間である切断箇所x55で次段ゲート配線LG6を切断する。さらに、当段レジスタREG5の出力端子OUTと当段ゲート配線LG5の第3冗長枝配線L1Eの分岐点である第1分岐点v1との間である切断箇所x56で当段ゲート配線LG5を切断する。これにより、不良レジスタREG5をゲート配線から切り離すことができる。
次に、スペアレジスタSPARE4/5にかかるリペア配線RCKを交差w02において、リペア配線RVSSを交差w03において、また、リペア配線RCKBを交差w04においてそれぞれ接続する。これにより、スペアレジスタSPARE4/5のCK端子、VSS端子、CKB端子には、不良レジスタREG5と同じくそれぞれCLK信号、電源Vss、CLKB信号が供給される。
さらに、前段ゲート配線LG4と前段スペアレジスタSPARE4/5の前段入力用リペア配線RIとの交差wb2、当段ゲート配線LG5と前段スペアレジスタSPARE4/5の前段出力用リペア配線ROとの交差wb6、及び次段ゲート配線LG6と前段スペアレジスタSPARE4/5の前段制御用リペア配線RCとの交差wb4のそれぞれにおいて接続をする。これにより、スペアレジスタSPARE4/5の入力端子INには不良当段レジスタREG5の入力端子INに供給されていた前段のゲート信号G4が供給される。また、制御端子CTも同様にREG5の制御端子CTに供給されていた次段のゲート信号G6が供給される。さらに、当段のゲート信号G5は、REG5の出力端子OUTから供給されていたのに代わってスペアレジスタSPARE4/5の出力端子OUTから供給されることになり、画素部10及び次段のREG6の入力端子INに供給される。従って、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、前段スペアレジスタSPARE4/5は、不良レジスタREG5に代わり不良でないREG5と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
さらに、前段ゲート配線LG4の第3冗長枝配線L1E及び次段ゲート配線LG6の第3冗長枝配線L1Eをそれぞれ切断箇所xb1及びxb7で切断する。また、前段ゲート配線LG4の第4冗長枝配線L5Eを切断箇所xb5で切断する。切断箇所xb1とは、前段ゲート配線LG4の第3冗長枝配線L1Eが当段ゲート配線LG5となす交差d42とこの第3冗長枝配線L1Eが前前段ゲート配線LG3となす交差d41との間である。また、切断箇所xb7とは、次段ゲート配線LG6の第3冗長枝配線L1Eが次次段ゲート配線LG7となす交差d62とこの第3冗長枝配線L1Eが当段ゲート配線LG5となす交差d61との間である。また、切断箇所xb5とは、前段ゲート配線LG4の第4冗長枝配線L5Eの第5分岐点v5とこの第4冗長枝配線L5Eが次段ゲート配線LG6となす交差d53との間である。これにより、冗長交差容量が消滅する。
このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線LG5にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表6を用いて説明する。
表6において、例えば、ゲート信号G5が供給される配線については、ゲート信号G2が供給される配線とは交差しないため、p<5/2>=0であり、また、ゲート信号G4が供給される配線とは、交差d56に生じていた交差容量は消滅するが、交差wb5が新たに交差容量を生ずることにため、交差容量を生ずる交差はd42、d45、d48、d51、wb5及びd57となり、交差数p<5/4>=6となる。他の交差についても同様である。結局、リペア後においては、p<i/i−2>=2、p<i/i−1>=6、p<i/i+1>=6、p<i/i+2>=2、これら以外ではp<i/k>=0である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Giが供給される配線」とは、リペア後であるから、リペア後のゲート配線LGi及びこれに接続されたリペア配線が該当する。なお、図9にかかる本変形例におけるリペアによって交差容量が消滅した交差は、d41、d53、d56及びd61の4個であり、一方、リペアによって新たに交差容量を生じた交差は、dx1、wb1、wb3及びwb5の4個である。
なお、図9にかかる本変形例においては、例えば、切断箇所xb7に代えて切断箇所xbxで切断してもよい。これにより、交差d61における交差容量は消滅しないが、切断箇所xbxでの切断によって交差d66にかかる交差容量が消滅する。交差d61及び交差d66はいずれもゲート配線LG5とゲート配線LG6との交差であるため、いずれで切断してもリペア前後で交差容量が変わることはない。このように、第2の切断箇所は、本実施の形態や変形例で説明した箇所に限られず、本発明の趣旨を損なわない限り、他の切断箇所で切断することも可能である。
以上のとおり、本変形例にかかる液晶表示装置の製造方法は、かかる構成をとることにより、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができる。また、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。また、本変形例にかかるゲートドライバ70bは、前記実施の形態で説明したゲートドライバ70と比べ、Y(列)方向に延びるゲート配線が、スペアレジスタSPAREi/i+1とレジスタREGi+1との間で斜めに折れて配設されている。そのため、ゲート配線のための配線領域の幅を細くすることができ、また、ゲート配線の屈折の態様が単純になる。また、各リペア配線は前記実施の形態と比べ、まっすぐにスペアレジスタからX方向に延び屈折部を有しない。そのため、ゲート配線がもつ斜めの屈折部を相隣接する段と段との境界としての目印とすることができるだけでなく、ゲート配線とリペア配線との区別が容易であり、リペア作業においてリペア箇所を視覚的に認識しやすい。従って、リペア作業を効率的に正確に行うことができる。
なお、図1ないし図9は本実施の形態を説明するために、本実施の形態に関連する主要な部材や部材間の関係を簡略化して記載したに過ぎないものである。ここまでの説明で言及した以外にも、薄膜トランジスタやゲートドライバ等を含む液晶表示装置を構成するには多くの部材が使われる。しかしそれらは当業者には周知であるので、ここでは詳しく言及しない。また、本実施の形態で説明した液晶表示装置はあくまで一例に過ぎず、それら以外の液晶表示装置であっても、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。
図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。
10…画素部
20…薄膜トランジスタ
50…中継基板
70、70b…ゲートドライバ
71…シフトレジスタ
72…ゲート線
73…ゲート配線群
75…レジスタREG
101…セル・アレイ基板
REGi…i段目のレジスタ
SPAREi/i+1…i段目のスペアレジスタ
Gi…i段目のゲート信号
LGi…i段目のゲート配線
RI…入力用リペア配線
RC…制御用リペア配線
RO…出力用リペア配線
u6ないしu9…第1分岐点ないし第4分岐点
LO6、L67、L7P、L78、L89、L9C、L6I…配線
L8E、L9E…第1冗長枝配線
L9F…第2冗長枝配線
L1E…第3冗長枝配線
L5E…第4冗長枝配線
20…薄膜トランジスタ
50…中継基板
70、70b…ゲートドライバ
71…シフトレジスタ
72…ゲート線
73…ゲート配線群
75…レジスタREG
101…セル・アレイ基板
REGi…i段目のレジスタ
SPAREi/i+1…i段目のスペアレジスタ
Gi…i段目のゲート信号
LGi…i段目のゲート配線
RI…入力用リペア配線
RC…制御用リペア配線
RO…出力用リペア配線
u6ないしu9…第1分岐点ないし第4分岐点
LO6、L67、L7P、L78、L89、L9C、L6I…配線
L8E、L9E…第1冗長枝配線
L9F…第2冗長枝配線
L1E…第3冗長枝配線
L5E…第4冗長枝配線
Claims (10)
- 画素部とゲートドライバとが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置の製造方法であって、
該画素部を行単位で選択するゲート信号を発生するレジスタと、該レジスタに隣接して配設され該レジスタと同一の構成を備えフローティング状態にあるスペアレジスタと、該スペアレジスタのみに接続されたリペア配線と、該リペア配線と第2の交差をしてなる主配線と該主配線から分岐し他のゲート配線と第1の交差をして冗長交差容量を生じさせてなる冗長枝配線とを備えるとともに該ゲート信号を順次発生する複数段シフトレジスタが構成されるように該レジスタに接続され該ゲート信号が供給されるゲート配線とをそれぞれ複数備える該ゲートドライバを形成する第1工程と、
該レジスタが不良レジスタである場合に該不良レジスタ及び該冗長交差容量を切り離すとともに該ゲート配線と該リペア配線とを該第2の交差において接続するリペアを行うことにより、該不良レジスタに代わり該スペアレジスタを用いた該ゲートドライバを構成するととともに該ゲート信号が供給される配線がもつ交差容量の値が該リペアの前後で同じとなるようにする第2工程と
を含むことを特徴とする液晶表示装置の製造方法。 - 前記第2工程前の前記ゲート配線及び前記リペア配線は、前記スペアレジスタであって、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は該当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをも前記リペアに使用可能なように配設されてなることを特徴とする請求項1記載の液晶表示装置の製造方法。
- 前記第2工程前の前記レジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力するように構成されてなり、
該前段ゲート信号が供給される前段ゲート配線が接続され前段レジスタに近い側に設けられた入力端子と、該当段ゲート信号を供給する当段ゲート配線が接続され次段レジスタに近い側に設けられた出力端子と、該次段ゲート信号が供給される次段ゲート配線が接続され該入力端子と該出力端子との間に設けられた制御端子とをそれぞれ備えてなることを特徴とする請求項2記載の液晶表示装置の製造方法。 - 前記第2工程前の前記スペアレジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力することができるように構成されてなるとともに、入力端子、出力端子及び制御端子を前記レジスタが備える端子配列と同一の配列をもって備えてなり、
該スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線は、該入力端子に接続された入力用リペア配線と、該制御端子に接続された制御用リペア配線と、該出力端子に接続された出力用リペア配線とを含んで構成されてなることを特徴とする請求項3記載の液晶表示装置の製造方法。 - 前記スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線のうち、前記入力用リペア配線は少なくとも前段ゲート配線及び当段ゲート配線にそれぞれ交差し、前記制御用リペア配線は少なくとも次段ゲート配線及び該次段レジスタの次の段のレジスタである次次段レジスタの次次段ゲート配線にそれぞれ交差し、前記出力用リペア配線は少なくとも該当段ゲート配線及び該次段ゲート配線にそれぞれ交差してなることを特徴とする請求項4記載の液晶表示装置の製造方法。
- 前記第2工程前の当段ゲート配線から分岐した当段ゲート配線の前記冗長枝配線は、前段ゲート配線との交差によって前記冗長交差容量を構成する第1冗長枝配線と、前段レジスタの入力端子に接続されるゲート配線である前前段ゲート配線との交差によって他の前記冗長交差容量を構成する第2冗長枝配線とを含み、それぞれの該冗長枝配線は前記主配線から分岐してなることを特徴とする請求項5記載の液晶表示装置の製造方法。
- 前記第2工程前の当段ゲート配線の前記主配線は、
当段レジスタの出力端子から延びて、次段ゲート配線の2本の前記第1冗長枝配線とそれぞれ交差をなし、該当段レジスタの切り離し箇所を経て、当段スペアレジスタの当段入力用リペア配線と交差をなして第1分岐点に至り、該第1分岐点から該次段ゲート配線と交差をして第2分岐点に至り、該第2分岐点から前記画素部に接続され、
該第1分岐点から、該当段スペアレジスタの当段制御用リペア配線と交差し、該当段スペアレジスタの当段出力用リペア配線と交差をなし、次段レジスタと次次段レジスタとの間にある次段スペアレジスタから延びた次段入力用リペア配線と交差し、次次段ゲート配線の前記第2冗長枝配線と交差をなして該次段レジスタの入力端子に接続され、
該第2分岐点から、前段レジスタと該当段レジスタとの間にある前段スペアレジスタの前段制御用リペア配線との交差をし、該前段スペアレジスタの前段出力用リペア配線との交差をし、該前段スペアレジスタの該前段制御用リペア配線との2回目の交差をし、前段ゲート配線と交差をなし、前前段レジスタと該前段レジスタとの間にある前前段スペアレジスタの前前段制御用リペア配線と交差し、該前段スペアレジスタの前段入力用リペア配線と交差し、該当段ゲート配線の前記第1冗長枝配線との第3分岐点を経て、該当段ゲート配線の他の前記第1冗長枝配線及び該当段ゲート配線の前記第2冗長枝配線との第4分岐点を経て、該前段レジスタの制御端子に接続されてなることを特徴とする請求項6記載の液晶表示装置の製造方法。 - 当段レジスタが不良レジスタの場合に、該当段レジスタと次段レジスタとの間にあるスペアレジスタである当段スペアレジスタを用いて前記リペアをするときは、
前記第2工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の第2冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第1冗長枝配線との第3分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びた当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第1冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、
該第2工程の前記接続をするリペアは、該前段ゲート配線と該当段入力用リペア配線との交差、該当段ゲート配線と当段出力用リペア配線との交差、及び該次段ゲート配線と当段制御用リペア配線との交差のそれぞれにおいて接続をする工程を含み、
該第2工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の前記第1冗長枝配線の1本及び次次段ゲート配線の前記第1冗長枝配線の1本をそれぞれ切断する工程を含むことを特徴とする請求項7記載の液晶表示装置の製造方法。 - 当段レジスタが不良レジスタの場合に、前段レジスタと該当段レジスタとの間にある前段スペアレジスタを用いて前記リペアをするときは、
前記第2工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段レジスタと次段レジスタとの間にある当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の前記第2冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第1冗長枝配線との第3分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びる当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第1冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、
該第2工程の前記接続をするリペアは、該前段ゲート配線と該前段スペアレジスタの前段入力用リペア配線との交差、該当段ゲート配線と該前段スペアレジスタの前段出力用リペア配線との交差、及び該次段ゲート配線と該前段スペアレジスタの前段制御用リペア配線との交差のそれぞれにおいて接続する工程を含み、
該第2工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の2本の前記第1冗長枝配線及び該前段ゲート配線の1本の前記第1冗長枝配線を切断する工程を含むことを特徴とする請求項7記載の液晶表示装置の製造方法。 - 複数のレジスタを備え画素部を行単位で選択するゲート信号を順次発生する複数段シフトレジスタを含むゲートドライバと該画素部とが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置であって、
該ゲートドライバは、該レジスタに隣接して配設され該レジスタと同一の構成を備えるスペアレジスタと、該レジスタに接続され該ゲート信号を供給するゲート配線であって他のゲート配線と交差をして冗長交差容量を生じさせる冗長枝配線が分岐されてなるゲート配線と、該スペアレジスタに接続され該ゲート配線及び該他のゲート配線と交差をするリペア配線とを含んでなり、
該ゲート配線及び該他のゲート配線と該リペア配線とを接続するとともに不良レジスタ及び該冗長交差容量を切り離すリペアが行われることにより、該不良レジスタに代えて該スペアレジスタが該ゲートドライバを構成してなるとともに該ゲート信号が供給される配線にかかる交差容量が該リペア前後で同じとなるように構成されてなることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180228A JP2011033846A (ja) | 2009-08-01 | 2009-08-01 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180228A JP2011033846A (ja) | 2009-08-01 | 2009-08-01 | 液晶表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011033846A true JP2011033846A (ja) | 2011-02-17 |
Family
ID=43762979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009180228A Withdrawn JP2011033846A (ja) | 2009-08-01 | 2009-08-01 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011033846A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8928648B2 (en) | 2011-11-18 | 2015-01-06 | Samsung Display Co., Ltd. | Scan driving device, method for driving scan driving device, and method for managing defect of scan driving device |
WO2015096245A1 (zh) * | 2013-12-27 | 2015-07-02 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
WO2016011756A1 (zh) * | 2014-07-24 | 2016-01-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其修复方法 |
WO2017041432A1 (zh) * | 2015-09-09 | 2017-03-16 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及用于阵列基板的故障修复的方法 |
US9734785B2 (en) | 2015-02-05 | 2017-08-15 | Samsung Display Co., Ltd. | Gate driving unit |
WO2018155346A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 駆動回路、マトリックス基板および表示装置 |
CN111341791A (zh) * | 2020-03-10 | 2020-06-26 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、goa膜层结构、goa膜层结构制备方法和显示面板 |
CN112017574A (zh) * | 2019-05-31 | 2020-12-01 | 乐金显示有限公司 | 栅极驱动器及其修复方法 |
CN113871434A (zh) * | 2021-09-17 | 2021-12-31 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其修复方法 |
-
2009
- 2009-08-01 JP JP2009180228A patent/JP2011033846A/ja not_active Withdrawn
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8928648B2 (en) | 2011-11-18 | 2015-01-06 | Samsung Display Co., Ltd. | Scan driving device, method for driving scan driving device, and method for managing defect of scan driving device |
GB2534520B (en) * | 2013-12-27 | 2020-06-17 | Shenzhen China Star Optoelect | Self-healing gate driving circuit |
WO2015096245A1 (zh) * | 2013-12-27 | 2015-07-02 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
GB2534520A (en) * | 2013-12-27 | 2016-07-27 | Shenzhen China Star Optoelect | Self-repairing gate drive circuit |
KR101818385B1 (ko) | 2013-12-27 | 2018-01-12 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 자가복구형 게이트 구동회로 |
WO2016011756A1 (zh) * | 2014-07-24 | 2016-01-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其修复方法 |
US9704448B2 (en) | 2014-07-24 | 2017-07-11 | Boe Technology Group Co., Ltd. | Array substrate, display panel and repairing method thereof |
US9734785B2 (en) | 2015-02-05 | 2017-08-15 | Samsung Display Co., Ltd. | Gate driving unit |
WO2017041432A1 (zh) * | 2015-09-09 | 2017-03-16 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及用于阵列基板的故障修复的方法 |
US10565915B2 (en) | 2015-09-09 | 2020-02-18 | Boe Technology Group Co., Ltd. | Array substrate, display device, and fault repair method for array substrate |
WO2018155346A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 駆動回路、マトリックス基板および表示装置 |
CN112017574A (zh) * | 2019-05-31 | 2020-12-01 | 乐金显示有限公司 | 栅极驱动器及其修复方法 |
KR20200137817A (ko) * | 2019-05-31 | 2020-12-09 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이의 수리 방법 |
US11114000B2 (en) * | 2019-05-31 | 2021-09-07 | Lg Display Co., Ltd. | Gate driver and method of repairing the same |
CN112017574B (zh) * | 2019-05-31 | 2024-03-29 | 乐金显示有限公司 | 栅极驱动器及其修复方法 |
KR102653791B1 (ko) * | 2019-05-31 | 2024-04-01 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이의 수리 방법 |
CN111341791A (zh) * | 2020-03-10 | 2020-06-26 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、goa膜层结构、goa膜层结构制备方法和显示面板 |
CN113871434A (zh) * | 2021-09-17 | 2021-12-31 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其修复方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011033846A (ja) | 液晶表示装置及びその製造方法 | |
US7636077B2 (en) | Backup shift register module for a gateline driving circuit | |
CN1800926B (zh) | 阵列基片和具有该阵列基片的显示装置 | |
JP4876108B2 (ja) | 電子回路のブートストラップポイント電圧を低下する方法、及びその方法を用いた装置 | |
KR101217177B1 (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
KR101303736B1 (ko) | 액정표시장치용 게이트드라이버 | |
KR100265150B1 (ko) | Tft/lcd 액티브 데이타 라인 수리 장치 및 방법 | |
CN101004498A (zh) | 液晶显示器及其修复方法 | |
KR100211606B1 (ko) | 매트릭스형 화상표시장치 | |
CN106328038B (zh) | 一种栅极驱动电路、其修复方法及显示装置 | |
WO2011007464A1 (ja) | シフトレジスタ | |
JP2006171672A (ja) | アレイ基板、アレイ基板を有する表示装置、及びアレイ基板のリペアー方法 | |
US8284377B2 (en) | Display device and repairing method therefor | |
KR20070005043A (ko) | 표시장치 | |
KR100947534B1 (ko) | 표시 장치 | |
KR20070095585A (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
KR20110124529A (ko) | 표시 패널 | |
KR101605435B1 (ko) | 표시 패널 | |
KR102647372B1 (ko) | 표시 장치 및 그 제조 방법 | |
JP2019087601A (ja) | トランジスタおよびシフトレジスタ | |
KR101007716B1 (ko) | 표시장치 | |
JP2005107382A (ja) | 表示装置 | |
JPH09114423A (ja) | 画像表示装置 | |
JP2010249889A (ja) | 液晶表示装置及びその検査方法 | |
JP5350475B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121002 |