JPH09114423A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 クロック信号ＣＫ，ＣＫバーとスタートパル
スＳＰの信号線を増加させることなく、しかも各データ
信号線駆動回路２１〜２４のレイアウト面積も減少させ
ない画像表示装置を提供する。 【解決手段】 データ信号線駆動回路２１〜２４を４分
割すると共に、これをデータ信号線駆動回路２１，２３
とデータ信号線駆動回路２２，２４に振り分けて画像表
示部１の両側に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ信号線駆動
回路と画像表示部とを同一基板上に設けた画像表示装置
に関する。

【０００２】

【従来の技術】従来、アクティブマトリクス駆動方式の
液晶表示装置は、図１５に示すように、画像表示部１と
データ信号線駆動回路２と走査信号線駆動回路３とによ
って構成される。画像表示部１には、多数のデータ信号
線ＳＬと多数の走査信号線ＧＬとが交差して配線され、
これらデータ信号線ＳＬと走査信号線ＧＬの各交差部
に、ＴＦＴ（[Thin Film Transistor]薄膜トランジス
タ）などのスイッチング素子１ｅを介して絵素容量１ｆ
と補助容量１ｇを接続した絵素がそれぞれ設けられてい
る。ただし、図１５では、簡単のため４本のデータ信号
線ＳＬ1〜ＳＬ4と４本の走査信号線ＧＬ1〜ＧＬ4だけを
示している。

【０００３】データ信号線駆動回路２は、タイミング信
号生成回路２ａを備えている。タイミング信号生成回路
２ａは、クロック信号ＣＫ，ＣＫバーの立ち上がりごと
にスタートパルスＳＰを順次シフトするシフトレジスタ
からなる。したがって、このタイミング信号生成回路２
ａのパラレル出力からは、図１６に示すように、順次ク
ロック信号ＣＫ，ＣＫバーの半周期ずつ遅れたサンプリ
ング信号ＳＭＰ1〜ＳＭＰ4が出力される。これらのサン
プリング信号ＳＭＰ1〜ＳＭＰ4は、サンプリングトラン
ジスタＱ1〜Ｑ4のゲートに送られて映像信号ＶＳのサン
プリングを行うようになっている。そして、ここで映像
信号ＶＳのサンプリングによって得た各データ信号が画
像表示部１のそれぞれのデータ信号線ＳＬ1〜ＳＬ4に出
力される。また、これらの各データ信号線ＳＬ1〜ＳＬ4
には、出力されたデータ信号を保持するためのホールド
コンデンサＣ1〜Ｃ4が接続されている。

【０００４】走査信号線駆動回路３は、上記データ信号
線駆動回路２が映像信号ＶＳをサンプリングして得たデ
ータ信号を各データ信号線ＳＬ1〜ＳＬ4に出力する度
に、走査信号線ＧＬ1〜ＧＬ4のいずれかを順に選択する
回路である。例えば走査信号線ＧＬ1が選択されると、
この走査信号線ＧＬ1に接続される全てのスイッチング
素子１ｅがＯＮとなり、各データ信号線ＳＬ1〜ＳＬ4に
印加されたデータ信号が走査信号線ＧＬ1上の各絵素の
絵素容量１ｆと補助容量１ｇにそれぞれ充電される。し
たがって、各走査信号線ＧＬ1〜ＧＬ4が順に選択される
と、画像表示部１の全ての絵素にデータ信号が順次供給
されるので、アクティブマトリクス駆動方式による液晶
表示が行われる。

【０００５】ところで、従来の一般的なアクティブマト
リクス駆動方式の液晶表示装置は、ガラスなどの透明基
板上に設けた非晶質シリコン薄膜によってスイッチング
素子１ｅなどを形成することにより画像表示部１を構成
する。そして、データ信号線駆動回路２や走査信号線駆
動回路３は、外付けＩＣとして別のシリコン基板などの
上に形成したものを接続して使用する。しかしながら、
これらデータ信号線駆動回路２や走査信号線駆動回路３
を別の基板上に設けたのでは、外付けＩＣの製造コスト
が余分に加わるだけでなく、画像表示部１の多数のデー
タ信号線ＳＬや走査信号線ＧＬとこれらの外付けＩＣと
の間の接続を行うために実装コストが高くなる。

【０００６】このため、透明基板上に多結晶シリコン薄
膜を設け、この多結晶シリコン薄膜によって画像表示部
１のスイッチング素子１ｅを形成すると共に、データ信
号線駆動回路２や走査信号線駆動回路３のトランジスタ
などの素子も形成して、この画像表示部１と同一の基板
上にモノリシックにデータ信号線駆動回路２や走査信号
線駆動回路３を設けた画像表示装置が従来から開発され
ている。また、この際、ガラスの歪み点（約６００°
Ｃ）以下のプロセス温度でこの多結晶シリコン薄膜にト
ランジスタなどの素子を形成することにより、低コスト
化を図る試みも報告されている。ただし、多結晶シリコ
ン薄膜上に形成されたトランジスタは、一般にウェーハ
などの単結晶シリコン基板上に形成されたものに比べ
て、チャンネル移動度が低くなると共にしきい値電圧が
高くなる。そして、トランジスタの相互コンダクタンス
は、チャンネル移動度に比例すると共に、ゲート電圧と
しきい値電圧との差に比例するので、このようにチャン
ネル移動度が低くしきい値電圧が高い場合には、相互コ
ンダクタンスが低くなり、トランジスタの駆動能力が低
下すると共にスイッチング速度も遅くなる。

【０００７】上記のようにトランジスタの駆動能力が低
くスイッチング速度が遅くなると、特にデータ信号線駆
動回路２では、サンプリング信号ＳＭＰの波形が鈍るこ
とにより、１絵素の伝送期間（サンプリング期間）内に
サンプリングトランジスタＱを確実にＯＮにさせてデー
タ信号をデータ信号線ＳＬに十分に書き込むことが困難
になるので、画面表示のコントラストや解像度が低下す
る。また、画像表示装置が大画面高解像度化された場合
には、データ信号線ＳＬの本数が増加することにより、
サンプリング期間が短くなりデータ信号線駆動回路２の
動作周波数が高くなると共に、データ信号線ＳＬの配線
長が長くなって交差する信号線の本数も増えるので、こ
のデータ信号線ＳＬの配線抵抗や配線容量が増大し、画
面表示のコントラストや解像度の低下が顕著になる。し
かも、このようにデータ信号線駆動回路２の動作周波数
が増加すると、消費電力も増大する。

【０００８】そこで、従来は、データ信号線駆動回路２
のタイミング信号生成回路２ａを複数に分割することに
より、各タイミング信号生成回路２ａの動作周波数を低
下させていた。即ち、例えば図１７に示すように、タイ
ミング信号生成回路２ａ，２ａを２つに分割した場合に
は、一方のタイミング信号生成回路２ａに本来の２分の
１の周波数のクロック信号ＣＫＡ，ＣＫＡバーとスター
トパルスＳＰＡとを入力することにより１つおきのサン
プリング信号ＳＭＰ1，ＳＭＰ3，…を得て、これを１つ
おきのサンプリングトランジスタＱ1，Ｑ3，…のゲート
に送る。また、他方のタイミング信号生成回路２ａに
は、位相の遅れたクロック信号ＣＫＢ，ＣＫＢバーとス
タートパルスＳＰＢとを入力することにより１つおきの
サンプリング信号ＳＭＰ2，ＳＭＰ4，…を得て、これを
残りのサンプリングトランジスタＱ2，Ｑ4，…のゲート
に送る。すると、図１８に示すように、映像信号ＶＳ
は、奇数番目のデータ信号，，…がそれぞれ一方の
タイミング信号生成回路２ａから出力されるサンプリン
グ信号ＳＭＰ1，ＳＭＰ3，…によってサンプリングされ
ると共に、偶数番目のデータ信号，，…がそれぞれ
他方のタイミング信号生成回路２ａから出力される位相
の遅れたサンプリング信号ＳＭＰ2，ＳＭＰ4，…によっ
てサンプリングされる。したがって、このデータ信号線
駆動回路２は、各タイミング信号生成回路２ａ，２ａを
本来の分割数分の１（図１７では２分の１）の速度で動
作させているにもかかわらず、映像信号ＶＳは本来の速
度でサンプリングすることができる。

【０００９】また、特公平４−３１３７１号公報には、
１走査線分の映像信号ＶＳを分割したものをそれぞれ１
走査線分の長さまで時間軸伸長すると共に、データ信号
線駆動回路２も同数に分割してそれぞれ時間軸伸長した
映像信号ＶＳを入力することにより、各データ信号線駆
動回路２の動作周波数を分割数分の１に低減させる発明
も開示されている。

【００１０】

【発明が解決しようとする課題】ところが、上記タイミ
ング信号生成回路２ａのみを分割する従来の画像表示装
置では、各タイミング信号生成回路２ａごとに位相のず
れた制御信号を用意する必要がある。即ち、図１７に示
すように、２つのタイミング信号生成回路２ａ，２ａに
分割した場合には、クロック信号ＣＫＡ，ＣＫＡバーと
スタートパルスＳＰＡの他に、これよりも位相の遅れた
クロック信号ＣＫＢ，ＣＫＢバーとスタートパルスＳＰ
Ｂが必要になる。そして、このように使用する制御信号
の種類が増えると、基板上に信号線を配線するための配
線スペースが増加するので、画像表示装置のダウンサイ
ジングの障害になるという問題が生じる。

【００１１】しかも、このように制御信号の信号線数が
増加すると、図１７からも明らかなように、各信号線が
他の信号線と交差する箇所が多くなるので、これらの信
号線の寄生容量が増え、この寄生容量を充電するために
制御信号の出力回路の消費電力が増大するという問題も
発生する。

【００１２】さらに、タイミング信号生成回路２ａ，２
ａを分割した場合には、各タイミング信号生成回路２ａ
の動作周波数は低下するが、サンプリングトランジスタ
Ｑでは、サンプリング期間が変化せず高速でスイッチン
グが行われることになる。したがって、サンプリング信
号ＳＭＰの波形の鈍りは解消できても、サンプリングト
ランジスタＱ自体の駆動能力が低くスイッチング速度が
遅い場合には、映像信号ＶＳを正確にサンプリングする
ことができないという問題が残る。しかも、サンプリン
グトランジスタＱの高速スイッチングによるスイッチン
グノイズの影響も減少しないので、上記のように制御信
号の信号線の本数が増加すると、このスイッチングノイ
ズの影響が増加するという問題が発生する。

【００１３】これに対して、特公平４−３１３７１号公
報に記載された従来の画像表示装置では、分割した各デ
ータ信号線駆動回路２に共通の制御信号が送られるの
で、制御信号の信号線の本数が増加するようなことがな
く、また、タイミング信号生成回路２ａの動作周波数だ
けでなくサンプリングトランジスタＱでのサンプリング
周波数もデータ信号線駆動回路２の分割数分の１に低減
することができるので、上記のような問題は生じない。

【００１４】しかし、分割した各データ信号線駆動回路
２にそれぞれ別個の映像信号ＶＳを送るために、これら
各データ信号線駆動回路２の間には、映像信号ＶＳの信
号線を配線する必要が生じる。したがって、分割数が増
加すると、これら各データ信号線駆動回路２の間に設け
る映像信号ＶＳの信号線の配線スペースが無視できなく
なり、その分だけ各データ信号線駆動回路２のレイアウ
ト面積が減少するので、回路のレイアウトが困難になる
という問題があった。

【００１５】しかも、データ信号線駆動回路２を分割し
た場合には、各データ信号線駆動回路２のタイミング信
号生成回路２ａが同じ動作を行うにもかかわらず、いず
れかのタイミング信号生成回路２ａに動作不良が発生す
ると、画像表示装置全体が不良品となり歩留りが悪くな
るいう問題もあった。

【００１６】本発明は、上記従来の問題を解決するもの
で、データ信号線駆動回路を分割すると共に、これを画
像表示部の両側に振り分けて配置することにより、制御
信号の信号線を増加させることなく、しかも各データ信
号線駆動回路のレイアウト面積も減少させない画像表示
装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明の画像表示装置
は、クロック信号に従いスタートパルスを順次シフトさ
せて得たサンプリング信号により映像信号を順にサンプ
リングするデータ信号線駆動回路と、該映像信号のサン
プリングによって得た各データ信号が印加されるデータ
信号線を多数備えた画像表示部とが同一基板上に設けら
れた画像表示装置において、該データ信号線駆動回路が
それぞれ別個の映像信号をサンプリングする３つ以上の
データ信号線駆動回路に分割されると共に、該分割され
た各データ信号線駆動回路が該画像表示部の両側に振り
分けて配置され、そのことにより上記目的が達成され
る。

【００１８】また、好ましくは、本発明の画像表示装置
は、クロック信号に従いスタートパルスを順次シフトさ
せて得たサンプリング信号により映像信号を順にサンプ
リングするデータ信号線駆動回路と、該映像信号のサン
プリングによって得た各データ信号が印加されるデータ
信号線を多数備えた画像表示部とが同一基板上に設けら
れた画像表示装置において、該データ信号線駆動回路が
それぞれ別個の映像信号をサンプリングする複数のデー
タ信号線駆動回路に分割されると共に、該分割された複
数の各データ信号線駆動回路が該画像表示部の両側にそ
れぞれ重複して設けられる。

【００１９】さらに、好ましくは、本発明の画像表示装
置における分割された各データ信号線駆動回路が、共通
のクロック信号とスタートパルスに基づいてそれぞれ別
個の映像信号をサンプリングするものである。

【００２０】さらに、好ましくは、本発明の画像表示装
置における分割された各データ信号線駆動回路におい
て、クロック信号に従いスタートパルスを順次シフトさ
せてサンプリング信号を得るタイミング信号生成回路の
各段のピッチが、データ信号線のピッチよりも広く配置
される。

【００２１】さらに、好ましくは、本発明の画像表示装
置における分割された各データ信号線駆動回路における
同一機能のいずれかの信号を表示パネルの入力端子から
該各データ信号線駆動回路に導く信号線のインピーダン
スがほぼ等しく配線される。さらに、好ましくは、本発
明の画像表示装置は、クロック信号に従いスタートパル
スを順次シフトさせて得たサンプリング信号により映像
信号を順にサンプリングするデータ信号線駆動回路と、
該映像信号のサンプリングによって得た各データ信号が
印加されるデータ信号線を多数備えた画像表示部とが同
一基板上に設けられた画像表示装置において、該データ
信号線駆動回路がそれぞれ別個の映像信号をサンプリン
グする複数のデータ信号線駆動回路に分割されると共
に、該分割された複数のデータ信号線駆動回路が該画像
表示部の片側に配置され、かつ、該分割された各データ
信号線駆動回路における同一機能のいずれかの信号を表
示パネルの入力端子から該各データ信号線駆動回路に導
く信号線のインピーダンスがほぼ等しく配線される。

【００２２】さらに、好ましくは、本発明の画像表示装
置における同一機能のいずれかの信号が映像信号であ
る。

【００２３】さらに、好ましくは、本発明の画像表示装
置における分割されたいずれか一対のデータ信号線駆動
回路において、前記映像信号の信号線が互いに対称位置
からそれぞれのデータ信号線駆動回路に入力される。

【００２４】さらに、好ましくは、本発明の画像表示装
置における分割された複数のデータ信号線駆動回路にお
けるサンプリング信号の信号線の上層または下層に修正
用配線が設けられる。

【００２５】さらに、好ましくは、本発明の画像表示装
置は、クロック信号に従いスタートパルスを順次シフト
させて得たサンプリング信号により映像信号を順にサン
プリングするデータ信号線駆動回路と、該映像信号のサ
ンプリングによって得た各データ信号が印加されるデー
タ信号線を多数備えた画像表示部とが同一基板上に設け
られた画像表示装置において、該データ信号線駆動回路
がそれぞれ別個の映像信号をサンプリングする複数のデ
ータ信号線駆動回路に分割されると共に、該分割された
複数のデータ信号線駆動回路が該画像表示部の片側に配
置され、かつ、該分割された複数のデータ信号線駆動回
路におけるサンプリング信号の信号線の上層または下層
に修正用配線が設けられる。

【００２６】さらに、好ましくは、本発明の画像表示装
置における修正用配線と各データ信号線駆動回路におけ
るサンプリング信号の信号線との交差部の配線幅が他の
部分よりも広く形成される。

【００２７】さらに、好ましくは、本発明の画像表示装
置における画像表示部における同じ側に配置された各デ
ータ信号線駆動回路において、クロック信号に従いスタ
ートパルスを順次シフトさせてサンプリング信号を得る
タイミング信号生成回路を共用し、該タイミング信号生
成回路で得たサンプリング信号を各データ信号線駆動回
路のサンプリング回路に供給してそれぞれの映像信号を
サンプリングさせる。以下、その作用について説明す
る。

【００２８】上記構成により、データ信号線駆動回路を
分割するだけでなく、画像表示部の両側に振り分けて配
置するので、各データ信号線駆動回路が密接して配置さ
れるようなことがなくなり、これら各データ信号線駆動
回路に映像信号を入力するための信号線に十分な配線ス
ペースを確保しても、各データ信号線駆動回路のレイア
ウト面積が圧迫されるようなことがなくなる。

【００２９】また、上記構成により、画像表示部の両側
に重複して設けられたデータ信号線駆動回路によって各
データ信号線にデータ信号が印加されるので、時定数の
大きいデータ信号線に短時間で確実にデータ信号の供給
を行うことができるようになる。

【００３０】さらに、上記構成により、各データ信号線
駆動回路のクロック信号とスタートパルスが共通のもの
となるので、制御信号の信号線の本数を減少させること
ができる。

【００３１】さらに、上記構成により、各データ信号線
駆動回路におけるサンプリング回路のピッチを広げてレ
イアウトに余裕を持たせることができる。

【００３２】さらに、上記構成により、異なるデータ信
号線駆動回路に接続されるデータ信号線の境界部分での
信号の劣化の程度をできるだけ均一にしていわゆるブロ
ック縞の発生を抑制できる。

【００３３】さらに、上記構成により、分割したデータ
信号線駆動回路を画像表示部の片側にのみ配置する場合
にも、信号の劣化の程度をできるだけ均一にすることが
できる。

【００３４】さらに、上記構成により、特に映像信号の
劣化の程度をできるだけ均一にすることができる。

【００３５】さらに、上記構成により、簡単な構成によ
り映像信号の劣化の程度をできるだけ均一にすることが
できる。

【００３６】さらに、上記構成により、分割された各デ
ータ信号線駆動回路のサンプリング回路が冗長構成とな
るので、不良が発生したデータ信号線駆動回路における
サンプリング信号の信号線と、他のデータ信号線駆動回
路のサンプリング信号の信号線との間を修正用配線によ
って接続することによって、製造上の歩留りを向上させ
ることができる。

【００３７】さらに、上記構成により、分割したデータ
信号線駆動回路を画像表示部の片側にのみ配置するが、
信号線のインピーダンスは考慮して配線を行わない場合
にも、サンプリング信号の信号線との間を修正用配線に
よって接続して歩留りを向上させることができる。

【００３８】さらに、上記構成により、修正用配線と信
号線の交差部の配線幅が広いので、この交差部の溶融接
続による修正が容易になる。

【００３９】さらに、上記構成により、分割された各デ
ータ信号線駆動回路のサンプリング回路を共用すること
により、データ信号線駆動回路の全体のレイアウト面積
を小さくして無駄をなくすことができる。

【００４０】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００４１】図１〜図３は本発明の第１実施形態を示す
ものであって、図１は画像表示装置の構成を示すブロッ
ク図、図２は画像表示装置の動作を示すタイムチャー
ト、図３は画像表示装置の他の構成を示すブロック図で
ある。なお、図１５〜図１８に示した従来例と同様の機
能を有する構成部材には同じ番号を付記する。

【００４２】本実施形態の画像表示装置は、図１に示す
ように、画像表示部１の両側に４分割したデータ信号線
駆動回路２１〜２４を配置したものである。画像表示部
１は、図１５に示したものと同様のアクティブマトリク
ス駆動方式の液晶表示装置であり、データ信号線駆動回
路２１〜２４によってサンプリングされたデータ信号が
印加されるデータ信号線ＳＬを多数備えている。ただ
し、簡単のため、図１では８本のデータ信号線ＳＬ1〜
ＳＬ8のみを示している。また、図１では、走査信号線
駆動回路とこれによって駆動される走査信号線を省略し
て示している。なお、この画像表示部１は、データ信号
を印加するための多数のデータ信号線ＳＬを備えた画像
表示部１であれば、他の方式の画像表示装置であっても
よい。

【００４３】４分割されたデータ信号線駆動回路２１〜
２４には、それぞれ画像表示部１の一端側から複数本ず
つのデータ信号線ＳＬが割り当てられて接続されてい
る。また、映像信号ＶＳも同じく４系統の映像信号ＶＳ
1〜ＶＳ4に分割されて、これらのデータ信号線駆動回路
２１〜２４にそれぞれ別個に入力される。各データ信号
線駆動回路２１〜２４では、映像信号ＶＳ1〜ＶＳ4のい
ずれかを多数のサンプリングトランジスタＱによってサ
ンプリングし、このサンプリングしたデータ信号をそれ
ぞれに割り当てられた各データ信号線ＳＬに出力するよ
うになっている。各サンプリングトランジスタＱのゲー
トには、データ信号線駆動回路２１〜２４ごとに設けら
れたタイミング信号生成回路２ａから出力されるサンプ
リング信号ＳＭＰが入力される。これらの各タイミング
信号生成回路２ａには、それぞれ同じクロック信号Ｃ
Ｋ，ＣＫバーとスタートパルスＳＰとが入力されるよう
になっている。また、各データ信号線ＳＬには、それぞ
れホールドコンデンサＣが接続されている。ただし、図
１では８本のデータ信号線ＳＬ1〜ＳＬ8のみを示してい
るので、各データ信号線駆動回路２１〜２４には２本ず
つのデータ信号線ＳＬ2i-1，ＳＬ2i（ｉは１〜４の整
数）が割り当てられ、サンプリングトランジスタＱ1，
Ｑ2とホールドコンデンサＣ1，Ｃ2も２つずつ設けられ
ている。

【００４４】上記データ信号線駆動回路２１，２３は画
像表示部１の一方の側（図１では上側）に配置され、残
りのデータ信号線駆動回路２２，２４は画像表示部１の
他方の側（図１では下側）に配置される。したがって、
各データ信号線駆動回路２１〜２４の間には、十分な隙
間が生じるので、これら各データ信号線駆動回路２１〜
２４ごとに映像信号ＶＳ1〜ＶＳ4を入力するための信号
線を設けたとしても、このために各データ信号線駆動回
路２１〜２４のレイアウト面積が圧迫されるようなこと
がなくなる。また、これらのデータ信号線駆動回路２１
〜２４は、画像表示部１と同一のガラスなどの基板上に
形成される。

【００４５】映像信号ＶＳ1〜ＶＳ4は、図２に示すよう
に、通常の映像信号ＶＳを１走査線ごとに４分割したも
のであり、それぞれ１走査線分の長さになるまで４倍に
時間軸伸長すると共に位相が揃えられている。即ち、通
常の映像信号ＶＳが８つのデータ信号〜からなるも
のとすると、映像信号ＶＳ1は、１走査線の期間（水平
走査期間１Ｈ）の前半がデータ信号となり後半がデー
タ信号になるものである。そして、映像信号ＶＳ2
は、１走査線の期間の前半と後半がデータ信号，と
なり、映像信号ＶＳ3は、１走査線の期間の前半と後半
がデータ信号，６となり、映像信号ＶＳ4は、１走
査線の期間の前半と後半がデータ信号，となる。な
お、このような時間軸伸長は、例えば前記特公平４−３
１３７１号公報に記載されているようなシフトレジスタ
とサンプルホールド回路を用いて容易に実行することが
できる。また、もともとこのような形式の映像信号ＶＳ
1〜ＶＳ4を出力する撮像装置や記憶装置を用いた場合に
は、時間軸伸長などの処理が不要となる。

【００４６】上記データ信号線駆動回路２１〜２４に共
通に入力されるクロック信号ＣＫ，ＣＫバーとスタート
パルスＳＰは、図２に示すように、通常の４分の１の周
波数のものとなる。このため、各タイミング信号生成回
路２ａから出力されるサンプリング信号ＳＭＰ1は１走
査線の期間の前半にＨレベルからＬレベルに切り替わ
り、サンプリング信号ＳＭＰ2は１走査線の期間の後半
にＨレベルからＬレベルに切り替わる。したがって、１
走査線の前半には、各データ信号線駆動回路２１〜２４
のサンプリングトランジスタＱ1が同時にＯＮとなり、
データ信号線ＳＬ1，ＳＬ3，ＳＬ5，ＳＬ7にそれぞれデ
ータ信号，，，がサンプリング出力されると共
に、１走査線の後半には、各データ信号線駆動回路２１
〜２４のサンプリングトランジスタＱ2が同時にＯＮと
なり、データ信号線ＳＬ2，ＳＬ4，ＳＬ6，ＳＬ8にそれ
ぞれデータ信号，，，がサンプリング出力され
る。

【００４７】この結果、本実施形態の画像表示装置は、
４分割したデータ信号線駆動回路２１〜２４をそれぞれ
４分の１の周波数で動作させるので、これらデータ信号
線駆動回路２１〜２４のトランジスタの駆動能力が低く
スイッチング速度が遅い場合にも、各映像信号ＶＳ1〜
ＶＳ4を確実にサンプリングすることができる。また、
各データ信号線駆動回路２１〜２４は、共通のクロック
信号ＣＫ，ＣＫバーとスタートパルスＳＰを用いるの
で、図１５に示した従来例のように位相のずれた制御信
号を分割数倍用意する必要がなくなり、配線スペースを
節約することができる。さらに、本実施形態の画像表示
装置では、各データ信号線駆動回路２１〜２４が画像表
示部１の両側に互い違いに振り分けて配置されているの
で、例えばデータ信号線駆動回路２１とデータ信号線駆
動回路２３との間の隙間が十分広くなり、各データ信号
線駆動回路２１〜２４ごとに必要となる映像信号ＶＳ1
〜ＶＳ4の信号線の配線スペースがこれら各データ信号
線駆動回路２１〜２４のレイアウト面積を圧迫するよう
なこともなくなる。

【００４８】しかも、図１に示すように、映像信号ＶＳ
1〜ＶＳ4の各信号線がサンプリング信号ＳＭＰの各信号
線と交差する交差数が、図１７に示した従来例に比べて
４分の１に減少する。また、この図１７に示した従来例
では、クロック信号ＣＫＢ，ＣＫＢバーの信号線がタイ
ミング信号生成回路２ａから出力されるサンプリング信
号ＳＭＰの信号線と交差していたが、本実施形態の画像
表示装置では、クロック信号ＣＫ，ＣＫバーの信号線が
サンプリング信号ＳＭＰの信号線と交差するようなこと
はなくなる。そして、このように信号線の交差数が減少
すると、これらの信号線の寄生容量を減少させることが
できるので、この寄生容量に充電を行うための消費電力
を低減すると共に、波形鈍りなどによる信号の劣化も防
止することができる。さらに、この信号線の寄生容量で
消費される電力は動作周波数に比例するので、データ信
号線駆動回路２１〜２４の動作周波数が４分の１に低下
したことによっても、この消費電力を低減することがで
きる。

【００４９】なお、上記実施形態では、画像表示部１の
両側のデータ信号線駆動回路２１〜２４の間に大きなス
ペースの余裕が生じレイアウトに無駄が多くなる。そこ
で、図３に示すように、各データ信号線駆動回路２１〜
２４におけるタイミング信号生成回路２ａの各段のピッ
チやサンプリングトランジスタＱ1，Ｑ2の間隔をデータ
信号線ＳＬのピッチよりも広く配置することができる。
この図３の画像表示装置は、図１の画像表示装置と全く
同じ構成であるが、データ信号線駆動回路２１〜２４に
おける各素子の配置のピッチが広くなる。したがって、
これらデータ信号線駆動回路２１〜２４の各素子の形成
の際の設計マージンを広く取ることができるので、半導
体製造プロセスの歩留りを向上させることができる。

【００５０】上記データ信号線駆動回路２１〜２４に接
続されるデータ信号線ＳＬは、隣接するもの同士ができ
るだけ同じデータ信号線駆動回路２１〜２４に接続され
るようにする他、隣接するもの同士が常に異なるデータ
信号線駆動回路２１〜２４に接続されるようにすること
もできる。即ち、例えばデータ信号線駆動回路２１に
は、データ信号線ＳＬ1，ＳＬ3が接続され、データ信号
線駆動回路２２には、データ信号線ＳＬ2，ＳＬ4が接続
されるというように、各データ信号線ＳＬを千鳥足状に
割り当てることができる。

【００５１】ところで、データ信号線駆動回路２１〜２
４は、分割数が多くなればなるほど動作周波数が低下す
る。そして、この分割数をデータ信号線ＳＬの本数に一
致させると、データ信号線駆動回路２１〜２４が不要と
なる。しかし、この場合には、データ信号線ＳＬの本数
と同じ数の映像信号ＶＳを外部から供給する必要がある
ので、実質的にはデータ信号線駆動回路２１〜２４を外
付けした場合と同じことになる。

【００５２】図４は本発明の第２実施形態を示すもので
あって、画像表示装置の構成を示すブロック図である。
なお、図１〜図３に示した第１実施形態と同様の機能を
有する構成部材には同じ番号を付記して説明を省略す
る。

【００５３】本実施形態の画像表示装置は、図４に示す
ように、画像表示部１の一方の側に２分割したデータ信
号線駆動回路２１，２２を配置すると共に、他方の側に
もこれらデータ信号線駆動回路２１，２２と同じデータ
信号線駆動回路２３，２４を重複して設けたものであ
る。各データ信号線駆動回路２１〜２４は、第１実施形
態の場合と同様の構成であり、クロック信号ＣＫ，ＣＫ
バーとスタートパルスＳＰが共通に入力される。しか
し、画像表示部１を挟んで対向する一対のデータ信号線
駆動回路２１，２３には共通の映像信号ＶＳ1が入力さ
れ、データ信号線駆動回路２２，２４には共通の映像信
号ＶＳ2が入力される。また、画像表示部１は、第１実
施形態の場合と同様のものである。なお、図４では画像
表示部１には、２Ｎ本のデータ信号線ＳＬ1〜ＳＬ2Nが
設けられているものとする。そして、一対のデータ信号
線駆動回路２１，２３には、Ｎ本のデータ信号線ＳＬ1
〜ＳＬNの両端がそれぞれ接続され、他方の対のデータ
信号線駆動回路２２，２４には、残りＮ本のデータ信号
線ＳＬN+1〜ＳＬ2Nの両端がそれぞれ接続されている。

【００５４】画像表示部１の一方の側に配置されたデー
タ信号線駆動回路２１，２２のみに注目すると、本実施
形態の画像表示装置は、通常の２分の１の周波数のクロ
ック信号ＣＫ，ＣＫバーとスタートパルスＳＰを用いる
ことにより動作周波数を２分の１に低減できるので、ト
ランジスタの駆動能力が低くスイッチング速度が遅い場
合にも、映像信号ＶＳ1，ＶＳ2を確実にサンプリングす
ることができる。

【００５５】しかも、画像表示部１の他方の側に配置さ
れたデータ信号線駆動回路２３，２４は、それぞれこれ
らデータ信号線駆動回路２１，２２と全く同じ動作を行
う。したがって、これらのデータ信号線駆動回路２１〜
２４は、映像信号ＶＳ1，ＶＳ2をサンプリングしたデー
タ信号をデータ信号線ＳＬ1〜ＳＬ2Nの両方の端から書
き込むことができる。ここで、大画面の画像表示装置で
は、画像表示部１の表示面積が広くなりデータ信号線Ｓ
Ｌの配線長も長くなるので、これらデータ信号線ＳＬの
配線抵抗や配線容量が大きくなって時定数が増加する。
このため、例えば画像表示部１の片側に配置されたデー
タ信号線駆動回路２１，２２のみでは、動作周波数を低
下させたとしても、トランジスタの駆動能力の不足など
のために、短いサンプリング期間内にデータ信号をデー
タ信号線ＳＬに十分に書き込むことが困難になる場合が
ある。そこで、本実施形態のように、データ信号線ＳＬ
1〜ＳＬ2Nの両側からデータ信号を書き込みようにすれ
ば、トランジスタの駆動能力の不足を補い短時間に十分
にデータ信号を書き込めるので、コントラストや解像度
の低下を少なくして高品質の画像表示を行うことができ
るようになる。

【００５６】図５〜図７は本発明の第３実施形態を示す
ものであって、図５は画像表示装置の従来の構成を比較
例として示すブロック図、図６は画像表示装置の構成を
示すブロック図、図７は画像表示装置の他の構成を示す
ブロック図である。なお、図１〜図４に示した他の実施
形態と同様の機能を有する構成部材には同じ番号を付記
して説明を省略する。

【００５７】例えば図５に示すように、画像表示部１の
一方の側に２分割したデータ信号線駆動回路２１，２２
を配置する場合、従来は、２系統の映像信号ＶＳ1，Ｖ
Ｓ2をそれぞれデータ信号線駆動回路２１，２２の同じ
側から入力するように配線していた。なお、画像表示部
１やデータ信号線駆動回路２１，２２は、第１実施形態
の場合と同様のものであり、各データ信号線駆動回路２
１，２２におけるサンプリング回路２ｂは、多数のサン
プリングトランジスタＱの素子アレイ回路を示す。ま
た、ここでは簡単のため、１０本のデータ信号線ＳＬ1
〜ＳＬ10のみを示している。

【００５８】上記データ信号線ＳＬ5に印加されるデー
タ信号は、映像信号ＶＳ1がデータ信号線駆動回路２１
に入力されて５本のサンプリング信号の信号線と交差し
た後にサンプリング回路２ｂでサンプリングされたもの
である。これに対して、このデータ信号線ＳＬ5に画像
表示部１上で隣接するデータ信号線ＳＬ6に印加される
データ信号は、映像信号ＶＳ2がデータ信号線駆動回路
２２に入力されて１本のサンプリング信号の信号線と交
差した後にサンプリング回路２ｂでサンプリングされた
ものである。即ち、映像信号ＶＳ1と映像信号ＶＳ2の信
号線は、画像表示部１上で隣接するデータ信号線ＳＬ5
とデータ信号線ＳＬ6にデータ信号を印加するための配
線部分の配線長やサンプリング信号の信号線との交差数
が異なるので、配線抵抗や配線容量の相違から配線イン
ピーダンスに違いが生じることになる。したがって、画
像表示部１の左半分の画面１ａでは、データ信号線ＳＬ
5に近い右側のデータ信号線ＳＬほど配線インピーダン
スによって大きな鈍りが生じるのに対して、画像表示部
１の右半分の画面１ｂでは、データ信号線ＳＬ6に近い
左側のデータ信号線ＳＬほど配線インピーダンスによる
鈍りが小さくなるので、これら画面１ａ，１ｂの境界部
分で解像度などの画質に急激な差が生じ画像に縞模様
（ブロック縞）が生じることなる。

【００５９】そこで、本実施形態の画像表示装置では、
図６に示すように、一方のデータ信号線駆動回路２１に
は映像信号ＶＳ1の信号線を図示左側から供給するよう
に配線し、他方のデータ信号線駆動回路２２には映像信
号ＶＳ2の信号線を図示右側から供給するように配線す
ることにより左右対称の配置としている。すると、デー
タ信号線ＳＬ5とデータ信号線ＳＬ6には、映像信号ＶＳ
1，ＶＳ2がそれぞれ５本ずつのサンプリング信号の信号
線と交差した後にサンプリング回路２ｂでサンプリング
されたデータ信号が印加されるので、配線インピーダン
スがほぼ等しくなる。したがって、画像表示部１の左半
分の画面１ａでは、データ信号線ＳＬ5に近い右側のデ
ータ信号線ＳＬほど配線インピーダンスによって大きな
鈍りが生じるのに対して、画像表示部１の右半分の画面
１ｂでも、データ信号線ＳＬ6に近い左側のデータ信号
線ＳＬほど配線インピーダンスによって大きな鈍りが生
じるので、これら画面１ａ，１ｂの境界部分の解像度な
どをほぼ等しくしてブロックの境目を自然に連続させる
ことができる。

【００６０】上記ブロック縞は、図５に示したように分
割したデータ信号線駆動回路２１，２２を画像表示部１
の一方の側に配置した場合に限らず、図１に示した第１
実施形態の画像表示装置のように、両側に振り分けて配
置した場合にも生じ得る。即ち、図１の場合には、デー
タ信号線ＳＬ2とデータ信号線ＳＬ3やデータ信号線ＳＬ
4とデータ信号線ＳＬ5などの境界部分で縞模様が発生す
るおそれがある。そこで、このような場合にも、図７に
示すように、映像信号ＶＳ1，ＶＳ3の信号線を画像表示
部１の上側に配置されたデータ信号線駆動回路２１，２
３に図示左側から供給するように配線すると共に、映像
信号ＶＳ2，ＶＳ4の信号線を画像表示部１の下側に配置
されたデータ信号線駆動回路２２，２４には図示右側か
ら供給するように配線して、これらの信号線を左右対称
に配置すれば、画像表示部１上で隣接するデータ信号線
ＳＬにデータ信号を出力するための映像信号ＶＳの信号
線の配線インピーダンスがほぼ均一になるので、画面１
ａ〜１ｄの各境界部分の解像度などをほぼ等しくして縞
模様の発生を抑制することができる。

【００６１】図８〜図１２は本発明の第４実施形態を示
すものであって、図８はデータ信号線駆動回路の構成を
示すブロック図、図９はタイミング信号生成回路の構成
を示すブロック図、図１０は修正を施したタイミング信
号生成回路の構成を示すブロック図、図１１は修正用配
線と信号線との交差部を示す拡大平面図、図１２は画像
表示装置の他の構成を示すブロック図である。なお、図
１〜図７に示した他の実施形態と同様の機能を有する構
成部材には同じ番号を付記して説明を省略する。

【００６２】上記第１〜３実施形態の画像表示装置は、
分割したデータ信号線駆動回路２１〜２４の内部にそれ
ぞれ同じ動作を行うタイミング信号生成回路２ａを重複
して備えている。しかし、これらのタイミング信号生成
回路２ａは、冗長に設けられているにもかかわらずそれ
ぞれが独立しているので、いずれかのタイミング信号生
成回路２ａが不良となっても画像表示装置全体が不良と
なるため不経済であるだけでなく、逆に同じタイミング
信号生成回路２ａを複数設けることにより不良発生の確
率を高めて歩留りを低下させるという不都合もあった。

【００６３】本実施形態の画像表示装置は、この不都合
を解消するために、一部のタイミング信号生成回路２ａ
に不良が発生しても他のタイミング信号生成回路２ａが
これを補うことができる修正用配線を設けたものであ
る。なお、このような修正用配線は、第１実施形態の場
合のように分割したデータ信号線駆動回路２１〜２４を
画像表示部１の両側に振り分けて配置した画像表示装置
に限らず、データ信号線駆動回路を分割するいずれの画
像表示装置にも設けることができる。

【００６４】例えば図８に示すように、３分割したデー
タ信号線駆動回路２１〜２３を並べて配置した場合に
は、各データ信号線駆動回路２１〜２３のタイミング信
号生成回路２ａから出力されるサンプリング信号ＳＭＰ
1〜ＳＭＰ3の信号線の上層または下層に修正用配線４が
連続して配線される。これら修正用配線４と各信号線と
は、常時は絶縁層によって電気的に絶縁されているが、
必要に応じてこれらの間をレーザ照射によって溶融接続
させることができるようになっている。

【００６５】ここで、各データ信号線駆動回路２１〜２
３は、第１実施形態の場合と同様のものであり、これら
データ信号線駆動回路２１〜２３の各タイミング信号生
成回路２ａも多数のラッチ回路をカスケード接続した多
数段のシフトレジスタによって構成される。ただし、こ
こでは簡単のため、各データ信号線駆動回路２１〜２３
にデータ信号線ＳＬが３本ずつ割り当てられた場合を示
すので、タイミング信号生成回路２ａも、図９に示すよ
うに、３つのラッチ回路５１〜５３からなるシフトレジ
スタによって構成される。

【００６６】ところで、例えばデータ信号線駆動回路２
２における図９に示すタイミング信号生成回路２ａの最
初のラッチ回路５１に不良が発生したとすると、サンプ
リング信号ＳＭＰ1は正しい信号にはならず、このサン
プリング信号ＳＭＰ1をシフトさせて得たサンプリング
信号ＳＭＰ2，ＳＭＰ3も正しい信号ではなくなる。そこ
で、このような場合には、図１０に示すように、データ
信号線駆動回路２２におけるタイミング信号生成回路２
ａの不良が発生したラッチ回路５１の出力線を黒三角印
６１で示すようにレーザ照射によって溶融断線させると
共に、このタイミング信号生成回路２ａにおけるサンプ
リング信号ＳＭＰ1の信号線と上記修正用配線４との交
差部を黒丸印７１で示すようにレーザ照射によって溶融
接続する。また、図８に示すように、正常な例えばデー
タ信号線駆動回路２１におけるタイミング信号生成回路
２ａのサンプリング信号ＳＭＰ1の信号線と修正用配線
４との交差部も黒丸印７２で示すようにレーザ照射によ
って溶融接続する。なお、図９に示すラッチ回路５１の
出力線は、不良によって完全に開放されている場合には
特に断線させる必要ないが、通常は動作に不都合な信号
が現れるおそれがあるので、このような黒三角印６１に
よる溶融断線を行う。

【００６７】上記黒丸印７１，７２の溶融接続により、
正常なデータ信号線駆動回路２１のサンプリング信号Ｓ
ＭＰ1が修正用配線４を介して不良の発生したデータ信
号線駆動回路２２にも供給されるので、このサンプリン
グ信号ＳＭＰ1だけでなく、図１０に示したラッチ回路
５２，５３から出力されるサンプリング信号ＳＭＰ2，
ＳＭＰ3も正常なものとなる。したがって、本実施形態
の画像表示装置によれば、データ信号線駆動回路２２に
発生した不良を正常なデータ信号線駆動回路２１によっ
て補い修正することができるので、製品の歩留り向上を
図ることができるようになる。

【００６８】なお、上記実施形態では、レーザ照射によ
って黒丸印７１，７２の溶融接続を行ったが、配線ルー
ルが微細で修正用配線４と各信号線と交差部の面積が狭
い場合には、図１１に示すように、これら修正用配線４
と各信号線の交差部の配線幅を広く形成して、レーザ照
射による溶融接続が成功する確率を高めるようにするこ
とが望ましい。また、レーザ照射による溶融接続以外に
も、例えば修正用配線４と各信号線との間にアナログス
イッチを設けておき、このアナログスイッチのＯＮ／Ｏ
ＦＦを電気的に制御するようにしてもよい。

【００６９】また、上記実施形態では、１箇所の不良を
修正する場合について説明したが、図１２に示すよう
に、複数箇所で発生した不良を１本の修正用配線４で修
正することも可能である。図１２では、例えばデータ信
号線駆動回路２２が出力するサンプリング信号ＳＭＰ
1，ＳＭＰ2が共に不良となり、データ信号線駆動回路２
３が出力するサンプリング信号ＳＭＰ3も不良になった
場合を示す。そして、黒丸印７３，７４によってデータ
信号線駆動回路２２が出力すべきサンプリング信号ＳＭ
Ｐ1をデータ信号線駆動回路２１が出力するサンプリン
グ信号ＳＭＰ1によって補い、黒丸印７５，７６によっ
てデータ信号線駆動回路２２が出力すべきサンプリング
信号ＳＭＰ2をデータ信号線駆動回路２３が出力するサ
ンプリング信号ＳＭＰ2によって補い、黒丸印７７，７
８によってデータ信号線駆動回路２３が出力すべきサン
プリング信号ＳＭＰ3をデータ信号線駆動回路２４が出
力するサンプリング信号ＳＭＰ3によって補うようにし
ている。また、１本の修正用配線４は、このように３箇
所の不良の修正に兼用するために、黒三角印６２，６３
の溶融断線によって３分割している。ただし、不良の発
生箇所によっては、このように３箇所の不良を１本の修
正用配線４で必ず修正できるとは限らない。このため、
修正用配線４を予め複数本設けておけば、修正可能とな
る不良箇所数を確実に増加させることができる。

【００７０】なお、図８では図示しない画像表示部１の
一方の側に配置したデータ信号線駆動回路２１〜２３の
みを示し、図１２では画像表示部１の一方の側に配置し
たデータ信号線駆動回路２１〜２４のみを示したが、こ
の画像表示部１の他方の側にもデータ信号線駆動回路が
配置されている場合には、これらのデータ信号線駆動回
路に対しても同じ修正用配線４または他の独立した修正
用配線を設けることができる。

【００７１】図１３および図１４は本発明の第５実施形
態を示すものであって、図１３は画像表示装置の構成を
示すブロック図、図１４は画像表示装置の動作を示すタ
イムチャートである。なお、図１〜図１２に示した他の
実施形態と同様の機能を有する構成部材には同じ番号を
付記して説明を省略する。

【００７２】上記第１〜４実施形態の画像表示装置は、
分割したデータ信号線駆動回路２１〜２４の内部に同じ
動作を行うタイミング信号生成回路２ａを重複して備え
ている。このため、重複するタイミング信号生成回路２
ａのレイアウト面積が無駄になるだけでなく、タイミン
グ信号生成回路２ａの数が増えることにより不良発生の
確率も高まるので、第４実施形態に示したような修正用
配線４を設けて歩留りの低下を防止する必要性も生じる
ことになる。

【００７３】そこで、本実施形態では、図１３に示すよ
うに、画像表示部１の両側に設けたデータ信号線駆動回
路２１，２２でそれぞれ１つのタイミング信号生成回路
２ａを共用するようにしたものを示す。即ち、一方のデ
ータ信号線駆動回路２１は、実際にはさらに２分割され
ていて映像信号ＶＳ1，ＶＳ3がそれぞれ入力されると共
に、他方のデータ信号線駆動回路２２も、実際にはさら
に２分割されていて映像信号ＶＳ2，ＶＳ4がそれぞれ入
力される。また、これら各データ信号線駆動回路２１，
２２内で２分割された回路には、画像表示部１の各デー
タ信号線ＳＬ1〜ＳＬ8が千鳥足状に交互に割り当てられ
ている。したがって、データ信号線駆動回路２１は、分
割された一方のサンプリングトランジスタＱ1，Ｑ3のゲ
ートにタイミング信号生成回路２ａから出力されるサン
プリング信号ＳＭＰ1，ＳＭＰ2をそれぞれ入力し、映像
信号ＶＳ1をこれらサンプリングトランジスタＱ1，Ｑ3
を介してデータ信号線ＳＬ1，ＳＬ5に出力するようにな
ると共に、分割された他方のサンプリングトランジスタ
Ｑ2，Ｑ4のゲートにも同じタイミング信号生成回路２ａ
から出力されるサンプリング信号ＳＭＰ1，ＳＭＰ2をそ
れぞれ入力し、映像信号ＶＳ3をこれらサンプリングト
ランジスタＱ2，Ｑ4を介してデータ信号線ＳＬ3，ＳＬ7
に出力するようになっている。また、データ信号線駆動
回路２２は、分割された一方のサンプリングトランジス
タＱ1，Ｑ3のゲートにタイミング信号生成回路２ａから
出力されるサンプリング信号ＳＭＰ1，ＳＭＰ2をそれぞ
れ入力し、映像信号ＶＳ2をこれらサンプリングトラン
ジスタＱ1，Ｑ3を介してデータ信号線ＳＬ2，ＳＬ6に出
力するようになると共に、分割された他方のサンプリン
グトランジスタＱ2，Ｑ4のゲートにも同じタイミング信
号生成回路２ａから出力されるサンプリング信号ＳＭＰ
1，ＳＭＰ2をそれぞれ入力し、映像信号ＶＳ4をこれら
サンプリングトランジスタＱ2，Ｑ4を介してデータ信号
線ＳＬ4，ＳＬ8に出力するようになっている。

【００７４】映像信号ＶＳ1〜ＶＳ4は、図１４に示すよ
うに、通常の映像信号ＶＳを１走査線ごとに４分割した
ものであり、それぞれ１走査線分の長さになるまで４倍
に時間軸伸長すると共に位相が揃えられている。ただ
し、各データ信号線ＳＬ1〜ＳＬ8が千鳥足状に交互に割
り当てられるので、これに応じて各映像信号ＶＳ1〜Ｖ
Ｓ4に含まれるデータ信号も組み替えられている。即
ち、通常の映像信号ＶＳが８つのデータ信号〜から
なるものとすると、映像信号ＶＳ1は、１走査線の期間
（水平走査期間１Ｈ）の前半がデータ信号となり後半
がデータ信号になるものである。そして、映像信号Ｖ
Ｓ2は、１走査線の期間の前半と後半がデータ信号，
となり、映像信号ＶＳ3は、１走査線の期間の前半と
後半がデータ信号，となり、映像信号ＶＳ4は、１
走査線の期間の前半と後半がデータ信号，となる。

【００７５】上記データ信号線駆動回路２１，２２に共
通に入力されるクロック信号ＣＫ，ＣＫバーとスタート
パルスＳＰは、図１４に示すように、通常の４分の１の
周波数のものとなる。このため、双方のタイミング信号
生成回路２ａから出力されるサンプリング信号ＳＭＰ1
は１走査線の期間の前半にＨレベルからＬレベルに切り
替わり、サンプリング信号ＳＭＰ2は１走査線の期間の
後半にＨレベルからＬレベルに切り替わる。したがっ
て、１走査線の前半には、データ信号線駆動回路２１と
データ信号線駆動回路２２のサンプリングトランジスタ
Ｑ1，Ｑ2が同時にＯＮとなり、データ信号線ＳＬ1〜Ｓ
Ｌ4にそれぞれデータ信号〜がサンプリング出力さ
れると共に、１走査線の後半には、データ信号線駆動回
路２１とデータ信号線駆動回路２２のサンプリングトラ
ンジスタＱ3，Ｑ4が同時にＯＮとなり、データ信号線Ｓ
Ｌ5〜ＳＬ8にそれぞれデータ信号〜がサンプリング
出力される。

【００７６】この結果、本実施形態の画像表示装置は、
画像表示部１の両側に振り分けて２分割したデータ信号
線駆動回路２１，２２をさらに２分割することにより、
それぞれ４分の１の周波数で動作させると共に、これら
に共通のクロック信号ＣＫ，ＣＫバーとスタートパルス
ＳＰを用いるので、第１実施形態の場合と同様の効果を
得ることができる。しかも、各データ信号線駆動回路２
１，２２でタイミング信号生成回路２ａを共用するの
で、第１実施形態の場合に比べ、このタイミング信号生
成回路２ａの個数を２分の１に減少させることができ
る。また、従来例と比べた場合にも、各タイミング信号
生成回路２ａの段数が４分の１に減少するので、タイミ
ング信号生成回路２ａの個数が２倍に増えても段数の合
計による回路規模の比較では従来のものの半分で済むよ
うになる。

【００７７】なお、上記第１〜第５実施形態での分割数
は単なる一例であり、さらに分割数を増やせばそれぞれ
の効果がより一層顕著なものとなる。

【００７８】また、上記第１〜第５実施形態では、デー
タ信号線駆動回路２１〜２４でサンプリングされたデー
タ信号を直接各データ信号線ＳＬに出力していたが、バ
ッファ回路を介して各データ信号線ＳＬに出力させるこ
ともできる。さらに、データ信号線駆動回路２１〜２４
でサンプリングされたデータ信号をそれぞれ一旦ホール
ド回路に保持した後に、所定のタイミングで一斉にデー
タ信号線ＳＬに出力するようにしてもよい。即ち、上記
第１〜第５実施形態では、いずれも駆動方式を点順次方
式としたが、線順次方式とすることもできる。

【００７９】

【発明の効果】以上のように本発明の画像表示装置によ
れば、データ信号線駆動回路を分割することにより、こ
のデータ信号線駆動回路の動作周波数を低下させること
ができるので、ノイズと消費電力を低減することができ
る。しかも、分割したデータ信号線駆動回路を画像表示
部の両側に振り分けて配置することにより、各データ信
号線駆動回路の内部レイアウトや周辺信号線のレイアウ
トに余裕を持たせることができる。また、データ信号線
駆動回路の分割によって制御信号の種類が増加するよう
なこともない。したがって、これらによりノイズと消費
電力の低減効果をさらに向上させることができる。

【００８０】さらに、データ信号線の両端からデータ信
号を印加することにより、このデータ信号の供給を高速
かつ確実に行うことができ、表示品質を向上させること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示すものであって、画
像表示装置の構成を示すブロック図である。

【図２】本発明の第１実施形態を示すものであって、画
像表示装置の動作を示すタイムチャートである。

【図３】本発明の第１実施形態を示すものであって、画
像表示装置の他の構成を示すブロック図である。

【図４】本発明の第２実施形態を示すものであって、画
像表示装置の構成を示すブロック図である。

【図５】本発明の第３実施形態を示すものであって、画
像表示装置の従来の構成を比較例として示すブロック図
である。

【図６】本発明の第３実施形態を示すものであって、画
像表示装置の構成を示すブロック図である。

【図７】本発明の第３実施形態を示すものであって、画
像表示装置の他の構成を示すブロック図である。なお、
図１〜図４に示した他の実施形態と同様の機能を有する
構成部材には同じ番号を付記して説明を省略する。

【図８】本発明の第４実施形態を示すものであって、デ
ータ信号線駆動回路の構成を示すブロック図である。

【図９】本発明の第４実施形態を示すものであって、タ
イミング信号生成回路の構成を示すブロック図である。

【図１０】本発明の第４実施形態を示すものであって、
修正を施したタイミング信号生成回路の構成を示すブロ
ック図である。

【図１１】本発明の第４実施形態を示すものであって、
修正用配線と信号線との交差部を示す拡大平面図であ
る。

【図１２】本発明の第４実施形態を示すものであって、
画像表示装置の他の構成を示すブロック図である。な
お、図１〜図７に示した他の実施形態と同様の機能を有
する構成部材には同じ番号を付記して説明を省略する。

【図１３】本発明の第５実施形態を示すものであって、
画像表示装置の構成を示すブロック図である。

【図１４】本発明の第５実施形態を示すものであって、
画像表示装置の動作を示すタイムチャートである。な
お、図１〜図１２に示した他の実施形態と同様の機能を
有する構成部材には同じ番号を付記して説明を省略す
る。

【図１５】従来例を示すものであって、アクティブマト
リクス駆動方式の液晶表示装置の基本構成を示すブロッ
ク図である。

【図１６】従来例を示すものであって、図１５の液晶表
示装置の動作を示すタイムチャートである。

【図１７】従来例を示すものであって、タイミング信号
生成回路を分割したデータ信号線駆動回路の構成を示す
ブロック図である。

【図１８】従来例を示すものであって、図１７のデータ
信号線駆動回路を用いた画像表示装置の動作を示すタイ
ムチャートである。

【符号の説明】 １ 画像表示部 ２１ データ信号線駆動回路 ２２ データ信号線駆動回路 ２３ データ信号線駆動回路 ２４ データ信号線駆動回路 ２ａ タイミング信号生成回路 ２ｂ サンプリング回路 ４ 修正用配線

Claims (12)

【特許請求の範囲】
1. 【請求項１】 クロック信号に従いスタートパルスを順
   次シフトさせて得たサンプリング信号により映像信号を
   順にサンプリングするデータ信号線駆動回路と、該映像
   信号のサンプリングによって得た各データ信号が印加さ
   れるデータ信号線を多数備えた画像表示部とが同一基板
   上に設けられた画像表示装置において、 該データ信号線駆動回路がそれぞれ別個の映像信号をサ
   ンプリングする３つ以上のデータ信号線駆動回路に分割
   されると共に、該分割された各データ信号線駆動回路が
   該画像表示部の両側に振り分けて配置された画像表示装
   置。
2. 【請求項２】 クロック信号に従いスタートパルスを順
   次シフトさせて得たサンプリング信号により映像信号を
   順にサンプリングするデータ信号線駆動回路と、該映像
   信号のサンプリングによって得た各データ信号が印加さ
   れるデータ信号線を多数備えた画像表示部とが同一基板
   上に設けられた画像表示装置において、 該データ信号線駆動回路がそれぞれ別個の映像信号をサ
   ンプリングする複数のデータ信号線駆動回路に分割され
   ると共に、該分割された複数の各データ信号線駆動回路
   が該画像表示部の両側にそれぞれ重複して設けられた画
   像表示装置。
3. 【請求項３】 前記分割された各データ信号線駆動回路
   が、共通のクロック信号とスタートパルスに基づいてそ
   れぞれ別個の映像信号をサンプリングするものである請
   求項１または２記載の画像表示装置。
4. 【請求項４】 前記分割された各データ信号線駆動回路
   において、クロック信号に従いスタートパルスを順次シ
   フトさせてサンプリング信号を得るタイミング信号生成
   回路の各段のピッチが、データ信号線のピッチよりも広
   く配置された請求項１〜３のいずれかに記載の画像表示
   装置。
5. 【請求項５】 前記分割された各データ信号線駆動回路
   における同一機能のいずれかの信号を表示パネルの入力
   端子から該各データ信号線駆動回路に導く信号線のイン
   ピーダンスがほぼ等しく配線された請求項１〜４のいず
   れかに記載の画像表示装置。
6. 【請求項６】 クロック信号に従いスタートパルスを順
   次シフトさせて得たサンプリング信号により映像信号を
   順にサンプリングするデータ信号線駆動回路と、該映像
   信号のサンプリングによって得た各データ信号が印加さ
   れるデータ信号線を多数備えた画像表示部とが同一基板
   上に設けられた画像表示装置において、 該データ信号線駆動回路がそれぞれ別個の映像信号をサ
   ンプリングする複数のデータ信号線駆動回路に分割され
   ると共に、該分割された複数のデータ信号線駆動回路が
   該画像表示部の片側に配置され、かつ、 該分割された各データ信号線駆動回路における同一機能
   のいずれかの信号を表示パネルの入力端子から該各デー
   タ信号線駆動回路に導く信号線のインピーダンスがほぼ
   等しく配線された画像表示装置。
7. 【請求項７】 前記同一機能のいずれかの信号が映像信
   号である請求項５または６記載の画像表示装置。
8. 【請求項８】 前記分割されたいずれか一対のデータ信
   号線駆動回路において、前記映像信号の信号線が互いに
   対称位置からそれぞれのデータ信号線駆動回路に入力さ
   れた請求項７記載の画像表示装置。
9. 【請求項９】 前記分割された複数のデータ信号線駆動
   回路におけるサンプリング信号の信号線の上層または下
   層に修正用配線が設けられた請求項１〜８のいずれかに
   記載の画像表示装置。
10. 【請求項１０】 クロック信号に従いスタートパルスを
    順次シフトさせて得たサンプリング信号により映像信号
    を順にサンプリングするデータ信号線駆動回路と、該映
    像信号のサンプリングによって得た各データ信号が印加
    されるデータ信号線を多数備えた画像表示部とが同一基
    板上に設けられた画像表示装置において、 該データ信号線駆動回路がそれぞれ別個の映像信号をサ
    ンプリングする複数のデータ信号線駆動回路に分割され
    ると共に、該分割された複数のデータ信号線駆動回路が
    該画像表示部の片側に配置され、かつ、 該分割された複数のデータ信号線駆動回路におけるサン
    プリング信号の信号線の上層または下層に修正用配線が
    設けられた画像表示装置。
11. 【請求項１１】 前記修正用配線と各データ信号線駆動
    回路におけるサンプリング信号の信号線との交差部の配
    線幅が他の部分よりも広く形成された請求項９または１
    ０記載の画像表示装置。
12. 【請求項１２】 前記画像表示部における同じ側に配置
    された各データ信号線駆動回路において、クロック信号
    に従いスタートパルスを順次シフトさせてサンプリング
    信号を得るタイミング信号生成回路を共用し、該タイミ
    ング信号生成回路で得たサンプリング信号を各データ信
    号線駆動回路のサンプリング回路に供給してそれぞれの
    映像信号をサンプリングさせる請求項１〜１１のいずれ
    かに記載の画像表示装置。