CN106328038B - 一种栅极驱动电路、其修复方法及显示装置 - Google Patents

一种栅极驱动电路、其修复方法及显示装置 Download PDF

Info

Publication number
CN106328038B
CN106328038B CN201610931575.4A CN201610931575A CN106328038B CN 106328038 B CN106328038 B CN 106328038B CN 201610931575 A CN201610931575 A CN 201610931575A CN 106328038 B CN106328038 B CN 106328038B
Authority
CN
China
Prior art keywords
repair line
line
shift register
connecting line
repair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610931575.4A
Other languages
English (en)
Other versions
CN106328038A (zh
Inventor
赵剑
李环宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610931575.4A priority Critical patent/CN106328038B/zh
Publication of CN106328038A publication Critical patent/CN106328038A/zh
Application granted granted Critical
Publication of CN106328038B publication Critical patent/CN106328038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种栅极驱动电路、其修复方法及显示装置，在栅极驱动电路中增设修复电路、第一修复线、第二修复线和第三修复线，在修复电路中，控制模块控制输出模块的输入端与第一时钟信号端或第二时钟信号端相连以及下拉模块的第一输入端和第二输入端分别与参考信号端相连，第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连；这样，可以利用修复电路代替发生异常的移位寄存器工作，实现栅极驱动电路的可修复性，提高显示装置的使用率。

Description

一种栅极驱动电路、其修复方法及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动电路、其修复方法及显示装置。
背景技术
在薄膜晶体管显示装置中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(Thin Film Transistor,TFT)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在显示装置的阵列基板上，即阵列基板行驱动(Gate Driver on Array,GOA)工艺，这种集成工艺不仅可以节省成本，还可以实现窄边框的设计。
利用GOA工艺形成的栅极驱动电路由级联的多个移位寄存器组成，在信号的传输过程中，若某一级移位寄存器出现异常，会导致整个栅极驱动电路不能正常工作，从而使得显示装置不能正常工作，使显示装置的使用率大大降低。
因此，如何提供一种可修复的栅极驱动电路，是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种栅极驱动电路、其修复方法及显示装置，用以提供一种可修复的栅极驱动电路。
因此，本发明实施例提供了一种栅极驱动电路，包括：级联的多个移位寄存器；还包括：至少一个修复电路和与每个所述修复电路对应设置的一条第一修复线、一条第二修复线和一条第三修复线；每个所述修复电路，包括：控制模块、上拉模块、下拉模块和输出模块；其中，
在所述控制模块的控制下，所述输出模块的输入端与第一时钟信号端或第二时钟信号端相连，所述下拉模块的第一输入端和第二输入端分别与参考信号端相连；每条所述第一修复线用于将对应的修复电路中的输出模块的输出端与发生异常的移位寄存器的输出端相连，每条所述第二修复线用于将对应的修复电路中的上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，每条所述第三修复线用于将对应的修复电路中的下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，每条所述第一修复线与对应的修复电路中的输出模块的输出端相连，每条所述第二修复线分别与对应的修复电路中的上拉模块的控制端和输入端相连，每条所述第三修复线与对应的修复电路中的下拉模块的控制端相连；
还包括：分别与各所述移位寄存器的输出端电性连接的第一连接线；其中，各所述第一修复线、各所述第二修复线和各所述第三修复线分别与各所述第一连接线交叉设置且相互绝缘。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，各所述第一修复线、各所述第二修复线和各所述第三修复线同层设置；
各所述第一连接线同层设置；
各所述第一修复线、各所述第二修复线和各所述第三修复线分别与各所述第一连接线异层设置。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，还包括：位于各所述第一修复线、各所述第二修复线和各所述第三修复线所在膜层与各所述第一连接线所在膜层之间的第一绝缘层；
所述第一绝缘层在各所述第一修复线、各所述第二修复线和各所述第三修复线分别与各所述第一连接线的交叉位置处具有第一过孔。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，每条所述第一修复线与对应的修复电路中的输出模块的输出端相连，每条所述第二修复线分别与对应的修复电路中的上拉模块的控制端和输入端相连，每条所述第三修复线与对应的修复电路中的下拉模块的控制端相连；
还包括：与每个所述修复电路对应设置的一条第四修复线、一条第五修复线、一条第六修复线、一组第二连接线、一组第三连接线和一组第四连接线；其中，每条所述第四修复线与第四控制信号端相连，每条所述第五修复线与第五控制信号端相连，每条所述第六修复线与第六控制信号端相连；每组第二连接线中的各所述第二连接线与各所述移位寄存器一一对应，每组第三连接线中的各所述第三连接线与各所述移位寄存器一一对应，每组第四连接线中的各所述第四连接线与各所述移位寄存器一一对应；各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线交叉设置且相互绝缘；
还包括：与各所述第二连接线一一对应的第一开关晶体管、与各所述第三连接线一一对应的第二开关晶体管以及与各所述第四连接线一一对应的第三开关晶体管；其中，各所述第一开关晶体管的栅极与对应的第二连接线相连，源极与对应的第二连接线对应的移位寄存器的输出端相连，漏极与对应的第二连接线对应的修复电路对应的第一修复线相连；各所述第二开关晶体管的栅极与对应的第三连接线相连，源极与对应的第三连接线对应的移位寄存器的输出端相连，漏极与对应的第三连接线对应的修复电路对应的第二修复线相连；各所述第三开关晶体管的栅极与对应的第四连接线相连，源极与对应的第四连接线对应的移位寄存器的输出端相连，漏极与对应的第四连接线对应的修复电路对应的第三修复线相连。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线同层设置；
各所述第二连接线、各所述第三连接线和各所述第四连接线同层设置；
各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线异层设置。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的栅极同层设置，各所述第二连接线、各所述第三连接线和各所述第四连接线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的源极和漏极同层设置；或者，
各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的源极和漏极同层设置，各所述第二连接线、各所述第三连接线和各所述第四连接线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的栅极同层设置。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，还包括：位于各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线所在膜层与各所述第二连接线、各所述第三连接线和各所述第四连接线所在膜层之间的第二绝缘层；
所述第二绝缘层在各所述第四修复线与各所述第二连接线的交叉位置处、各所述第五修复线与各所述第三连接线的交叉位置处以及各所述第六修复线与各所述第四连接线的交叉位置处具有第二过孔。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，还包括：与每个所述修复电路对应设置的一条第七修复线；每条所述第七修复线与第七控制信号端相连；
各所述第七修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线交叉设置且相互绝缘。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，各所述第七修复线分别与各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线同层设置。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，所述第二绝缘层在各所述第七修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线的交叉位置处具有第三过孔。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，在每个所述修复电路中，所述控制模块的第一控制端与第一控制信号端相连，第一输入端与所述第一时钟信号端相连，第二控制端与第二控制信号端相连，第二输入端与所述第二时钟信号端相连，第一输出端和第二输出端分别与所述输出模块的输入端相连，第三控制端与第三控制信号端相连，第三输入端与所述参考信号端相连，第三输出端分别与所述下拉模块的第一输入端和第二输入端相连；用于在所述第一控制信号端的控制下将所述第一时钟信号端的信号提供给所述输出模块的输入端或在所述第二控制信号端的控制下将所述第二时钟信号端的信号提供给所述输出模块的输入端，在所述第三控制信号端的控制下将所述参考信号端的信号分别提供给所述下拉模块的第一输入端和第二输入端；
所述上拉模块的控制端和输入端分别与对应的第二修复线相连，输出端与节点相连；用于在发生异常的移位寄存器的上一级移位寄存器的输出端的控制下将发生异常的移位寄存器的上一级移位寄存器的输出端的信号提供给所述节点；
所述下拉模块的控制端与对应的第三修复线相连，第一输出端与所述节点相连，第二输出端分别与所述输出模块的输出端和对应的第一修复线相连；用于在发生异常的移位寄存器的下一级移位寄存器的输出端的控制下将所述参考信号端的信号分别提供给所述节点、所述输出模块的输出端和发生异常的移位寄存器的输出端；
所述输出模块的控制端与所述节点相连；用于在所述节点的控制下将所述第一时钟信号端的信号或所述第二时钟信号端的信号提供给发生异常的移位寄存器的输出端。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，在每个所述修复电路中，所述控制模块，包括：四开关晶体管、第五开关晶体管和第六开关晶体管；其中，
所述第四开关晶体管的栅极与所述第一控制信号端相连，所述第四开关晶体管的源极与所述第一时钟信号端相连，所述第四开关晶体管的漏极分别与所述第五开关晶体管的漏极和所述输出模块的输入端相连；
所述第五开关晶体管的栅极与所述第二控制信号端相连，所述第五开关晶体管的源极与所述第二时钟信号端相连；
所述第六开关晶体管的栅极与所述第三控制信号端相连，所述第六开关晶体管的源极与所述参考信号端相连，所述第六开关晶体管的漏极分别与所述下拉模块的第一输入端和第二输入端相连。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，在每个所述修复电路中，所述上拉模块，包括：第七开关晶体管；
所述第七开关晶体管的栅极和源极分别与对应的第二修复线相连，所述第七开关晶体管的漏极与所述节点相连。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，在每个所述修复电路中，所述下拉模块，包括：第八开关晶体管和第九开关晶体管；其中，
所述第八开关晶体管的栅极分别与所述第九开关晶体管的栅极和对应的第三修复线相连，所述第八开关晶体管的源极分别与所述第九开关晶体管的源极和所述第六开关晶体管的漏极相连，所述第八开关晶体管的漏极与所述节点相连；
所述第九开关晶体管的漏极分别与所述输出模块的输出端和对应的第一修复线相连。
在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动电路中，在每个所述修复电路中，所述输出模块，包括：第十开关晶体管和电容；其中，
所述第十开关晶体管的栅极与所述节点相连，所述第十开关晶体管的源极分别与所述第四开关晶体管的漏极和所述第五开关晶体管的漏极相连，所述第十开关晶体管的漏极分别与所述第九开关晶体管的漏极和对应的第一修复线相连；
所述电容连接于所述第十开关晶体管的栅极和漏极之间。
本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述栅极驱动电路。
本发明实施例还提供了一种栅极驱动电路的修复方法，包括：
利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连。
在一种可能的实现方式中，在本发明实施例提供的上述修复方法中，所述利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，包括：对第一修复线和与发生异常的移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接；
所述利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，包括：对第二修复线和与发生异常的移位寄存器的上一级移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接；
所述利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连，包括：对第三修复线和与发生异常的移位寄存器的下一级移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接。
在一种可能的实现方式中，在本发明实施例提供的上述修复方法中，所述利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，包括：对第四修复线和与发生异常的移位寄存器对应的第二连接线的交叉位置处的第二过孔进行激光焊接；
所述利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，包括：对第五修复线和与发生异常的移位寄存器的上一级移位寄存器对应的第三连接线的交叉位置处的第二过孔进行激光焊接；
所述利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连，包括：对第六修复线和与发生异常的移位寄存器的下一级移位寄存器对应的第四连接线的交叉位置处的第二过孔进行激光焊接。
本发明实施例提供的上述栅极驱动电路、其修复方法及显示装置，在栅极驱动电路中增设修复电路、第一修复线、第二修复线和第三修复线，在修复电路中，控制模块控制输出模块的输入端与第一时钟信号端或第二时钟信号端相连以及下拉模块的第一输入端和第二输入端分别与参考信号端相连，第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连；这样，可以利用修复电路代替发生异常的移位寄存器工作，实现栅极驱动电路的可修复性，提高显示装置的使用率。
附图说明
图1为本发明实施例提供的栅极驱动电路的结构示意图之一；
图2为本发明实施例提供的栅极驱动电路的结构示意图之二；
图3为图1所示的栅极驱动电路修复后的结构示意图；
图4为图1沿AA方向的剖视图；
图5为图2所示的栅极驱动电路修复后的结构示意图；
图6为图2沿BB方向的剖视图；
图7为本发明实施例提供的栅极驱动电路的结构示意图之三；
图8为图7沿CC方向的剖视图；
图9为本发明实施例提供的栅极驱动电路的结构示意图之四；
图10为本发明实施例提供的栅极驱动电路的结构示意图之五；
图11本发明实施例提供的栅极驱动电路的结构示意图之六；
图12为图9所示的栅极驱动电路修复后的结构示意图；
图13为图10所示的栅极驱动电路修复后的结构示意图；
图14为图11所示的栅极驱动电路修复后的结构示意图；
图15为图14所示的栅极驱动电路对应的时序图；
图16为本发明实施例提供的栅极驱动电路的修复方法的流程图之一；
图17为本发明实施例提供的栅极驱动电路的修复方法的流程图之二；
图18为本发明实施例提供的栅极驱动电路的修复方法的流程图之三。
具体实施方式
下面结合附图，对本发明实施例提供的栅极驱动电路、其修复方法及显示装置的具体实施方式进行详细地说明。
本发明实施例提供的一种栅极驱动电路，如图1和图2所示，包括：级联的多个移位寄存器SR(1)、SR(2)、SR(3)…SR(N)(共N个移位寄存器单元)；还包括：至少一个修复电路1和与每个修复电路1对应设置的一条第一修复线2、一条第二修复线3和一条第三修复线4；图1和图2分别以设置一个修复电路1、一条第一修复线2、一条第二修复线3和一条第三修复线4为例进行说明；每个修复电路1，包括：控制模块101、上拉模块102、下拉模块103和输出模块104；其中，
在控制模块101的控制下，输出模块104的输入端104a与第一时钟信号端CLKA或第二时钟信号端CLKB相连，下拉模块103的第一输入端103a和第二输入端103b分别与参考信号端Vref相连；每条第一修复线2用于将对应的修复电路1中的输出模块104的输出端104b与发生异常的移位寄存器的输出端相连，每条第二修复线3用于将对应的修复电路1中的上拉模块102的控制端102a和输入端102b分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，每条第三修复线4用于将对应的修复电路1中的下拉模块103的控制端103c与发生异常的移位寄存器的下一级移位寄存器的输出端相连。
本发明实施例提供的上述栅极驱动电路，增加设置了至少一个修复电路和与每个修复电路对应的一条第一修复线、一条第二修复线、一条第三修复线，通过向修复电路输入第一时钟信号或第二时钟信号、参考信号、发生异常的移位寄存器的上一级移位寄存器的输出信号以及下一级移位寄存器的输出信号，使修复电路输出发生异常的移位寄存器的输出信号，可以实现利用修复电路代替发生异常的移位寄存器工作，从而可以实现栅极驱动电路的可修复性，进而可以提高显示装置的使用率。
需要说明的是，本发明实施例提供的上述栅极驱动电路，可以适用于正向移位寄存器的驱动，或者，也可以适用于反向移位寄存器的驱动，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，一个修复电路可以针对一个发生异常移位寄存器进行修复。具体地，栅极驱动电路中设置的修复电路的数量越多，可修复的移位寄存器的数量越多，栅极驱动电路的可修复性越强，然而，栅极驱动电路中设置的修复电路的数量越多，会使栅极驱动电路所占据的空间越大，因此，可以综合考虑栅极驱动电路的可修复性的大小和栅极驱动电路所占据空间的大小等因素，设置适当数量的修复电路。
下面通过两个具体的实例对本发明实施例提供的上述栅极驱动电路的具体实施方式进行详细说明。
实例一：
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1所示，每条第一修复线2与对应的修复电路1中的输出模块104的输出端104b相连，每条第二修复线3分别与对应的修复电路1中的上拉模块102的控制端102a和输入端102b相连，每条第三修复线4与对应的修复电路1中的下拉模块103的控制端103c相连；本发明实施例提供的上述栅极驱动电路，还可以包括：分别与各移位寄存器SR(1)、SR(2)、SR(3)…SR(N)的输出端Output_1、Output_2、Output_3…Output_N电性连接的第一连接线5；各第一修复线2、各第二修复线3和各第三修复线4分别与各第一连接线5交叉设置且相互绝缘。
下面以移位寄存器SR(2)发生异常为例对本发明实施例提供的上述栅极驱动电路的修复过程进行说明。如图3所示，可以通过对第一修复线2和与发生异常的移位寄存器SR(2)的输出端Output_2电性连接的第一连接线5的交叉位置处进行激光焊接(如图3所示的阴影区域所示)，将第一修复线2和与发生异常的移位寄存器SR(2)的输出端Output_2电性连接的第一连接线5电性连接，从而利用第一修复线2将修复电路1中的输出模块104的输出端104b与发生异常的移位寄存器SR(2)的输出端Output_2相连；同理，可以通过对第二修复线3和与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1电性连接的第一连接线5的交叉位置处进行激光焊接(如图3所示的阴影区域所示)，将第二修复线3和与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1电性连接的第一连接线5电性连接，从而利用第二修复线3将修复电路1中的上拉模块102的控制端12a和输入端102b分别与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1相连；同理，可以通过对第三修复线4和与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)的输出端Output_3电性连接的第一连接线5的交叉位置处进行激光焊接(如图3所示的阴影区域所示)，将第三修复线4和与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)的输出端Output_3电性连接的第一连接线5电性连接，从而利用第三修复线4将修复电路1中的下拉模块103的控制端103c与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)的输出端Output_3相连；这样，可以实现向修复电路1输入发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出信号和下一级移位寄存器SR(3)的输出信号，从而在修复电路1中的控制模块101控制输出模块104的输入端104a输入第一时钟信号端CLKA的信号或第二时钟信号端CLKB的信号以及控制下拉模块103的第一输入端103a和第二输入端103b分别输入参考信号端Vref的信号的情况下，可以将发生异常的移位寄存器SR(2)的输出信号从修复电路1中导出，综上，则实现了利用修复电路1代替发生异常的移位寄存器SR(2)工作，从而可以实现栅极驱动电路的可修复性，进而可以提高显示装置的使用率。
较佳地，在本发明实施例提供的上述栅极驱动电路中，如图1所示，可以将各第一修复线2、各第二修复线3和各第三修复线4同层设置，即各第一修复线2、各第二修复线3和各第三修复线4采用相同的材料通过同一次构图工艺形成，并且，可以将各第一连接线5同层设置，即各第一连接线5采用相同的材料通过同一次构图工艺形成，这样，可以简化栅极驱动电路的制作工艺，降低生产成本；为了使各第一修复线2、各第二修复线3、各第三修复线4和各第一连接线5之间相互绝缘，可以将各第一修复线2、各第二修复线3和各第三修复线4分别与各第一连接线5异层设置，即各第一修复线2、各第二修复线3和各第三修复线4所在膜层与各第一连接线5所在膜层分别位于不同的膜层。
进一步地，在本发明实施例提供的上述栅极驱动电路中，为了进一步地简化栅极驱动电路的制作工艺，降低生产成本，可以将各第一修复线、各第二修复线和各第三修复线与各移位寄存器中的各薄膜晶体管的栅极、显示面板中的各薄膜晶体管的栅极同层设置，将各连接线与各移位寄存器中的各薄膜晶体管的源漏极、显示面板中的各薄膜晶体管的源漏极同层设置；或者，也可以将各第一修复线、各第二修复线和各第三修复线与各移位寄存器中的各薄膜晶体管的源漏极、显示面板中的各薄膜晶体管的源漏极同层设置，将各连接线与各移位寄存器中的各薄膜晶体管的栅极、显示面板中的各薄膜晶体管的栅极同层设置；在此不做限定；这样，本发明实施例提供的上述栅极驱动电路中增加设置的修复线和连接线不会增加栅极驱动电路的制作工艺。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1和图4所示，图4为图1沿AA方向的剖视图，还可以包括：位于各第一修复线2、各第二修复线3和各第三修复线4所在膜层与各第一连接线5所在膜层之间的第一绝缘层6；第一绝缘层6在各第一修复线2、各第二修复线3和各第三修复线4分别与各第一连接线5的交叉位置处具有第一过孔7，这样，可以适当减小第一绝缘层6在各第一修复线2、各第二修复线3和各第三修复线4分别与各第一连接线5的交叉位置处的厚度，从而可以降低修复发生异常的移位寄存器时的激光焊接工艺的难度。值得注意的是，各第一过孔7并不贯穿第一绝缘层6，以保证各第一修复线2、各第二修复线3和各第三修复线4分别与各第一连接线5相互绝缘。
实例二：
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图2所示，每条第一修复线2与对应的修复电路1中的输出模块104的输出端104b相连，每条第二修复线3分别与对应的修复电路1中的上拉模块102的控制端102a和输入端102b相连，每条第三修复线4与对应的修复电路1中的下拉模块103的控制端103c相连；本发明实施例提供的上述栅极驱动电路，还可以包括：与每个修复电路1对应设置的一条第四修复线8、一条第五修复线9、一条第六修复线10、一组第二连接线11、一组第三连接线12和一组第四连接线13；其中，每条第四修复线8与第四控制信号端T4相连，每条第五修复线9与第五控制信号端T5相连，每条第六修复线10与第六控制信号端T6相连；每组第二连接线11中的各第二连接线11与各移位寄存器一一对应，每组第三连接线12中的各第三连接线12与各移位寄存器一一对应，每组第四连接线13中的各第四连接线13与各移位寄存器一一对应；各第四修复线8、各第五修复线9和各第六修复线10分别与各第二连接线11、各第三连接线12和各第四连接线13交叉设置且相互绝缘；本发明实施例提供的上述栅极驱动电路，还可以包括：与各第二连接线11一一对应的第一开关晶体管TFT1、与各第三连接线12一一对应的第二开关晶体管TFT2以及与各第四连接线13一一对应的第三开关晶体管TFT3；其中，各第一开关晶体管TFT1的栅极与对应的第二连接线11相连，源极与对应的第二连接线11对应的移位寄存器的输出端相连，漏极与对应的第二连接线11对应的修复电路1对应的第一修复线2相连；各第二开关晶体管TFT2的栅极与对应的第三连接线12相连，源极与对应的第三连接线12对应的移位寄存器的输出端相连，漏极与对应的第三连接线12对应的修复电路1对应的第二修复线3相连；各第三开关晶体管TFT3的栅极与对应的第四连接线13相连，源极与对应的第四连接线13对应的移位寄存器的输出端相连，漏极与对应的第四连接线13对应的修复电路1对应的第三修复线4相连。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图2所示，各第一开关晶体管TFT1可以为N型晶体管，或者，各第一开关晶体管也可以为P型晶体管，在此不作限定；如图2所示，各第二开关晶体管TFT2可以为N型晶体管，或者，各第二开关晶体管也可以为P型晶体管，在此不作限定；如图2所示，各第三开关晶体管TFT3可以为N型晶体管，或者，各第三开关晶体管也可以为P型晶体管，在此不作限定。
下面以移位寄存器SR(2)发生异常，各第一开关晶体管TFT1、各第二开关晶体管TFT2和各第三开关晶体管TFT3均为N型晶体管为例对本发明实施例提供的上述栅极驱动电路的修复过程进行说明。如图5所示，可以通过对第四修复线8和与发生异常的移位寄存器SR(2)对应的第二连接线11的交叉位置处进行激光焊接(如图5所示的阴影区域所示)，将第四修复线8和与发生异常的移位寄存器SR(2)对应的第二连接线11电性连接，在第四控制信号端T4的电位为高电位时，与发生异常的移位寄存器SR(2)对应的第二连接线11对应的第一开关晶体管TFT1处于导通状态，将修复电路1中的输出模块104的输出端104b与发生异常的移位寄存器SR(2)的输出端Output_2相连；同理，可以通过对第五修复线9和与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)对应的第三连接线12的交叉位置处进行激光焊接(如图5所示的阴影区域所示)，将第五修复线9和与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)对应的第三连接线12电性连接，在第五控制信号端T5的电位为高电位时，与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)对应的第三连接线12对应的第二开关晶体管TFT2处于导通状态，将修复电路1中的上拉模块102的控制端12a和输入端102b分别与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1相连；同理，可以通过对第六修复线10和与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)对应的第四连接线13的交叉位置处进行激光焊接(如图5所示的阴影区域所示)，将第六修复线10和与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)对应的第四连接线13电性连接，在第六控制信号端T6的电位为高电位时，与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)对应的第四连接线13对应的第三开关晶体管TFT3处于导通状态，将修复电路1中的下拉模块103的控制端103c与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)的输出端Output_3相连；这样，可以实现向修复电路1输入发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出信号和下一级移位寄存器SR(3)的输出信号，从而在修复电路1中的控制模块101控制输出模块104的输入端104a输入第一时钟信号端CLKA的信号或第二时钟信号端CLKB的信号以及控制下拉模块103的第一输入端103a和第二输入端103b分别输入参考信号端Vref的信号的情况下，可以将发生异常的移位寄存器SR(2)的输出信号从修复电路1中导出，综上，则实现了利用修复电路1代替发生异常的移位寄存器SR(2)工作，从而可以实现栅极驱动电路的可修复性，进而可以提高显示装置的使用率
较佳地，在本发明实施例提供的上述栅极驱动电路中，如图2所示，可以将各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10同层设置，即各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10采用相同的材料通过同一次构图工艺形成，并且，可以将各第二连接线11、各第三连接线12和各第四连接线13同层设置，即各第二连接线11、各第三连接线12和各第四连接线13采用相同的材料通过同一次构图工艺形成，这样，可以简化栅极驱动电路的制作工艺，降低生产成本；为了使各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10分别与各第二连接线11、各第三连接线12和各第四连接线13之间相互绝缘，可以将各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10分别与各第二连接线11、各第三连接线12和各第四连接线13异层设置，即各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10所在膜层与各第二连接线11、各第三连接线12和各第四连接线13所在膜层分别位于不同的膜层。
进一步地，在本发明实施例提供的上述栅极驱动电路中，为了进一步地简化栅极驱动电路的制作工艺，降低生产成本，可以将各第一修复线、各第二修复线、各第三修复线、各第四修复线、各第五修复线和各第六修复线分别与各第一开关晶体管、各第二开关晶体管和各第三开关晶体管的栅极同层设置，将各第二连接线、各第三连接线和各第四连接线分别与各第一开关晶体管、各第二开关晶体管和各第三开关晶体管的源极和漏极同层设置；或者，也可以将各第一修复线、各第二修复线、各第三修复线、各第四修复线、各第五修复线和各第六修复线分别与各第一开关晶体管、各第二开关晶体管和各第三开关晶体管的源极和漏极同层设置，将各第二连接线、各第三连接线和各第四连接线分别与各第一开关晶体管、各第二开关晶体管和各第三开关晶体管的栅极同层设置；在此不做限定。
并且，还可以将各第一开关晶体管、各第二开关晶体管和各第三开关晶体管中的各膜层分别与各移位寄存器中的各薄膜晶体管中的对应膜层、显示面板中的各薄膜晶体管中的对应膜层同层设置，这样，本发明实施例提供的上述栅极驱动电路中增加设置的修复线、连接线以及晶体管不会增加栅极驱动电路的制作工艺。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图2和图6所示，图6为图2沿BB方向的剖视图，还可以包括：位于各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10所在膜层与各第二连接线11、各第三连接线12和各第四连接线13所在膜层之间的第二绝缘层14；第二绝缘层14在各第四修复线8与各第二连接线11的交叉位置处、各第五修复线9与各第三连接线12的交叉位置处以及各第六修复线10与各第四连接线13的交叉位置处具有第二过孔15，这样，可以适当减小第二绝缘层14在各第四修复线8与各第二连接线11的交叉位置处、各第五修复线9与各第三连接线12的交叉位置处以及各第六修复线10与各第四连接线13的交叉位置处的厚度，从而可以降低修复发生异常的移位寄存器时的激光焊接工艺的难度。值得注意的是，各第二过孔15并不贯穿第二绝缘层14，以保证各第四修复线8与各第二连接线11相互绝缘、各第五修复线9和各第三连接线12相互绝缘以及各第六修复线10与各第四连接线13相互绝缘。
较佳地，在本发明实施例提供的上述栅极驱动电路中，如图7所示，还可以包括：与每个修复电路1对应设置的一条第七修复线16；每条第七修复线16与第七控制信号端T7相连；各第七修复线16分别与各第二连接线11、各第三连接线12和各第四连接线13交叉设置且相互绝缘；第七修复线16可以作为备用修复线，例如，在对第四修复线8与第二连接线11的交叉位置处进行激光焊接工艺出现异常时，可以利用第七修复线16代替第四修复线8完成修复，在对第五修复线9与第三连接线12的交叉位置处进行激光焊接工艺出现异常时，可以利用第七修复线16代替第五修复线9完成修复，在对第六修复线10与第四连接线13的交叉位置处进行激光焊接工艺出现异常时，可以利用第七修复线16代替第六修复线10完成修复，这样，可以实现对栅极驱动电路进行修复的可重复性。
进一步地，在本发明实施例提供的上述栅极驱动电路中，为了进一步地提高对栅极驱动电路进行修复的可重复性，每个修复电路可以对应设置多条第七修复线，然而，增设的第七修复线的数量越多，栅极驱动电路所占据的空间越大，因此，可以综合考虑修复栅极驱动电路的可重复性和栅极驱动电路所占据空间的大小等因素，设置适当数量的第七修复线。
较佳地，在本发明实施例提供的上述栅极驱动电路中，如图7所示，可以将各第七修复线16分别与各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9和各第六修复线10同层设置，即各第一修复线2、各第二修复线3、各第三修复线4、各第四修复线8、各第五修复线9、各第六修复线10和各第七修复线16采用相同的材料通过同一次构图工艺形成，这样，可以简化栅极驱动电路的制作工艺，降低生产成本。
进一步地，在本发明实施例提供的上述栅极驱动电路中，如图7和图8所示，图8为图7沿CC方向的剖视图，第二绝缘层14在各第七修复线16分别与各第二连接线11、各第三连接线12和各第四连接线13的交叉位置处具有第三过孔17，这样，可以适当减小第二绝缘层14在各第七修复线16分别与各第二连接线11、各第三连接线12和各第四连接线13的交叉位置处的厚度，从而可以降低修复发生异常的移位寄存器时的激光焊接工艺的难度。值得注意的是，各第三过孔17并不贯穿第二绝缘层14，以保证各第七修复线16分别与各第二连接线11、各第三连接线12和各第四连接线13相互绝缘。
本发明实施例提供的上述实例一中的栅极驱动电路与实例二中的栅极驱动电路相比，节省了第四修复线、第五修复线、第六修复线、第四控制信号端、第五控制信号端、第六开关信号端、第一开关晶体管、第二开关晶体管、第三开关晶体管等部件的设置，结构更加简单，栅极驱动电路所占的空间较小，有利于显示装置实现窄边框的设计；本发明实施例提供的上述实例二中的栅极驱动电路中的第七修复线可以作为备用修复线，能够实现对栅极驱动电路进行修复的可重复性。本发明实施例提供的上述实例一中的栅极驱动电路与实例二中的栅极驱动电路各有优势，在具体实施时，可以根据实际需要选择合适的结构，在此不做限定。
下面结合具体实施例对修复电路的结构进行详细说明，在具体实施时，修复电路并非局限于下面给出的结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1、图2和图7所示，在每个修复电路1中，控制模块101的第一控制端101a与第一控制信号端T1相连，第一输入端101b与第一时钟信号端CLKA相连，第二控制端101c与第二控制信号端T2相连，第二输入端101d与第二时钟信号端CLKB相连，第一输出端101e和第二输出端101f分别与输出模块104的输入端104a相连，第三控制端101g与第三控制信号端T3相连，第三输入端101h与参考信号端Vref相连，第三输出端101i分别与下拉模块103的第一输入端103a和第二输入端103b相连；用于在第一控制信号端T1的控制下将第一时钟信号端CLKA的信号提供给输出模块104的输入端104a或在第二控制信号端T2的控制下将第二时钟信号端CLKB的信号提供给输出模块104的输入端104a，在第三控制信号端T3的控制下将参考信号端Vref的信号分别提供给下拉模块103的第一输入端103a和第二输入端103b；
上拉模块102的控制端102a和输入端102b分别与对应的第二修复线3相连，输出端102c与节点P相连；用于在发生异常的移位寄存器的上一级移位寄存器的输出端的控制下将发生异常的移位寄存器的上一级移位寄存器的输出端的信号提供给节点P；
下拉模块103的控制端103c与对应的第三修复线4相连，第一输出端103d与节点P相连，第二输出端103e分别与输出模块104的输出端104b和对应的第一修复线2相连；用于在发生异常的移位寄存器的下一级移位寄存器的输出端的控制下将参考信号端Vref的信号分别提供给节点P、输出模块104的输出端104b和发生异常的移位寄存器的输出端；
输出模块104的控制端104c与节点P相连；用于在节点P的控制下将第一时钟信号端CLKA的信号或第二时钟信号端CLKB的信号提供给发生异常的移位寄存器的输出端。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，参考信号端Vref的电位为低电位。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，在每个修复电路1中，控制模块101，可以包括：四开关晶体管TFT4、第五开关晶体管TFT5和第六开关晶体管TFT6；其中，
第四开关晶体管TFT4的栅极与第一控制信号端T1相连，第四开关晶体管TFT4的源极与第一时钟信号端CLKA相连，第四开关晶体管TFT4的漏极分别与第五开关晶体管TFT5的漏极和输出模块104的输入端104a相连；
第五开关晶体管TFT5的栅极与第二控制信号端T2相连，第五开关晶体管TFT5的源极与第二时钟信号端CLKB相连；
第六开关晶体管TFT6的栅极与第三控制信号端T3相连，第六开关晶体管TFT6的源极与参考信号端Vref相连，第六开关晶体管TFT6的漏极分别与下拉模块103的第一输入端103a和第二输入端103b相连。
具体地，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，第四开关晶体管TFT4可以为N型晶体管，或者，第四开关晶体管也可以为P型晶体管，在此不做限定；如图9-图11所示，第五开关晶体管TFT5可以为N型晶体管，或者，第五开关晶体管也可以为P型晶体管，在此不做限定；如图9-图11所示，第六开关晶体管TFT6可以为N型晶体管，或者，第六开关晶体管也可以为P型晶体管，在此不做限定。以第四开关晶体管TFT4、第五开关晶体管TFT5和第六开关晶体管TFT6可以为N型晶体管为例，在第一控制信号端T1和第三控制信号端T3的电位为高电位、第二控制信号端T2的电位为低电位时，第四开关晶体管TFT4和第六开关晶体管TFT6处于导通状态，第五开关晶体管TFT5处于截止状态，将第一时钟信号端CLKA与输出模块104的输入端104a连接，将参考信号端Vref分别与下拉模块103的第一输入端103a和第二输入端103b连接，第一时钟信号端CLKA的电位为高电位，使输出模块104的输入端104a的电位为高电位，参考信号端Vref的电位为低电位，使下拉模块103的第一输入端103a和第二输入端103b的电位为低电位；在第二控制信号端T2和第三控制信号端T3的电位为高电位、第一控制信号端T1的电位为低电位时，第五开关晶体管TFT5和第六开关晶体管TFT6处于导通状态，第四开关晶体管TFT4处于截止状态，将第二时钟信号端CLKB与输出模块104的输入端104a连接，将参考信号端Vref分别与下拉模块103的第一输入端103a和第二输入端103b连接，第二时钟信号端CLKB的电位为高电位，使输出模块104的输入端104a的电位为高电位，参考信号端Vref的电位为低电位，使下拉模块103的第一输入端103a和第二输入端103b的电位为低电位。
以上仅是举例说明修复电路中控制模块的具体结构，在具体实施时，控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，在每个修复电路1中，上拉模块102，可以包括：第七开关晶体管TFT7；
第七开关晶体管TFT7的栅极和源极分别与对应的第二修复线3相连，第七开关晶体管TFT7的漏极与节点P相连。
具体地，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，第七开关晶体管TFT7可以为N型晶体管，第二修复线3用于将第七开关晶体管TFT7的栅极和源极分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，在发生异常的移位寄存器的上一级移位寄存器的输出端的电位为高电位时，第七开关晶体管TFT7处于导通状态，将发生异常的移位寄存器的上一级移位寄存器的输出端与节点P连接，使节点P的电位为高电位。
以上仅是举例说明修复电路中上拉模块的具体结构，在具体实施时，上拉模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，在每个修复电路1中，下拉模块103，可以包括：第八开关晶体管TFT8和第九开关晶体管TFT9；其中，
第八开关晶体管TFT8的栅极分别与第九开关晶体管TFT9的栅极和对应的第三修复线4相连，第八开关晶体管TFT8的源极分别与第九开关晶体管TFT9的源极和第六开关晶体管TFT6的漏极相连，第八开关晶体管TFT8的漏极与节点P相连；
第九开关晶体管TFT9的漏极分别与输出模块104的输出端104b和对应的第一修复线2相连。
具体地，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，第八开关晶体管TFT8和第九开关晶体管TFT9可以为N型晶体管，第三修复线4用于将第八开关晶体管TFT8的栅极和第九开关晶体管TFT9的栅极分别与发生异常的移位寄存器的下一级移位寄存器的输出端相连，在发生异常的移位寄存器的下一级移位寄存器的输出端的电位为高电位时，第八开关晶体管TFT8和第九开关晶体管TFT9处于导通状态，在第三控制信号端T3的电位为高电位时，第六开关晶体管TFT6处于导通状态，将参考信号端Vref分别与节点P、输出模块104的输出端104b以及对应的第一修复线2连接，使节点P、输出模块104的输出端104b以及与对应的第一修复线2电性连接的发生异常的移位寄存器的输出端的电位为低电位。
以上仅是举例说明修复电路中下拉模块的具体结构，在具体实施时，下拉模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，在每个修复电路1中，输出模块104，可以包括：第十开关晶体管TFT10和电容C；其中，
第十开关晶体管TFT10的栅极与节点P相连，第十开关晶体管TFT10的源极分别与第四开关晶体管TFT4的漏极和第五开关晶体管TFT5的漏极相连，第十开关晶体管TFT10的漏极分别与第九开关晶体管TFT9的漏极和对应的第一修复线2相连；
电容C连接于第十开关晶体管TFT10的栅极和漏极之间。
具体地，在本发明实施例提供的上述栅极驱动电路中，如图9-图11所示，第十开关晶体管TFT10可以为N型晶体管，在节点P的电位为高电位时，第十开关晶体管TFT10处于导通状态，在第一控制信号端T1(或第二控制信号端T2)的电位为高电位时，第四开关晶体管TFT4(或第五开关晶体管TFT5)处于导通状态，将第一时钟信号端CLKA(或第二时钟信号端CLKB)分别与第九开关晶体管TFT9的漏极和对应的第一修复线2连接，使第九开关晶体管TFT9的漏极和与对应的第一修复线2电性连接的发生异常的移位寄存器的输出端的电位为高电位，并且，由于电容C的自举作用，第九开关晶体管TFT9的漏极和与对应的第一修复线2的电位升高会使节点P的电位进一步升高。
以上仅是举例说明修复电路中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些开关晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
图12-图14分别为对图9-图11所示的栅极驱动电路中发生异常的移位寄存器SR(2)修复后的结构示意图。下面以图14为例对本发明实施例提供的上述栅极驱动电路中的修复电路的工作过程进行详细说明。如图14所示，分别在第四修复线8和与发生异常的移位寄存器SR(2)对应的第二连接线11的交叉位置处、在第五修复线9和与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)对应的第三连接线12的交叉位置处、在第六修复线10和与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)对应的第四连接线13的交叉位置处进行激光焊接，将第四修复线8和与发生异常的移位寄存器SR(2)对应的第二连接线11电性连接，将第五修复线9和与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)对应的第三连接线12电性连接，将第六修复线10和与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)对应的第四连接线13电性连接。图14对应的输入输出时序图如图15所示，具体地，选取如图15所示的输入输出时序图中的t1～t3三个阶段。下述描述中以1表示高电位，0表示低电位。
在第一阶段t1，由于第五控制信号端T5的电位为高电位，使与发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)对应的第三连接线12对应的第二开关晶体管TFT2处于导通状态，将发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1分别与第七开关晶体管TFT7的栅极和源极连接，由于发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1的电位为高电位，使第七开关晶体管TFT7处于导通状态，并将发生异常的移位寄存器SR(2)的上一级移位寄存器SR(1)的输出端Output_1与节点P连接，使节点P的电位为高电位；
在第二阶段t2，CLKA＝1，CLKB＝0，第一控制信号端T1的电位为高电位，第二控制信号端T2的电位为低电位，使第四开关晶体管TFT4处于导通状态，第五开关晶体管TFT5处于截止状态，并且，由于节点P的电位为高电位，使第十开关晶体管TFT10处于导通状态，将第一时钟信号端CLKA与对应的第一修复线2连接，使第一修复线2的电位为高电位，由于第四控制信号端T4的电位为高电位，使与发生异常的移位寄存器SR(2)对应的第二连接线11对应的第一开关晶体管TFT1处于导通状态，将发生异常的移位寄存器SR(2)的输出端Output_2与第一修复线2连接，使发生异常的移位寄存器SR(2)的输出端Output_2的电位为高电位，从而修复电路1代替发生异常的移位寄存器SR(2)输出高电位的输出信号；并且，由于电容C的自举作用，第一修复线2的电位升高会使节点P的电位进一步升高；
在第三阶段t3，由于第六控制信号端T6的电位为高电位，使与发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)对应的第四连接线13对应的第三开关晶体管TFT3处于导通状态，将发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)的输出端Output_3分别与第八开关晶体管TFT8的栅极和第九开关晶体管TFT9的栅极连接，由于发生异常的移位寄存器SR(2)的下一级移位寄存器SR(3)的输出端Output_3的电位为高电位，使第八开关晶体管TFT8和第九开关晶体管TFT9处于导通状态，并且，由于第三控制信号端T3的电位为高电位，使第六开关晶体管TFT6处于导通状态，将参考信号端Vref分别与节点P和对应的第一修复线1连接，使节点P和与第一修复线1电性连接的发生异常的移位寄存器SR(2)的输出端Output_2的电位为低电位，从而修复电路1代替发生异常的移位寄存器SR(2)输出低电位的输出信号。
需要说明的是，图12-图14均以栅极驱动电路中的移位寄存器SR(2)发生异常为例进行说明，对应的时序图15中在第二阶段t2，CLKA＝1，CLKB＝0，此时，需要第一控制信号端T1的电位为高电位，第二控制信号端T2的电位为低电位，将第一时钟信号端CLKA的信号导入修复电路1中。在具体实施时，可以根据需要修复的移位寄存器所处的位置，随时调整第一控制信号端T1和第二控制信号端T2的电位，以达到修复发生异常的移位寄存器的目的。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。
针对本发明实施例提供的上述栅极驱动电路，本发明实施例还提供了一种栅极驱动电路的修复方法，如图16所示，包括如下步骤：
S161、利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连；
S162、利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连；
S163、利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连。
在具体实施时，在本发明实施例提供的上述修复方法中，步骤S161、步骤S162和步骤S163的执行没有先后顺序。
针对本发明实施例提供的上述实例一中的栅极驱动电路，如图17所示，在执行本发明实施例提供的上述修复方法中的步骤S161，利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连时，可以包括如下步骤：
S171、对第一修复线和与发生异常的移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接；
在执行本发明实施例提供的上述修复方法中的步骤S162，利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连时，可以包括如下步骤：
S172、对第二修复线和与发生异常的移位寄存器的上一级移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接；
在执行本发明实施例提供的上述修复方法中的步骤S163，利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连时，可以包括如下步骤：
S173、对第三修复线和与发生异常的移位寄存器的下一级移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接。
针对本发明实施例提供的上述实例二中的栅极驱动电路，如图18所示，在执行本发明实施例提供的上述修复方法中的步骤S161，利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连时，可以包括如下步骤：
S181、对第四修复线和与发生异常的移位寄存器对应的第二连接线的交叉位置处的第二过孔进行激光焊接；
在执行本发明实施例提供的上述修复方法中的步骤S162，利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连时，可以包括如下步骤：
S182、对第五修复线和与发生异常的移位寄存器的上一级移位寄存器对应的第三连接线的交叉位置处的第二过孔进行激光焊接；
在执行本发明实施例提供的上述修复方法中的步骤S163，利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连时，可以包括如下步骤：
S183、对第六修复线和与发生异常的移位寄存器的下一级移位寄存器对应的第四连接线的交叉位置处的第二过孔进行激光焊接。
本发明实施例提供的一种栅极驱动电路、其修复方法及显示装置，由于在栅极驱动电路中增设修复电路、第一修复线、第二修复线和第三修复线，在修复电路中，控制模块可以控制输出模块的输入端与第一时钟信号端或第二时钟信号端相连以及控制下拉模块的第一输入端和第二输入端分别与参考信号端相连，第一修复线可以将输出模块的输出端与发生异常的移位寄存器的输出端相连，第二修复线可以将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，第三修复线可以将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连，这样，通过向修复电路输入第一时钟信号或第二时钟信号、参考信号、发生异常的移位寄存器的上一级移位寄存器的输出信号以及下一级移位寄存器的输出信号，使修复电路输出发生异常的移位寄存器的输出信号，可以实现利用修复电路代替发生异常的移位寄存器工作，从而可以实现栅极驱动电路的可修复性，进而可以提高显示装置的使用率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (19)

1.一种栅极驱动电路，包括：级联的多个移位寄存器；其特征在于，还包括：至少一个修复电路和与每个所述修复电路对应设置的一条第一修复线、一条第二修复线和一条第三修复线；每个所述修复电路，包括：控制模块、上拉模块、下拉模块和输出模块；其中，
在所述控制模块的控制下，所述输出模块的输入端与第一时钟信号端或第二时钟信号端相连，所述下拉模块的第一输入端和第二输入端分别与参考信号端相连；每条所述第一修复线用于将对应的修复电路中的输出模块的输出端与发生异常的移位寄存器的输出端相连，每条所述第二修复线用于将对应的修复电路中的上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，每条所述第三修复线用于将对应的修复电路中的下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连；
每条所述第一修复线与对应的修复电路中的输出模块的输出端相连，每条所述第二修复线分别与对应的修复电路中的上拉模块的控制端和输入端相连，每条所述第三修复线与对应的修复电路中的下拉模块的控制端相连；
还包括：与每个所述修复电路对应设置的一条第四修复线、一条第五修复线、一条第六修复线、一组第二连接线、一组第三连接线和一组第四连接线；其中，每条所述第四修复线与第四控制信号端相连，每条所述第五修复线与第五控制信号端相连，每条所述第六修复线与第六控制信号端相连；每组第二连接线中的各所述第二连接线与各所述移位寄存器一一对应，每组第三连接线中的各所述第三连接线与各所述移位寄存器一一对应，每组第四连接线中的各所述第四连接线与各所述移位寄存器一一对应；各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线交叉设置且相互绝缘；
还包括：与各所述第二连接线一一对应的第一开关晶体管、与各所述第三连接线一一对应的第二开关晶体管以及与各所述第四连接线一一对应的第三开关晶体管；其中，各所述第一开关晶体管的栅极与对应的第二连接线相连，源极与对应的第二连接线对应的移位寄存器的输出端相连，漏极与对应的第二连接线对应的修复电路对应的第一修复线相连；各所述第二开关晶体管的栅极与对应的第三连接线相连，源极与对应的第三连接线对应的移位寄存器的输出端相连，漏极与对应的第三连接线对应的修复电路对应的第二修复线相连；各所述第三开关晶体管的栅极与对应的第四连接线相连，源极与对应的第四连接线对应的移位寄存器的输出端相连，漏极与对应的第四连接线对应的修复电路对应的第三修复线相连。
2.如权利要求1所述的栅极驱动电路，其特征在于，每条所述第一修复线与对应的修复电路中的输出模块的输出端相连，每条所述第二修复线分别与对应的修复电路中的上拉模块的控制端和输入端相连，每条所述第三修复线与对应的修复电路中的下拉模块的控制端相连；
还包括：分别与各所述移位寄存器的输出端电性连接的第一连接线；其中，各所述第一修复线、各所述第二修复线和各所述第三修复线分别与各所述第一连接线交叉设置且相互绝缘。
3.如权利要求2所述的栅极驱动电路，其特征在于，各所述第一修复线、各所述第二修复线和各所述第三修复线同层设置；
各所述第一连接线同层设置；
各所述第一修复线、各所述第二修复线和各所述第三修复线分别与各所述第一连接线异层设置。
4.如权利要求3所述的栅极驱动电路，其特征在于，还包括：位于各所述第一修复线、各所述第二修复线和各所述第三修复线所在膜层与各所述第一连接线所在膜层之间的第一绝缘层；
所述第一绝缘层在各所述第一修复线、各所述第二修复线和各所述第三修复线分别与各所述第一连接线的交叉位置处具有第一过孔。
5.如权利要求1所述的栅极驱动电路，其特征在于，各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线同层设置；
各所述第二连接线、各所述第三连接线和各所述第四连接线同层设置；
各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线异层设置。
6.如权利要求5所述的栅极驱动电路，其特征在于，各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的栅极同层设置，各所述第二连接线、各所述第三连接线和各所述第四连接线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的源极和漏极同层设置；或者，
各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的源极和漏极同层设置，各所述第二连接线、各所述第三连接线和各所述第四连接线分别与各所述第一开关晶体管、各所述第二开关晶体管和各所述第三开关晶体管的栅极同层设置。
7.如权利要求5所述的栅极驱动电路，其特征在于，还包括：位于各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线所在膜层与各所述第二连接线、各所述第三连接线和各所述第四连接线所在膜层之间的第二绝缘层；
所述第二绝缘层在各所述第四修复线与各所述第二连接线的交叉位置处、各所述第五修复线与各所述第三连接线的交叉位置处以及各所述第六修复线与各所述第四连接线的交叉位置处具有第二过孔。
8.如权利要求7所述的栅极驱动电路，其特征在于，还包括：与每个所述修复电路对应设置的一条第七修复线；每条所述第七修复线与第七控制信号端相连；
各所述第七修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线交叉设置且相互绝缘。
9.如权利要求8所述的栅极驱动电路，其特征在于，各所述第七修复线分别与各所述第一修复线、各所述第二修复线、各所述第三修复线、各所述第四修复线、各所述第五修复线和各所述第六修复线同层设置。
10.如权利要求9所述的栅极驱动电路，其特征在于，所述第二绝缘层在各所述第七修复线分别与各所述第二连接线、各所述第三连接线和各所述第四连接线的交叉位置处具有第三过孔。
11.如权利要求1-10任一项所述的栅极驱动电路，其特征在于，在每个所述修复电路中，所述控制模块的第一控制端与第一控制信号端相连，第一输入端与所述第一时钟信号端相连，第二控制端与第二控制信号端相连，第二输入端与所述第二时钟信号端相连，第一输出端和第二输出端分别与所述输出模块的输入端相连，第三控制端与第三控制信号端相连，第三输入端与所述参考信号端相连，第三输出端分别与所述下拉模块的第一输入端和第二输入端相连；用于在所述第一控制信号端的控制下将所述第一时钟信号端的信号提供给所述输出模块的输入端或在所述第二控制信号端的控制下将所述第二时钟信号端的信号提供给所述输出模块的输入端，在所述第三控制信号端的控制下将所述参考信号端的信号分别提供给所述下拉模块的第一输入端和第二输入端；
所述上拉模块的控制端和输入端分别与对应的第二修复线相连，输出端与节点相连；用于在发生异常的移位寄存器的上一级移位寄存器的输出端的控制下将发生异常的移位寄存器的上一级移位寄存器的输出端的信号提供给所述节点；
所述下拉模块的控制端与对应的第三修复线相连，第一输出端与所述节点相连，第二输出端分别与所述输出模块的输出端和对应的第一修复线相连；用于在发生异常的移位寄存器的下一级移位寄存器的输出端的控制下将所述参考信号端的信号分别提供给所述节点、所述输出模块的输出端和发生异常的移位寄存器的输出端；
所述输出模块的控制端与所述节点相连；用于在所述节点的控制下将所述第一时钟信号端的信号或所述第二时钟信号端的信号提供给发生异常的移位寄存器的输出端。
12.如权利要求11所述的栅极驱动电路，其特征在于，在每个所述修复电路中，所述控制模块，包括：第 四开关晶体管、第五开关晶体管和第六开关晶体管；其中，
所述第四开关晶体管的栅极与所述第一控制信号端相连，所述第四开关晶体管的源极与所述第一时钟信号端相连，所述第四开关晶体管的漏极分别与所述第五开关晶体管的漏极和所述输出模块的输入端相连；
所述第五开关晶体管的栅极与所述第二控制信号端相连，所述第五开关晶体管的源极与所述第二时钟信号端相连；
所述第六开关晶体管的栅极与所述第三控制信号端相连，所述第六开关晶体管的源极与所述参考信号端相连，所述第六开关晶体管的漏极分别与所述下拉模块的第一输入端和第二输入端相连。
13.如权利要求12所述的栅极驱动电路，其特征在于，在每个所述修复电路中，所述上拉模块，包括：第七开关晶体管；
所述第七开关晶体管的栅极和源极分别与对应的第二修复线相连，所述第七开关晶体管的漏极与所述节点相连。
14.如权利要求13所述的栅极驱动电路，其特征在于，在每个所述修复电路中，所述下拉模块，包括：第八开关晶体管和第九开关晶体管；其中，
所述第八开关晶体管的栅极分别与所述第九开关晶体管的栅极和对应的第三修复线相连，所述第八开关晶体管的源极分别与所述第九开关晶体管的源极和所述第六开关晶体管的漏极相连，所述第八开关晶体管的漏极与所述节点相连；
所述第九开关晶体管的漏极分别与所述输出模块的输出端和对应的第一修复线相连。
15.如权利要求14所述的栅极驱动电路，其特征在于，在每个所述修复电路中，所述输出模块，包括：第十开关晶体管和电容；其中，
所述第十开关晶体管的栅极与所述节点相连，所述第十开关晶体管的源极分别与所述第四开关晶体管的漏极和所述第五开关晶体管的漏极相连，所述第十开关晶体管的漏极分别与所述第九开关晶体管的漏极和对应的第一修复线相连；
所述电容连接于所述第十开关晶体管的栅极和漏极之间。
16.一种显示装置，其特征在于，包括：如权利要求1-15任一项所述的栅极驱动电路。
17.一种如权利要求1-15任一项所述的栅极驱动电路的修复方法，其特征在于，包括：
利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连。
18.如权利要求17所述的修复方法，其特征在于，所述利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，包括：对第一修复线和与发生异常的移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接；
所述利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，包括：对第二修复线和与发生异常的移位寄存器的上一级移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接；
所述利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连，包括：对第三修复线和与发生异常的移位寄存器的下一级移位寄存器的输出端电性连接的第一连接线的交叉位置处的第一过孔进行激光焊接。
19.如权利要求17所述的修复方法，其特征在于，所述利用第一修复线将输出模块的输出端与发生异常的移位寄存器的输出端相连，包括：对第四修复线和与发生异常的移位寄存器对应的第二连接线的交叉位置处的第二过孔进行激光焊接；
所述利用第二修复线将上拉模块的控制端和输入端分别与发生异常的移位寄存器的上一级移位寄存器的输出端相连，包括：对第五修复线和与发生异常的移位寄存器的上一级移位寄存器对应的第三连接线的交叉位置处的第二过孔进行激光焊接；
所述利用第三修复线将下拉模块的控制端与发生异常的移位寄存器的下一级移位寄存器的输出端相连，包括：对第六修复线和与发生异常的移位寄存器的下一级移位寄存器对应的第四连接线的交叉位置处的第二过孔进行激光焊接。
CN201610931575.4A 2016-10-31 2016-10-31 一种栅极驱动电路、其修复方法及显示装置 Active CN106328038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610931575.4A CN106328038B (zh) 2016-10-31 2016-10-31 一种栅极驱动电路、其修复方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610931575.4A CN106328038B (zh) 2016-10-31 2016-10-31 一种栅极驱动电路、其修复方法及显示装置

Publications (2)

Publication Number Publication Date
CN106328038A CN106328038A (zh) 2017-01-11
CN106328038B true CN106328038B (zh) 2019-04-02

Family

ID=57818239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610931575.4A Active CN106328038B (zh) 2016-10-31 2016-10-31 一种栅极驱动电路、其修复方法及显示装置

Country Status (1)

Country Link
CN (1) CN106328038B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803414A (zh) * 2017-03-07 2017-06-06 深圳市华星光电技术有限公司 一种goa电路和显示装置
TWI643173B (zh) * 2018-01-19 2018-12-01 友達光電股份有限公司 閘極驅動裝置
CN109979373B (zh) * 2019-05-07 2023-08-08 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、显示装置及其测试方法
KR102653791B1 (ko) * 2019-05-31 2024-04-01 엘지디스플레이 주식회사 게이트 구동회로 및 이의 수리 방법
CN110299110B (zh) * 2019-06-28 2020-10-02 上海天马有机发光显示技术有限公司 栅极驱动电路的驱动方法及栅极驱动电路、显示装置
CN110854127A (zh) * 2019-10-16 2020-02-28 深圳市华星光电技术有限公司 显示面板
CN114360438B (zh) * 2020-09-30 2022-12-16 荣耀终端有限公司 一种显示装置、驱动芯片及电子设备
WO2023028822A1 (en) * 2021-08-31 2023-03-09 Boe Technology Group Co., Ltd. Method of repairing gate-on-array circuit, gate-on-array circuit, and display apparatus
CN113870749A (zh) * 2021-09-27 2021-12-31 厦门天马显示科技有限公司 显示面板及其驱动方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070055843A (ko) * 2005-11-28 2007-05-31 엘지.필립스 엘시디 주식회사 게이트 구동회로 및 이의 리페어방법
CN202736457U (zh) * 2012-06-18 2013-02-13 北京京东方光电科技有限公司 一种阵列基板栅极驱动电路及液晶显示器
CN103426385A (zh) * 2012-05-15 2013-12-04 京东方科技集团股份有限公司 栅极驱动装置、阵列基板以及显示装置
CN105044948A (zh) * 2015-09-10 2015-11-11 京东方科技集团股份有限公司 一种显示基板及其修复方法、显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424401B (zh) * 2009-11-02 2014-01-21 Chunghwa Picture Tubes Ltd 顯示器與其閘極驅動電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070055843A (ko) * 2005-11-28 2007-05-31 엘지.필립스 엘시디 주식회사 게이트 구동회로 및 이의 리페어방법
CN103426385A (zh) * 2012-05-15 2013-12-04 京东方科技集团股份有限公司 栅极驱动装置、阵列基板以及显示装置
CN202736457U (zh) * 2012-06-18 2013-02-13 北京京东方光电科技有限公司 一种阵列基板栅极驱动电路及液晶显示器
CN105044948A (zh) * 2015-09-10 2015-11-11 京东方科技集团股份有限公司 一种显示基板及其修复方法、显示面板

Also Published As

Publication number Publication date
CN106328038A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN106328038B (zh) 一种栅极驱动电路、其修复方法及显示装置
CN104699347B (zh) 一种阵列基板、显示面板及电子设备
CN104900192B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106157912B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN104505046B (zh) 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104021769B (zh) 一种移位寄存器、栅线集成驱动电路及显示屏
CN104299590B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105632444B (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN107452351B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN104867438B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105118463B (zh) 一种goa电路及液晶显示器
CN105405395B (zh) 一种像素结构、其驱动方法及相关显示装置
CN105719599B (zh) 移位寄存器电路单元、栅极驱动电路和显示装置
CN108777129A (zh) 移位寄存器电路及显示装置
CN108492770A (zh) 一种像素补偿电路、其驱动方法及显示面板、显示装置
CN104809978A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN106782399A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105513531A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106910452B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN109859674A (zh) 阵列基板、其驱动方法、显示面板及显示装置
CN105551423A (zh) 一种栅极集成驱动电路、阵列基板及其修复方法
CN104537978A (zh) 一种显示面板、其驱动方法及显示装置
CN109801594A (zh) 一种显示面板和显示装置
CN110288942A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant