KR100455555B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100455555B1
KR100455555B1 KR10-2001-0048578A KR20010048578A KR100455555B1 KR 100455555 B1 KR100455555 B1 KR 100455555B1 KR 20010048578 A KR20010048578 A KR 20010048578A KR 100455555 B1 KR100455555 B1 KR 100455555B1
Authority
KR
South Korea
Prior art keywords
voltages
voltage
liquid crystal
driving
crystal display
Prior art date
Application number
KR10-2001-0048578A
Other languages
English (en)
Other versions
KR20020013795A (ko
Inventor
이타쿠라구니마사
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20020013795A publication Critical patent/KR20020013795A/ko
Application granted granted Critical
Publication of KR100455555B1 publication Critical patent/KR100455555B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치는 제1기판(605), 제2기판(609), 상기 제1및 제2기판 사이에 끼워진 액정층(614), 상기 제1기판 상에 배열된 복수개의 주사선(602), 상기 제1기판 상에 배열된 복수개의 신호선(604), 상기 주사선들과 상기 신호선들의 교점에서 배열된 복수개의 제1스위치(700), 상기 각 제1스위치에 각각 접속된 복수개의 화소전극(600), 상기 각 화소전극에 평행하게 각각 배열된 복수개의 대향전극(601), 및 계조에 따라 소정의 간격으로 양극성을 구동하기 위한 제1전압과 음극성을 구동하기 위한 제2전압을 스위칭하며, 상기 양극성이나 음극성구동전압을 신호선으로 출력하는 신호선드라이버(2)를 포함하며, 상기 신호선드라이버(2)가 각 계조의 상기 제1및 제2전압의 평균이 서로 다르도록 상기 제1및 제2전압을 보상하는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and method of driving the same}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 평면스위칭(in-plane switching)방식의 액정표시장치에 관한 것이다.
최근, 배향된 액정분자들의 분자축들이 기판에 대하여 평행한 평면 내에서 회전되어 영상을 표시하는 평면스위칭 방식의 액정표시장치에 대하여 발전이 진행되고 있다.
평면스위칭 방식의 액정표시장치에 있어서 시야각을 달리해도 액정분자들의 단축(minor axes)만이 보이기 때문에, 시야각이 액정분자들의 기울기에 대하여 독립적이다. 그러므로, 평면스위칭 방식의 액정표시장치는 액정분자들이 포개져 있는 기판들 사이에서 전기장이 기판들에 수직한 방향으로 발생되는 트위스트 네마틱(TN)방식의 액정표시장치와 같은 종래 액정표시장치보다 넓은 시야각을 제공한다.
평면스위칭 방식의 액정표시장치에 있어서, 복수개의 주사선과 신호선들은 액정분자들을 포개는 투명 기판들 중의 하나 위에서 배열된다. 박막트랜지스터(TFT)들은 주사선과 신호선의 교차점에서 배열된다. 박막트랜지스터들의 소스들은 화소전극에 접속된다. 대향전극들은 화소전극과 마주보는 관계가 되도록 위치된다.
영상이 평면스위칭 방식의 액정표시장치의 화면상에서 디스플레이될 때, 전압은 연속적으로 박막트랜지스터를 작동시키기 위한 주사선에 인가된 후, 계조에 따라 크기가 결정되는 전압이 데이터라인으로부터 박막트랜지스터를 통하여 관련된 화소전극에 인가된다. 그 결과, 투명기판들에 평행하게 화소전극이 대향전극 사이에서 전기장이 발생된다. 그렇게 발생된 전기장은 액정층 내의 액정분자들의 배열 방향을 변화시켜 액정의 광학적 특성을 변화시킴으로써 소망의 계조를 얻는다.
전술한 평면스위칭 방식의 액정표시장치는 어떤 영상이 어느 시간 동안 표시되고 그 후에 그 영상이 모든 화소가 동일한 계조로 되는 다른 영상으로 스위칭될때 깜빡임이 발생되는 문제가 수반된다.
예를 들면, 양극성을 구동하는 전압과 음극성을 구동하는 전압이 소정의 간격으로 각 화소에서 서로 스위칭되는 도트 반전 구동방법(dot inversion driving method)에 따라서 액정표시장치가 구동된다고 가정하자. 이 경우, 블랙-표시 화소B(최소의 계조)와 화이트-표시 화소W(최대의 계조)가 도 7에 나타낸 바와 같이 매트릭스 내에서 교대로 배열되는 체커 패턴이 어느 정도의 시간 동안 표시되고, 그 후 모든 화소들이 동일한 계조를 가진 영상으로 스위칭되는 경우에 특히 전술한 문제가 발생된다.
다른 예를 들면, 양극성을 구동하는 전압과 음극성을 구동하는 전압이 소망의 간격으로 모든 라인들에서 서로 스위칭되는 라인 반전 구동방법(line inversion driving method)에 따라서 액정표시장치가 구동된다고 가정하자. 이 경우, 블랙-표시 화소와 화이트-표시 화소가 교대로 두 라인마다 배열되는 띠 패턴이 어느 정도의 시간 동안 표시되고 그 후에 모든 화소들이 동일한 계조를 가지는 영상으로 스위칭되는 경우에 특히 전술한 문제가 발생된다.
종래 액정표시장치의 전술한 문제점에 있어서, 본 발명의 목적은 화면상에서 깜박임을 줄일 수 있는 평면스위칭 방식의 액정표시장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 화면상에서 깜박임을 줄일 수 있는 액정표시장치의 구동방법을 제공하는 것이다.
도 1은 액정표시장치의 전개된 투시도;
도 2는 액정표시장치패널에 있는 화소의 평면도;
도 3은 도 2의 선Ⅲ-Ⅲ에 대한 단면도;
도 4a는 화소 및 대향전극이 전압에 대하여 서로 동일한 경우, 액정분자들의 배열을 나타낸 화소의 단면도;
도 4b는 화소 및 대향전극이 전압에 대하여 서로 다른 경우, 액정분자들의 배열을 나타낸 화소의 단면도;
도 4c는 도 4a에 나타낸 화소의 평면도;
도 4d는 도 4b에 나타낸 화소의 평면도;
도 5는 액정표시장치패널의 화소에 대한 회로의 다이어그램;
도 6은 광이 조사되는 박막트랜지스터 내에서 게이트전압과 드레인전압 사이의 관계를 나타내는 그래프;
도 7은 블랙-표시 화소B와 화이트-표시 화소W가 체커(checker) 형상으로 배열된 디스플레이 패턴을 타나낸 도면;
도 8a는 높은 계조에서 드레인 전압의 파형을 나타낸 도면;
도 8b는 낮은 계조에서 드레인 전압의 파형을 나타낸 도면;
도 9a 및 9b는 피드 스로우 전압(feed through voltage)의 변화를 나타낸 도면;
도 10은 화소전극으로부터 대향전극으로 발생된 dc전계(field)를 나타낸 도면;
도 11은 잔존 전계(residual field)를 나타낸 도면;
도 12는 화소전극에 잔존하는 전하를 나타낸 도면;
도 13a는 휘도가 감소되는 경우의 프레임을 나타낸 도면;
도 13b는 휘도가 증가되는 경우의 프레임을 나타낸 도면;
도 14는 화소전극에 인가된 평균전압이 높고 낮은 계도에서 서로 같도록 신호선에 인가된 전압파형에 대한 보상에 의하여 얻어진 파형을 나타낸 도면;
도 15는 제1실시예에 따른 액정표시장치의 블록도;
도 16은 제1실시예에 있어서 기준구동전압(reference driving voltage)Va1 내지 Va8의 표;
도 17은 도 16에 나타낸 표에 따라 계조와 기준구동전압 사이의 관계를 나타낸 그래프;
도 18은 종래 액정표시장치에 있어서 기준구동전압Va1 내지 Va8의 표;
도 19는 도 18에 나타낸 표에 따라 계조와 기준구동전압 사이의 관계를 나타낸 그래프;
도 20은 제2실시예에 따른 액정표시장치의 블록도;
도 22는 제4실시예에 따른 액정표시장치의 블록도;
도 23은 제5실시예에 따른 액정표시장치의 블록도;
도 24는 제5실시예에 따른 액정표시장치에 있는 화소의 평면도;
도 25는 제6실시예에 따른 액정표시장치에 있는 화소의 평면도;
도 26은 도 25의 ⅩⅩⅥ-ⅩⅩⅥ선에 대한 단면도;
도 27은 제7실시예에 따른 액정표시장치의 블록도;
도 28은 백라이트(backlight)의 휘도가 최소인 경우에 있어서, 각 계조의 바람직한 기준구동전압과 계조보상(gradation compensation)을 타나내는 표;
도 29는 255계조에서 휘도와 계조보상 사이의 관계를 나타내는 그래프;
도 30은 제7실시예에 따른 액정표시장치의 블록도;
도 31은 제8실시예에 따른 액정표시장치에 있는 화소의 평면도;
도 32는 도 31의 ⅩⅩⅦ-ⅩⅩⅦ선에 대한 단면도; 및
도 33은 제1실시예에 따른 액정표시장치의 측정결과를 나타낸 표이다.
본 발명의 제1면에 의하면, 액정표시장치는 제1기판; 제2기판; 상기 제1및 제2기판 사이에 끼워진 액정층; 상기 제1기판 상에 배열된 복수개의 주사선;
상기 제1기판 상에 배열된 복수개의 신호선; 상기 주사선들과 상기 신호선들의 교점에서 배열된 복수개의 제1스위치; 상기 각 제1스위치에 각각 접속된 복수개의 화소전극; 상기 각 화소전극에 평행하게 각각 배열된 복수개의 대향전극; 및 계조에 따라 소정의 간격으로 양극성을 구동하기 위한 제1전압과 음극성을 구동하기 위한 제2전압을 스위칭하며, 상기 양극성이나 음극성구동전압을 신호선으로 출력하는 상기 신호선드라이버를 포함하며, 상기 신호선드라이버가 각 계조의 상기 제1및 제2전압의 평균이 서로 다르도록 상기 제1및 제2전압을 보상하는 것을 특징으로 한다.
본 발명의 제2면에 의하면, 제1기판; 제2기판; 상기 제1및 제2기판 사이에 끼워진 액정층; 상기 제1기판 상에 배열된 복수개의 주사선; 상기 제1기판 상에 배열된 복수개의 신호선; 상기 주사선들과 상기 신호선들의 교점에서 배열된 복수개의 제1스위치; 상기 각 제1스위치에 각각 접속된 복수개의 화소전극; 및 상기 각 화소전극에 평행하게 각각 배열된 복수개의 대향전극을 포함하는 액정표시장치의 구동방법에 있어서, (a)각 계조에서 제1및 제2전압의 평균이 서로 다르도록 상기 제1및 제2전압을 보상하는 단계; 및 (b)그렇게 보상된 제1및 제2전압을 상기 신호선으로 출력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법이 제공된다.
본 발명의실시예에 따른 액정표시장치를 설명하기 전에, 먼저, 전기장이 기판들에 평행하게 발생되는 평면스위칭 방식의 액정표시장치의 구조와 작동을 설명한 후에 깜박임이 발생되는 이유를 설명한다.
도 1은 액정표시장치의 전개된 투시도이다. 도 1에 나타낸 바와 같이, 액정표시장치는 일반적으로 제1편광판(500), 제2편광판(502), 제1및 제2편광판(500 및 502) 사이에 샌드위치된 액정표시패널(501), 및 제2편광판(502)을 통하여 액정표시패널(501)로 발광하는 백라이트유닛(503)으로 구성된다.
액정표시패널(501)은 도 2 및 도 3을 참조하면서 이하에서 설명한다. 도 2는 액정표시패널(501)에 있는 화소의 평면도이고, 도 3은 도 2의 ⅢⅢ-ⅢⅢ 선에 대한 단면도이다.
대향전극(601)과 주사선(602)은 아래 기판, 즉 제1투명절연기판(605) 상에서 소정의 패턴으로 형성된다. 예를 들면, 제1투명절연기판(605)은 유리기판으로 구성된다. 층간절연막(606)은 대향전극(601)과 주사선(602)을 피복하는 제1투명절연기판(605) 상에서 형성된다. 층간절연막(606)상에는 소정의 패턴으로 화소전극(600)과 신호선(604)이 형성된다. 신호선(604)은 섬모양의 비정질 실리콘막(603)을 통하여 화소전극(600)에 접속된다. 패시베이션막(607)은 화소전극(600)과 신호선(604)을 피복하는 층간절연막(606) 상에 형성된다. 배향막(608)은 패시베이션막(607) 상에 형성된다. 제2편광판(502)은 제1투명절연기판(605)의 아래면에 부착된다.
블랙매트릭스층(610)은 윗 기판, 즉 제2투명절연기판(609)의 저면 상에 형성된다. 제2투명절연기판(609)은 예를 들면 유리로 구성된다. 블랙매트릭스층(610)은 제2투명절연기판(609)을 통하여 입사된 광이 직접 박막트랜지스터에 도달하는 것을 방지하며, 주사선(602)과 신호선(604) 사이에 위치된 영역과 표시영역으로부터 광이 누설되는 것을 방지하기 위한 차광층으로서 역할을 한다.
블랙매트릭스층(610)들 사이에는 칼러필터를 정의하는 색층(611)들이 형성된다. 블랙매트릭스층(610)과 색층(611)은 오버코팅층(overcoating layer;612)으로 피복된다. 오버코팅층(612)은 배향막(608)으로 피복된다. 제2투명절연기판(609)의 위 표면은 전도성의 투명막(미도시)으로 피복되며, 제1편광판(500)은 상기 전도성의 투명막에 부착된다.
제1및 제2투명절연기판(605 및 609)은 배향막(608)들 사이에서 기밀봉지된 액정층(614)과 함께 스페이서(613)에 의하여 고정된 간격으로 서로 떨어져 있다. 동일한 패턴이 장시간 표시되는 경우 발생되는 잔상을 방지하기 위하여 액정층(614)의 액정은 낮은 저항, 예를 들면, 4.5×1010Ω 또는 그 이하를 가지도록 설계된다.
박막트랜지스터는 섬모양의 비정질 실리콘막(603)으로 제조된다. 섬모양의 비정질 실리콘막(603)은 제1투명절연기판(605) 상에 형성된 층간절연막(606) 상에 형성된다. 인과 같은 불순물이 예를 들면, 플러즈마CVD법에 의하여 섬모양의 비정질 실리콘막(603)으로 도핑되어 소스와 드레인 영역을 형성한다. 신호선(604)은 드레인영역에 접속되며, 화소전극(600)은 소스영역에 접속된다.
이하에서 도 4a, 4b, 4c 및 4d를 참조하면서 소정의 전압이 신호선(604)을 통하여 화소전극(600)에 인가되는 경우 발견되는 액정분자들의 배향을 설명한다. 도 4a는 화소전극(600)과 대향전극(601)의 전압이 서로 동일한 경우 액정분자들의배향을 나타내는 단면도이며, 도 4c는 도 4a에 나타낸 화소의 평면도이다. 도 4b는 화소전극(600)과 대향전극(601)의 전압이 서로 다른 경우 액정분자들의 배향을 나타내는 단면도이며, 도 4d는 도 4b에 나타낸 화소의 평면도이다.
도 4a 및 4c에 나타낸 바와 같이, 화소전극(600)과 대향전극(601)의 전압이 동일한 경우, 전압차가 발생되지 않으므로 전기장을 발생시키지 않는다.
반대로, 도 4b와 4d에 나타낸 바와 같이, 화소전극(600)과 대향전극(601)의 전압이 다른 경우, 전압차가 발생되므로 인가된 전압에 의하여 화살표 A와 같은 전기장을 발생시킨다. 그 결과, 액정분자들의 배열은 도 4b와 4d에 나타낸 바와 같이 변하며, 화소전극(600)과 대향전극(601) 사이에 전압이 인가되지 않는 경우 액정분자들의 배향은 도 4a와 4c에 나타낸 바와 같이 변한다.
전술한 바와 같이, 평면스위칭 방식의 액정표시장치에 있어서, 표시되는 계조에 의하여 결정되는 전압이 화소전극(600)과 대향전극(601) 사이에 인가되어 화소전극(600)과 대향전극(601) 사이에서 전기장이 제1투명절연기판(605)과 제2투명절연기판(609)에 평행하게 발생되고 액정분자들의 배향은 그렇게 발생된 전기장에 따라 변한다. 따라서, 액정분자들의 광학적 특정이 소망의 계조로 영상을 표시하기 위하여 제어된다.
이하에서, 도 5를 참조하면서, 액정표시패널(501) 내에 있는 화소를 정의하는 회로를 설명한다.
도 5에 나타낸 바와 같이, 액정은 액정전기용량Clc, 액정전기용량Clc에 접속된 저장전기용량Cst, 및 액정전기용량Clc과 저장전기용량Cst 모두에 접속된 액정저항Rlc을 구비한 등가회로로 표현될 수 있다. 등가회로는 화소전극(600)과 대향전극(601) 사이에서 접속된다.
박막트랜지스터(700)는 화소전극(600)에 접속된 소스, 신호선(604)에 접속된 드레인, 및 주사선(602)에 접속된 게이트를 가진다. 기생전기용량Cgs은 박막트랜지스터(700)의 게이트와 소스 사이에 등가적으로 형성된다.
박막트랜지스터(700)가 on되어 신호선(604)으로부터 화소전극(600)으로 기입되는 전압은 박막트랜지스터(700)가 off되는 어떤 전압만큼 떨어진다.
이 현상을 필드 스로우(field through)라고 한다. 전압강하Vp(이하, "필드 스로우전압"이라고 한다.)는 다음 식으로 정의된다.
Vp=Cgs/(Cgs+Cst+Clc)×△Vg........................(1)
식(1)에서, Cgs는 게이트전극과 소스전극 사이의 전기용량을 나타내며, Cst는 저장전기용량을 나타내며, Clc은 액정전기용량을 나타내며, △Vg는 게이트전압의 변화를 나타낸다.
액정전기용량Clc은 액정분자들, 즉, 화소전극에 대한 액정분자들의 경사각에 따라 변하며, 식(1)의 다른 요인(factor)보다도 현저하게 변한다. 그러므로 각 계조의 필드 스로우전압Vp은 서로 다르다. 특히, 필드 스로우전압Vp은 높은 계조에서 작으며, 낮은 계조에서 크다.
필드 스로우전압Vp은 박막트랜지스터의 게이트와 소스 사이의 기생전기용량Cgs에 의하여 야기된다고 한다. 특히, 필드 스로우전압Vp이 발생되는 이유는 박막트랜지스터(700)가 on될 때의 액정전기용량Clc과 저장전기용량Cst 내에 충전된 전하가 박막트랜지스터(700)가 off될 때의 전기용량들로 다시 분포되기 때문이라고 한다.
전술한 필드 스로우전압뿐만 아니라, 박막트랜지스터내의 누설전류도 화소전극(600)의 전압변화를 야기한다.
도 6은 광이 조사되는 박막트랜지스터(700)의 게이트전압과 드레인전류 사이의 관계를 나타낸다. 도 6에 있어서, "L"은 양극성을 구동하는 전압이 높은 계조로 유지되는 경우의 누설전류를 나타내며, "M"은 구동전압이 낮은 계조로 유지되는 경우의 누설전류를 나타내며, "N"은 음극성을 구동하는 전압이 높은 계조로 유지되는 경우의 누설전류를 나타낸다.
도 6의 도면에서 명백하듯이, 박막트랜지스터(700)의 누설전류는 화소전극의 전압, 즉, 계조에 의존되며, 프레임이 높은 계조에서 양극성이냐 음극성이냐에 따라 더 크게 의존된다.
여기서, 블랙-표시 화소B와 화이트-표시 화소W가 교대로 배열된 도 7의 체커 형상이 도트반전구동에 의하여 표시된다고 가정하자.
도 8a는 화이트-표시 화소W와 관련된 입력신호의 파형을 나타내고, 도 8b는 블랙-표시 화소B와 관련된 입력신호의 파형을 나타낸다.
도 8a에 있어서, 파형Vd1은 신호선(604)을 통하여 박막트랜지스터(700)의 드레인에 인가된 드레인전압을 나타내며, 파형V1은 화소전극(600)에 실질적으로 기입된 전압을 나타낸다. 파형V1에 의하여 나타낸 전압은 필드 스로우전압에 의하여 영향을 받으므로, 필드 스로우전압Vp1만큼 드레인전압Vd1보다 작게 만들어진다. 파형Vav1은 화이트-표시 화소W 내의 화소전극(600)으로 기입되는 평균전압을 나타낸다.
마찬가지로, 도 8b에 있어서, 파형Vd2는 신호선(604)을 통하여 박막트랜지스터(700)의 드레인에 인가된 드레인전압을 나타내며, 파형V2는 화소전극(600)에 실질적으로 기입된 전압을 나타낸다. 파형V2에 의하여 나타낸 전압은 필드 스로우전압에 의하여 영향을 받으므로, 필드 스로우전압Vp2만큼 드레인전압Vd2보다 작게 만들어진다. 파형Vav2는 블랙-표시 화소B 내의 화소전극(600)으로 기입되는 평균전압을 나타낸다.
도 8a 및 도 8b에 있어서, Vcom은 대향전극(601)의 전압을 나타내며, 액정표시패널 내에서 전체적으로 일정하다.
도 8a 및 도 8b의 도면에서 이해되는 바와 같이, Vav2의 평균전압은 전압Vr만큼 평균전압Vav1보다 작다.
도 8a 및 8b에 있어서, 파형V1 및 V2로 나타낸 것으로서 화소전극(600)들로 기입되는 전압들은 전술한 박막트랜지스터의 누설전류를 고려하여 도 9a 및 9b에소 나타낸 파형들로 표현될 수 있다.
즉, 화소전극(600)으로 기입된 화소전극전압V1 및 V2는 박막트랜지스터 내에서 누설된 전류의 영향을 받으므로 변한다. 그 결과, 평균전압Vav1 및 Vav2 모두 증가된다. 그러나, 증가정도가 계조에 따라 현저하게 변하기 때문에, 평균전압Vav1 및 Vav2 사이의 차Vr은 더욱 커진다. 즉, 필드 스로우전압과 기생전기용량에 의하여 야기된 누설전류 모두에 의하여 야기된 평균전압 사이의 차Vr'은 기생전기용량에 의하여 야기된 필드 스로우전압에 의해서만 야기된 평균전압 사이의 차Vr보다 크다.
화소전극(600)의 평균전압이 각 화소에서 서로 다른 경우, 이 것은 전기장이 화소에 계속해서 인가된다는 것을 의미한다.
예를 들면, 낮은 계조로 영상을 표시하는 화소의 화소전극으로 기입된 평균화소전압이 기준전압(reference voltage)이라고 가정하자. 이 가정하에서, 높은 계조로 영상을 표시하는 화소의 화소전극으로 기입된 전압은 원래 화소전극으로 기입된 전압과 전압Vr'의 합과 같다. 따라서, 양극성과 음극성의 전압이 화소전극에 인가되더라도, dc전압Vr'은 계속해서 화소전극에 인가되어 dc전기장이 도 10에 나타낸 바와 같이 화소전극(600)으로부터 대향전극(601)으로 발생된다.
평면스위칭 방식의 액정표시장치에 있어서, 작은 저항을 가진 액정이 잔상을 감소시키기 위하여 이용된다. 따라서, 전하들이 액정층에 존재하고, 그러한 전하들은 전술한 dc전기장에 의하여 이동되어진다. 그 결과, dc전기장을 소거하는 잔존 전기장이 도 11에 나타낸 바와 같이 화이트-표시 화소W에서 발생되어 잔존하는 전기장이 도 12의 각 화소에서 발생된다.
화면이, dc전기장이 화소에서 잔존하면서 모든 화소들이 동일한 계조로 표시되는 다른 화면으로 스위칭되는 경우, 잔존하는 전기장과 새로 기입된 전압은 도 13a에 나타낸 바와 같이 한 프레임 내에서 서로 소거되어 화면은 검게 된다. 반대로, 잔존하는 전기장과 새로 기입된 전압은 도 13b에 나타낸 바와 같이 한 프레임 내에서 서로 합쳐져 화면의 평면은 밝게 된다.
예를 들면, 도 13a에 나타낸 프레임이 K번째 프레임이고, 도 13b에 나타낸 프레임이 M번째 프레임이고 K는 기수이고 M은 우수라고 가정하면, 그러한 프레임들은 높은 비율로 스위칭된다.
이것은 한 화면 내에서 높은 비율로 밝고 어두운 것이 반복되게 한다. 화면이 깜박이는 것처럼 이런 현상을 느끼게 된다. 이것이 화면상에서 깜박임이 발생되는 이유이다.
도 7의 체커 형상을 화면상에서 깜박임이 가장 현저한 예로 선택하여 깜박임이 발생되는 이유를 설명하였다. 그러나, 영상이 다른 계조에서 어느 정도의 시간 동안 표시된 후 영상이 동일한 계조로 모든 화소에서 표시되는 경우에 깜박임이 발생된다는 것을 주의해야 한다.
전술한 경우는 도트반전구동에 관한 것이지만, 액정표시장치가 라인반전구동에 의하여 구동되는 경우에도 깜박임이 발생된다. 도트반전구동에 있어서, 화소전극으로 기입된 전압이 각 화소에서 반전되기 때문에, 도 7에 나타낸 체커 형상이 표시된 후 영상이 동일한 계조로 모든 화소에서 표시된 경우에 깜박임이 가장 현저하게 일어난다. 반대로, 화소전극으로 기입된 전압이 라인반전구동에서 각 라인마다 반전되는 경우, 수평의 띠 형상이 화면상에서 표시된 후 영상이 동일한 계조로 모든 화소에서 표시되는 경우에 깜박임이 가장 현저하게 일어난다.
전술한 바와 같이, 본 발명자는 화소전극에 인가된 평균전압이 각 계조에서 서로 다른 경우에 깜박임이 화면상에서 발생된다는 것을 발견하였다. 전술한 바와 같은 깜박임을 야기하는 원인을 제거하기 위하여, 본 발명자는 화소전극(600)으로 기입되는 평균 양극성 및 음극성을 위한 전압과 대향전극(601)의 전압이 어떤 영상이 화면상에서 표시되는 계조에 관계없이 실질적으로 일정하도록 신호선으로 출력되는 구동전압이 제어되는 액정표시장치를 제공하였다.
본 발명에 의한 바람직한실시예들을 이하에서 도면들을 참조하면서 설명한다.
[제1실시예]
도 15는 본 발명의 제1실시예에 따른 액정표시장치의 블록도이다. 이하에서 액정표시장치는 256의 계조로 화면을 나타내고, 도트반전구동에 따라서 구동된다고 가정한다.
제1실시예에 따른 액정표시장치는 종래의 액정표시장치 구조를 가지며, 계조데이터트랜스미터(1), 신호선을 구동하기 위한 회로(2), 주사선을 구동하기 위한 회로(3), 및 기준구동전압을 공급하기 위한 회로(4)를 더 구비한다.
계조데이터트랜스미터(1)는 표시될 계조를 나타내는 데이터를 각 화소로 출력한다.
신호선구동회로(2)는 계조데이터트랜스미터(1)로부터 계조데이터를 수신하여 계조데이터에 따라 전압을 발생시키고 그 전압을 소정의 타이밍으로 관련신호선(604)으로 출력한다.
주사선구동회로(3)가 소정의 타이밍으로 주사선(602)을 구동한다. 주사선(602)이 구동되는 경우, 주사선(602)과 신호선(604)의 교점에 위치한 박막트랜지스터(700)가 온되고, 신호선(604)으로 출력된 전압이 박막트랜지스터(700)의소스에 접속된 화소전극(600)에 공급된다.
제1실시예의 액정표시패널(501)은 도 2 및 3에 나타낸 복수의 화소가 매트릭스로 배열되어 구성된다.
베이스전압과 접지 사이에 전기적으로 접속된 저항기(R1 내지 R17)로 베이스 전압을 분할함으로써, 기준구동전압공급회로(4)는 양극성을 구동하기 위한 Va1 내지 Va8의 기준전압(이하, 양극성을 구동하기 위한 기준전압을 "양극성구동전압"이라고 한다.) 및 음극성을 구동하기 위한 Va1 내지 Va8의 기준전압(이하, 음극성을 구동하기 위한 기준전압을 "음극성구동전압"이라고 한다.)을 포함하는 16개의 기준구동전압을 발생시킨다. 기준구동전압공급회로(4)는 기준전압(Va1 내지 Va8)을 신호선구동회로(2)를 구성하는 구동전압계산기(20)로 전송한다.
양극성구동전압Va1과 음극성구동전압Va1과 같이, 동일한 번호가 할당된 양극성 및 음극성 구동전압들은 하나의 계조를 표시하기 위한 한 쌍의 구동전압처럼 취급된다. 이것은 제1실시예에 따른 액정표시장치가 도트반전구동에 따라 구동되기 때문에, 양극성 및 음극성 구동전압들이 하나의 계조를 표시하기 위하여 필요하기 때문이다.
이하에서, "기준구동전압"이란 용어는 양극성과 음극성 구동전압들 모두를 나타낸다. 예를 들면, "기준구동전압Va1"이라는 용어는 양극성구동전압(Va1)과 음극성구동전압(Va1) 모두를 나타낸다.
도 16은 제1실시예에 있어서 기준구동전압Va1 내지 Va8의 예를 나타낸다. 도 17은 도 16에서 나타낸 계조와 기준구동전압 사이의 관계를 나타내는 곡선이다. 도 18은 종래 기준구동전압Va1 내지 Va8의 예를 나타내며, 도 19는 도 18에 나타낸 계조와 기준구동전압 사이의 관계를 나타내는 곡선이다.
도 18 및 19에서 나타낸 바와 같이, 종래 평균 기준구동전압은 항상 5.8V이다. 따라서, 최대 계조와 관련된 양극성과 음극성구동전압의 평균, 즉 255계조와 관련된 양극성구동전압Va1과 음극성구동전압Va1의 평균과 최저 계조와 관련된 양극성과 음극성구동전압의 평균, 즉 0계조와 관련된 양극성구동전압Va8과 음극성구동전압Va8의 평균 사이의 전압차Vr는 도 19에서 명백하듯이 0과 동일하다.
반대로, 양극성과 음극성구동전압이 도 16 및 17에 나타낸 바와 같이 각 계조에서 서로 다르도록 제1실시예의 기준구동전압Va1 내지 Va8은 보상된다. 또한, 기준구동전압Va1 내지 Va8은 양극성과 음극성구동기준전압의 평균이 높은 계조에서 작도록 더욱 보상된다. 기준구동전압Va1 내지 Va8의 보상정도는 도 16에서 계조보상으로 나타낸다.
기준구동전압을 보상함으로써, 각 계조의 평균화소전압, 즉 각 계조에서 화소전극(600)에 인가된 양극성과 음극성구동전압의 평균은 서로 동일하다.
제1실시예에 있어서, 최대 계조와 관련된 양극성과 음극성구동전압의 평균, 즉 255계조와 관련된 양극성구동전압Va1과 음극성구동전압Va1의 평균과 최저 계조와 관련된 양극성과 음극성구동전압의 평균, 즉 0계조와 관련된 양극성구동전압Va8과 음극성구동전압Va8의 평균 사이의 전압차Vr는 -1.0 내지 0.0V의 범위로 설정된다.
즉, 기준구동전압Va1 내지 Va8은 다음 식(2)을 만족하도록 결정된다.
-1.0<Vdr<0.0V...................(2)
Vdr=(양극성구동전압Va1+음극성구동전압Va1)/2-(양극성구동전압Va8+음극성구동전압Va8)/2
전압차Vdr은 -0.9 내지 -0.2V의 범위 내로 설정되는 것이 바람직하며, 보다 바람직하게는 -0.5 내지 -0.3V의 범위 내로 설정되는 것이 좋다.
이것은 도 8a 및 8b에 나타낸 바와 같이, 필드 스로우전압Vp가 높은 계조에서 작아지고, 낮은 계조에서 커지기 때문이다.
도 16은 최대 계조와 관련된 양극성과 음극성구동전압의 평균과 최저의 계조와 관련된 양극성과 음극성구동전압의 평균 사이의 전압차가 -0.5V로 설정되는 경우에 있어서, 각 계조에서 보상, 양극성구동전압Va1 내지 Va8 및 음극성구동전압Va1 내지 Va8의 예를 나타낸다.
기준구동전압공급회로(4)는 계조보상을 포함하는 전술한 기준구동전압Va1 내지 Va8을 발생시켜 기준구동전압Va1 내지 Va8을 구동전압계산기(20)로 출력한다.
구동전압계산기(20)는 기준구동전압공급회로(4)로부터 공급된 기준구동전압Va1 내지 Va8에 기초하여 계조데이터트랜스미터(1)로부터 전송된 계조데이터에 의하여 정의되는 구동전압을 발생시켜 그 구동전압을 소정의 타이밍으로 관련된 신호선(604)으로 출력한다.
기준구동전압공급회로(4)는 도 16에 나타낸 바와 같이 8개의 레벨계조에만 관련된 기준구동전압Va1 내지 Va8을 공급한다. 그러므로, 기준구동전압Va1 내지 Va8과 관련되지 않는 계조는 8 레벨의 기준구동전압Va1 내지 Va8을 삽입함으로써 발생된다.
예를 들면, 구동전압계산기(20)가 계조데이터트랜스미터(1)로부터 계조 192를 수신하는 경우, 구동전압계산기(20)가 소정의 타이밍으로 서로 양극성과 음극성구동전압들을 스위칭함에 따라서, 구동전압계산기(20)는 계조 192와 관련된 기준구동전압Va4를 선택하고, 기준구동전압Va4와 관련된 양극성과 음극성구동전압을 신호선(604)으로 출력한다.
구동전압계산기(20)가 계조데이터트랜스미터(1)로부터 계조 200을 수신하는 경우, 구동전압계산기(20)는 계조 240 및 계조 192와 관련된 기준구동전압Va4과 관련된 기준구동전압Va3을 선택하고, 이하의 식(3)에 의하여 계조 200과 관련된 구동전압을 발생시킨다.
Va4+(Va3-Va4)×(200-192)/(240-192).............(3)
그러므로, 기준구동전압공급회로(4)가 모든 256계조와 관련된 구동전압을 발생시키지 않더라도, 구동전압계산기(20)는 기준구동전압공급회로(4)로부터 공급된 제한된 수의 기준구동전압을 삽입함으로써 256계조와 관련된 구동전압을 발생시킬 수 있다.
8레벨의 기준구동전압Va1 내지 Va8이 제1실시예에서 준비되더라도, 준비된 기준구동전압의 수는 8개에 제한되지 않는다. 준비된 기준구동전압의 수가 8개 이상으로 증가하는 경우, 보다 정확한 계조로 영상을 표시하는 것이 가능하다. 준비된 기준구동전압의 수는 8개 이하로 감소되면, 기준구동전압공급회로(4)의 구성을 간단화시킬 수 있다.
[제2실시예]
도 20은 본 발명의 제2실시예에 따른 액정표시장치의 블록도이다.
제2실시예에 따른 액정표시장치의 구성은 기준구동전압공급회로(4-1)가 모든 계조와 관련된 구동전압을 발생시킨다는 점을 제외하고는 제1실시예에 따른 액정표시장치와 동일하다. 따라서, 제2실시예의 기준구동전압공급회로(4-1)는 256레벨의 양극성구동전압과 256 레벨의 음극성구동전압을 포함하여 총 512 레벨의 전압을 발생시킨다.
제2실시예의 신호선구동회로(2)는 구동전압계산기(20) 대신에 구동전압선택기(21)를 구비한다. 구동전압선택기(21)는 기준구동전압공급회로(4-1)로부터 공급된 기준구동전압들 중에서 계조데이터트랜스미터(1)로부터 수신된 계조데이터와 동일한 구동전압을 선택하여 그 선택된 구동전압을 관련된 신호선(604)으로 출력한다.
제2실시예에 있어서, 제1실시예와 마찬가지로, 양극성과 음극성구동전압의 평균과 최저 계조와 관련된 양극성과 음극성구동전압의 평균 사이의 전압차Vr는 -1.0 내지 0.0V의 범위로 설정되며, 보다 바람직하게는 -0.5 내지 -0.3V의 범위로 설정된다.
또한, 기준구동전압은 양극성과 음극성구동전압의 평균이 높은 계조에서 작아지도록 선택된다.
제2실시예에 의하면, 양극성과 음극성구동전압이 각 계조와 관련하여 발생되기 때문에, 제1실시예보다 정확하게 구동전압을 발생시킬 수 있다.
[제3실시예]
도 21은 제3실시예에 따른 액정표시장치의 블록도이다.
제3실시예의 신호선구동회로(2)는 구동전압검출기(22), ROM(read onlymemory)로 구성된 룩업테이블(look-up table;23), 및 디지털-아날로그(D/A)변환기(24)로 구성된다.
룩업테이블(23)은 각 계조와 관련된 양극성과 음극성구동전압에 관한 데이터를 저장한다. 특히, 룩업테이블(23)은 구동전압이 모든 계조, 즉 256 레벨의 계조와 관련하여 제2실시예의 기준구동전압공급회로(4-1)에 의하여 발생된 양극성과 음극성구동전압을 포함하는 각 계조데이터와 관련하여 디지털 형태로 총 512 레벨의 구동전압을 그 안에 저장한다.
구동전압검출기(22)는 룩업테이블(23)에서 계조데이터트랜스미터(1)로부터 전송된 계조데이터와 관련된 구동전압을 수신하여 그렇게 수신된 디지털구동전압을 디지털-아날로그(D/A)변환기(24)로 출력한다. 디지털-아날로그(D/A)변환기(24)는 디지털구동전압을 아날로그형태로 전환하여 그 아날로그구동전압을 관련된 신호선(604)으로 출력한다.
제3실시예와 관련하여, 구동전압이 디지털데이터로 취급되기 때문에, 신호선구동회로(2)의 구성을 간단화시킬 수 있으며 보다 작은 크기로 동일한 것을 제조할 수 있다.
[제4실시예]
도 22는 제4실시예에 따른 액정표시장치의 블록도이다.
제4실시예의 신호선구동회로(2)는 비보상구동전압발생기(non-compensated driving voltage generator;25), 보상발생기(26) 및 가산기(27)로 구성된다.
전술한 제1내지 제3실시예에 있어서, 도 16에 나타낸 바와 같은 방법으로 보상되었던 구동전압이 기준구동전압으로 이용된다. 반대로, 도 18에서 나타낸 바와 같이 보상되지 않았던 구동전압은 제4실시예에서 이용된다.
특히, 비보상구동전압발생기(25)는 제1내지 제3실시예에서 이용되는 기준구동전압과 달리 보상되지 않은 구동전압을 출력하며, 보상발생기(26)는 각 계조와 관련하여 보상(compensation)을 발생시킨다. 가산기(27)는 비보상구동전압발생기(25)로부터 출력된 구동전압과 보상발생기(26)로부터 출력된 보상을 서로 가산함으로써 각 계조와 관련하여 구동전압을 전송한다.
작동에 있어서, 비보상구동전압발생기(25)는 계조데이터트랜스미터(1)로부터 전송된 계조데이터와 관련하여 아직 보상되지 않은 구동전압을 발생시켜 그렇게 발생된 구동전압을 가산기(27)로 출력한다. 보상발생기(26)는 계조데이터트랜스미터(1)로부터 전송된 계조데이터와 관련된 보상에 따라서 전압을 발생시켜 그렇게 발생된 전압을 가산기(27)로 출력한다. 가산기(27)는 구동전압과 보상전압을 서로 가산하여 그렇게 가산된 전압을 관련된 신호선(604)으로 출력한다.
그 결과, 각 계조에서 화소전극(600)으로 인가될 양극성과 음극성구동전압의 평균이 서로 같아지도록 보상되었던 구동전압은 제1내지 제3실시예와 마찬가지로 신호선(603)으로 출력된다.
전술한 바와 같이, 제4실시예에 따른 액정표시장치는 각 계조와 관련된 보상을 발생시키기 위한 회로(26)를 구비하도록 설계된다. 보상은 아직 보상되지 않은 구동전압에 가산된다. 동일한 계조와 관련된 보상은 보상이 양극성이나 음극성구동전압에 가산되는지 여부에 관계없이 일정하기 때문에, 제1내지 제3실시예의 신호선구동회로(2)에 비해서 신호선구동회로(2)의 구성을 간단화시킬 수 있다.
[제5실시예]
제1내지 제4실시예에 있어서, 대향전극(601)과 화소전극(600) 사이의 전압은 각 계조와 관련된 보상을 신호선(604)으로 출력될 구동전압에 가산함으로써 보상된다. 제5실시예에 있어서, 신호선(604)의 전압은 보상되지 않는다. 대신에, 제2박막트랜지스터가 필드 스로우전압을 발생시키기 위하여 대향전극(601) 상에 형성되며, 대향전극 라인에서의 전압이 제2박막트랜지스터를 통하여 대향전극(601)으로 인가된다. 그 결과, 대향전극(601)과 화소전극(600) 사이의 필드 스로우전압은 전술한 필드 스로우전압과 함께 소거된다.
도 23은 본 발명의 제5실시예에 따른 액정표시장치를 나타내며, 도 24는 제5실시예에 있는 화소의 평면도이다.
도 23 및 24에 나타낸 바와 같이, 제5실시예에 따른 액정표시장치는 주사선의 수와 같은 수의 대향전극라인(61), 및 대향전극라인(61) 근처에서 제2스위치로서의 박막트랜지스터(62)를 구비한다.
박막트랜지스터(62)는 주사선(602)에 접속된 게이트, 대향전극라인(61)에 접속된 드레인, 및 대향전극(601)에 접속된 소스를 구비한다. 주사선(602)을 구동함으로써, 대향전극라인(61)의 전압은 대향전극(601)에 인가된다.
대향전극(601)과 대향전극라인(61)은 주사선(602)이 형성된 층으로서 동일한 층에 형성되며, 박막트랜지스터(62)는 소스전극까지 콘택트홀을 형성함으로써 주사전극(602)에 접속되고 드레인전극을 통하여 콘택트홀을 형성함으로써 대향전극라인(61)에 접속된다.
제5실시예와 관련하여 액정표시장치는 제2박막트랜지스터(62)를 구비하여 필드 스로우전압이 화소전극(600)에서 발생된 필드 스로우전압과 동일한 대향전극(601)에서 필드 스로우전압을 발생시키도록 설계된다. 제2박막트랜지스터(62)를 통하여 대향전극라인(61)에 인가될 전압은 대향전극에 인가된다. 따라서, 전압강하가 화소전극(600)의 전압에서 발생될 경우, 제2박막트랜지스터(62)에서도 동일한 크기로 전압강하가 발생된다. 그 결과, 화소에서 관련된 전압에 대하여, 필드 스로우전압에 의해서 화소전극(600)의 전압강하가 발생되지 않는다.
제5실시예와 관련하여, 제1내지 제4실시예와 달리 양극성과 음극성구동전압을 더 이상 보상할 필요가 없다. 따라서, 신호선구동회로(2)는 더 이상 양극성과 음극성구동전압을 보상하기 위한 회로가 필요하지 않다. 따라서, 신호선구동회로(2)를 간단화 시킬 수 있으며, 신호선구동회로(2)를 보다 작은 크기로 제작할 수 있다. 이것을 액정표시장치의 구성을 간단화시키고 크기를 줄일 수 있게 한다.
[제6실시예]
전술한 제1내지 제5실시예는 백라이트의 휘도를 언급하지 않았다. 그러나, 박막트랜지스터에서의 누설전류는 박막트랜지스터로 유입되는 광의 휘도에 의하여 영향을 받는다. 따라서, 백라이트유닛(503)으로부터 방출된 백라이트의 휘도에 의하여 변화가 야기되는 박막트랜지스터(700) 내에서의 누설전류 변화에 기초하여 양극성과 음극성구동전압이 보상된다.
도 25는 화소 내의 박막트랜지스터(700) 근처에 있는 영역의 부분평면도이며, 도 26은 도 25의 ⅩⅩⅥ-ⅩⅩⅥ선에 대한 단면도이다.
도 26을 참조하면, 주사선(602)은 소정의 형상으로 제1투명절연기판(605) 상에 형성된다. 층간절연막(606)은 주사선(602)을 피복하는 제1투명절연기판(605) 상에 형성된다. 층간절연막(606) 상에는 주사선(602)보다 넓은 폭을 가진 섬모양의 비정질 실리콘막(603)이 형성된다.
인과 같은 불순물을 도핑함으로써, 소스영역(30)과 드레인영역(31)이 섬모양의 비정질 실리콘막(603) 근처에 형성된다. 섬모양의 비정질 실리콘막(603), 소스영역(30) 및 드레인영역(31)은 박막트랜지스터(700)를 특징짓는다.
보호절연막(607)은 박막트랜지스터(700)를 피복하는 층간절연막(606) 상에 형성된다.
제6실시예에 있어서, 섬모양의 비정질 실리콘막(603)은 그 아래에 형성된 주사선(602)의 폭보다 큰 폭을 가지도록 설계된다. 그러므로, 제1투명절연기판(605)의 아래에 위치된 백라이트유닛(503)으로부터 방출된 광은 도 26에 나타낸 바와 같이 섬모양의 비정질 실리콘막(603)으로 부분적으로 유입된다. 섬모양의 비정질 실리콘막(603)으로 유입된 광은 섬모양의 비정질 실리콘막(603) 내에서 포토 캐리어를 발생시켜 누설전류를 발생시킨다. 섬모양의 비정질 실리콘막(603)으로 유입된 광의 휘도가 클수록 누설전류의 양은 더욱 커진다.
제6실시예에 의하면, 필드 스로우전압뿐만 아니라 섬모양의 비정질 실리콘막(603)으로 유입된 광의 휘도에 의하여 변화가 야기되는 박막트랜지스터(700) 내의 누설전류 변화에 따라서 구동전압에 대한 보상은 결정된다.
도 27은 제6실시예에 따른 액정표시장치의 블록도이다.
제6실시예에 따른 액정표시장치는 제4실시예에 따른 액정표시장치에 비하여, 휘도데이터를 출력하기 위한 휘도검출회로(8), 백라이트의 휘도를 조절하기 위한 휘도조절회로(9), 및 인버터회로(10)를 더 구비한다.
휘도조절회로(9)는 설계된 휘도에 따라 결정된 전압을 인버터회로(10)에 전송함으로써 백라이트유닛(503)으로부터 방출된 백라이트의 휘도를 조절한다.
휘도검출회로(8)는 백라이트유닛(503)으로부터 방출된 백라이트의 휘도를 검출한다. 특히, 휘도검출회로(8)는 인버터회로(10)를 통하여 흐르는 전류를 검출하고 신호선구동회로(2)를 구성하는 보상계산기(28)로 검출된 전류를 전송한다. 백라이트유닛(503)이 높은 휘도를 방출함에 따라, 휘도검출회로(8)는 보다 큰 양의 전류를 검출한다.
보상계산기(28)는 계조데이터트랜스미터(1)로부터 전송된 계조데이터와 휘도검출회로(8)로부터 전송된 휘도데이터, 즉 전송된 인버터회로(10)를 통하여 흐르는 전류에 기초하여 보상전압Vi을 계산한다.
보상전압Vi은 다음 식(4)에 따라 정의된다.
Vi=V+(0.22×(X+2.0)).................(4)
식 (4)에 있어서, 백라이트유닛(503)으로부터 방출된 광의 휘도가 최대가 되는 경우에 얻어지는 보상전압을 나타내며, X는 휘도검출회로(8)에 의하여 검출되는 전류를 지시한다.
식(4)은 다음과 같이 세워진다.
도 28은 백라이트유닛(503)으로부터 방출된 광이 최소의 휘도를 가지는 경우에 구동전압에 인가될 바람직한 보상전압 및 그 보상전압과 관련된 기준구동전압의 예를 나타낸다.
도 28에 나타낸 바와 같이, 계조 255와 관련된 보상전압은 -0.3V와 같다. 백라이트유닛(503)으로부터 방출된 광이 최대의 휘도를 가지는 경우에 구동전압에 인가될 바람직한 보상전압 및 그 보상전압과 관련된 기준구동전압의 예를 도 16에 나타낸다. 도 16에 나타낸 바와 같이, 계조 255와 관련된 보상전압은 -0.5V와 같다.
백라이트유닛(503)이 최대의 휘도를 갖는 광을 방출하는 경우, 휘도검출회로(8)는 2.5A의 전류를 검출한다. 반대로 백라이트유닛(503)이 최소의 휘도를 갖는 광을 방출하는 경우, 휘도검출회로(8)는 0.7A의 전류를 검출한다.
백라이트유닛(503)으로부터 방출된 백라이트의 휘도가 보상전압에 비례하기 때문에, 휘도와 보상전압 사이의 관계가 도 29에 나타낸 바와 같이 얻어진다. 즉, 각 휘도에 있어서 계조 255에 있는 보상전압α255은 다음 식(5)에 의하여 정의된다.
α255=-0.11×(X+2.0)................(5)
식(5)는 도 29에 나타낸 라인을 표현한다. 식(5)에 있어서, X는 휘도검출회로(8)에 의하여 검출된 전류를 나타낸다.
각 계조에 있어서의 보상전압Vi이 최대 휘도에 기초하여 계산된다면 이 식(5)에 의하여 정의된 관계가 각 계조에서 동일하기 때문에, 백라이트유닛(503)이 최대의 휘도, 즉 -0.5를 가진 광을 방출하는 경우에 검출되는 전류로 식(5)에 있는 α255을 나누고 백라이트유닛(503)이 최대의 휘도를 가진 광을 방출하는 경우에 얻어진 각 계조에서 보상전압을 위에서 얻어진 몫에 곱함으로써 보상전압Vi을 얻을 수 있다. 그러므로 식(4)가 얻어진다.
이하에서, 제6실시예에 따른 액정표시장치의 작동을 도 27을 참조하면서 설명한다. 도 16 및 18에 나타난 기준구동전압과 보상전압이 이하에서 이용된다.
먼저, 계조데이터트랜스미터(1)는 계조 200에 관한 데이터를 신호선구동회로(2)를 구성하는 비보상구동전압발생기(25)와 보상계산기(28)로 전송한다. 휘도검출회로(8)는 1.7V의 휘도데이터를 보상계산기(28)로 전송한다.
아직 보상되지 않은 기준구동전압에 기초하여, 도 18에 나타낸 바와 같이 비보상구동전압발생기(25)는 계조 200과 관련된 양극성구동전압을 발생시킨다. 보상되기 전에 있어서 계조 200과 관련된 구동전압V200은 식(3)에 따라 다음과 같이 계산된다.
V200=8.66+(9.41-8.66)×(200-192)/(240-192)=8.77(V)
계산결과에 따라서 비보상구동전압발생기(25)는 8.77V를 발생시키고 가산기(27)에 8.77V를 출력한다.
식(3)에 따라 계조데이터트랜스미터(1)로부터 수신된 계조데이터에 기초하여, 보상계산기(28)는 백라이트유닛(503)으로부터 방출된 백라이트의 휘도를 고려하지 않으면서 보상전압을 계산한다.
따라서, 최대의 휘도에서 계조 200과 관련된 보상전압Vi200은 식(3)과 도 16에 따라서 계산된다.
Vi200=-0.3+(-0.4+0.3)×(200-192)/(240-192)=-0.32(V)
다음, 식(4)에서의 Vi는 계산된 Vi200으로 대체되며, X는 1.7V로 대체된다. 보상전압Vi는 다음과 같이 계산된다.
Vi=-0.32×(0.22×(1.7+2.0))=-0.26V
보상계산기(28)는 그렇게 계산된 -0.26V의 보상전압을 가산기(27)로 전송한다.
가산기(27)는 비보상구동전압발생기(25)로부터 전송된 8.77V와 보상계산기(28)로부터 전송된 -0.26V를 서로 가산하여 8.15V를 얻고, 그 얻어진 8.51V를 소정의 타이밍으로 관련된 신호선(604)으로 출력한다.
제6실시예에 의하면, 백라이트유닛(503)으로부터 방출된 백라이트의 광을 고려함으로써 보상전압을 가산 파라미터(additional parameter)로서 정확히 계산할 수 있다.
[제7실시예]
도 30은 제7실시예에 따른 액정표시장치의 블록도이다.
제7실시예에 따른 액정표시장치는 제6실시예에 따른 액정표시장치와 거의 동일한 구성을 가지지만, 제7실시예에 따른 액정표시장치는 제6실시예와 다르게 백라이트유닛(503)으로부터 방출된 백라이트의 휘도를 검출한다.
제6실시예에 의하면 휘도검출회로(8)는 인버터회로(10)를 통하여 흐르는 전류를 검출하여 검출된 전류를 보상계산기(28)로 전송하는 반면, 제7실시예는 백라이트의 휘도를 측정하기 위하여 백라이트유닛(503)의 표면에 배열된 백라이트휘도검출회로(11)를 구비한다.
백라이트휘도검출회로(11)에 의하여 검출된 백라이트의 휘도는 보상계산기(28)로 전송된다. 제6실시예의 보상계산기(28)와 마찬가지로, 휘도계산기(29)는 어떤 방정식에 따라 보상전압을 발생시키고 그 발생된 보상전압을 가산기(27)로 출력한다.
이하에서, 휘도계산기(29)가 보상전압을 발생시키는 방정식을 설명한다.
백라이트유닛(503)이 최대의 휘도를 가지는 광을 방출하는 경우, 백라이트휘도검출회로(11)는 8000cd/m2을 검출하는 반면, 백라이트유닛(503)이 최소의 휘도를 가지는 광을 방출하는 경우, 백라이트휘도검출회로(11)는 2000cd/m2을 검출한다. 백라이트유닛(503)이 최대의 휘도를 가지는 광을 방출하는 경우, 계조 255와 관련된 보상전압은 -0.5V인 반면, 백라이트유닛(503)이 최소의 휘도를 가지는 광을 방출하는 경우, 계조 255와 관련된 보상전압은 -0.3V이다. 제6실시예와 마찬가지로, 이러한 휘도와 전압을 이용하여, 각 계조에 있어서 계조 255의 보상전압β255는 다음의 식(6)에 의하여 계산된다.
β255=-3.33×10-5×X-0.23...................(6)
최대의 휘도가 기준 휘도라고 가정하면, 보상전압Vi는 다음의 식(7)에 의하여 정의된다.
Vi=V×(-6.66×10-5×X-0.47)..................(7)
식(7)에 있어서, V는 각 계조에서의 보상전압을 나타내며, 백라이트유닛(503)으로부터 방출되는 광의 휘도가 최대인 경우에 얻어지며, X는 백라이트휘도검출회로(11)에 의하여 검출된 휘도를 나타낸다.
백라이트휘도검출회로(11)로부터 전송된 휘도 및 계조데이터 트랜지스터(1)로부터 수신된 계조데이터에 기초하여, 보상발생기(29)는 식(7)에 따라 보상전압Vi를 계산하고 그 계산된 보상전압Vi를 가산기(27)로 출력한다.
가산기(27)는 비보상구동전압발생기(25)로부터 전송되어 아직 보상되지 않은 구동전압과 보상계산기(28)로부터 전송된 보상전압Vi를 서로 가산하여 그 합을 소정의 타이밍으로 관련된 신호선(604)으로 출력한다.
[제8실시예]
제8실시예에 따른 액정표시장치는 백라이트유닛(503)으로부터 방출된 백라이트의 휘도에 의한 박막트랜지스터(700)의 누설전류가 증가되는 것을 방지하는데 특징이 있다.
도 31은 제8실시예의 박막트랜지스터(700) 근처에 있는 영역의 부분평면도이며, 도 32는 도 31의 ⅩⅩⅩⅡ-ⅩⅩⅩⅡ선에 대한 단면도이다.
도 31 및 32에 나타낸 바와 같이, 주사선(602)은 도 25 및 26에 나타낸 제6실시예의 박막트랜지스터(700)와 달리 섬모양의 비정질 실리콘막(603)의 폭보다 큰 폭을 가지도록 설계된다. 따라서, 제1투명절연기판(605) 아래에 위치된 백라이트유닛(503)으로부터 방출된 광은 모두 주사선(602)에 의하여 차단되어 백라이트가 섬모양의 비정질 실리콘막(603)으로 유입되지 않는다. 이것에 의하여 섬모양의 비정질 실리콘막(603)에서 포토캐리어가 발생되지 않도록 하기 때문에, 백라이트유닛(503)으로부터 방출된 광의 휘도에 의한 누설전류는 변하지 않는다.
따라서, 제6실시예와 달리 백라이트유닛(503)으로부터 방출된 백라이트의 휘도에 기초하여 보상전압을 계산할 필요가 더 이상 없다. 그러므로, 전술한 제1내지 제5실시예에 의한 액정표시장치에 제8실시예를 적용함으로써 백라이트유닛(503)으로부터 방출된 백라이트의 휘도를 고려하지 않으면서 구동전압을 정확히 보상할 수 있다.
제8실시예에 있어서, 도 28에 나타낸 기준구동전압과 보상전압을 이용한다.
[제1예]
제1예에 있어서, 제1실시예에 의한 액정표시장치가 이용된다. 최대 계조와 관련된 양극성과 음극성구동전압의 평균과 최소 계조와 관련된 양극성과 음극성구동전압의 평균은 6개의 레벨들, 특히, -0.9V, -0.5V, -0.3, -0.1V, 0.0V 및 +0.3V로 변하며, 화면상에서 깜박임이 발생되는 시간이 각 6개의 레벨 전압차들에서 측정된다. 백라이트유닛(503)은 최대의 휘도를 가진 광을 방출하도록 설계된다.
제1예에 있어서, Advantest 회사의 "Disital spectrum analyzer R9211E" 및Astrodesign 회사의 "Digital Video signal Generator VG826"이 측정유닛으로 이용된다.
제1예에 있어서, 계조 255와 관련된 액정의 기생전기용량Cgs255은 15.6fF이며, 계조 0과 관련된 액정의 기생전기용량Cgs0은 15.6fF이며, 계조 255와 관련된 게이트전극과 소스전극 사이의 용량Clc255은 75.5fF이며, 계조 0과 관련된 게이트전극과 소스전극 사이의 용량Clc0은 58.8fF이다. 용량Cst는 95.2fF이다. ON이 19V로 설정되는 동안에 주사선(602)을 구동하는 구동전압Vgon과 OFF가 -10V로 설정되는 동안에 주사선(602)을 구동하는 구동전압Vgoff은 -10V로 설정된다.
식(1)에 의하면, 0과 255 계조에서 영상을 표시하는 화소들의 필드 스로우전압Vp0과 Vp255는 각각 다음과 같이 계산된다.
Vp0=-2.67V
Vp255=-2.43V
따라서, 필드 스로우전압들 사이의 전압차는 다음과 같이 계산된다.
Vdr=Vp255-Vp0=-2.43-(-2.67)=0.24V
도 28에 나타낸 것처럼, 0 계조와 255 계조에서 각각 표시하는 화소가 매트릭스모양으로 교대로 배열되는 Digital Video signal Generator VG826로부터 전송된 화상(picture pattern)은 제1실시예에 의한 액정표시장치에서 30초 동안 표시되었다. 화상에서 이 시간에 발생하는 깜박임은 Digital Spectrum Analyzer R9211E에 접속된 포토다이오드에 의하여 검출되었으며, 30Hz의 주파수를 가진 부분과 0.25Hz의 주파수를 가진 부분 사이의 차이 -10dB이하로 될 때까지의 시간이 측정되었다.그렇게 측정된 시간은 깜박임이 발생되는 시간으로 취급되었다. 깜박임이 발생되는 시간을 도 33에 나타내었다.
박막트랜지스터(700)에서의 누설전류에 의한 영향을 고려하여 전술한 전압차Vdr은 -0.24V이하로 설정되는 것이 바람직하다. 그러나, 전압차Vdr가 -1.0V이하인 경우, 보상전압은 전압차를 넘게되어 전기장이 반대방향으로 화소에 인가되는 결과가 발생된다. 그 결과, 화면상의 깜박임이 저하되고, 또한 dc전압의 인가에 의한 스틱킹(sticking)이 발생될 수 있다.
따라서, 전술한 조건과 도 33에 나타낸 결과에 기초하여, 최대계조와 관련된 관련신호선(604)에 인가될 양극성과 음극성구동전압의 평균과 최소계조와 관련된 관련신호선(604)에 인가될 양극성과 음극성구동전압의 평균 사이의 전압차Vdr는 반드시 -1.0V 내지 0.0V의 범위 내에 있어야 하며, 바람직하게는 -0.9V 내지 -0.2V의 범위 내에 있어야 하며, 가장 바람직하게는 -0.5V 내지 -0.3V 범위 내에 있어야 한다.
전술한 범위 내에서 전압차Vdr를 설정함으로써, 화면상에서 깜박임이 발생하는 시간을 최소화하는 것이 가능하다.
전압차Vdr이 -0.5V로 설정되는 경우 구동전압에 인가될 각 계조의 보상전압은 도 16에 나타낸 것과 같다.
[제2예]
제2예에 있어서, 백라이트유닛(503)은 최소의 휘도를 가진 광을 방출하도록 설계되며, 특히, 박막트랜지스터(700)에서의 누설전류는 백라이트유닛(503)이 최대의 휘도를 가진 광을 방출하는 경우에 관측되는 누설전류의 1/4이 되도록 설정되며, 전압차Vdr은 제1실시예의 액정표시장치서 -0.3V로 설정된다. 깜박임이 화면상에서 발생되는 시간은 제1예와 동일한 방법으로 측정되었다.
깜박임이 발생되는 시간은 3초 이하로서, 깜박임에 매우 깊게 주위를 기울이지 않으면 인식할 수 없는 정도이다. 제2예의 기준구동전압은 도 28에 나타낸 것과 같다.
[제3예]
제1예에 있어서, 제1실시예에 의한 액정표시장치가 이용되었다. 대향전극(601)에 인가될 전압이 변하였으며, 깜박임이 화면상에서 발생되는 시간이 관측되었다. 백라이트유닛(503)은 최대의 휘도를 가진 광을 방출하도록 설계되었다.
제3예에 있어서, 제1예와 마찬가지로 Advantest 회사의 "Disital spectrum analyzer R9211E" 및 Astrodesign 회사의 "Digital Video signal Generator VG826"이 측정유닛으로 이용된다.
도 28에 나타낸 것처럼, 0 계조와 녹색 127 계조에서 각각 표시하는 화소가 매트릭스모양으로 교대로 배열되는 Digital Video signal Generator VG826로부터 전송된 화상(picture pattern)은 제1실시예에 의한 액정표시장치에서 표시되었다. Disital spectrum analyzer R9211E를 이용하여, 30Hz의 주파수를 가진 부분의 크기는 0.25Hz의 주파수를 가진 부분에 비교하여 계산되었다.
대향전극(601)의 전압이 3.86V로 설정되는 경우에 깜박임이 최소로 되었으며, 블랙에서의 휘도의 깜박임은 대향전극(601)의 전압이 3.70V로 설정되는 경우에최소가 되었다. 또한, 대향전극(601)의 전압은 대향전극(601)의 전압이 3.50V로 설정되는 경우에 변동된다.
[제4예]
제4예에 있어서, 제1실시예에 다른 액정표시장치를 이용하였다.
전압차Vdr는 제1예와 동일하게 변화하였으며, 3.70V, 3.86V 및 3.50V가 각 전압차Vdr에서 대향전극(601)에 인가되었다. 깜박임이 화상에서 발생되는 시간은 제1예와 동일한 방법으로 측정되었다. 깜박임이 대향전극(601)에 인가된 전압에 따라 다른지를 체크하였다.
각 전압차Vdr에서 대향전극(601)에 다른 전압이 인가되는 각 경우에 있어서 깜박임이 발생되는 시간은 제1예의 결과와 동일하였다.
전술한 본 발명에 의하여 얻어진 효과를 이하에서 설명한다.
본 발명에 의하면, 신호선에 인가될 제1및 제2전압은 각 계조에서의 제1및 제2전압의 평균들이 서로 다르도록 보상된다. 이렇게 함으로써, 계조의 변화에 의하여 야기되는 액정전기용량의 변화, 및 박막트랜지스터의 누설전류에 의하여 야기되는 필드 스로우전압의 변화를 방지하는 것이 가능하다. 그 결과, 어떤 영상이 표시되더라도, 본 발명은 화면상에서 깜박임을 방지할 수 있어서 화면의 고품질을 가져올 수 있다.

Claims (36)

  1. 제1기판;
    제2기판;
    상기 제1및 제2기판 사이에 끼워진 액정층;
    상기 제1기판 상에 배열된 복수개의 주사선;
    상기 제1기판 상에 배열된 복수개의 신호선;
    상기 주사선들과 상기 신호선들의 교점에서 배열된 복수개의 제1스위치;
    상기 각 제1스위치에 각각 접속된 복수개의 화소전극;
    상기 각 화소전극에 평행하게 각각 배열된 복수개의 대향전극; 및
    계조에 따라 소정의 간격으로 양극성을 구동하기 위한 제1전압과 음극성을 구동하기 위한 제2전압을 스위칭하며, 상기 양극성이나 음극성구동전압을 신호선으로 출력하는 신호선드라이버를 포함하며,
    상기 신호선드라이버가 각 계조의 상기 제1및 제2전압의 평균이 서로 다르도록 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 신호선드라이버는 상기 제1및 제2전압의 평균이 높은 계조에서 작아지도록 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 계조와 관련하여 상기 화소전극에 인가될 양극성 및 음극성전압의 평균과 상기 화소전극에 관련된 상기 대향전극의 전압 사이의 차가 상기 계조에 관계없이 실질적으로 일정하게 유지되도록 상기 신호선드라이버는 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 중간 계조를 표시하는 화소와 블랙을 표시하는 화소가 교대로 배열되는 디스플레이에서 깜박임이 발생되지 않도록 전압이 상기 대향전극에 인가되는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 최대 계조와 관련된 상기 제1및 제2전압의 평균과 최소 계조와 관련된 상기 제1및 제2전압의 평균 사이의 차가 -1.0 내지 0.0 V의 범위 내에 있도록 상기 신호선드라이버가 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 최대 계조와 관련된 상기 제1및 제2전압의 평균과 최소 계조와 관련된 상기 제1및 제2전압의 평균 사이의 차가 -0.9 내지 -0.2V의 범위 내에 있도록 상기 신호선드라이버가 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서, 최대 계조와 관련된 상기 제1및 제2전압의 평균과 최소 계조와 관련된 상기 제1및 제2전압의 평균 사이의 차가 -0.5 내지 -0.3V의 범위 내에 있도록 상기 신호선드라이버가 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치.
  8. 제1항에 있어서, 광이 상기 제1스위치로 도달하지 못하도록 차광막을 더 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제1항에 있어서, 상기 액정층 내의 액정은 4.5×1010Ω·㎝내지 2.0×1012Ω·㎝의 범위 내에 있는 비저항을 가지는 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서, 상기 액정층 내의 액정은 3.0×1011Ω·㎝내지 1.0×1013Ω·㎝의 범위 내에 있는 비저항을 가지는 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서, 상기 액정층 내의 액정은 5.0×1011Ω·㎝내지 2.0×1012Ω·㎝의 범위 내에 있는 비저항을 가지는 것을 특징으로 하는 액정표시장치.
  12. 제1항 내지 제11항의 어느 한 항에 있어서, 각 계조에서 보상되고 적어도 하나의 특정한 계조와 관련된 제1및 제2기준구동전압을 발생시키는 기준구동전압공급기를 더 포함하며, 상기 신호선드라이버는 상기 기준구동전압공급기로부터 상기제1및 제2기준구동전압의 적어도 한 쌍을 수신하고, 상기 수신된 제1및 제2기준구동전압에 기초하여, 표시될 계조와 관련된 상기 제1및 제2기준구동전압을 출력하는 구동전압계산기를 구비하는 것을 특징으로 하는 액정표시장치.
  13. 제1항 내지 제11항의 어느 한 항에 있어서, 각 계조에서 보상된 제1및 제2기준구동전압을 발생시키는 기준구동전압공급기를 더 포함하며, 상기 신호선드라이버는 상기 기준구동전압공급기로부터 상기 제1및 제2기준구동전압을 수신하고, 상기 수신된 제1및 제2기준구동전압들 중에서 표시될 계조와 관련된 제1및 제2기준구동전압을 선택하여 출력하는 구동전압선택기를 구비하는 것을 특징으로 하는 액정표시장치.
  14. 제1항 내지 제11항의 어느 한 항에 있어서, 상기 신호선드라이버는
    각 계조에서 보상되었던 제1및 제2전압을 저장하는 메모리;
    표시될 계조와 관련하여 상기메모리로부터 디지털 형태로 상기 제1및 제2전압을 수신하여 그렇게 수신된 제1및 제2디지털전압을 출력하는 구동전압검출기; 및
    상기 구동전압검출기로부터 상기 제1및 제2디지털전압을 수신하고, 그렇게 수신된 제1및 제2디지털전압을 제1및 제2아날로그전압으로 전환하여, 상기 제1및 제2아날로그전압을 출력하는 디지털-아날로그변환기를 구비하는 것을 특징으로 하는 액정표시장치.
  15. 제1항 내지 제11항의 어느 한 항에 있어서,
    상기 신호선드라이버는
    표시될 계조에 따라 구동전압을 발생시키는 구동전압공급기;
    상기 계조와 관련된 보상전압을 발생시키는 보상공급기; 및
    상기 구동전압공급기로부터 전송된 상기 구동전압과 상기 보상공급기로부터 전송된 상기 보상전압을 서로 가산하는 가산기를 구비하는 것을 특징으로 하는 액정표시장치.
  16. 제1항 내지 제11항의 어느 한 항에 있어서, 상기 제1기판에 대한 상기 액정층의 대향측에 위치된 광원, 및 상기 광원으로부터 방출된 광의 휘도를 검출하는 휘도검출기를 더 포함하고, 상기 신호선드라이버는 상기 휘도검출기에 의하여 검출된 상기 휘도에 기초하여, 상기 보상된 제1및 제2전압을 더 포함하는 보상기를 구비하는 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서, 상기 신호선드라이버는 상기 제1및 제2전압에 보상전압을 가산함으로써 상기 제1및 제2전압을 보상하며,
    상기 보상전압Vi는 Vi=V×(-6.66×10-5×(X-0.47))의 식에 의하여 정의되며,
    여기서, V는 상기 휘도가 최대일 때 얻어지는 보상전압을 나타내고, X는 상기 휘도검출기에 의하여 검출된 상기 휘도를 나타내는 것을 특징으로 하는 액정표시장치.
  18. 제16항에 있어서, 상기 휘도검출기는 상기 휘도 대신에 상기 광원으로 공급될 전류를 검출하는 것을 특징으로 하는 액정표시장치.
  19. 제18항에 있어서, 상기 보상기는 상기 보상된 제1및 제2전압에 보상전압을 가산함으로써 상기 보상된 제1및 제2전압을 보상하며,
    상기 보상전압Vi는 Vi=V×(0.22×(X+2.0))의 식에 의하여 정의되며,
    여기서, V는 상기 휘도가 최대일 때 얻어지는 보상전압을 나타내고, X는 상기 휘도검출기에 의하여 검출된 상기 전류를 나타내는 것을 특징으로 하는 액정표시장치.
  20. 제1기판;
    제2기판;
    상기 제1및 제2기판 사이에 끼워진 액정층;
    상기 제1기판 상에 배열된 복수개의 주사선;
    상기 제1기판 상에 배열된 복수개의 신호선;
    상기 제1기판 상에 배열된 복수개의 대향전극라인;
    상기 주사선들과 상기 신호선들의 교점에서 배열된 복수개의 제1스위치;
    상기 각 제1스위치의 근처에 각각 위치된 복수개의 제2스위치;
    상기 각 제1스위치에 각각 접속된 복수개의 화소전극; 및
    상기 각 제2스위치에 각각 접속되며, 상기 각 화소전극에 실질적으로 평행하게 각각 배열된 복수개의 대향전극을 포함하는 것을 특징으로 하는 액정표시장치.
  21. 제20항에 있어서, 광이 상기 제1및 제2스위치로 도달하지 못하도록 차광막을 더 포함하는 것을 특징으로 하는 액정표시장치.
  22. 제20항 또는 제21항에 있어서, 상기 액정층 내의 액정은 4.5×1010Ω·㎝내지 2.0×1013Ω·㎝의 범위 내에 있는 비저항을 가지는 것을 특징으로 하는 액정표시장치.
  23. 제22항에 있어서, 상기 액정층 내의 액정은 3.0×1011Ω·㎝내지 1.0×1013Ω·㎝의 범위 내에 있는 비저항을 가지는 것을 특징으로 하는 액정표시장치.
  24. 제23항에 있어서, 상기 액정층 내의 액정은 5.0×1011Ω·㎝내지 2.0×1012Ω·㎝의 범위 내에 있는 비저항을 가지는 것을 특징으로 하는 액정표시장치.
  25. 제1기판; 제2기판; 상기 제1및 제2기판 사이에 끼워진 액정층; 상기 제1기판 상에 배열된 복수개의 주사선; 상기 제1기판 상에 배열된 복수개의 신호선; 상기주사선들과 상기 신호선들의 교점에서 배열된 복수개의 제1스위치; 상기 각 제1스위치에 각각 접속된 복수개의 화소전극; 및 상기 각 화소전극에 평행하게 각각 배열된 복수개의 대향전극을 포함하는 액정표시장치의 구동방법에 있어서,
    (a)각 계조에서 제1및 제2전압의 평균이 서로 다르도록 상기 제1및 제2전압을 보상하는 단계; 및
    (b)그렇게 보상된 제1및 제2전압을 상기 신호선으로 출력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  26. 제25항에 있어서, 상기 제1및 제2전압은 상기 제1및 제2전압이 높은 계조에서 작아지도록 상기 (a)단계에서 보상되는 것을 특징으로 하는 액정표시장치의 구동방법.
  27. 제25항에 있어서, 계조에 관련하여 상기 화소전극에 인가될 양극성 및 음극성전압의 평균과 상기 화소전극과 관련된 상기 대향전극의 전압의 차가 상기 계조에 관계없이 실질적으로 일정하게 유지되도록 상기 제1및 제2전압이 상기 (a)단계에서 보상되는 것을 특징으로 하는 액정표시장치의 구동방법.
  28. 제25항에 있어서, 중간 계조를 표시하는 화소와 블랙을 표시하는 화소가 교대로 배열되는 디스플레이에서 깜박임이 발생되지 않도록 전압이 상기 대향전극에 인가되는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  29. 제25항에 있어서, 최대 계조와 관련된 상기 제1및 제2전압의 평균과 최소 계조와 관련된 상기 제1및 제2전압의 평균 사이의 차가 -1.0 내지0.0 V의 범위 내에 있도록 상기 (a)단계에서 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치의 구동방법.
  30. 제25항에 있어서, 최대 계조와 관련된 상기 제1및 제2전압의 평균과 최소 계조와 관련된 상기 제1및 제2전압의 평균 사이의 차가 -0.9 내지 -0.2 V의 범위 내에 있도록 상기 (a)단계에서 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치의 구동방법.
  31. 제25항에 있어서, 최대 계조와 관련된 상기 제1및 제2전압의 평균과 최소 계조와 관련된 상기 제1및 제2전압의 평균 사이의 차가 -0.5 내지 -0.3 V의 범위 내에 있도록 상기 (a)단계에서 상기 제1및 제2전압을 보상하는 것을 특징으로 하는 액정표시장치의 구동방법.
  32. 제25항에 있어서, 각 계조에서 보상되며 적어도 하나의 특정한 계조와 관련되어 양극성(positive polarity)을 구동하기 위한 제1기준구동전압 및 음극(negative polarity)을 구동하기 위한 제2기준구동전압을 발생시키는 단계를 더 포함하며, 상기 (a)단계는 상기 기준구동전압공급기로부터 상기 제1및 제2기준구동전압의 적어도 한 쌍을 수신하고, 상기 수신된 제1및 제2기준구동전압에 기초하여, 표시될 계조와 관련된 상기 제1및 제2기준구동전압을 출력하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 구동방법.
  33. 제25항에 있어서, 각 계조에서 보상된 제1및 제2기준구동전압을 발생시키는 단계를 더 포함하며, 상기 (a)단계는 상기 기준구동전압공급기로부터 상기 제1및 제2기준구동전압을 수신하고, 상기 수신된 제1및 제2기준구동전압들 중에서 표시될 계조와 관련된 제1및 제2기준구동전압을 선택하여 출력하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 구동방법.
  34. 제25항 내지 제33항의 어느 한 항에 있어서, 상기 (a)단계는
    각 계조에서 보상되었던 제1및 제2전압을 저장하는 단계;
    표시될 계조와 관련하여 디지털 형태로 상기 제1및 제2전압을 수신하는 단계;
    그렇게 수신된 제1및 제2디지털전압을 출력하는 단계;
    상기 제1및 제2디지털전압을 수신하는 단계;
    그렇게 수신된 제1및 제2디지털전압을 제1및 제2아날로그전압으로 변환하는 단계; 및
    상기 제1및 제2아날로그전압을 출력하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 구동방법.
  35. 제25항 내지 제33항의 어느 한 항에 있어서, 상기 (a)단계는
    표시될 계조에 따라 구동전압을 발생시키는 단계;
    상기 계조에 관련된 보상전압을 발생시키는 단계; 및
    상기 구동전압과 상기 보상전압을 서로 가산하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 구동방법.
  36. 제25항 내지 제33항의 어느 한 항에 있어서,
    상기 액정층에 도달하는 광의 휘도를 검출하는 단계; 및
    상기 휘도검출기에 의하여 검출된 상기 휘도에 기초하여, 한 번 보상되었던 상기 제1및 제2전압을 보상하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR10-2001-0048578A 2000-08-11 2001-08-11 액정표시장치 및 그 제조방법 KR100455555B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00245220 2000-08-11
JP2000245220A JP2002055662A (ja) 2000-08-11 2000-08-11 液晶表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20020013795A KR20020013795A (ko) 2002-02-21
KR100455555B1 true KR100455555B1 (ko) 2004-11-12

Family

ID=18735785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0048578A KR100455555B1 (ko) 2000-08-11 2001-08-11 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6727877B2 (ko)
JP (1) JP2002055662A (ko)
KR (1) KR100455555B1 (ko)
TW (1) TW535021B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191931B2 (ja) * 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP2004020657A (ja) * 2002-06-12 2004-01-22 Nec Viewtechnology Ltd 液晶表示装置、及び該液晶表示装置における液晶パネルの駆動方法
JP3638143B2 (ja) * 2002-08-02 2005-04-13 シャープ株式会社 液晶表示装置
WO2004040545A1 (ja) * 2002-10-29 2004-05-13 Toshiba Matsushita Display Technology Co., Ltd. 平面表示装置
WO2005119356A2 (en) 2004-05-28 2005-12-15 Erik Jan Banning Interactive direct-pointing system and calibration method
US7944414B2 (en) 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
TWI253051B (en) * 2004-10-28 2006-04-11 Quanta Display Inc Gate driving method and circuit for liquid crystal display
JP2006145602A (ja) * 2004-11-16 2006-06-08 Nec Lcd Technologies Ltd 液晶表示パネル及び液晶表示装置
CN100543825C (zh) * 2005-01-07 2009-09-23 鸿富锦精密工业（深圳）有限公司 主动驱动液晶显示面板及其驱动方法
US9285897B2 (en) 2005-07-13 2016-03-15 Ultimate Pointer, L.L.C. Easily deployable interactive direct-pointing system and calibration method therefor
WO2007108161A1 (ja) * 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha 液晶パネル駆動装置、液晶パネル駆動方法、液晶表示装置
JP2008139790A (ja) * 2006-12-05 2008-06-19 Toshiba Matsushita Display Technology Co Ltd 突き抜け補償回路、及び表示装置
JP4976842B2 (ja) * 2006-12-27 2012-07-18 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の基準電圧調整方法
JP2010002504A (ja) * 2008-06-18 2010-01-07 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2010078802A (ja) * 2008-09-25 2010-04-08 Sony Corp 液晶表示装置
KR101606888B1 (ko) * 2009-08-07 2016-03-29 삼성디스플레이 주식회사 백라이트 유닛, 이를 포함하는 표시 장치 및 백라이트 유닛의 검사 방법
WO2011080861A1 (ja) * 2009-12-28 2011-07-07 シャープ株式会社 表示装置
TWI535014B (zh) 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6105928B2 (ja) * 2012-12-27 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置
CN103295550B (zh) * 2013-05-31 2015-03-11 京东方科技集团股份有限公司 一种驱动电压确定方法及装置
CN106683603B (zh) * 2017-01-10 2019-08-06 Oppo广东移动通信有限公司 一种闪屏处理方法及终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121034A (ja) * 1984-11-16 1986-06-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ
KR920007128A (ko) * 1990-09-21 1992-04-28 가나이 쯔도무 플라즈마 처리장치 및 이의 처리방법
US5132819A (en) * 1990-01-17 1992-07-21 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type having connecting means for repairing defective pixels
JPH07199221A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08184810A (ja) * 1994-12-27 1996-07-16 Seiko Epson Corp マトリクス液晶パネルの駆動波形及び駆動回路
JPH10104578A (ja) * 1996-09-30 1998-04-24 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶ディスプレイの駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0569785U (ja) * 1992-02-17 1993-09-21 横河電機株式会社 液晶表示装置
JP3127640B2 (ja) * 1992-12-28 2001-01-29 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3296913B2 (ja) * 1993-01-20 2002-07-02 株式会社日立製作所 アクティブマトリクス型液晶表示装置
KR100343513B1 (ko) * 1993-07-29 2003-05-27 히다찌디바이스엔지니어링 가부시기가이샤 액정구동방법과액정표시장치
KR100367869B1 (ko) * 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
JPH07253765A (ja) * 1994-03-15 1995-10-03 Hitachi Ltd 液晶アクティブマトリクス表示装置
JPH0830240A (ja) * 1994-07-19 1996-02-02 Sharp Corp 液晶表示装置
JPH0868985A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 液晶表示装置
JPH08115060A (ja) * 1994-10-14 1996-05-07 Sharp Corp 表示装置の駆動回路及び液晶表示装置
JPH09152847A (ja) * 1995-09-29 1997-06-10 Sharp Corp 液晶表示パネルの駆動方法及びその駆動回路
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
JPH11212520A (ja) * 1998-01-23 1999-08-06 Matsushita Electric Ind Co Ltd 液晶表示素子
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP2001133808A (ja) * 1999-10-29 2001-05-18 Fujitsu Ltd 液晶表示装置およびその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121034A (ja) * 1984-11-16 1986-06-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ
US5132819A (en) * 1990-01-17 1992-07-21 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type having connecting means for repairing defective pixels
KR920007128A (ko) * 1990-09-21 1992-04-28 가나이 쯔도무 플라즈마 처리장치 및 이의 처리방법
JPH07199221A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08184810A (ja) * 1994-12-27 1996-07-16 Seiko Epson Corp マトリクス液晶パネルの駆動波形及び駆動回路
JPH10104578A (ja) * 1996-09-30 1998-04-24 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶ディスプレイの駆動方法

Also Published As

Publication number Publication date
US20020126076A1 (en) 2002-09-12
US6727877B2 (en) 2004-04-27
KR20020013795A (ko) 2002-02-21
JP2002055662A (ja) 2002-02-20
TW535021B (en) 2003-06-01

Similar Documents

Publication Publication Date Title
KR100455555B1 (ko) 액정표시장치 및 그 제조방법
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
US6166714A (en) Displaying device
US7880703B2 (en) Liquid crystal display and driving method thereof
KR101361621B1 (ko) 표시장치 및 이의 구동방법
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
US9082360B2 (en) Liquid crystal display device and method of driving the same
US20080291223A1 (en) Electro-optical device, driving circuit of electro-optical device, and electronic apparatus
KR20140126150A (ko) 액정 표시 장치 및 그 구동 방법
US20020109652A1 (en) Liquid crystal display panel and driving method thereof
KR20060047359A (ko) 액정 표시 장치 및 그 구동 방법
KR100632749B1 (ko) 전기 광학 장치의 조정 방법, 전기 광학 장치의 조정 장치및 전자기기
US7212180B2 (en) Method of driving liquid crystal display device
KR101507152B1 (ko) 액정 표시 장치 및 이의 구동 방법
KR100820843B1 (ko) 액정 표시 장치와 이의 내부 온도 감지 방법 및 화질 보상방법
KR20160129183A (ko) 액정표시장치와 이의 구동방법
KR101123075B1 (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR101340998B1 (ko) 액정표시장치와 그 구동방법
JPH05341732A (ja) アクティブマトリィクス型液晶表示装置
KR101036687B1 (ko) 액정 표시장치 및 그 구동방법
KR100825095B1 (ko) 액정 표시 장치의 구동 장치
KR101158570B1 (ko) 액정표시장치
KR101097697B1 (ko) 액정표시장치
KR100879214B1 (ko) 액정표시소자
JP2014160110A (ja) 駆動装置、表示装置、電子機器および駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee