JP3800401B2 - 画像表示装置及びその駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画像表示装置およびその駆動方法に係り、特に、多階調のデジタル信号にしたがって画像を表示するに好適な画像表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
従来、画像表示装置として、各種画像表示するための表示領域に、複数の信号線と複数の走査線とをマトリクス状に配置するとともに各信号線と各走査線とが互いに交差する交差点近傍の各領域にスイッチ素子を介して各信号線と各走査線に接続された画素を配置し、非表示領域に、走査線を駆動するための走査回路や信号線を駆動するための駆動回路を配置するようにしたものが知られている。駆動回路としては、例えば、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９９７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ ｐｐ．３４８−３４９ Ｆｉｇ２ｎに記載されているように、６ビット６４階調のデジタル信号を入力し、このデジタル信号にしたがって６４階調の電圧を発生するように構成されている。
【０００３】
具体的には、この駆動回路は、シフトレジスタ、データバス、２個のラッチ、ＤＡ変換回路を備えて構成されており、シフトレジスタと一方のラッチとの間に６ビットのバイナリデータを転送するためのデータバスが配置され、一方のラッチが各データバスに接続されている。この場合、一本の信号線を駆動するためのラッチは６系統に分かれており、各系統の入力側がそれぞれデータバスに接続されている。すなわちデータバスと一方のラッチとは６本の線で接続されている。そして６本のデータバスに入力された６ビットのバイナリデータは、シフトレジスタから出力されるラッチパレスによって一方のラッチに記憶され、全てのラッチにデータが記憶されたあと、ラッチパルスによって一方のラッチに記憶されたデータが他方のラッチに転送されて記憶されるようになっている。他方のラッチに記憶されたデータは再びラッチされるまで保持され、他方のラッチに記憶されたデータはＤＡ変換回路で６４種類の階調電圧のうち１つの階調電圧に変換され、変換された１つの階調電圧が信号線に出力されるようになっている。
【０００４】
【発明が解決しようとする課題】
画像表示装置に駆動回路を内蔵する場合、画像表示装置の表示階調数、つまりデータのビット数が多くなると、データ線の増加に伴って駆動回路の作成範囲が大きくなる。しかし、表示階調数の増加に合わせて駆動回路の作成範囲を大きくしたのでは、非表示領域が大きくなるので、駆動回路の作成範囲を制限する必要がある。例えば、カラー縦ストライプの画素で、２００画素／インチの精細度の画像表示装置を実現するには、信号線の間隔は、２．５４ｍｍ÷２００÷３色≠約４２μｍであり、この間に、１本の信号線を駆動するための回路を配置する必要がある。
【０００５】
ところが、２００画素／インチの精細度の画像表示装置を実現するために、従来の構成を採用したときには、配線数が多いため、信号線の間隔を要求された寸法にすることができない。
【０００６】
すなわち、従来技術では、データバスと一方のラッチとを６本の線で接続し、一方のラッチと他方のラッチとを６本の線で接続し、他方のラッチとＤＡ変換回路とを６本の線で接続し、６ビットのバイナリデータをＤＡ変換回路に転送する構成になっている。しかも、薄膜トランジスタ（以下、ＴＦＴと称する。）のゲート電極に使われるゲートメタル、ＴＦＴのソース電極、ドレイン電極と接続する配線メタルの２種類が使われ、３種類以上を使うことは工程数が増え、コストが高くなるので一般的には好ましくない。このため、２つのラッチを間にしてデータバスとＤＡ変換回路とを結ぶ６本の配線（縦方向の配線）と、この縦方向の配線とＤＡ変換回路において交差する方向に配線された横方向の階調電圧線群とをそれぞれ一層の配線層を用いることになり、縦方向の６本の配線はオーバーラップできず、並列に配線することが余儀なくされる。したがって、レイアウトルールとしてスペース４μｍ、配線４μｍの場合、６本配線するために、（４＋４）×６本＝４８μｍの幅が必要になり、要求されている線幅である４２μｍを超えてしまう。
【０００７】
また、ＴＦＴの個数も階調数の増加に大きく影響され、データのビット数がｋビットの場合、ＤＡ変換回路だけで、ＴＦＴの個数がｋ×２のｋ乗個（６ビットの場合、３８４個）のＴＦＴを配置する必要がある。さらに、ｋビットのラッチ回路を２回路分配置するためには、１μｍ以下のレイアウトルールで形成しない限り現実的には不可能である。
【０００８】
また、画像表示装置に内蔵する駆動回路は、消費電力をできる限り抑える必要がある。すなわち、画像表示装置の消費電力は適用製品のバッテリーによる稼動時間などに大きく関わるからである。駆動回路で消費される電力の１つにデータバスで消費される消費電力がある。データバスは外部からの入力データをラッチに伝える機能を果たす。データバスはデータ転送速度が高速であり、最も消費電力の大きな配線の１つである。このデータバスでの消費電力は配線容量、データの変化回数および信号電圧の二乗に比例するので、データバスの電力を減らすには、配線容量、データの変化回数、信号電圧を削減することが有効である。データバスの配線容量のうち、配線交差容量が大きな容量を示す。
【０００９】
ここで、データバスの配線数をｋとすると、従来技術のように、データバスから一方のラッチにデータを取り出す箇所で、１信号線当たり、データバス同士の交差による配線交差部としてｋ−１箇所（６ビットでは５箇所）の交差が必要になる。またデータの変化回数（“０”のデータが“１”に変化するかまたは“１”のデータが“０”のデータに変化する回数）は、データバスの配線本数をｋとしたとき、１データ当たりの平均のデータ変化はｋ／２（６ビットでは３）となり、最大のデータ変化回数はｋ（６ビットでは６）となる。
【００１０】
本発明の課題は、高精細で多階調な画像を表示するための表示領域に対して非表示領域の占有面積をより小さくすることができる画像表示装置およびその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明は、複数の信号線と複数の走査線がマトリクス状に配置されているとともに各信号線と各走査線とが互いに交差する交差点近傍の各領域にスイッチ素子を介して前記各信号線と前記各走査線に接続された画素を有する画像表示手段と、アナログ値による階調電圧が表示階調に対応して印加された階調電圧線群と、デジタル値による高階調の画像データに従って前記いずれかの階調電圧線を選択するためのスイッチ駆動信号を出力するデコーダ手段と、前記画像データに従ってトリガ信号を順次出力するトリガ信号出力手段と、前記トリガ信号の入力を条件に前記スイッチ駆動信号に応答して指定の階調電圧線を選択し前記指定の階調電圧線からの階調電圧を指定の信号線に出力する複数のスイッチ手段とを備えてなる画像表示装置を構成したものである。
【００１２】
前記画像表示装置を構成するに際しては、以下の要素を付加することができる。
【００１３】
（１）前記デコーダ手段は複数に分割され、各分割されたデコーダ手段は相対向して配置されてなる。
【００１４】
（２）前記デコーダ手段には前記スイッチ駆動信号を伝送する複数のスイッチ駆動線が接続され、前記トリガ信号出力手段には前記トリガ信号を伝送する複数のトリガ線が接続され、前記複数のスイッチ手段にはそれぞれ指定の階調電圧を指定の信号線に伝送する出力線が接続されてなる。
【００１５】
（３）前記複数のスイッチ駆動線と前記階調電圧線群は、前記複数のトリガ線と前記各出力線にそれぞれ交差して配置されてなる。
【００１６】
（４）前記階調電圧線群は、それぞれ前記複数のスイッチ駆動線に沿って並列に配置されてなる。
【００１７】
（５）前記階調電圧線群の１本の階調電圧線に対して、１本のスイッチ駆動線が並列に配置されてなる。
【００１８】
（６）前記階調電圧線群の１本の階調電圧線に対して、前記１本の階調電圧線を間にして２本のスイッチ駆動線が並列に配置されてなる。
【００１９】
（７）前記階調電圧線群と前記複数のスイッチ駆動線は、同じ配線層に形成されてなる。
【００２０】
（８）前記複数のトリガ線と前記各出力線は、同じ配線層に形成されてなる。
【００２１】
（９）前記各出力線と前記複数の信号線との間には、前記各出力線から出力電圧を複数の信号線に分配する分配手段が配置されてなる。
【００２２】
（１０）前記階調電圧線群と前記複数のスイッチ駆動線は、アルミニウムあるいは銅による配線材料で形成されてなる。
【００２３】
（１１）表示階調数をｎとしたときに、前記階調電圧線群の配線本数は、ｎ以上で２ｎ以下である。
【００２４】
（１２）前記画像表示手段と、前記階調電圧線群と、前記複数のスイッチ手段および前記トリガ信号出力手段は、同一の基板上に形成されてなる。
【００２５】
（１３）前記デコーダ手段は、前記基板の表面に接着あるいは前記基板の周辺に配置されてなる。
【００２６】
（１４）前記画像表示手段と、前記階調電圧線群と、前記複数のスイッチ手段と、前記デコーダ手段および前記トリガ信号出力手段は、同一の基板上に形成されてなる。
【００２７】
（１５）前記トリガ信号出力手段は、シフトレジスタ回路を用いて形成されてなる。
【００２８】
（１６）前記複数のスイッチ手段は、前記トリガ信号の入力により導通して前記スイッチ駆動信号を伝送する第１の薄膜トランジスタと、前記第１の薄膜トランジスタの出力によるスイッチ駆動信号により導通して階調電圧を前記出力線に伝送する第２の薄膜トランジスタとをそれぞれ備えてなる。
【００２９】
（１７）前記複数のスイッチ手段は、前記第１の薄膜トランジスタの出力によるスイッチ駆動信号を保持するコンデンサをそれぞれ備えてなる。
【００３０】
（１８）前記コンデンサは、前記階調電圧線群のいずれか一つの階調電圧線と、前記階調電圧線群とは異なる配線層に形成された電極とをオーバラップさせて形成した静電容量である。
【００３１】
（１９）前記複数のスイッチ手段は、前記第１の薄膜トランジスタの出力によるスイッチ駆動信号を少なくとも１ビットの情報として記憶する記憶手段をそれぞれ備えてなる。
【００３２】
（２０）前記複数のスイッチ手段は、各スイッチ駆動線と各トリガ線とが互いに交差する交差点近傍の領域毎にそれぞれ配置されてなる。
【００３３】
（２１）前記第１の薄膜トランジスタと前記第２の薄膜トランジスタは、前記階調電圧線の階調電圧が前記スイッチ駆動線の信号電圧に対して相対的に低いときにはｎチャネル薄膜トランジスタを用いて形成され、前記階調電圧線の階調電圧が前記スイッチ駆動線の信号電圧に対して相対的に高いときにはｐチャネル薄膜トランジスタを用いて形成されてなる。
【００３４】
（２１）前記複数のスイッチ手段は、前記スイッチ駆動信号を増幅する電圧レベル変換手段をそれぞれ備えてなる。
【００３５】
（２２）前記電圧レベル変換手段に特定の電圧や共通の信号を供給する配線をそれぞれ前記階調電圧線群に並列に配置してなる。
【００３６】
（２３）前記階調電圧群にそれぞれ相異なる電圧を印加する電圧発生手段を備えてなる。
【００３７】
（２４）前記電圧発生手段は、電圧源に直列接続された複数のラダー抵抗で構成されてなる。
【００３８】
（２５）前記電圧発生手段は、前記画像表示手段と、前記階調電圧線群と、前記複数のスイッチ手段および前記トリガ信号出力手段とともに同一の基板上に形成されてなる。
【００３９】
（２６）前記画素は、透明な絶縁基板を含む一対の基板間に挟持された液晶を備え、前記画素に接続されたスイッチ素子からの電圧に対応して前記液晶の光透過率が変化してなる。
【００４０】
（２７）前記画素は、絶縁基板上に形成された発光膜を備え、前記画素に接続されたスイッチ素子からの電圧に対応して前記発光膜の発光強度が変化してなる。
【００４１】
（２８）前記複数の走査線に順次走査パルス信号を出力する走査手段を備えてなる。
【００４２】
（２９）前記デコーダ手段が前記複数のスイッチ駆動線にスイッチ駆動信号を出力する際の駆動周波数を、前記トリガ信号出力手段が前記トリガ信号を出力する際の駆動周波数の２倍以上に設定する。
【００４３】
（３０）前記デコーダ手段に入力される階調データに関する同時のデータの切り替わりは２以下であって、前記デコーダ手段は前記階調データに従って単一のスイッチ駆動線を選択するためのスイッチ駆動信号を順次出力する。
【００４４】
前記した手段によれば、階調データをアナログ信号に変換するためのデジタル・アナログ変換機能と信号線を選択するための機能をデコード手段に持たせ、デコーダ手段の出力によるスイッチ駆動信号とトリガ信号出力手段の出力によるトリガ信号にしたがって指定の階調電圧線を選択し、選択した階調電圧線からの階調電圧を指定の信号線に出力するようにしたため、高精細で多階調な画像を表示するための表示領域に対して、信号線を駆動するために非表示領域に配置された駆動回路の占有面積をより小さくすることができる。
【００４５】
また、単一の階調電圧線を選択するためにデコーダ手段を用いているため、スイッチ駆動線のうちデータの変化するスイッチ駆動線は最大２であり、データの変化回数が少なくなり、データが変化するごとに配線間の容量が充放電しても、変化回数の低減によって消費電力を少なくすることができる。
【００４６】
さらに、多階調の画像を表示するに際して、交差配線、つまり交差配線容量を少なくすることができるので、高速な信号が伝送されるスイッチ駆動線での電力の消費を少なくすることができる。
【００４７】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は本発明の一実施形態を示す画像表示装置の要部構成図である。図１において、絶縁基板１の上には、シフトレジスタ２、デコーダ３、ＤＡ変換部４、走査回路５、表示領域６が形成されている。表示領域６は、高精細で多階調の画像を表示するための領域として形成されており、この表示領域６には、複数の信号線Ｓ１〜Ｓ６、複数の走査線Ｇ１〜Ｇ２がマトリクス状に配線され、各信号線と各走査線とが互いに交差する交差点近傍の各領域にスイッチ素子としての画素ＴＦＴ７、画素８が形成されている。画素ＴＦＴ７のゲート電極は走査線Ｇ１〜Ｇ２に接続され、ソース電極は各信号線Ｓ１〜Ｓ６に接続され、ドレイン電極は画素８にそれぞれ接続されている。
【００４８】
なお、本実施形態においては、説明を簡単にするために、信号線として６本、走査線として２本、画素ＴＦＴ７、画素８として６×２個のものを示しているが、これらの個数は、実際には画素８の個数によって決まるようになっている。例えば、画像表示装置の表示情報量がカラーＶＧＡの場合、画素８、および画素ＴＦＴ７の個数は６４０×４８０×３（赤、緑、青）個であるから、信号線は６４０×３（赤、緑、青）本、走査線は４８０本である。
【００４９】
表示領域６に対して、非表示領域には、各走査線Ｇ１、Ｇ２に順次走査パルスを出力する走査回路５が設けられているとともに、信号線Ｓ１〜Ｓ６を駆動するための駆動回路としてシフトレジスタ２、デコーダ３、ＤＡ変換部４が形成されている。
【００５０】
ＤＡ変換部４は、多階調の階調データをアナログ値による階調電圧に変換するために、階調電圧線群としてｎ本の階調電圧線ＬＶ１〜ＬＶｎ、２×ｎ本のスイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ６を備えて構成されており、スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２はデコーダ３の出力部に、トリガ線Ｑ１〜Ｑ３はレジスタ２の出力部に、出力線Ｘ１〜Ｘ６は信号線Ｓ１〜Ｓ６にそれぞれ接続されている。
【００５１】
スイッチ駆動線と階調電圧線の配置の関係は、任意の自然数ｉ≦ｎに対して、ｉ番目の階調電圧線ＬＶｉの両側にスイッチ駆動線Ｄｉ−１とＤｉ−２が並行して配置されている。すなわち、１本の階調電圧線に対してその両側に２本のスイッチ駆動線が配置されており、各スイッチ駆動線間の領域を有効に活用するようになっている。
【００５２】
さらに各スイッチ駆動線に対してトリガ線Ｑ１〜Ｑｎが交差する方向に配線されているとともに、１本のトリガ線に対して２本の出力線が並行に配置されており、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ６と各スイッチ駆動線または階調電圧線とが交差する交差点近傍の領域にそれぞれスイッチ回路ＳＷが設けられている。
【００５３】
階調電圧線ＬＶ１〜ＬＶｎには表示階調に対応した階調電圧として、相異なる電圧Ｖ１〜Ｖｎが印加されている。各階調電圧線は、例えば、アルミニウムあるいは銅を用いた低抵抗率の配線材料を用いて構成されており、各階調電圧線の端末は電圧発生手段に接続されている。
【００５４】
この電圧発生手段としては、例えば、図２に示すように、階調数と等しいｎ個の電圧源によって電圧を発生するものを用いることができる。また図３に示すように、電圧Ｖ１、Ｖｎを発生する電圧源の間にラダー抵抗２１を複数個直列に接続し、複数のラダー抵抗２１によって電圧を分圧し、電圧Ｖ１、Ｖｎ、および分圧された電圧をそれぞれ階調電圧Ｖ１〜Ｖｎとして順次階調電圧線ＬＶ１〜ＬＶｎに印加するものを用いることができる。なお、階調電圧線ＬＶ１〜ＬＶｎを並べる順番や供給する電圧Ｖ１〜Ｖｎの順番は特に限定されるものではない。
【００５５】
スイッチ回路ＳＷは、ｎチャネルのＴＦＴｔｒ１、ｎチャネルのＴＦＴｔｒ２、コンデンサ（静電容量）Ｃｍを備えて構成されている。ＴＦＴｔｒ１は第１の薄膜トランジスタとして、ゲート電極がトリガ線Ｑ１に、ソース電極が階調電圧線Ｄ１−１に、ドレイン電極が容量Ｃｍの一端に接続されており、トリガ線Ｑ１を伝送するトリガ信号に同期して導通し、スイッチ駆動線Ｄ１−１のデータ（スイッチ駆動信号）をコンデンサＣｍにサンプリングする構成になっている。コンデンサＣｍは１ビットのデータを記憶する記憶手段として他方の端子が階調電圧線ＬＶ１に接続されており、交流的に接地に近い状態を形成している。
【００５６】
なお、交流的に接地に近い条件が得られない場合は、図４に示すように、コンデンサＣｍの一方の端子を階調電圧線ＬＶ１とは別に、接地配線２２に接続する構成を採用することもできる。
【００５７】
ＴＦＴｔｒ１のドレイン電極は、第２の薄膜トランジスタとしてのＴＦＴｔｒ２のゲート電極に接続されている。ＴＦＴｔｒ２のソース電極とドレイン電極はそれぞれ階調電圧線ＬＶ１と出力線Ｘ１に接続されており、コンデンサＣｍにサンプリングされたデータによってＯＮ／ＯＦＦ制御されるスイッチを構成している。すなわち、ＴＦＴｔｒ２は、コンデンサＣｍに高い電圧が印加されているときにはＯＮ（導通）し、低い電圧が印加されているときにはＯＦＦ（非導通）になる。
【００５８】
スイッチ回路ＳＷは、トリガ信号の入力を条件に、スイッチ駆動線からのデータ（スイッチ駆動信号）に応答して指定の階調電圧線ＬＶ１を選択し、指定の階調電圧線ＬＶ１からの階調電圧Ｖ１を、出力線Ｘ１を介して信号線Ｓ１に出力するスイッチ手段として構成されている。なお、出力線Ｘ１〜Ｘ６、スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２の全ての交点にマトリクス状に配置されたスイッチ回路も同様に構成されている。
【００５９】
デコーダ３は、デジタル値による多階調の画像データ（ｎビットの画像データ、例えば、６ビット６４階調の画像データ）にしたがっていずれかの階調電圧線を選択するためのスイッチ駆動信号を出力するデコーダ手段として構成されており、本実施形態におけるデコーダ３は、多階調の画像データにしたがって２本のスイッチ駆動線に“１”のデータ（スイッチ駆動信号）を出力するために、２系統分のデータ線Ｄａｔａ−１、Ｄａｔａ−２から画像データが入力されるようになっている。
【００６０】
すなわち、デコーダ３は、図５に示すように、２つのデコーダ１１、１２を備えて構成されており、各デコーダ１１、１２は入力端子Ａ−１、Ａ−２にそれぞれデータ線Ｄａｔａ−１、Ｄａｔａ−２から高階調の画像データが入力されたときに、図６に示す論理にしたがって、２系統の出力端子Ｙ１−１〜Ｙｎ−１、Ｙ１−２〜Ｙｎ−２のうち、各系統毎に単一の出力端子にのみ“１”の信号（スイッチ駆動信号）を出力し、他の出力端子には“０”の信号を出力するようになっている。
【００６１】
なお、“１”は高い電圧を、“０”は低い電圧を意味する。また、入力ｉｎはバイナリデータである。またｉｎに入力するデータは説明を分かりやすくするために、１からｎまで表しているが、ｎ種類ある符号であればどの符号でもよく、例えば、０から（ｎ−１）までの数字を用いることもできる。またデコーダ３の入力には入力端子としてＡ−１とＡ−２の２系統あるが、デコーダ１１、１２の入力端子の前にセパレータを設けて１系統にすることもできる。
【００６２】
また、デコーダ３を１箇所にまとめて配置しているが、デコーダ１１、１２を、ＤＡ変換部４を間にしてその両側に配置することもできる。また、デコーダ３としては、図７に示すように、外部ＩＣ２３として、絶縁基板１の外部に配置し、フレキシブルケーブル（ＦＰＣ）２４を介して絶縁基板１と外部ＩＣ２３とを接続する構成を採用することもできる。また、外部ＩＣ２３を絶縁基板１の表面に直接実装することもできる。
【００６３】
シフトレジスタ２は、画像データに同期してトリガ信号を順次出力するトリガ信号出力手段として、例えば、図８に示すように、インバータ、クロックドインバータ、ＡＮＤゲートを用いて構成されている。インバータ、クロックドインバータ、ＡＮＤゲートは、図９（ａ）〜（ｃ）に示すように、ＴＦＴを用いた回路によって構成することができる。このシフトレジスタ２は、図１０に示すように、クロックＣＫと逆相クロックＣＫＮおよびスタートパルスＳＴに応答して、ＡＮＤゲートから順次トリガ信号（トリガパルス）ｑ１、ｑ２、ｑ３を順次発生するようになっている。なお、シフトレジスタ２の回路では、トリガパルスｑ１〜ｑ３が順次出力されるが、この順番は入力データと信号線との関係で決まるものであり、この順番は特に限定されるものではない。
【００６４】
走査回路５は、例えば、シフトレジスタ２と同様の回路で構成され、走査線Ｇ１〜Ｇ２に走査パルス信号を順次出力する走査手段として構成されている。
【００６５】
ＤＡ変換部４のスイッチ回路ＳＷに用いるＴＦＴとしてｎチャネルのものを用いるものについて述べたが、図１１に示すように、ＤＡ変換部４にｎチャネルＴＦＴを用いたスイッチ回路ＳＷと、ｐチャネルＴＦＴを用いたスイッチ回路ＳＷｐを混在させる構成を採用することができる。すなわち、階調電圧線ＬＶｉの階調電圧がスイッチ駆動線Ｄｉの信号電圧に対して比較的低い場合はｎチャネルＴＦＴｔｒ２を用い、階調電圧ＬＶｊの階調電圧がスイッチ駆動線Ｄｊの信号電圧に対して比較的高い場合はｐチャネルＴＦＴｔｒ２ｐを用いることで、スイッチ駆動線の信号電源を低く抑えることができる。この場合、ｐチャネルＴＦＴを用いたスイッチ回路ＳＷｐをデコーダ３に接続するに際しては、デコーダ３の出力論理を反転するために、デコーダ３とスイッチ回路ＳＷｐとの間にインバータ２５を設けるか、あるいはデコーダ３内部で論理を反転する構成を採用することができる。
【００６６】
次に、画像表示装置を液晶表示装置装置として用いる場合、表示領域６に配置される画素８は、図１２に示すように、画素ＴＦＴ７でサンプリングされた電圧を保持するコンデンサ２７と、絶縁基板１と相対向して配置される基板（透明基板）との間に挟まれた液晶層２９によって構成することができる。コンデンサ２７は、一端が接地線２８に接続されており、画素ＴＦＴ７でサンプリングされた電圧を１フレーム期間安定に保持することができる。液晶層２９の一端はコモン電極３０に接続されており、コンデンサ２７に保持された電圧とコモン電極３０に印加される電圧Ｖｃとの差電圧を液晶層２９に印加することで、液晶層（液晶）２９の光透過率が変化し、画像を表示することができる。
【００６７】
一方、画像表示装置を自発光型表示装置として用いる場合、画素８は、図１３に示すように、画素ＴＦＴ７でサンプリングされた電圧を保持するコンデンサ３１と、画素ＴＦＴ７でサンプリングされた電圧を電流に変換する電圧電流変換回路３２、発光層３２で構成することができる。コンデンサ３１と発光層３３の一端はそれぞれ接地線３４に接続され、電圧電流変換回路３２には電源線３５から電圧が印加されている。電源線３５と接地線３４との間に外部から電圧が印加されたときに、サンプリングされた電圧がコンデンサ３１に保持されると、保持された電圧に対応して発光層３３の発光強度が変化し、画像を表示することができる。
【００６８】
表示領域６に画像を表示するに際しては、画像表示装置の各回路は図１４に示すように動作する。まず、デコーダ３に多階調の画像データとして、データ線Ｄａｔａ−１に奇数番目の画像データが入力され、データ線Ｄａｔａ−２には偶数番目の画像データが入力される。例えば、表示領域６に表示すべき横１行の画像データ＃１〜＃６が左から右に順に〔２，３，４，２，１，ｎ〕の場合、データ線Ｄａｔａ−１には、〔２，４，１〕、データ線Ｄａｔａ−２には〔３，２、ｎ〕の順に画像データが入力される。画像データがデコーダ３でデコードされると、画像データによって選択されたスイッチ駆動線として、スイッチ駆動線Ｄ１−１〜Ｄｎ−１のうち１本が“１”になるとともに、スイッチ駆動線Ｄ１−２〜Ｄｎ−２のうち１本が“１”になる。この画像データの入力に同期して、シフトレジスタ２からは、トリガ線Ｑ１〜Ｑ３に順次トリガパルスが出力される。トリガパルスが順次出力されると、トリガ線Ｑ１〜Ｑ３に接続されたｎチャネルＴＦＴｔｒ１がＯＮとなり、スイッチ駆動線のデータが順次サンプリングされ、各トリガ線Ｑ１〜Ｑ３に接続されたスイッチ回路ＳＷのうち、スイッチ駆動線に“１”のデータが出力されたスイッチ回路ＳＷには画像データに対応して“１”のデータが記憶され、スイッチ駆動線に“０”のデータが出力されたスイッチ回路ＳＷには“０”のデータが記憶され、これらのデータは再びタンプリングされるまで保持される。その間、“１”のデータを記憶したスイッチ回路ＳＷのＴＦＴｔｒ２がＯＮになり、階調電圧線ＬＶ１〜ＬＶｎのうち、“１”のデータを記憶したスイッチ回路ＳＷに接続された階調電圧線の階調電圧が出力線に出力される。
【００６９】
すなわち、時間ｔ０から始まるトリガパルスにしたがって、出力線Ｘ１〜Ｘ６には順次階調電圧が出力され、各階調電圧は信号線Ｓ１〜Ｓ６に供給される。そして最初のトリガパルスがトリガ線Ｑ３から発生する時間ｔ１で全ての信号線Ｓ１〜Ｓ６にそれぞれ画像データ〔２，３，４，２，１，ｎ〕に対応した階調電圧〔Ｖ２，Ｖ３，Ｖ４，Ｖ２，Ｖ１，Ｖｎ〕が供給される。
【００７０】
各信号線Ｓ１〜Ｓ６に階調電圧が印加される過程で、走査回路５から各走査線Ｇ１、Ｇ２に１ライン期間ごとに順次走査パルスが出力される。１ライン期間は時間ｔ０〜ｔ２およびｔ２〜ｔ４のそれぞれの期間であり、時間ｔ０〜ｔ２の１ライン期間は走査線Ｇ１が“１”になり、時間ｔ２〜ｒ４の１ライン期間は走査線Ｇ２が“１”になる。
【００７１】
走査線Ｇ１が“１”のときに、走査線Ｇ１に接続された１行の画素ＴＦＴ７ではソース電極−ドレイン電極間は導通状態となり、遅くとも時間ｔ１〜ｔ２の間に１行目の画素８に信号線Ｓ１〜Ｓ６からの階調電圧が書き込まれる。
【００７２】
同様にして、時間ｔ２〜ｔ４の間では、時間ｔ３までに全ての信号線Ｓ１〜Ｓ６にそれぞれ画像データ〔２，１，ｎ，４，３，１〕に対応した階調電圧〔Ｖ２，Ｖ１，Ｖｎ，Ｖ４，Ｖ３，Ｖ１〕が供給され、２行目の画素８に、遅くとも時間ｔ３〜ｔ４の間に信号線Ｓ１〜Ｓ６からの階調電圧が書き込まれる。以上の動作を繰り返すことで、全ての表示領域６の画素８に目的の電圧が印加され、表示領域６の全体に画像を表示することができる。
【００７３】
画像表示装置を駆動するに際しては、デコーダ３の駆動周波数は、データ線Ｄａｔａ−１およびＤａｔａ−２から入力される画像データの周波数と同じである。一方、スイッチ回路ＳＷは１ライン期間に１回、トリガ線のトリガパルスにより駆動される。この場合、１ライン期間には、少なくとも２つのデータが入力されるので、デコーダ３の駆動周波数はスイッチ回路ＳＷの駆動周波数の２倍以上になる。
【００７４】
ここで、画像表示装置を液晶表示装置として用いる場合、画素８に供給する電圧は１フィールドごとに極性が反転する交流電圧を用いる必要があり、この交流電圧を液晶に与えてその実効値の電圧で光透過率を変化させる必要がある。１フィールド期間ごとに極性が反転する交流電圧を画素に印加するに際しては、次の２つの方法のうちいずれかの方法を採用することができる。
【００７５】
交流化の第１の方法としては、図１５に示すように、コモン電極３０（図１２のコモン電極３０）に印加される電圧Ｖｃを固定し、画素８の電圧を１フィールド期間ごとに反転させる方法である。Ｖ１は最高電圧で、Ｖｎは最低電圧である。画素８に高い交流電圧値Ｖｍａｘを印加する場合は、（１）のラインのように、１フィールド期間ごとに電圧Ｖ１と電圧Ｖｎをそれぞれ出力する。一方、画素８に低い交流電圧値Ｖｍｉｎを印加する場合は、（２）のラインのように、１フィールド期間ごとにＶ（ｎ／２）とＶ〔（ｎ／２）＋１〕をそれぞれ出力する。
【００７６】
この場合、デコーダ１１、１２は、図１６の論理にしたがって動作することになる。すなわち、奇数番目のフィールド期間と偶数番目のフィールド期間で出力がｏｕｔ−１〜ｏｕｔ−（ｎ／２）と、ｏｕｔ−（（ｎ／２）＋１）〜ｏｕｔ−ｎの出力が切り替わる。また、この場合、ｎは画像表示装置の表示可能な階調数の２倍である。例えば、階調ビット数が６ビットの場合、階調数は６４なので、ｎ＝１２８である。また階調電圧線に１フィールドごとに２値の電圧を交互に供給することにより交流化する方法がある。この場合は、ｎは画像表示装置が表示可能な階調数と同じである。例えば、階調ビット数が６ビットの場合、階調数は６４なので、ｎ＝６４である。
【００７７】
交流化の第２の方法としては、図１７に示すように、コモン電圧（図１２のコモン電極３０に印加される電圧）Ｖｃを交流化する方法がある。この場合、階調電圧線の電圧範囲が狭くなり、回路の低電圧化、低消費電力化に都合が良い。Ｖ１は最高電圧を示し、Ｖｎは最低電圧を示す。画素の高い交流電圧値Ｖｍａｘを印加する場合は、（１）のラインのように、コモン電圧Ｖｃが低い電圧であるフィールド期間ごとに電圧Ｖ１を出力し、コモン電圧Ｖｃが高い電圧であるフィールド期間ごとに電圧Ｖｎをそれぞれ出力する。画素８に近い交流電圧値Ｖｍａｘを印加する場合は、（２）のラインのように、（１）のラインと逆の組合わせで電圧が出力される。
【００７８】
階調数を８として入力データに対して階調電圧が非対象の場合には、図１８に示すような特性の階調電圧を用いることができる。図１８では、偶数番目のフィールド期間では８通り、奇数番目のフィールド期間では８通りの出力電圧があり、そのうち４つが同じ電圧を取り得るので、４つの電圧を奇数番目のフィールド期間と偶数番目のフィールド期間で共用することができる。すなわち、各フィールド期間で電圧を共用しないときには１８通りの電圧を必要とするのに対して、各フィールド期間で電圧Ｖ１、Ｖ５、Ｖ８、Ｖ１２を共用することで、１２通りの階調電圧を用いることで、階調電圧を発生させることができ、階調電圧線の数はｎ＝１２になる。この場合、デコーダ１１、１２は、図１９に示す論理にしたがって動作することになる。例えば、奇数番目のフィールド期間では、階調１に対して電圧Ｖ１を選択するための信号が出力され、階調２に対しては電圧Ｖ５を出力するための信号が出力され、同様に、階調３、５、６、７、８に対して、電圧Ｖ７、Ｖ８、Ｖ９、Ｖ１０、Ｖ１１、Ｖ１２を順次選択するための信号が出力される。
【００７９】
なお、階調数は任意の数でもあってもよく、奇数番目と偶数番目のフィールド期間で共用できる電圧の数により、必要な電圧の数、つまり階調電圧線の数ｎが決まり、最大で階調数の２倍、最小で階調数の１倍である。
【００８０】
次に、ＤＡ変換部４の回路レイアウト例を図２０に示す。この回路レイアウト例は、スイッチ回路ＳＷを紙面横方向に２回路分、紙面縦方向に４回路分を含む領域のみを記述している。階調電圧線ＬＶ１、ＬＶ２と、スイッチ駆動線Ｄ１−１、Ｄ１−２、Ｄ２−１、Ｄ２−２は同一の層に形成した金属配線で紙面横方向に沿って配線されている。スイッチ駆動線は高速な信号を伝え、階調電圧線は交流的に接地するが、配線長は紙面横方向に長く配線する必要があるため、紙面横方向の配線であるスイッチ駆動線と階調電圧線はアルミニウムあるいは銅で形成して抵抗を低くするのが好ましい。トリガ線Ｑ１、Ｑ２と出力線Ｘ１〜Ｘ４は、ＴＦＴのゲート部を形成する金属配線と同一層の金属配線を用い、階調電圧線とスイッチ駆動線とが交差する紙面縦方向に配線されている。またスイッチ駆動線Ｄ１−１と階調電圧線ＬＶ１との間、階調電圧線ＬＶ１とスイッチ駆動線Ｄ１−２との間、スイッチ駆動線Ｄ２−１と階調電圧線ＬＶ２との間、階調電圧線ＬＶ２とスイッチ駆動線Ｄ２−２との間にそれぞれスイッチ回路ＳＷが形成されている。各スイッチ回路ＳＷには、２つのｎチャネルＴＦＴｔｒ１とｔｒ２を形成し、金属配線、ゲート金属膜を用いて、図４に示す回路図にしたがって配線されている。ＴＦＴｔｒ１とｔｒ２はポリシリコン膜とゲート金属膜との交差部に形成されている。ポリシリコン膜はゲート金属膜との交差部近傍以外はリンがドープされ、ｎチャネルＴＦＴになっている。コンデンサＣｍは階調電圧線の金属配線と、ゲート金属膜（階調電圧線とは異なる配線層に形成された電極）とをオーバーラップさせた領域に形成されている。
【００８１】
金属配線のレイアウトルールはスペース４μｍ、線幅４μｍになっている。紙面横方向のスイッチ回路ＳＷのピッチは８４μｍになっている。スイッチ回路ＳＷの１ピッチは２画素分になるため、画素ピッチはその半分の４２μｍになり、画像表示装置のピッチは２００画素／インチを超える高精細度にすることが可能になる。すなわち、階調数が増加すると、スイッチ回路ＳＷと階調電圧線、スイッチ駆動線が増加するが、本実施形態によれば、階調数の増加によっても出力線、トリガ線は増加しないため、このピッチは階調ビット数の増加に影響されないことになる。
【００８２】
また本実施形態においては、多階調表示の画像表示装置であっても、階調数に関わらず、紙面縦方向の配線は、１信号線当たり１．５本（２本の信号線Ｓ１、Ｓ２に対して縦方向の配線は出力線Ｘ１、Ｘ２、トリガ線Ｑ１の３本となり、縦方向の配線は、１信号線当たり１．５本となる。）と変わらないので、配線に必要なスペースは、例えば、レイアウトルールがスペース４μｍ、ライン幅４μｍの場合、（４＋４）×１．５本＝１２μｍの幅で済むので、２００画素／インチの画像表示装置でも、１ライン当たり３０μｍの回路作成スペースを持つことができる。したがって、画像表示装置をカラー縦ストライプ画素で十分に２００画素／インチを超えるような高精細化を図ることができる。
【００８３】
また階調ビット数は６ビットの場合でも、信号線１列当たりのＤＡ変換部４のトランジスタ数は２×６４＝１２８個となり、少なくできる。ＤＡ変換部４の紙面縦方向の幅は５２μｍ×６４＝３．３２８ｍｍになり、画像表示装置の非表示領域の占有面積をより小さくすることができる。
【００８４】
またスイッチ駆動線の交差配線数は信号線２本当たり、図２０の交差部４１〜４３に示すように、３箇所であり、信号線１本当たりに換算しても１．５本である。すなわち交差する配線は出力配線２本とトリガ線１本だけである。さらに各階調電圧線の両側に２本のスイッチ駆動線を並行に配線しているため、スイッチ駆動線同士で互いに交差することはない。したがって、この交差配線数は階調数ｎが増加しても変わらない。したがって、多階調表示の画像表示装置であっても、交差配線、つまり交差配線容量を少なくすることができ、高速な信号が伝送されるスイッチ駆動線での電力の消費を少なくすることができる。
【００８５】
また本実施形態においては、デコーダ１１、１２にそれぞれ接続されるｎ本のスイッチ駆動線における状態の変化数は、最大で２、平均値は２×（１−（１／ｎ））となる。なお、１／ｎは同じデータが発生する確率を示している。
【００８６】
このように、本実施形態では、最大値は階調ビット数２ビット以上で、平均値は階調ビット数４ビット以上で変化数は少なくなる。すなわち、デコーダ１１、１２によってそれぞれ単一のスイッチ駆動線にのみ“１”の信号を出力するようにしているため、データの変化回数を少なくすることができる。
【００８７】
したがって、多階調のデータをデータバスでバイナリデータとして入力する従来の方式に比べ、本実施形態によれば、消費電力の最大値は２ビット以上で、平均値は４ビット以上となり、多階調な画像を表示する場合でも、消費電力を少なくすることができる。
【００８８】
また本実施形態によれば、デコーダ３を、図７に示すように、外部ＩＣ２３として構成した場合、外部ＩＣ２３と画像表示装置との間を接続するフレキシブルケーブルの寄生容量を駆動する消費電力も同様に低減することができ、フレキシブルケーブル２４などの外部配線での高速な信号の消費電力も低減することができる。
【００８９】
次に、本発明の第２実施形態を図２１にしたがって説明する。本実施形態は、絶縁基板５１の非表示領域に、ＤＡ変換部４の代わりに、ＤＡ変換部５４を設け、デコーダ３の代わりに、デコーダ５３を設けたものであり、他の構成は図１に示すものと同様である。なお、図２１では、信号線Ｓ１〜Ｓ３に関連するもののみが示されている。
【００９０】
デコーダ５３は、多階調の画像データがデータ線Ｄａｔａに入力されたときに、ｎ本のスイッチ駆動線Ｄ１〜Ｄｎうち１本のスイッチ駆動線に対して“１”のデータ（スイッチ駆動信号）を出力し、その他のスイッチ駆動線に対しては、“０”のデータを出力するように構成されている。
【００９１】
ＤＡ変換部５４は、ｎ本の階調電圧線ＬＶ１〜ＬＶｎ、ｎ本のスイッチ駆動線Ｄ１〜Ｄｎ、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ３、接地線ＧＮＤ、パルス線ＬＰを備えており、各スイッチ駆動線と並行に接地線ＧＮＤ、パルス線ＬＰ、階調電圧線ＬＶ１〜ＬＶｎが配線され、これらの配線と交差する方向にトリガ線Ｑ１〜Ｑ３と出力線Ｘ１〜Ｘ３がそれぞれ並行に配線され、各線が互いに交差する交差点近傍の領域にそれぞれスイッチ回路ＳＬが形成されている。
【００９２】
スイッチ駆動線Ｄ１〜Ｄｎはデコーダ５３の出力部に、トリガ線Ｑ１〜Ｑ３はシフトレジスタ２の出力部に、出力線Ｘ１〜Ｘ３は信号線Ｓ１〜Ｓ３にそれぞれ接続されている。
【００９３】
各スイッチ駆動線と各階調電圧線の配置の関係は、任意の自然数ｉ≦ｎに対して、ｉ番目の階調電圧線ＬＶｉに並行してスイッチ駆動線Ｄｉが配置されている。各階調電圧線ＬＶ１〜ＬＶｎには、前記実施形態と同様に、表示階調に対応した階調電圧として、相異なる電圧Ｖ１〜Ｖｎが印加されている。接地線ＧＮＤにはデータ“０”に対応する低い電圧が印加されており、パルス線ＬＰにはスイッチ回路ＳＬでレベルシフト動作に必要なパルスが供給されている。
【００９４】
スイッチ回路ＳＬは、ｎチャネルのＴＦＴｔｒ３〜ｔｒ６およびコンデンサ（静電容量）Ｃ１で構成されている。このスイッチ回路ＳＬはトリガ信号とスイッチ駆動線からのデータ（スイッチ駆動信号）に応答して指定の階調電圧線を選択するスイッチ手段としての機能を備えているとともに、スイッチ駆動線の電圧を増幅するレベルシフター（電圧レベル変換手段）としての機能を備えて構成されている。ＴＦＴｔｒ３およびＴＦＴｔｒ５のゲート電極はトリガ線Ｑ１に接続されており、トリガ線Ｑ１からトリガパルス（トリガ信号）が入力されたときに、このトリガパルスに同期して、コンデンサＣ１の一端ａにスイッチ駆動線Ｄ１の電圧をサンプリングし、コンデンサＣ１の一端ｂに接地線ＧＮＤの電圧をサンプリングする構成になっている。コンデンサＣ１の両端はＴＦＴｔｒ４のゲート電極とドレイン電極にそれぞれ接続されており、パルス線ＬＰのパルスによってｂ点の電圧をレベルシフトする構成になっている。
【００９５】
一方、ＴＦＴｔｒ６のソース電極とドレイン電極はそれぞれ階調電圧線ＬＶ１と出力線Ｘ１に接続されており、ｂ点の電圧で階調電圧線ＬＶ１と出力線Ｘ１との間でＯＮ／ＯＦＦ制御するスイッチを構成している。すなわち、ＴＦＴｔｒ６は、ｂ点に高い電圧が印加されているときはＯＮ（導通）し、低い電圧が印加されているときはＯＦＦ（非導通）になる。なお、各出力配線Ｘ１〜Ｘ３、スイッチ駆動線Ｄ１〜Ｄｎの全ての交点にマトリクス状に配置されてスイッチ回路ＳＬも同様に構成されている。
【００９６】
次に、スイッチ回路ＳＬにおけるレベルシフト動作を図２２にしたがって説明する。まず、スイッチ回路ＳＬに接続されたトリガ線Ｑ１に回路の電圧ＶＤＤのパルスが入力されると、前述したように、ａ点にはスイッチ駆動線Ｄ１をサンプリングした電圧が発生し、ｂ点には接地線ＧＮＤをサンプリングした電圧である０Ｖが発生する。スイッチ駆動線の論理は“１”または“０”であり、“１”の電圧はＶＤＤより小さく、最低ＴＦＴｔｒ３のしきい値電圧よりも大きい電圧Ｖｓｉｇであり、通常は３Ｖよりも小さい電圧である。このため、スイッチ駆動線の電圧が“１”のときに、このスイッチ駆動線の電圧をサンプリングすると、ａ点の電圧はＶｓｉｇになり、スイッチ駆動線の電圧が“０”のときにスイッチ駆動線をサンプリングすると、ａ点の電圧は０Ｖになる。サンプリング完了後にパルス線ＬＰに電圧ＶＤＤのパルスを入力する。このとき、ａ点の電圧がＶｓｉｇの場合、ＴＦＴｔｒ４がＯＮであるため、ｂ点の電圧が上昇し、コンデンサＣ１によってａ点の電圧も上昇し、さらに、ｂ点の電圧上昇を加速する。そして、最終的に、ｂ点の電圧はＶＤＤ、ａ点の電圧はＶｓｉｇ＋ＶＤＤになって安定する。ａ点の電圧が０Ｖの場合には、ＴＦＴｔｒ４がＯＦＦであるため、ｂ点の電圧は０Ｖのままである。
【００９７】
以上の動作により、スイッチ回路ＳＬは振幅Ｖｓｉｇであったスイッチ駆動線の電圧を振幅ＶＤＤの信号に変換することができる。このため、ＶＤＤの電圧が高いときには、ＴＦＴｔｒ６では、より広い範囲の階調電圧線の電圧をＯＮ／ＯＦＦ制御できることになる。
【００９８】
次に、画像表示時には、画像表示装置の各回路は、図２３のように動作する。まず、デコーダ５３の入力端子に多階調の画像データがデータ線Ｄａｔａに入力された場合、例えば、表示すべき横１行の画像データ＃１〜＃３が左から右に順に〔２，４，１〕の場合、データ線Ｄａｔａから入力した画像データはデコーダ５３でデコードされ、デコードされたときの論理にしたがって、スイッチ駆動線Ｄ１〜Ｄｎのうち１本のスイッチ駆動線に“１”の信号が出力され、他のスイッチ駆動線には“０”の信号が出力される。この画像データの入力に同期して、シフトレジスタ２からトリガ線Ｑ１〜Ｑ３に順次トリガパルスが出力されると、トリガ線Ｑ１〜Ｑ４に接続されたＴＦＴｔｒ３、ＴＦＴｔｒ５がＯＮになり、スイッチ回路ＳＬのうち、“１”のデータを出力したスイッチ駆動線に接続されたスイッチ回路ＳＬに“１”のデータが記憶され、他のスイッチ回路ＳＬには“０”のデータが記憶され、これらのデータは再びサンプリングされるまで保持される。その間、“１”のデータを記憶したスイッチ回路ＳＬのＴＦＴＦｔｒ６がＯＮになり、階調電圧線Ｖ１〜Ｖｎのうち、“１”のデータを記憶したスイッチ回路ＳＬに接続された１本の階調電圧線からの階調電圧が出力線に出力される。
【００９９】
各トリガ線Ｑ１〜Ｑ３に出力されるトリガパルスの発生が完了したｔ１のあとに、パルス線ＬＰにパルスが入力されると、“１”のデータを記憶しているスイッチ回路ＳＬでは、前述したように、レベルシフト動作が実行され、全ての出力線Ｘ１〜Ｘ３に階調電圧が発生する。したがって、全ての信号線Ｓ１〜Ｓ３にそれぞれ画像データ〔２，４，１〕に対応した階調電圧〔Ｖ２，Ｖ４，Ｖ１〕が供給される。
【０１００】
各信号線Ｓ１〜Ｓ３に階調電圧が供給される過程で、走査回路５から各走査線Ｇ１、Ｇ２に１ライン期間ごとに順次走査パルスが出力される。１ライン期間はｔ０〜ｔ２およびｔ２〜ｔ４のそれぞれの期間であり、時間ｔ０〜ｔ２の１ライン期間には走査配線Ｇ１が“１”になり、時間ｔ２〜ｔ４の１ライン期間は走査線Ｇ２が“１”になる。そして走査線Ｇ１が“１”のときに、走査線Ｇ１に接続された画素ＴＦＴ７ではソース電極−ドレイン電極間は導通状態となり、遅くとも時間ｔ２までに１行目の画素８に信号線Ｓ１〜Ｓ３からの階調電圧が書き込まれる。
【０１０１】
同様にして、時間ｔ２〜ｔ４の１ライン期間では、時間ｔ３〜ｔ４の間に全ての信号線Ｓ１〜Ｓ３にそれぞれ画像データ〔２，ｎ，３〕に対応した階調電圧〔Ｖ２，Ｖｎ，Ｖ３〕が供給され、２行目の画素８に、遅くとも時間ｔ４までに信号線Ｓ１〜Ｓ３からの階調電圧が書き込まれる。以上の動作を繰り返すことで、全ての表示領域６の画素８全体に目的の電圧が印加され、画像を表示することができる。
【０１０２】
本実施形態における画像表示装置を駆動するに際しては、デコーダ５３の駆動周波数は、データ線Ｄａｔａから入力される画像データの周波数と同じである。一方、スイッチ回路ＳＬは１ライン期間に１回、トリガ線のトリガパルスによって駆動される。また１ライン期間には少なくとも２つのデータが入力されるので、デコーダ５３の駆動周波数はスイッチ回路ＳＬの駆動周波数の２倍以上になる。
【０１０３】
また本実施形態における画像表示装置を液晶表示装置として用いる場合、各画素８に供給する電圧として１フィールド期間ごとに極性が反転する交流電圧を用い、この交流電圧による実効値電圧を液晶に与えることで液晶の光透過率を変化させることができる。そして交流化を行うに際しては、前記実施形態と同様の方法を採用することができる。
【０１０４】
次に、本実施形態におけるＤＡ変換部５４の回路レイアウト例を図２４に示す。この回路レイアウト例は、スイッチ回路ＳＬを紙面横方向に２回路分、紙面縦方向に２回路分含む領域のみを記述している。階調電圧線ＬＶ１、ＬＶ２と、スイッチ駆動線Ｄ１、Ｄ２、接地線ＧＮＤ、パルス線ＬＰを同一の層に形成した金属配線で紙面横方向に配線されている。スイッチ駆動線は高速な信号を伝え、階調電圧線は交流的に接地されるが、配線長は紙面横方向に長く配線する必要があるため、紙面横方向の配線はアルミニウムあるいは銅で形成して抵抗を低くするのが好ましい。トリガ線Ｑ１、Ｑ２と出力線Ｘ１、Ｘ２は、ＴＦＴのゲート部を形成する金属配線と同一層の金属配線を用い、階調電圧線とスイッチ駆動線にそれぞれ交差するように紙面縦方向に配線されている。スイッチ駆動線Ｄ１と階調電圧線ＬＶ１との間、スイッチ駆動線Ｄ２と階調電圧線ＬＶ２との間にそれぞれスイッチ回路ＳＬが形成されている。
【０１０５】
スイッチ回路ＳＬには４つのｎチャネルＴＦＴｔｒ３〜ｔｒ６を形成し、金属配線、ゲート金属膜を用いて、図２１の回路図にしたがって配線している。ＴＦＴｔｒ１とＴＦＴｔｒ２はポリシリコン膜とゲート金属膜との交差部に形成されている。ポリシリコン膜はゲート金属膜との交差点近傍の領域以外はリンがドープされ、ｎチャネルＴＦＴになっている。コンデンサＣ１は金属配線とゲート金属膜とがオーバーラップする領域に形成されている。
【０１０６】
金属配線のレイアウトルールはスペース４μｍ、線幅４μｍに設定されている。紙面横方向のスイッチ回路ＳＬのピッチは６４μｍになっている。したがって、回路レイアウト例で画像表示装置をカラー縦ストライプ画素で約１３０画素／インチの高精細度にすることが可能になる。この場合、階調数が増加するにしたがってスイッチ回路ＳＬと階調電圧線、スイッチ駆動線は増加するが、出力配線、トリガ線は増加しないため、このピッチは階調ビット数の増加には影響されない。
【０１０７】
すなわち、多階調表示の画像表示であっても、階調数によらず紙面縦方向の配線は１信号線当たり２本と一定で変わらない。このため配線に必要なスペースは、例えば、レイアウトルールがスペース４μｍ、ライン幅４μｍの場合、（４＋４）×２本＝１６μｍの幅で済み、４２μｍよりも小さくなる。したがって、図２４のレイアウト例では、約１３０画素／インチの精細度であるが、２００画素／インチを超える高精細度も実現可能である。
【０１０８】
また本実施形態におけるスイッチ駆動線の交差配線数は信号線１本当たり、図２４の交差部４４、４５に示すように、２箇所である。交差する配線は出力線２本と、トリガ線１本である。さらに各階調電圧線の両側に２本のスイッチ駆動線を並行に設けているため、スイッチ駆動線同士で互いに交差することはない。
【０１０９】
さらに、接地線ＧＮＤ、パルス線ＬＰなどの電源配線や共通の信号線が増えた場合で、スイッチ駆動線と並行に配置することが可能なため、スイッチ駆動線の交差配線数を増やすことはない。したがって、交差配線数は階調数ｎが増加しても変わらない。ゆえに、多階調表示の画像表示装置であっても、交差配線、つまり交差配線容量を少なくすることができ、高速な信号が伝送されるスイッチ駆動線での消費電力を少なくすることができる。
【０１１０】
また本実施形態においては、１つのデコーダ５３に接続されるｎ本のスイッチ駆動線におけるデータの変化回数は、最大２、平均値は２×（１−（１／ｎ））となる。すなわち、本実施形態では、最大値は階調ビット数２ビット以上で、平均値は階調ビット数４ビット以上で変化数は少なくなる。
【０１１１】
したがって多階調な画像データをデータバスでバイナリデータとして入力する従来方式に比べて、本実施形態によれば、消費電力の最大値は２ビット以上で、平均値は４ビット以上となり、多階調な画像を表示する場合でも消費電力を少なくすることができる。
【０１１２】
さらに、デコーダ５３を外部ＩＣ２３として構成した場合、外部ＩＣ２３と画像表示装置とを接続するフレキシブルケーブルでの寄生容量を駆動する消費電力も低減することができ、フレキシブルケーブルなどの外部配線での高速な信号の消費電力も低減することができる。
【０１１３】
また、本実施形態によれば、スイッチ駆動線の“１”の論理電圧をＴＦＴｔｒ３のしきい値電圧まで下げることができるので、スイッチ駆動線の信号電圧振幅を小さくすることができ、スイッチ駆動線における消費電力をより小さくすることができる。
【０１１４】
次に、本発明の第３実施形態を図２５にしたがって説明する。本実施形態は、絶縁基板６１の非表示領域に、シフトレジスタ２の代わりにシフトレジスタ６２、６３を形成し、デコーダ３の代わりにデコーダ６４、６５を形成し、ＤＡ変換部４の代わりに、ＤＡ変換部６６を形成したものであり、他の構成は図１のものと同様である。なお、本実施形態では、信号線Ｓ１〜Ｓ４に関連するところのみを示している。
【０１１５】
シフトレジスタ６２、６３は、第１実施形態と同様に、インバータ、クロックドインバータ、ＡＮＤゲートを用いて構成されており、トリガ線Ｑ１、Ｑ２、Ｑ３、Ｑ４に画像データの入力に同期してトリガパルスを順次出力するように構成されている。
【０１１６】
デコーダ６４は、図５に示すデコーダ１１と同一のもので構成されており、デコーダ６５は、図５に示すデコーダ１２と同一のもので構成されており、多階調の画像データに応答して、スイッチ駆動線Ｄ１−１〜Ｄｎ−１またはＤ１−２〜Ｄｎ−２のうち１本のスイッチ駆動線に“１”のデータを出力し、他のスイッチ駆動線に“０”のデータを出力するようになっている。そして各デコーダ６４、６５はＤＡ変換部６６を間にして相対向して配置されている。また各デコーダ６４、６５としては、図７のように、外部ＩＣ２３として構成することもできる。
【０１１７】
ＤＡ変換部６６は、ｎ本の階調電圧線ＬＶ１〜ＬＶｎ、２×ｎ本のスイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２、トリガ線Ｑ１〜Ｑ４、出力線Ｘ１〜Ｘ４を備えて構成されており、スイッチ駆動線Ｄ１−１〜Ｄｎ−１はデコーダ６４の出力部に、スイッチ駆動線Ｄ１−２〜Ｄｎ−２はデコーダ６５の出力部に、トリガ線Ｑ１〜Ｑ４はシフトレジスタ６２、６３の出力部に、出力線Ｘ１〜Ｘ４は信号線Ｓ１〜Ｓ４にそれぞれ接続されている。
【０１１８】
スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２は各階調電圧線ＬＶ１〜ＬＶｎと並行に配置され、これらの配線と交差する方向にトリガ線Ｑ１〜Ｑ４、出力線Ｘ１〜Ｘ４が配置されている。そして各配線が交差する交差点近傍の領域にそれぞれスイッチ回路ＳＷが形成されている。階調電圧線ＬＶ１〜ＬＶｎには、表示階調に対応した階調電圧として、相異なる電圧Ｖ１〜Ｖｎが印加されている。
【０１１９】
スイッチ回路ＳＷは、第１実施形態と同様に、ｎチャネルのＴＦＴｔｒ１、ＴＦＴｔｒ２、コンデンサＣｍで構成されている。ただし、出力線Ｘ１、Ｘ２に接続されたスイッチ回路ＳＷはスイッチ駆動線Ｄ１−１〜Ｄｎ−１に接続され、出力線Ｘ３、Ｘ４に接続されたスイッチ回路ＳＷはスイッチ駆動線Ｄ１−２〜Ｄｎ−２に接続されている。
【０１２０】
本実施形態においては、スイッチ駆動線を２つの領域に分けているが、階調電圧線は共通である。このため階調電圧の微小な差による画像のむらが発生するのを防止することができる。なお、スイッチ駆動線の領域を２つ以上に分けることもできる。
【０１２１】
次に、表示領域６に画像を表示するに際しては、画像表示装置の各回路は図２６のように動作する。まず、デコーダ６４、６５の入力端子に多階調の画像データとして、データ線Ｄａｔａ１から画面左半分の画像データが入力され、データ線Ｄａｔａ−２から画面の右半分の画像データが入力された場合、例えば、表示すべき横１行の画像データ＃１〜＃４が左から右の順に〔２，４，３，２〕の場合、データ線Ｄａｔａ−１からは、〔２，４〕、データ線からＤａｔａ−２からは〔３，２〕の順に画像データが入力される。これらの画像データはデコーダ６５、６５でそれぞれデコードされ、デコードされるたときの論理にしたがって、スイッチ駆動線Ｄ１−１〜Ｄｎ−１のうち１本が“１”となり、スイッチ駆動線Ｄ１−２〜Ｄｎ−２のうち１本が“１”になり、他のスイッチ駆動線は“０”になる。
【０１２２】
このとき、画像データの入力に同期して、シフトレジスタ６２、６３からはトリガ線Ｑ１、Ｑ２、トリガ線Ｑ３、Ｑ４に順次トリガパルスが出力される。各トリガ線にトリガパルスが順次出力されると、トリガパルスが入力されたスイッチ回路ＳＷのうち、“１”のスイッチ駆動線に接続されたスイッチ回路ＳＷに“１”のデータが記憶され、“０”のスイッチ駆動線に接続された他の全てのスイッチ回路ＳＷには“０”のデータが記憶され、これらのデータは再びサンプリングされるまで保持されている。その間、“１”を記憶したスイッチ回路ＳＷのＴＦＴｔｒ２がＯＮになり、階調電圧線Ｖ１〜Ｖｎのうち、“１”を記憶したスイッチ回路ＳＷに接続された１本の階調電圧線に対応した階調電圧がそれぞれ出力線に出力される。
【０１２３】
すなわち、時間ｔ０から始まるトリガパルスにしたがって、出力線Ｘ１〜Ｘ４には順次階調電圧が出力され、この階調電圧は信号線Ｓ１〜Ｓ４に供給される。そして最終のトリガパルスがトリガ線Ｑ２に出力されてトリガパルスの発生が終了する時間ｔ１で全ての信号線Ｓ１〜Ｓ４にそれぞれ画像データ〔２，４，３，２〕に対応した階調電圧〔Ｖ２，Ｖ４，Ｖ３，Ｖ２〕が供給される。
【０１２４】
各信号線に階調電圧が供給される過程で、走査回路５から走査線Ｇ１、Ｇ２に順次走査パルスが１ライン期間ごとに出力される。１ライン期間は時間ｔ０〜ｔ２および時間ｔ２〜ｔ４のそれぞれ期間であり、時間ｔ０〜ｔ２の１ライン期間には走査線Ｇ１が“１”になり、時間ｔ２〜ｔ４の１ライン期間は走査線Ｇ２が“１”になる。走査線Ｇ１が“１”のときには、走査線Ｇ１に接続された１行の画素ＴＦＴ７ではソース電極−ドレイン電極間は導通状態となり、遅くとも、時間ｔ１〜ｔ２の間に１行目の画素８に信号線Ｓ１〜Ｓ４からの階調電圧が書き込まれる。
【０１２５】
同様にして、時間ｔ２〜ｔ４の間では、時間ｔ３までに全ての信号線Ｓ１〜Ｓ６にそれぞれ画像データ〔２，ｎ，１，４〕に対応した階調電圧〔Ｖ２，Ｖｎ，Ｖ１，Ｖ４〕が供給され、２行目の画素８に、遅くとも時間ｔ３〜ｔ４の間に信号線Ｓ１〜Ｓ４の階調電圧が書き込まれる。以上の動作を繰り返すことで、全ての表示領域６の画素８に目的の電圧が印加され、画像を表示することができる。
【０１２６】
本実施形態における画像表示装置を駆動するに際しては、デコーダ６４、６５の周波数は、データ線Ｄｔａ−１およびＤｔａ−２から入力される画像データの周波数と同じである。一方、スイッチ回路ＳＷは１ライン期間に１回、トリガ線のトリガパルスによって駆動される。このため、１ライン期間には少なくとも２つのデータが入力されるので、デコーダ６４、６５の駆動周波数はスイッチ回路ＳＷの駆動周波数の２倍以上になる。
【０１２７】
また本実施形態における画像表示装置を液晶表示装置として用いる場合、各画素８に供給する電圧として１フィールド期間ごとに極性が反転する交流電圧を印加し、交流電圧の実効値電圧で液晶を駆動することで、液晶の光透過率が変化することになる。このときの交流化の方法は、前記第１実施形態と同様な方法を用いることができる。
【０１２８】
また、本実施形態においては、出力配線Ｘ１と信号線Ｓ１は互いに直結しているが、図２７に示すように、１本の出力線からの電圧を２本の信号線Ｓ１−１、Ｓ１−２に分配する分配手段としての分配回路３６を配置することもできる。なお、出力線Ｘ２についても同様である。このような回路構成を採用することにより、ＤＡ変換部６６の回路素子を削減することができる。ただし、１ライン期間に、図２６の１ライン期間の２回分の動作を行う必要があるので、回路動作は２倍の速度になる。また２つ以上の信号線に分配することもできる。
【０１２９】
本実施形態によれば、多階調表示の画像表示装置であっても、階調数によらず、紙面縦方向の配線は１信号線当たり２本と一定で変わらない。このため、配線に必要なスペースは、例えば、レイアウトルールがスペース４μｍ、ライン幅が４μｍの場合、（４＋４）×２本＝１６μｍの幅で済み、４２μｍよりも小さくすることができる。したがって、本実施形態でも、２００画素／インチを超える高い精細度の画像を実現することができる。
【０１３０】
また本実施形態におけるスイッチ駆動線の交差配線数は第２実施形態と同様に、信号線１本当たり２箇所である。交差する配線は、出力配線２本とトリガ線１本だけである。また階調電圧線の両側に２本のスイッチ駆動線を並行に設けているため、スイッチ駆動線同士で互いに交差することはない。したがって、交差配線数は階調数ｎが増加しても変わらない。このため、多階調表示の画像表示装置であっても、交差配線、つまり交差配線容量が少なくなり、高速な信号は伝送されるスイッチ駆動線での消費電力を少なくすることができる。
【０１３１】
また本実施形態においては、１つのデコーダ６４、６５にそれぞれ接続するｎ本のスイッチ駆動線でのデータの変化数（状態の変化数）は、最大２、平均値は２×（１−（１／ｎ））となる。すなわち、本実施形態では、最大値は階調ビット数２ビット以上で、平均値は階調ビット数４ビット以上で変化数を少なくすることができる。
【０１３２】
したがって、多階調のデータをデータバスでバイナリデータとして入力する従来方式に比べ、本実施形態によれば、消費電力の最大値は２ビット以上、平均値は４ビット以上となり、多階調な画像を表示する画像表示装置でも消費電力を少なくすることができる。
【０１３３】
さらに、デコーダ６４、６５を外部ＩＣ２３として構成した場合、外部ＩＣと画像表示装置とを接続するフレキシブルケーブルの寄生容量を駆動する消費電力も同様に低減することができ、フレキシブルケーブルなど外部配線での高速な信号の消費電力を低減することができる。
【０１３４】
【発明の効果】
以上説明したように、本発明によれば、高精細で多階調な画像を表示するための表示領域に対して非表示領域の占有面積をより小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す画像表示装置の要部構成図である。
【図２】複数の電圧源によって階調電圧を発生する方法を説明するための図である。
【図３】ラダー抵抗を用いて階調電圧を発生する方法を説明するための図である。
【図４】本発明に係る画像表示装置に用いられるスイッチ回路の他の実施形態を示す回路図である。
【図５】本発明に係る画像表示装置に用いられるデコーダのブロック構成図である。
【図６】図５に示すデコーダの論理を説明するための図である。
【図７】図１に示すデコーダを外部ＩＣとして用いたときのブロック構成図である。
【図８】本発明に係る画像表示装置のシフトレジスタの回路構成図である。
【図９】図８に示すシフトレジスタの構成要素を説明するための図である。
【図１０】図８に示すシフトレジスタの動作を説明するためのタイムチャートである。
【図１１】本発明に係る画像表示装置に用いるスイッチ回路の他の実施形態を示す回路構成図である。
【図１２】本発明に係る画像表示装置を液晶表示装置として用いた場合の画素の構成図である。
【図１３】本発明に係る画像表示装置を自発光型表示装置として用いた場合の画素の構成図である。
【図１４】本発明に係る画像表示装置の動作を説明するためのタイムチャートである。
【図１５】本発明に係る画像表示装置を液晶表示装置として用いるときの交流化方法を説明するための図である。
【図１６】本発明に係る画像表示装置を液晶表示装置として用いる場合のデコーダの論理を説明するための図である。
【図１７】本発明に係る画像表示装置を液晶表示装置装置として用いる場合の他の交流化方法を説明するための図である。
【図１８】本発明に係る画像表示装置を液晶表示装置として用いる場合の階調と電圧との関係を説明するための図である。
【図１９】本発明に係る画像表示装置を液晶表示装置として用いる場合のデコーダの論理を説明するための図である。
【図２０】本発明に係る画像表示装置のＤＡ変換部の回路レイアウトを示す図である。
【図２１】本発明に係る画像表示装置の第２実施形態を示す要部構成図である。
【図２２】図２１に示す装置に用いるスイッチ回路のレベル変換動作を説明するための図である。
【図２３】図２１に示す装置の動作を説明するためのタイムチャートである。
【図２４】図２１に示す装置のＤＡ変換部の回路レイアウトを説明するための図である。
【図２５】本発明に係る画像表示装置の第３実施形態を示す要部構成図である。
【図２６】図２５に示す装置の動作を説明するためのタイムチャートである。
【図２７】本発明に係る画像表示装置の分配回路を示す回路構成図である。
【符号の説明】
１ 絶縁基板
２ シフトレジスタ
３ デコーダ
４ ＤＡ変換部
５ 走査回路
６ 表示領域
７ 画素ＴＦＴ
８ 画素
Ｑ１〜Ｑ３ トリガ線
ＬＶ１〜ＬＶｎ 階調電圧線
Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２ スイッチ駆動線
Ｘ１〜Ｘ６ 出力線
Ｓ１〜Ｓ６ 信号線
Ｇ１、Ｇ２ 走査線
ＳＷ スイッチ回路
ｔｒ１、ｔｒ２ ｎチャネルＴＦＴ
Ｃｍ コンデンサ

Claims (32)

1. 複数の信号線と複数の走査線がマトリクス状に配置されているとともに各信号線と各走査線とが互いに交差する交差点近傍の各領域にスイッチ素子を介して前記各信号線と前記各走査線に接続された画素を有する画像表示手段と、アナログ値による階調電圧が表示階調に対応して印加された階調電圧線群と、デジタル値による高階調の画像データに従って前記いずれかの階調電圧線を選択するためのスイッチ駆動信号を出力するデコーダ手段と、前記画像データに従ってトリガ信号を順次出力するトリガ信号出力手段と、前記トリガ信号の入力を条件に前記スイッチ駆動信号に応答して指定の階調電圧線を選択し前記指定の階調電圧線からの階調電圧を指定の信号線に出力する複数のスイッチ手段とを備えてなる画像表示装置。
2. 請求項１項に記載の画像表示装置において、前記デコーダ手段は複数に分割され、各分割されたデコーダ手段は相対向して配置されてなることを特徴とする画像表示装置。
3. 請求項１または２に記載の画像表示装置において、前記デコーダ手段には前記スイッチ駆動信号を伝送する複数のスイッチ駆動線が接続され、前記トリガ信号出力手段には前記トリガ信号を伝送する複数のトリガ線が接続され、前記複数のスイッチ手段にはそれぞれ指定の階調電圧を指定の信号線に伝送する出力線が接続されてなることを特徴とする画像表示装置。
4. 請求項３に記載の画像表示装置において、前記複数のスイッチ駆動線と前記階調電圧線群は、前記複数のトリガ線と前記各出力線にそれぞれ交差して配置されてなることを特徴とする画像表示装置。
5. 請求項４に記載の画像表示装置において、前記階調電圧線群は、それぞれ前記複数のスイッチ駆動線に沿って並列に配置されてなることを特徴とする画像表示装置。
6. 請求項４に記載の画像表示装置において、前記階調電圧線群の１本の階調電圧線に対して、１本のスイッチ駆動線が並列に配置されてなることを特徴とする画像表示装置。
7. 請求項４に記載の画像表示装置において、前記階調電圧線群の１本の階調電圧線に対して、前記１本の階調電圧線を間にして２本のスイッチ駆動線が並列に配置されてなることを特徴とする画像表示装置。
8. 請求項３、４、５、６または７のうちいずれか１項に記載の画像表示装置において、前記階調電圧線群と前記複数のスイッチ駆動線は、同じ配線層に形成されてなることを特徴とする画像表示装置。
9. 請求項３、４、５、６、７または８のうちいずれか１項に記載の画像表示装置において、前記複数のトリガ線と前記各出力線は、同じ配線層に形成されてなることを特徴とする画像表示装置。
10. 請求項３、４、５、６、７、８または９のうちいずれか１項に記載の画像表示装置において、前記各出力線と前記複数の信号線との間には、前記各出力線から出力電圧を複数の信号線に分配する分配手段が配置されてなることを特徴とする画像表示装置。
11. 請求項８に記載の画像表示装置において、前記階調電圧線群と前記複数のスイッチ駆動線は、アルミニウムあるいは銅による配線材料で形成されてなることを特徴とする画像表示装置。
12. 請求項１〜１１のうちいずれか１項に記載の画像表示装置において、表示階調数をｎとしたときに、前記階調電圧線群の配線本数は、ｎ以上で２ｎ以下であることを特徴とする画像表示装置。
13. 請求項１〜１２のうちいずれか１項に記載の画像表示装置において、前記画像表示手段と、前記階調電圧線群と、前記複数のスイッチ手段および前記トリガ信号出力手段は、同一の基板上に形成されてなることを特徴とする画像表示装置。
14. 請求項１３に記載の画像表示装置において、前記デコーダ手段は、前記基板の表面に接着あるいは前記基板の周辺に配置されてなることを特徴とする画像表示装置。
15. 請求項１〜１２のうちいずれか１項に記載の画像表示装置において、前記画像表示手段と、前記階調電圧線群と、前記複数のスイッチ手段と、前記デコーダ手段および前記トリガ信号出力手段は、同一の基板上に形成されてなることを特徴とする画像表示装置。
16. 請求項１〜１５のうちいずれか１項に記載の画像表示装置において、前記トリガ信号出力手段は、シフトレジスタ回路を用いて形成されてなることを特徴とする画像表示装置。
17. 請求項１〜１６のうちいずれか１項に記載の画像表示装置において、前記複数のスイッチ手段は、前記トリガ信号の入力により導通して前記スイッチ駆動信号を伝送する第１の薄膜トランジスタと、前記第１の薄膜トランジスタの出力によるスイッチ駆動信号により導通して階調電圧を前記出力線に伝送する第２の薄膜トランジスタとをそれぞれ備えてなることを特徴とする画像表示装置。
18. 請求項１７に記載の画像表示装置において、前記複数のスイッチ手段は、前記第１の薄膜トランジスタの出力によるスイッチ駆動信号を保持するコンデンサをそれぞれ備えてなることを特徴とする画像表示装置。
19. 請求項１８に記載の画像表示装置において、前記コンデンサは、前記階調電圧線群のいずれか一つの階調電圧線と、前記階調電圧線群とは異なる配線層に形成された電極とをオーバラップさせて形成した静電容量であることを特徴とする画像表示装置。
20. 請求項１７に記載の画像表示装置において、前記複数のスイッチ手段は、前記第１の薄膜トランジスタの出力によるスイッチ駆動信号を少なくとも１ビットの情報として記憶する記憶手段をそれぞれ備えてなることを特徴とする画像表示装置。
21. 請求項１７、１８、１９または２０のうちいずれか１項に記載の画像表示装置において、前記複数のスイッチ手段は、各スイッチ駆動線と各トリガ線とが互いに交差する交差点近傍の領域毎にそれぞれ配置されてなることを特徴とする画像表示装置。
22. 請求項１７、１８、１９、２０または２１のうちいずれか１項に記載の画像表示装置において、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタは、前記階調電圧線の階調電圧が前記スイッチ駆動線の信号電圧に対して相対的に低いときにはｎチャネル薄膜トランジスタを用いて形成され、前記階調電圧線の階調電圧が前記スイッチ駆動線の信号電圧に対して相対的に高いときにはｐチャネル薄膜トランジスタを用いて形成されてなることを特徴とする画像表示装置。
23. 請求項１７、１８、１９、２０、２１または２２のうちいずれか１項に記載の画像表示装置において、前記複数のスイッチ手段は、前記スイッチ駆動信号を増幅する電圧レベル変換手段をそれぞれ備えてなることを特徴とする画像表示装置。
24. 請求項２３のうちいずれか１項に記載の画像表示装置において、前記電圧レベル変換手段に特定の電圧や共通の信号を供給する配線をそれぞれ前記階調電圧線群に並列に配置してなることを特徴とする画像表示装置。
25. 請求項１〜２４のうちいずれか１項に記載の画像表示装置において、前記階調電圧群にそれぞれ相異なる電圧を印加する電圧発生手段を備えてなることを特徴とする画像表示装置。
26. 請求項１〜２４のうちいずれか１項に記載の画像表示装置において、前記電圧発生手段は、電圧源に直列接続された複数のラダー抵抗で構成されてなることを特徴とする画像表示装置。
27. 請求項２５または２６に記載の画像表示装置において、前記電圧発生手段は、前記画像表示手段と、前記階調電圧線群と、前記複数のスイッチ手段および前記トリガ信号出力手段とともに同一の基板上に形成されてなることを特徴とする画像表示装置。
28. 請求項１〜２７のうちいずれか１項に記載の画像表示装置において、前記画素は、透明な絶縁基板を含む一対の基板間に挟持された液晶を備え、前記画素に接続されたスイッチ素子からの電圧に対応して前記液晶の光透過率が変化してなることを特徴とする画像表示装置。
29. 請求項１〜２７のうちいずれか１項に記載の画像表示装置において、前記画素は、絶縁基板上に形成された発光膜を備え、前記画素に接続されたスイッチ素子からの電圧に対応して前記発光膜の発光強度が変化してなることを特徴とする画像表示装置。
30. 請求項１〜２９のうちいずれか１項に記載の画像表示装置において、前記複数の走査線に順次走査パルス信号を出力する走査手段を備えてなることを特徴とする画像表示装置。
31. 請求項１〜３０のうちいずれか１項に記載の画像表示装置を駆動するに際して、前記デコーダ手段が前記複数のスイッチ駆動線にスイッチ駆動信号を出力する際の駆動周波数を、前記トリガ信号出力手段が前記トリガ信号を出力する際の駆動周波数の２倍以上に設定することを特徴とする画像表示装置の駆動方法。
32. 請求項３１に記載の画像表示装置の駆動方法において、前記デコーダ手段に入力される階調データに関する同時のデータの切り替わりは２以下であって、前記デコーダ手段は前記階調データに従って単一のスイッチ駆動線を選択するためのスイッチ駆動信号を順次出力することを特徴とする画像表示装置の駆動方法。

Images