JP2008077031A - 駆動回路及びこれを利用した有機電界発光表示装置 - Google Patents

駆動回路及びこれを利用した有機電界発光表示装置 Download PDF

Info

Publication number
JP2008077031A
JP2008077031A JP2006308207A JP2006308207A JP2008077031A JP 2008077031 A JP2008077031 A JP 2008077031A JP 2006308207 A JP2006308207 A JP 2006308207A JP 2006308207 A JP2006308207 A JP 2006308207A JP 2008077031 A JP2008077031 A JP 2008077031A
Authority
JP
Japan
Prior art keywords
reference voltage
voltage
decoding
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006308207A
Other languages
English (en)
Other versions
JP5020602B2 (ja
Inventor
Yong-Sung Park
鎔盛 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2008077031A publication Critical patent/JP2008077031A/ja
Application granted granted Critical
Publication of JP5020602B2 publication Critical patent/JP5020602B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Abstract

【課題】アナログスイッチで発生する電圧降下を防止して線形性を高めるようにして階調誤差を減らすようにした駆動回路及びこれを利用した有機電界発光表示装置を提供する。
【解決手段】データ電圧を生成する駆動回路において、デジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と第２基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、を含む。
【選択図】図４

Description

本発明は駆動回路及びこれを利用した有機電界発光表示装置に関し、より詳細には、アナログスイッチで発生する電圧降下を防止して線形性を高めるようにして階調誤差を減らすようにした駆動回路及びこれを利用した有機電界発光表示装置に関する。
平板表示装置は基板上にマトリックス形態で複数の画素を配置して表示領域とし、各画素に走査線とデータ線を連結して画素にデータ信号を選択的に印加してディスプレイをする。
平板表示装置は画素の駆動方式によってパッシブ（Ｐａｓｓｉｖｅ）マトリックス型発光表示装置とアクティブ（Ａｃｔｉｖｅ）マトリックス型発光表示装置に仕分けされ、解像度、コントラスト、動作速度の観点から単位画素ごとに選択して点燈するアクティブマトリックス型が主類になっている。
このような平板表示装置はパーソナルコンピューター、携帯電話、ＰＤＡなどの携帯情報端末などの表示装置や各種情報機器のモニターとして使われており、液晶パネルを利用したＬＣＤ、有機電界発光素子を利用した有機電界発光表示装置、プラズマパネルを利用したＰＤＰなどが知られている。
近年、陰極線管に比べて重さと体積の小さい各種発光表示装置が開発されており、特に発光効率、輝度及び視野角がすぐれて応答速度の速い有機電界発光表示装置が注目されている。
図１は、一般的な有機電界発光表示装置の構造を示す構造図である。図１を参照して説明すれば、有機電界発光表示装置は画素部１００、データ駆動部２００、走査駆動部３００を含む。
画素部１００は、複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと複数の走査線Ｓ１、Ｓ２…Ｓｎ−１、Ｓｎを含んでおり、複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎによって定義される領域に形成される複数の画素を含む。
画素１０１は画素回路と有機電界発光素子を含んで、画素回路から複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍを通じて伝達されるデータ信号と複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎを通じて伝達される走査信号によって画素に流れる画素電流を生成して有機電界発光素子に流れるようにする。
データ駆動部２００は、複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと連結されてデータ信号を生成して一行分のデータ信号を順次に複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍに伝達する。そして、データ駆動部２００はＤ／Ａコンバータを具備してデジタル信号をアナログ信号に切り替えた階調電圧を生成してデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍに伝達する。
走査駆動部３００は、複数の走査線Ｓ１、Ｓ２…Ｓｎ−１、Ｓｎと連結されて走査信号を生成して複数の走査線Ｓ１、Ｓ２…Ｓｎ−１、Ｓｎに伝達する。走査信号によって特定の行が選択されて、選択された行に位置する画素１０１にデータ信号が伝達されて画素はデータ信号に対応する電流が生成される。
図２は、図１に示された有機電界発光表示装置のデータ駆動部に採用されたＤ／Ａコンバータで階調電圧を生成する抵抗部を示す回路図である。
図２を参照して説明すれば、抵抗部は８個の階調電圧を生成するようにしたものを想定する。８個の階調電圧を生成するために８本の抵抗が直列に連結されて、直列に連結された抵抗の両端に高電圧である第１基準電圧と低電圧である第２基準電圧が伝達され、第１基準電圧と第２基準電圧が８本の抵抗によって分配された電圧がデータ電圧となる。
上記のように構成されたＤ／Ａコンバータは８本の抵抗によって分配された８個のデータ電圧、すなわち、３ビットのデータ電圧を生成することができる。したがって、上記のように構成されたＤ／Ａコンバータで８ビットのデータを表現するためには２５６本の抵抗が必要になる。したがって、Ｄ／Ａコンバータの大きさが大きくなってデータ駆動部の大きさが大きくなるという問題点がある。
特開平８−２３４６９７号明細書 特開平９−２５２２４０号明細書
したがって、本発明は前記従来技術の問題点を解決するために創出されたもので、その目的はＤ／Ａコンバータの面積を減らしてデータ駆動部のサイズを小さくして、非発光面積の小さい有機電界発光表示装置を提供することである。
前記目的を果たすための本発明の第１側面は、データ電圧を生成する駆動回路において、デジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と前記第１基準電圧より低い電圧を持つ第２基準電圧を選択し、かつ前記複数の第１デコーディング信号の中で、二つの第１デコーディング信号が同一の第１基準電圧と同一の第２基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、を含む駆動回路を提供する。
前記目的を果たすための本発明の第２側面は、順次に制御信号を出力するシフトレジスタ部と、前記制御信号に対応して直列に入力されるデジタルデータ信号を並列に出力するラッチ部と、前記デジタルデータ信号をデータ電圧に切り替えるＤ／Ａコンバータ部と、前記データ電圧を入力するバッファー部を含み、前記Ｄ／Ａコンバータ部はデジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と前記第１基準電圧より低い電圧を持つ第２基準電圧を選択し、かつ前記複数の第１デコーディング信号の中で、二つの第１デコーディング信号が同一の第１基準電圧と同一の第２基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、を含むデータ駆動部を提供する。
前記目的を果たすための本発明の第３側面は、データ電圧と走査信号の伝達を受けて画像を表現する画素部と、前記データ電圧を生成してデータ駆動部と、前記走査信号を生成して走査駆動部を含むが、前記データ駆動部はデジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と前記第１基準電圧より低い電圧を持つ第２基準電圧を選択するが、前記複数の第１デコーディング信号の中で、二つの第１デコーディング信号が同一の第１基準電圧と同一の第２基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、を含む有機電界発光表示装置を提供する。
以上のように、本発明による駆動回路及びこれを利用した有機電界発光表示装置によれば、８階調のデータ信号を生成するための基準電圧の配線数を減らしてＤ／Ａコンバータの面積を減らすことができ、それによるデータ駆動部の大きさを減らすことができる。
また、データ駆動部のサイズが小さくなることによって有機電界発光表示装置の非発光領域の面積を減らすことができる。
以下、本発明の実施例を添付した図面を参照して説明する。
図３は、本発明による有機電界発光表示装置で採用されたデータ駆動部を示す構造図である。
図３を参照して説明すれば、データ駆動部２００はシフトレジスタ２１０、サンプリングラッチ２２０、ホルディングラッチ２３０、レベルシフタ２４０、Ｄ／Ａコンバータ２５０及びバッファー部２６０を含む。
シフトレジスタ２１０は複数のフリップフロップで構成され、クロック信号ＣＬＫと同期信号Ｈｓｙｎｃに対応してサンプリングラッチ２２０を制御する。
サンプリングラッチ２２０はシフトレジスタ２１０の制御信号にしたがって一行分のデータ信号を順次入力して並列的に出力する。順次に入力して並列的に出力する方式をＳＩＰＯ（Ｓｅｒｉａｌ Ｉｎ Ｐａｒａｌｌｅｌ Ｏｕｔ）と言う。そして、ホルディングラッチ２３０は信号を並列的に入力して再度並列的に出力する。並列に入力して並列に出力する方式をＰＩＰＯ（Ｐａｒａｌｌｅｌ Ｉｎ Ｐａｒａｌｌｅｌ Ｏｕｔ）と言う。
レベルシフタ２４０はホルディングラッチ２３０から出力された信号をシステムの動作電圧にレベルを変更してＤ／Ａコンバータ２５０に伝達する。
Ｄ／Ａコンバータ２５０はデジタル信号に伝達される信号をアナログ信号に伝達して該階調電圧を選択してバッファー部２６０に伝達し、バッファー部２６０は階調電圧を増幅してデータ線に伝達する。
図４は、本発明によるＤ／Ａコンバータの構造を示す構造図である。
図４を参照して説明すれば、Ｄ／Ａコンバータ２５０は、第１デコーダ２５１、スイッチ部２５２、第２デコーダ２５３及びデータ電圧生成部２５４を含む。Ｄ／Ａコンバータ２５０は２５６階調を表現するためにデータ信号は８ビット信号で構成される。
第１デコーダ２５１はデータ信号の上位４ビットを利用して１６個の第１デコーディング信号を生成する。第１デコーダ２５１は１６個のＮＡＮＤゲートを含み、データ信号の上位４ビットの信号とその副信号を利用して１６個の第１デコーディング信号を生成して１６個のＮＡＮＤゲートの中で一つのＮＡＮＤゲートを選択して第１デコーディング信号を出力する。便宜上一番左側にあるＮＡＮＤゲートから順に、第１ＮＡＮＤゲート、第２ＮＡＮＤゲート、…、第１６ＮＡＮＤゲートとする。
スイッチ部２５２は全部で９本の基準電圧線Ｖ０、Ｖ１、…、Ｖ８の中で二つの基準電圧線を選択して複数の基準電圧の中で第１基準電圧と第１基準電圧より低い第２基準電圧を選択する。スイッチ部２５２は全部で３２個のトランジスタで構成されて、３２個のトランジスタはそれぞれ二つのトランジスタがペアを成して１６個のペアを形成する。一番左側に位置する一つのペアを形成するトランジスタを第１トランジスタと第２トランジスタとし、その隣にあるペアを形成するトランジスタを第３トランジスタと第４トランジスタとする。そして、ペアを成した二つのトランジスタはそれぞれソース端に９本の基準電圧線のうち一つの基準電圧線に連結されてゲートはそれぞれ第（２ｎ＋１）ＮＡＮＤゲートと第（２ｎ＋２）ＮＡＮＤゲート（ｎ＝０、１、…、７）が連結される。したがって、第１ＮＡＮＤゲートを通じて第１デコーディング信号が出力されれば第１トランジスタと第３トランジスタがオン状態になって、第１基準電圧と第２基準電圧を選択してデータ電圧生成部に伝達する。
第２デコーダ２５３はデータ信号の下位４ビットを利用して１６個の第２デコーディング信号を生成する。第２デコーダ２５３は１６個のＮＡＮＤゲートを含み、データ信号の下位４ビットの信号とその副信号を利用して１６個の第２デコーディング信号を生成して１６個のＮＡＮＤゲートのうち一つのＮＡＮＤゲートを選択して第２デコーディング信号を出力する。便宜上一番左側にあるＮＡＮＤゲートから第１７ＮＡＮＤゲート、第１８ＮＡＮＤゲート、…、第３２ＮＡＮＤゲートとする。
データ電圧生成部２５４は８個の電圧分配部を含み、各電圧分配部は４個のトランジスタと３本の抵抗からなる抵抗列で構成される。４個のトランジスタの中で２個のトランジスタはソースを通じて第１基準電圧の伝達を受けて、ドレインは抵抗列の一方端に連結されてゲートはそれぞれ第（２ｎ＋１７）ＮＡＮＤゲートと第（２ｎ＋１８）ＮＡＮＤゲート（ｎ＝０、１、…、７）に連結される。そして、残りの２個のトランジスタは、ソースは３本の抵抗列の中で中央に位置した抵抗の両端にそれぞれ連結されて、ドレインは出力端に連結されてゲートは前記第（２ｎ＋１７）ＮＡＮＤゲートと前記第（２ｎ＋１８）ＮＡＮＤゲートにそれぞれ連結される。
そして、出力線にはプリセット信号ＰＲＥとプリセットバー信号ＰＲＥＢによって動作するトランジスタがそれぞれ連結されて動作する。
そして、第１基準電圧ＲｅｆＨと第２基準電圧ＲｅｆＬの選択は第１デコーダ２５１によって１６通り存在し、データ電圧も同様に第２デコーダ２５４によって１６通り存在するので、２５６階調を表現することができる。
図５は、本発明によるＤ／Ａコンバータでスイッチ部とデータ電圧生成部の連結を示す回路図である。
図５を参照して説明すれば、スイッチ部は第１基準電圧ＲｅｆＨをスイッチングする第１トランジスタＭ１と第２トランジスタＭ２、第２基準電圧ＲｅｆＬをスイッチングする第３トランジスタＭ３と第４トランジスタＭ４を含み、データ電圧生成部は第１基準電圧ＲｅｆＨをスイッチングする第５トランジスタＭ５と第６トランジスタＭ６、第１、第２及び第３抵抗ｒ１、ｒ２、ｒ３が直列に連結された抵抗列、第１抵抗ｒ１と第２抵抗ｒ２の間に連結されて出力端に信号を伝達する第７トランジスタＭ７、及び第２抵抗ｒ２と第３抵抗ｒ３の間に連結されて出力端に信号を伝達する第８トランジスタＭ８を含む。
そして、第１トランジスタＭ１の抵抗をＲａ、第２トランジスタＭ２の抵抗をＲｃ、第３トランジスタＭ３の抵抗をＲｂ、第４トランジスタＭ４の抵抗をＲｄ、第５トランジスタＭ５の抵抗をＲｆ、第６トランジスタＭ６の抵抗をＲｅとする。
そして、第１トランジスタＭ１と第３トランジスタＭ３が同一のゲート電圧により制御されて、第２トランジスタＭ２と第４トランジスタＭ４が同一のゲート電圧により制御されて、第５トランジスタＭ５と第８トランジスタＭ８が同一のゲート電圧により制御されて、第６トランジスタＭ６と第７トランジスタＭ７が同一のゲート電圧により制御される。
そして、各トランジスタ等のスイッチング動作によってデータ電圧生成部は図６に示されているようにそれぞれの四つの抵抗列に表現されうる。すなわち、一つの第１基準電圧Ｒｅｆ１と第２基準電圧Ｒｅｆ２によって四つの階調電圧が出力されるようになる。
したがって、一つのデータ電圧生成部から四つの階調電圧を生成することができ、８個の電圧分配部は全部で３２階調の階調電圧を生成することができる。
図７は、図５に示された電圧分配部と第１選択部で階調電圧を生成する概念を示すグラフである。
図７を参照して説明すれば、第１基準電圧と第２基準電圧が選択された状態で第１階調電圧と第２階調電圧を１６段階で区分した後、各段階で中間値を捜して全部で３２個の階調電圧を生成する。この時、データ信号が６ビットの場合には、１６段階のみ区分して全部で１６個の階調電圧を生成し、７ビットまたは８ビットの場合３２個の階調電圧すべてを生成する。
図８は、図１に示された有機電界発光表示装置に採用された画素の一例を示す回路図である。
図８を参照して説明すれば、画素はデータ線Ｄｍ、走査線Ｓｎ及び画素電源線ＥＬＶｄｄに連結されて第１トランジスタＴ１、第２トランジスタＴ２、キャパシタＣｓｔ及び有機電界発光素子ＯＬＥＤを含む。
第１トランジスタＴ１のソースは画素電源線ＥＬＶｄｄに連結されてドレインは有機電界発光素子ＯＬＥＤのアノードに連結され、ゲートは第１ノードＮ１に連結される。第２トランジスタＴ２のソースはデータ線Ｄｍに連結されてドレインは第１ノードＮ１に連結され、ゲートは走査線Ｓｎに連結される。
キャパシタＣｓｔは第１ノードＮ１と画素電源線ＥＬＶｄｄの間に連結されて所定時間の間第１ノードＮ１と画素電源線ＥＬＶｄｄの間の電圧を維持させる。
有機発光素子ＯＬＥＤはアノード電極とカソード電極及び発光層を含み、アノード電極が第１トランジスタＴ１のドレインに連結されてカソード電極が低電位の電源ＥＬＶｓｓに連結され、第１トランジスタＴ１のゲートに印加される電圧に対応して有機電界発光素子ＯＬＥＤアノード電極からカソード電極へ電流が流れれば、発光層から光を発光して電流の量に対応して明るさが調節される。
以上添付した図面を参照して本発明について詳細に説明したが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施例が可能であるということを理解することができる。
一般的な有機電界発光表示装置の構造を示す構造図である。 図１に示された有機電界発光表示装置のデータ駆動部に採用されたＤ／Ａコンバータで階調電圧を生成する抵抗部を示す回路図である。 本発明による有機電界発光表示装置で採用されたデータ駆動部を示す構造図である。 本発明によるＤ／Ａコンバータの構造を示す構造図である。 本発明によるＤ／Ａコンバータでスイッチ部とデータ電圧生成部の連結を示す回路図である。 階調電圧を生成する抵抗列の等価回路図である。 階調電圧を生成する抵抗列の等価回路図である。 階調電圧を生成する抵抗列の等価回路図である。 階調電圧を生成する抵抗列の等価回路図である。 図５に示された電圧分配部と第１選択部で階調電圧を生成する概念を示すグラフである。 図１に示された有機電界発光表示装置に採用された画素の一例を示す回路図である。
符号の説明
２１０ シフトレジスタ
２２０ サンプリングラッチ
２３０ ホルディングラッチ
２４０ レベルシフタ
２５０ Ｄ／Ａコンバータ
２６０ バッファー部

Claims (21)

  1. データ電圧を生成する駆動回路において、
    デジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、
    前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と前記第１基準電圧より低い電圧を持つ第２基準電圧を選択し、かつ前記複数の第１デコーディング信号の中で、二つの第１デコーディング信号が同一の第１基準電圧と同一の第２基準電圧を選択するスイッチ部と、
    デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、
    選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、
    を含むことを特徴とする駆動回路。
  2. 前記スイッチ部は、
    ９本の基準電圧線中２本の基準電圧線を選択して第１基準電圧と前記第１基準電圧より低い第２基準電圧を選択することを特徴とする請求項１に記載の駆動回路。
  3. 前記スイッチ部は、同一の第１基準電圧と同一の第２基準電圧を選択する二つの前記第１デコーディング信号のうちで、
    一番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で第１基準電圧をスイッチングする第１トランジスタと、
    二番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で前記第１基準電圧をスイッチングする第２トランジスタと、
    前記一番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で第２基準電圧をスイッチングする第３トランジスタと、
    前記二番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で前記第２基準電圧をスイッチングする第４トランジスタと、
    を含むことを特徴とする請求項１に記載の駆動回路。
  4. 前記一番目の第１デコーディング信号と前記二番目の第１デコーディング信号は異なる時間に伝達されることを特徴とする請求項３に記載の駆動回路。
  5. 前記データ電圧生成部は、
    前記第１基準電圧と前記第２基準電圧の伝達を受けて複数の階調電圧を生成する電圧分配部を含むが、前記電圧分配部は抵抗比を利用して四つの階調電圧を生成することを特徴とする請求項１に記載の駆動回路。
  6. 前記データ電圧生成部は、
    前記２つの第２デコーディング信号の中で一番目の第２デコーディング信号に対応して前記第１基準電圧をスイッチングする第５トランジスタと、
    前記２つの第２デコーディング信号の中で二番目の第２デコーディング信号に対応して前記第１基準電圧をスイッチングする第６トランジスタと、
    第１、第２及び第３抵抗が直列に連結されて前記第１基準電圧と前記第２基準電圧の間に形成される抵抗列と、
    前記第１及び第２抵抗の間に連結されて前記一番目の第２デコーディング信号に対応してデータ信号の階調電圧を出力する第７トランジスタと、
    前記第２及び第３抵抗の間に連結されて前記二番目の第２デコーディング信号に対応してデータ信号の階調電圧を出力する第８トランジスタと、
    を含むことを特徴とする請求項１に記載の駆動回路。
  7. 前記一番目の第２デコーディング信号と前記二番目の第２デコーディング信号は異なる時間に伝達されることを特徴とする請求項６に記載の駆動回路。
  8. 順次に制御信号を出力するシフトレジスタ部と、
    前記制御信号に対応して直列に入力されるデジタルデータ信号を並列に出力するラッチ部と、
    前記デジタルデータ信号をデータ電圧に切り替えるＤ／Ａコンバータ部と、
    前記データ電圧を入力するバッファー部を含み、
    前記Ｄ／Ａコンバータ部は、
    デジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、
    前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と前記第１基準電圧より低い電圧を持つ第２基準電圧を選択し、かつ前記複数の第１デコーディング信号の中で、二つの第１デコーディング信号が同一の第１基準電圧と同一の第２基準電圧を選択するスイッチ部と、
    デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、
    選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、
    を含むことを特徴とするデータ駆動部。
  9. 前記スイッチ部は、
    ９本の基準電圧線中２本の基準電圧線を選択して第１基準電圧と前記第１基準電圧より低い第２基準電圧を選択することを特徴とする請求項８に記載のデータ駆動部。
  10. 前記スイッチ部は、同一の第１基準電圧と同一の第２基準電圧を選択する２つの前記第１デコーディング信号のうちで、
    一番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で第１基準電圧をスイッチングする第１トランジスタと、
    二番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で前記第１基準電圧をスイッチングする第２トランジスタと、
    前記一番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で第２基準電圧をスイッチングする第３トランジスタと、
    前記二番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で前記第２基準電圧をスイッチングする第４トランジスタと、
    を含むことを特徴とする請求項８に記載のデータ駆動部。
  11. 前記一番目の第１デコーディング信号と前記二番目の第１デコーディング信号は異なる時間に伝達されることを特徴とする請求項１０に記載のデータ駆動部。
  12. 前記データ電圧生成部は、
    前記第１基準電圧と前記第２基準電圧の伝達を受けて複数の階調電圧を生成する電圧分配部を含み、前記電圧分配部は抵抗比を利用して四つの階調電圧を生成することを特徴とする請求項８に記載のデータ駆動部。
  13. 前記データ電圧生成部は、
    前記２つの第２デコーディング信号の中で一番目の第２デコーディング信号に対応して前記第１基準電圧をスイッチングする第５トランジスタと、
    前記２つの第２デコーディング信号の中で二番目の第２デコーディング信号に対応して前記第１基準電圧をスイッチングする第６トランジスタと、
    第１、第２及び第３抵抗が直列に連結されて前記第１基準電圧と前記第２基準電圧の間に形成される抵抗列と、
    前記第１及び第２抵抗の間に連結されて前記一番目の第２デコーディング信号に対応してデータ信号の階調電圧を出力する第７トランジスタと、
    前記第２及び第３抵抗の間に連結されて前記二番目の第２デコーディング信号に対応してデータ信号の階調電圧を出力する第８トランジスタと、
    を含むことを特徴とする請求項８に記載のデータ駆動部。
  14. 前記一番目の第２デコーディング信号と前記二番目の第２デコーディング信号は異なる時間に伝達されることを特徴とする請求項１３に記載のデータ駆動部。
  15. データ電圧と走査信号の伝達を受けて画像を表現する画素部と、
    前記データ電圧を生成するデータ駆動部と、
    前記走査信号を生成する走査駆動部を含み、
    前記データ駆動部は、
    デジタルデータ信号の上位ビットを利用して複数の第１デコーディング信号を出力する第１デコーダと、
    前記複数の第１デコーディング信号に対応して複数の基準電圧の中で第１基準電圧と前記第１基準電圧より低い電圧を持つ第２基準電圧を選択し、かつ前記複数の第１デコーディング信号の中で、二つの第１デコーディング信号が同一の第１基準電圧と同一の第２基準電圧を選択するスイッチ部と、
    デジタルデータ信号の下位ビットを利用して複数の第２デコーディング信号を出力する第２デコーダと、
    選択された前記第１基準電圧と前記第２基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含み、一つの電圧分配部は二つの第２デコーディング信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部と、
    を含むことを特徴とする有機電界発光表示装置。
  16. 前記スイッチ部は、
    ９本の基準電圧線中２本の基準電圧線を選択して第１基準電圧と前記第１基準電圧より低い第２基準電圧を選択することを特徴とする請求項１５に記載の有機電界発光表示装置。
  17. 前記スイッチ部は、同一の第１基準電圧と同一の第２基準電圧を選択する２つの前記第１デコーディング信号のうちで、
    一番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で第１基準電圧をスイッチングする第１トランジスタと、
    二番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で前記第１基準電圧をスイッチングする第２トランジスタと、
    前記一番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で第２基準電圧をスイッチングする第３トランジスタと、
    前記二番目の第１デコーディング信号の伝達を受けて前記基準電圧の中で前記第２基準電圧をスイッチングする第４トランジスタと、
    を含むことを特徴とする請求項１５に記載の有機電界発光表示装置。
  18. 前記一番目の第１デコーディング信号と前記二番目の第１デコーディング信号は異なる時間に伝達されることを特徴とする請求項１７に記載の有機電界発光表示装置。
  19. 前記データ電圧生成部は、
    前記第１基準電圧と前記第２基準電圧の伝達を受けて複数の階調電圧を生成する電圧分配部を含むが、前記電圧分配部は抵抗比を利用して四つの階調電圧を生成することを特徴とする請求項１５に記載の有機電界発光表示装置。
  20. 前記データ電圧生成部は、
    前記２つの第２デコーディング信号の中で一番目の第２デコーディング信号に対応して前記第１基準電圧をスイッチングする第５トランジスタと、
    前記２つの第２デコーディング信号の中で二番目の第２デコーディング信号に対応して前記第１基準電圧をスイッチングする第６トランジスタと、
    第１、第２及び第３抵抗が直列に連結されて前記第１基準電圧と前記第２基準電圧の間に形成される抵抗列と、
    前記第１及び第２抵抗の間に連結されて前記一番目の第２デコーディング信号に対応してデータ信号の階調電圧を出力する第７トランジスタと、
    前記第２及び第３抵抗の間に連結されて前記二番目の第２デコーディング信号に対応してデータ信号の階調電圧を出力する第８トランジスタを含むことを特徴とする請求項１５に記載の有機電界発光表示装置。
  21. 前記一番目の第２デコーディング信号と前記二番目の第２デコーディング信号は異なる時間に伝達されることを特徴とする請求項２０に記載の有機電界発光表示装置。
JP2006308207A 2006-09-22 2006-11-14 駆動回路及びこれを利用した有機電界発光表示装置 Expired - Fee Related JP5020602B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060092492A KR100796140B1 (ko) 2006-09-22 2006-09-22 구동회로 및 이를 이용한 유기전계발광표시장치
KR10-2006-0092492 2006-09-22

Publications (2)

Publication Number Publication Date
JP2008077031A true JP2008077031A (ja) 2008-04-03
JP5020602B2 JP5020602B2 (ja) 2012-09-05

Family

ID=38698324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006308207A Expired - Fee Related JP5020602B2 (ja) 2006-09-22 2006-11-14 駆動回路及びこれを利用した有機電界発光表示装置

Country Status (6)

Country Link
US (1) US7868855B2 (ja)
EP (1) EP1903684B1 (ja)
JP (1) JP5020602B2 (ja)
KR (1) KR100796140B1 (ja)
CN (1) CN101149899B (ja)
DE (1) DE602007002024D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122488B (zh) * 2011-03-11 2013-03-27 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器及其驱动方法
CN110473497B (zh) * 2018-05-09 2021-01-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109308878B (zh) * 2018-09-30 2020-11-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246424A (ja) * 1989-03-17 1990-10-02 Sanyo Electric Co Ltd Ａｄコンバータ
JPH0677832A (ja) * 1992-08-25 1994-03-18 Toshiba Corp Ｄーａコンバータ
JPH06268523A (ja) * 1993-03-16 1994-09-22 Toshiba Corp Ｄ／ａ変換器
JPH11296147A (ja) * 1998-04-13 1999-10-29 Sharp Corp 液晶駆動回路
JP2000138586A (ja) * 1998-11-04 2000-05-16 Nec Ic Microcomput Syst Ltd 抵抗ストリング型ｄ／ａ変換器
JP2002076897A (ja) * 2000-08-29 2002-03-15 Toshiba Corp Ｄａコンバータ
JP2002314421A (ja) * 2001-04-13 2002-10-25 Canon Inc 電子回路、及び該電子回路を備えた液晶装置
JP2003273739A (ja) * 2002-03-13 2003-09-26 Mitsubishi Electric Corp スイッチ型ｄ／ａコンバータおよび電子ボリューム
JP2004163456A (ja) * 2002-11-08 2004-06-10 Fujitsu Ltd 表示装置の駆動方法、表示装置の駆動回路、及びｄ／ａ変換器
JP2006197532A (ja) * 2004-12-16 2006-07-27 Nec Corp 出力回路及びデジタルアナログ回路並びに表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234697A (ja) 1995-02-24 1996-09-13 Fuji Electric Co Ltd 液晶表示装置
JPH09252240A (ja) 1996-03-14 1997-09-22 Toppan Printing Co Ltd マルチプレクサ
US5952948A (en) * 1997-09-24 1999-09-14 Townsend And Townsend And Crew Llp Low power liquid-crystal display driver
US6441758B1 (en) 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
TWI221055B (en) * 2003-05-02 2004-09-11 Au Optronics Corp Method for reducing spikes in a DAC
KR100515288B1 (ko) 2003-07-11 2005-09-20 한국전자통신연구원 저전력/고집적 소스 드라이버 및 그를 구비한 전류형 능동구동 유기 ｅｌ장치
KR100550565B1 (ko) * 2004-02-09 2006-02-10 엘지전자 주식회사 공기 조화기의 제어장치 및 그 동작방법
JP4492334B2 (ja) * 2004-12-10 2010-06-30 ソニー株式会社 表示装置および携帯端末
KR100691362B1 (ko) * 2004-12-13 2007-03-12 삼성전자주식회사 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버
KR100696691B1 (ko) * 2005-04-13 2007-03-20 삼성에스디아이 주식회사 유기 발광 표시 장치
KR100696693B1 (ko) * 2005-04-13 2007-03-20 삼성에스디아이 주식회사 유기 발광 표시 장치
KR100732826B1 (ko) * 2006-06-05 2007-06-27 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR100793556B1 (ko) * 2006-06-05 2008-01-14 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR100732833B1 (ko) * 2006-06-05 2007-06-27 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR100836437B1 (ko) * 2006-11-09 2008-06-09 삼성에스디아이 주식회사 데이터구동부 및 그를 이용한 유기전계발광표시장치
KR100815754B1 (ko) * 2006-11-09 2008-03-20 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
JP2008171292A (ja) * 2007-01-15 2008-07-24 Toshiba Corp 画像生成装置，表示端末，通信システム，通信方法，およびプログラム
KR100882673B1 (ko) * 2007-03-08 2009-02-06 삼성모바일디스플레이주식회사 구동회로 및 이를 이용한 유기전계발광표시장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246424A (ja) * 1989-03-17 1990-10-02 Sanyo Electric Co Ltd Ａｄコンバータ
JPH0677832A (ja) * 1992-08-25 1994-03-18 Toshiba Corp Ｄーａコンバータ
JPH06268523A (ja) * 1993-03-16 1994-09-22 Toshiba Corp Ｄ／ａ変換器
JPH11296147A (ja) * 1998-04-13 1999-10-29 Sharp Corp 液晶駆動回路
JP2000138586A (ja) * 1998-11-04 2000-05-16 Nec Ic Microcomput Syst Ltd 抵抗ストリング型ｄ／ａ変換器
JP2002076897A (ja) * 2000-08-29 2002-03-15 Toshiba Corp Ｄａコンバータ
JP2002314421A (ja) * 2001-04-13 2002-10-25 Canon Inc 電子回路、及び該電子回路を備えた液晶装置
JP2003273739A (ja) * 2002-03-13 2003-09-26 Mitsubishi Electric Corp スイッチ型ｄ／ａコンバータおよび電子ボリューム
JP2004163456A (ja) * 2002-11-08 2004-06-10 Fujitsu Ltd 表示装置の駆動方法、表示装置の駆動回路、及びｄ／ａ変換器
JP2006197532A (ja) * 2004-12-16 2006-07-27 Nec Corp 出力回路及びデジタルアナログ回路並びに表示装置

Also Published As

Publication number Publication date
DE602007002024D1 (de) 2009-10-01
KR100796140B1 (ko) 2008-01-21
CN101149899B (zh) 2010-12-15
US7868855B2 (en) 2011-01-11
EP1903684A1 (en) 2008-03-26
US20080074446A1 (en) 2008-03-27
JP5020602B2 (ja) 2012-09-05
CN101149899A (zh) 2008-03-26
EP1903684B1 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
US7944418B2 (en) Data driving circuits capable of displaying images with uniform brightness and driving methods of organic light emitting displays using the same
KR100836437B1 (ko) 데이터구동부 및 그를 이용한 유기전계발광표시장치
KR100793556B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
KR100882673B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
JP5008919B2 (ja) 駆動回路及びこれを利用した有機電界発光表示装置
KR100732826B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
JP4837573B2 (ja) 駆動回路及びこれを利用した有機電界発光表示装置
JP5020602B2 (ja) 駆動回路及びこれを利用した有機電界発光表示装置
JP5329465B2 (ja) レベル電圧選択回路、データドライバ及び表示装置
JP2006145926A (ja) 画像表示装置及びその駆動回路
JP2006145926A5 (ja)
KR100844768B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
KR100793579B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees