JP2021189265A - 表示装置および電子機器 - Google Patents

Abstract

【課題】縮小画像を表示する場合に構成の複雑化を避ける。【解決手段】表示装置１０は、表示領域と、複数行の走査線を、任意の順番で駆動可能な走査線駆動回路と、入力された映像データに対応する全体画像のうち、１行分の映像データを変換したデータ信号を、複数列のデータ線に任意に供給可能なデータ信号出力回路と、を含み、全体画像を行および列で間引いた縮小画像が表示領域の一部領域に割り当てて表示するモードで、走査線駆動回路は、映像データで指定される行が一部領域に割り当てられた行に該当する場合、当該行の走査線を駆動し、映像データで指定される行が一部領域以外の領域に該当する場合、映像データで指定される行とは異なる行の走査線を駆動し、データ信号出力回路は、走査線駆動回路で駆動された行の走査線に対応するデータ信号を、一部領域に割り当てられたデータ線に供給する。【選択図】図２

Description

本発明は、表示装置および電子機器に関する。

表示素子として例えばＯＬＥＤや液晶素子を用いた表示装置が知られている。ＯＬＥＤは、Organic Light Emitting Diodeの略である。この種の表示装置には、低消費電力であることの要求が強く求められる。このため、通常表示動作を行うモードとは別に、低消費電力を図るモードを設けた技術が提案されている（例えば特許文献１参照）。
具体的には、通常表示動作を行うモードでは、表示領域の全域で画像が表示され、低消費電力を図るモードでは、表示領域の一部で、全域で表示された画像の縮小画像が表示され、表示領域の残りの領域では黒色画像が表示される。

特開２０１８−１５９８１９号公報

しかしながら、上記技術において低消費電力化を図るモードでは、縮小画像を得るために画像処理などの特別な構成が必要となって、複雑化する、という課題がある。

本開示の一態様に係る表示装置は、複数行の走査線と複数列のデータ線との交差に設けられた画素回路がマトリクス状に配列する表示領域と、前記複数行の走査線を、任意の順番で駆動可能な走査線駆動回路と、入力された映像データに対応する全体画像のうち、１行分の映像データを変換したデータ信号を、前記複数列のデータ線に任意に供給可能なデータ信号出力回路と、を含み、前記全体画像を行および列で間引いた縮小画像が、前記表示領域の一部領域に割り当てて表示するモードで、前記走査線駆動回路は、前記映像データで指定される行が前記一部領域に割り当てられた行に該当する場合、当該行の走査線を駆動し、前記映像データで指定される行が前記一部領域以外の領域に該当する場合、前記映像データで指定される行とは異なる行の走査線を駆動し、前記データ信号出力回路は、前記走査線駆動回路で駆動された行の走査線に対応するデータ信号を、前記一部領域に割り当てられたデータ線に供給する。

実施形態に係る表示装置の構成を示す斜視図である。 表示装置の構成を示すブロック図である。 表示装置における表示領域の一例を示す図である。 表示装置における増幅回路の一例を示す図である。 表示装置における画素回路の一例を示す図である。 通常画像表示モードの動作の一例を示すタイミングチャートである。 縮小画像表示モードの動作の一例を示すタイミングチャートである。 表示領域において割り当てられる階調データの例を示す図である。 表示領域において割り当てられる階調データの例を示す図である。 縮小画像の表示例を示す図である。 縮小画像の他の表示例を示す図である。 縮小画像表示モードの他の例を示すタイミングチャートである。 表示領域において割り当てられる階調データの例を示す図である。 表示領域において割り当てられる階調データの例を示す図である。 縮小画像の表示例を示す図である。 縮小画像の他の表示例を示す図である。 第１応用例に係る表示装置の構成を示すブロック図である。 第２応用例に係る表示装置の動作を説明するための図である。 表示装置を用いたヘッドマウントディスプレイを示す斜視図である。 ヘッドマウントディスプレイの光学構成を示す図である。

以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、実施形態に係る表示装置１０の構成を示す斜視図である。表示装置１０は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロ・ディスプレイ・パネルである。表示装置１０は、複数の画素回路や当該画素回路を駆動する駆動回路などが半導体基板に形成される。半導体基板としては、典型的にはシリコン基板であるが、他の半導体基板であってもよい。

表示装置１０は、表示領域で開口する枠状のケース１９２に収納される。表示装置１０には、ＦＰＣ（Flexible Printed Circuits）基板１９４の一端が接続される。ＦＰＣ基板１９４の他端には、外部の上位装置に接続されるための複数の端子１９６が設けられる。複数の端子１９６は、図示省略された上位装置に接続される。表示装置１０には、複数の端子１９６およびＦＰＣ基板１９４を介して映像データや同期信号などが上位装置から供給される。

図２は、表示装置１０の構成を示すブロック図であり、図３は、表示装置１０の要部構成を示す図である。
図２に示されるように、表示装置１０は、制御回路２０、表示領域１００、走査線駆動回路１２０およびデータ信号出力回路１４０に大別される。
表示領域１００では、ｍ行の走査線１２が図３において左右方向に沿って設けられ、ｎ列のデータ線１４が、上下方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。
なお、ｍ、ｎは、２以上の整数である。

図３に示されるように、表示領域１００には、画素回路１１０が、ｍ行の走査線１２とｎ列のデータ線１４との交差に対応じて設けられる。このため、画素回路１１０は、図において縦ｍ行×横ｎ列でマトリクス状に配列する。マトリクス配列のうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目と呼ぶ場合がある。同様にマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目と呼ぶ場合がある。
走査線１２を一般化して説明するために、１以上ｍ以下の整数ｉを用いる。同様に、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊを用いる。

本実施形態では、画像を表示させる動作モードとして次の２モードが用意される。詳細には、上位装置から供給される映像データＶidの画像を、表示領域１００の全域で表示させる通常画像表示モードと、映像データＶidの画像を縮小した画像を、表示領域１００の一部領域で表示させる縮小画像表示モードとの２モードがある。
いずれのモードにおいても、映像データＶidは、表示すべき画像における画素の階調レベルを、例えば８ビットで指定する。
映像データＶidは、垂直走査および水平走査にしたがって、具体的には、１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列という順で画素の階調レベルを指定する。また、画素回路１１０は、本説明では、ＯＬＥＤを含み、当該ＯＬＥＤの発光によって画素が表現される。

制御回路２０は、上位装置から供給される映像データＶidや同期信号Ｓyncに基づいて各部を制御する。同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
制御回路２０には、制御情報Ｗipが供給される。制御情報Ｗipには、動作モードを指定する情報や、動作モードとして縮小画像表示モードを指定する場合に、縮小画像の縮小倍率を示す情報、当該縮小画像を表示領域１００のどの位置に表示すべきかを示す情報などが含まれる。
なお、制御情報Ｗipは、上記上位装置から供給されてもよいし、この表示装置１０が組み込まれる電子機器の操作子への操作にしたがって供給されてもよい。

走査線駆動回路１２０は、制御回路２０による制御にしたがって、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に、走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)を供給する。一般的には、ｉ行目の走査線１２に供給される走査信号が／Ｇwr(i)と表記される。
なお、走査線駆動回路１２０は、１〜ｍ行目の走査線１２のうち、選択した走査線１２への走査信号をＬレベルとし、他の走査線１２への走査信号をＨレベルとする。走査線１２の選択順は、通常画像表示モードと縮小画像表示モードとでは異なる。

データ信号出力回路１４０は、走査線駆動回路１２０によって選択された行に位置する画素回路１１０に向けて、階調レベルに応じた電圧を印加するための回路である。
詳細には、データ信号出力回路１４０は、ラッチ回路群４１、４２、ＤＡＣ群４３、アンプ群４４およびデータコントローラー１４２を含む。

ラッチ回路群４１は、各列に設けられたラッチ回路Ｌ１の集合体である。同様に、ラッチ回路群４２は、各列に設けられたラッチ回路Ｌ２の集合体である。

データコントローラー１４２は、制御回路２０を介して上位装置から供給される映像データＶidを、モードに応じて１〜ｎ列のラッチ回路Ｌ１にセットする。
ラッチ回路群４２における各列のラッチ回路Ｌ２は、ラッチ回路Ｌ１にセットされた映像データＶidを、制御回路２０による制御によって一斉に出力する。

ＤＡＣ群４３は、各列に設けられたＤＡ変換回路Ｃと電圧生成回路Ｇとを含む。電圧生成回路Ｇは、電源電圧から、２５６階調のアナログ電圧を生成し、各列のＤＡ変換回路Ｃは、２５６階調のアナログ電圧のうち、ラッチ回路Ｌ２から出力された映像データに対応した電圧を選択して出力する。なお、電圧生成回路Ｇは、制御回路２０による制御信号Ｐw1がＬレベルであれば、アナログ電圧を生成しない。このため、制御信号Ｐw1がＬレベルであれば、各列におけるＤＡ変換回路Ｃでは、アナログ電圧の変換動作が停止される。

アンプ群４４は、各列に対応して設けられた増幅回路Ａ(1)〜Ａ(n)の集合体である。
増幅回路Ａ(1)〜Ａ(n)について、ｊ列目の増幅回路Ａ(j)の構成例について図４を参照して説明する。
増幅回路Ａ(j)は、スイッチＳw1〜Ｓw3および演算増幅器ampを含む。スイッチＳw1は、高電位側電源電圧Ｖelの給電線１１６と、演算増幅器ampの高位側電源ノードとの間に設けられる。スイッチＳw2は、接地電位Ｇndと演算増幅器ampの低位側電源ノードとの間に設けられる。スイッチＳw3は、給電線１１６と出力ノードＯutとの間に設けられる。
なお、出力ノードＯutは、ｊ列目のデータ線１４に接続される。

スイッチＳw1〜Ｓw3のオンオフは、制御回路２０による制御信号Ｐw2(j)によって制御される。詳細には、制御信号Ｐw2(j)がＨレベルであれば、スイッチＳw1およびＳw2がオンし、スイッチＳw3がオフし、制御信号Ｐw2(j)がＬレベルであれば、スイッチＳw1およびＳw2がオフし、スイッチＳw3がオンする。
演算増幅器ampは、スイッチＳw1およびＳw2がオンであれば、入力ノードＩnに供給された信号、すなわちｊ列目のＤＡ変換回路Ｃの出力信号を増幅して、出力ノードＯutに出力する。また、演算増幅器ampは、スイッチＳw1およびＳw2がオフであれば、演算増幅器ampの出力端をハイ・インピーダンス状態とさせる。ただし、スイッチＳw3がオンになるので、出力ノードＯutは、電圧Ｖelとなる。
なお、ｊ列目以外の増幅回路についても同様な構成である。増幅回路Ａ(1)〜Ａ(n)には、順に制御信号Ｐw2(1)〜Ｐw2(n)が制御回路２０から供給される。

また、図３では、１、２、…、（ｎ−１）、ｎ列目におけるデータ線１４の電圧がＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と順に表記される。一般的には、ｊ列目のデータ線１４の電圧はＶd(j)と表記される。

図５は、画素回路１１０の構成を示す図である。ｍ行ｎ列でマトリクス状に配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行目であって、ｊ列目に対応する１つの画素回路１１０で代表させて説明する。

図５に示されるように、画素回路１１０は、ＯＬＥＤ１３０と、ｐチャネル型のトランジスター１２１、１２２と、容量素子１２９とを含む。

ＯＬＥＤ１３０は、表示素子の一例であり、画素電極２１３と、共通電極２１８とで発光機能層２１６を挟持する。画素電極２１３はアノードとして機能し、共通電極２１８はカソードとして機能する。また、共通電極２１８は光透過性を有する。
ＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層２１６で再結合して励起子が生成され、白色光が発生する。

トランジスター１２１のソースノードは、電圧Ｖelの給電線１１６に接続され、トランジスター１２１のドレインノードは、ＯＬＥＤ１３０のアノードである画素電極２１３に接続される。
トランジスター１２１のゲートノードは、トランジスター１２２のドレインノードおよび容量素子１２９の一端に接続される。容量素子１２９の他端は、電圧Ｖelの給電線１１６に接続される。このため、容量素子１２９は、トランジスター１２１におけるゲート・ソースノード間の電圧を保持する。
なお、容量素子１２９としては、トランジスター１２１のゲートノードに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。
ｉ行ｊ列の画素回路１１０においてトランジスター１２２のゲートノードは、ｉ行目の走査線１２に接続され、ソースノードがｊ列目のデータ線１４に接続される。

このような構成の画素回路１１０では、ｉ行目の走査線１２が選択されて、走査信号／Ｇwr(i)がＬレベルになると、トランジスター１２２がオンする。このため、データ線１４の電圧Ｖd(j)がトランジスター１２１のゲートノードに印加されて、当該電圧Ｖd(j)が容量素子１２９によって保持される。詳細には、トランジスター１２２がオンした場合におけるトランジスター１２１のゲート・ソースノード間の電圧が、容量素子１２９によって保持される。

ｉ行目の走査線１２の選択が終了して、走査信号／Ｇwr(i)がＨレベルになると、トランジスター１２２がオフするが、容量素子１２９は、トランジスター１２２がオンしたときの電圧を保持し続ける。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２１は、容量素子１２９に保持されたゲート・ソースノード間の電圧に応じた電流をＯＬＥＤ１３０に供給する。したがって、当該ＯＬＥＤ１３０は、当該電流に応じた輝度で発光する。

なお、ここではｉ行ｊ列の画素回路１１０について説明したが、このような動作はｉ行目において、ｊ列目以外の画素回路１１０についても同様に実行される。また、ｉ行目以外の画素回路１１０についても、走査線１２が選択されて当該走査線１２に供給された走査信号がＬレベルになったときに、同様に実行される。

次に、表示装置１０の動作について説明する。なお、この動作については、説明を簡略化するために、走査線１２の行数ｍを８とし、データ線１４の列数ｎを８とし、さらに、ＯＬＥＤ１３０が例えば白色を発光して、表示領域１００において単色画像を表示するものとして説明する。

まず、通常画像表示モードの動作について説明する。
図６は、通常画像表示モードにおける表示装置１０の動作を示すタイミングチャートである。図８は、通常画像表示モードにおいて画素回路１１０に割り当てられる映像データＶidを示す図である。

なお、図８において、四角枠が表示装置１０における画素回路１１０を示し、四角枠内の数字が当該画素回路１１０に割り当てられる映像データＶidの画素位置を示す。画素位置は、ハイフンの「−」の前が行を示し、「−」の後が列を示す。例えば、図８において、４行２列の画素回路１１０を示す四角枠には、「４−２」と記載されているので、映像データＶidの４行２列のデータがそのまま割り当てられる。
また、図８において、映像データＶidのうち、縮小画像を構成する奇数行に割り当てられるデータには、偶数行のデータと区別するためにハッチングが施されている。

図６に示されるように通常画像表示モードでは、制御信号Ｐw1およびＰw2(1)〜Ｐw2(8)がＨレベルとなる。このため、ＤＡＣ群４３では、各列のＤＡ変換回路Ｃがアナログ電圧を出力し、アンプ群４４では、増幅回路Ａ(1)〜Ａ(n)が増幅動作を実行する。
また、図８に示されるように通常画像表示モードでは、映像データＶidで示される画素位置が、表示領域１００における画素回路１１０の位置と一致する。このため、制御回路２０は、通常画像表示モードであれば、走査線駆動回路１２０を垂直走査に合わせて制御し、データ信号出力回路１４０を水平走査に合わせて制御する。

詳細には図６に示されるように、当該制御にしたがって走査線駆動回路１２０は、１フレーム（Ｆ）の期間に、走査信号／Ｇwr(1)〜／Ｇwr(8)を水平走査期間（Ｈ）毎に、順次排他的にＬレベルとする。
本説明において１フレーム（Ｆ）の期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの期間の長さは、垂直同期期間と同じであれば、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。

通常画像表示モードにおいて、制御回路２０を介して上位装置から供給される映像データＶidがｉ行目である場合、データコントローラー１４２は、当該ｉ行目の１〜８列を、この順で１〜８列のラッチ回路Ｌ１にセットする。
当該ｉ行目の１〜８列が１〜ｎ列のラッチ回路Ｌ１にセットされると、制御回路２０は、当該ラッチ回路Ｌ１にセットされたｉ行目の映像データＶidをラッチ回路Ｌ２にセットして一斉に出力させる。なお、ラッチ回路Ｌ２から出力されたｉ行目の映像データＶidは、ＤＡＣ群４３においてアナログ電圧に変化され、アンプ群４４において増幅されて、電圧Ｖd(1)〜Ｖd(8)として１〜８列目のデータ線１４に出力される。
なお、ｉ行目の映像データＶidがラッチ回路Ｌ２から出力される期間において、（ｉ＋１）行目の映像データＶidが供給されるので、データコントローラー１４２は、当該（ｉ＋１）行の１〜８列を、この順で１〜８列のラッチ回路Ｌ１にセットする。
このため、上位装置からｉ行目の映像データＶidが供給される期間と、走査線駆動回路１２０がｉ行目の走査線１２を選択する期間とは、ほぼ一水平走査期間分ずれている。

また、制御回路２０は、ｉ行目の映像データＶidをラッチ回路Ｌ２から出力させるのに合わせて、走査線駆動回路１２０にｉ行目の走査線１２を選択させる。このため、走査線駆動回路１２０は、走査信号／Ｇwr(i)をＬレベルにする。
これにより、ｉ行１〜８列目の画素回路１１０は、電圧Ｖd(1)〜Ｖd(8)に応じた輝度で発光する。
通常画像表示モードでは、このような動作が、１〜８行目について順番に実行される。
したがって、通常画像表示モードでは、画素回路１１０のＯＬＥＤ１３０は、映像データＶidで指定された階調に対応した輝度で発光するので、表示領域１００では、映像データＶidで指定された通りの画像が表示される。
なお、図６において電圧Ｖd(1)〜Ｖd(8)は、映像データＶidに指定される画素配列を示し、実際には、映像データＶidに指定される階調レベルに応じたアナログ電圧となる。

続いて、表示装置１０の動作のうち、縮小画像表示モードの動作について説明する。
縮小画像表示モードは、上位装置から供給される画像を縮小させて表示領域１００に表示させるモードである。表示領域１００において縮小画像が表示される領域以外では、画素回路１１０がオフにされる。

なお、画素回路１１０のオフとは、表示素子において電流が流れない状態をいう。本実施形態では、表示素子がＯＬＥＤ１３０であるから、電流が流れない暗状態をいい。表示素子がノーマリーホワイトモードの液晶素子であれば、明状態をいう。
また、縮小画像とは、ｋを２以上の整数とした場合に、上位装置から供給される画像の縦サイズおよび横サイズをそれぞれ１／ｋ倍に縮小した画像である。
この縮小画像は、映像データＶidで指定される画像のうち、縦サイズについてｋ行のうち１行だけ選択して採用し、横サイズについてｋ列のうち１列だけ選択して採用することで実行される。
具体的には、ｋ＝２であれば、映像データＶidで指定される画像のうち、２行のうち１行だけを選択して採用し、２列のうち１列だけを選択する。また、ｋ＝４であれば、映像データＶidで指定される画像のうち、４行のうち１行だけを選択して採用し、４列のうち１列だけを選択する。
なお、説明の簡略化するために、縦サイズおよび横サイズの縮小率を同値としたが、異ならせてもよい。また、縮小画像の倍率を示すｋについては、制御情報Ｗipに含まれる。

本実施形態では、縮小画像表示モードにおいて縮小画像が、表示領域１００における任意の位置に割り当て可能である。ここで説明の便宜上、例えばｋが「２」である場合に、当該縮小画像が表示領域１００の左上端に割り当てられる場合で説明する。
この場合、ｋが「２」であるから、縮小画像は、上位装置から供給される画像のうち、横方向について１行ずつ間引き、縦方向について１列ずつ間引くことで実現される。

具体的には、上位装置から供給される映像データＶidの画像のうち、奇数行または偶数行の一方を間引き、奇数列または偶数列の一方を間引いて、当該間引いた後の画素配列を、表示領域１００の所望の位置に割り当てればよい。
図１０は、縮小画像の作成にあたって偶数行および偶数列を間引いて、表示領域１００の左上端に割り当てた例である。

映像データＶidのうち、縮小画像を構成しない画素のデータについては、表示に寄与しない。このため、本実施形態では、同図に示されるように、縮小画像を構成しない画素については、黒（Ｂk）表示に置き換えられる。
なお、黒表示は、本実施形態では、ＯＬＥＤ１３０を発光させない、すなわち電流を流さないことで実現される。

さて、表示領域１００において走査線１２を１、２、３、４、…行目という順番で選択し、映像データＶidのうち、１、３、５、７、…行目の映像データＶidを変換して、１、２、３、４列目のデータ線１４に供給することで、図１０に示されるような縮小画像を表示装置１０で表示させる構成が考えられる。
しかしながら、上位装置から供給される映像データＶidは、１行１列〜１行８列、２行１列〜２行８列、３行１列〜３行８列、…、８行１列〜８行８列という画素の順で供給されるので、例えば２行目の走査線１２を選択する場合に、３行目の映像データＶidは、上位装置からまだ供給されていない。このため、２行目の走査線１２を選択する場合に、３行目の映像データＶinを得るには、映像データＶidを表示メモリー等に１フレーム分記憶させてから読み出す構成が必要となる。このような構成では、表示メモリーに大きな記憶容量が生じるだけでなく、表示の遅延も発生させる。

そこで、本実施形態では、縮小画像表示モードにおいて図１０に示されるような縮小画像を表示する場合、上位装置から供給される映像データＶidが１行目である場合には、制御回路２０による制御にしたがって走査線駆動回路１２０が１行目の走査線１２を選択し、映像データＶidが２行目である場合には、走査線駆動回路１２０が２行目とは異なる５行目の走査線１２を選択する。以下同様に、映像データＶidが３、４、５、６、７、８行目である場合には、走査線駆動回路１２０は２、６、３、７、４、８行目の走査線１２を順に選択する。
詳細には、図７に示されるように、走査線駆動回路１２０は、走査信号／Ｇwr(1)、／Ｇwr(5)、／Ｇwr(2)、／Ｇwr(6)、／Ｇwr(3)、／Ｇwr(7)、／Ｇwr(4)、／Ｇwr(8)を、水平走査期間（Ｈ）毎に、順次排他的にＬレベルとする。
なお、実際には、上位装置から、ある１行の映像データＶidが供給される期間と、走査線駆動回路１２０が当該行の走査線１２を選択する期間とは、ほぼ一水平走査期間分ずれている。

縮小画像表示モードにおいて、制御回路２０を介して上位装置から供給される映像データＶidが１行目である場合、データコントローラー１４２は、当該映像データＶidのうち、１、３、５、７列目の映像データＶidを、１、２、３、４列目のラッチ回路Ｌ１にセットし、２、４、６、８列目の映像データＶidを、黒データに変換して、５、６、７、８列目のラッチ回路Ｌ１にセットする。なお、ここでいう黒データとは、ＯＬＥＤ１３０を暗状態とさせるデータであり、最低の階調レベルに相当するデータである。
ラッチ回路Ｌ１にセットされると、制御回路２０は、当該ラッチ回路Ｌ１にセットされた映像データＶidをラッチ回路Ｌ２にセットして一斉に出力させる。
この出力に合わせて、制御回路２０は、走査線駆動回路１２０に１行目の走査線１２を選択させる。このため、走査線駆動回路１２０は、走査信号／Ｇwr(1)をＬレベルにする。
また、制御回路２０は、走査信号／Ｇwr(1)がＬレベルとなる期間に合わせて、制御信号Ｐw1およびＰw2(1)〜Ｐw2(4)をＨレベルとし、制御信号Ｐw2(5)〜Ｐw2(8)をＬレベルとする。
このため、走査信号／Ｇwr(1)がＬレベルとなる期間では、ＤＡＣ群４３のうち、１〜４列目のＤＡ変換回路Ｃにおいてアナログ電圧に変化され、アンプ群４４において増幅されて、１〜４列目のデータ線１４に出力される。
なお、走査信号／Ｇwr(1)がＬレベルとなる期間では、制御信号Ｐw2(5)〜Ｐw2(8)がＬレベルであるので、５〜８列目のデータ線１４の電圧Ｖd(5)〜Ｖd(8)は電圧Ｖelとなる。

したがって、走査信号／Ｇwr(1)がＬレベルになると、１行１列〜１行４列の画素回路１１０では、映像データＶidの１行１列、１行３列、１行５列、１行７列の表示がなされる一方、１行５列〜１行８列の画素回路１１０は、ＯＬＥＤ１３０に電流が流れない黒表示となる。

次に、上位装置から供給される映像データＶidが２行目である場合、データコントローラー１４２は、当該映像データＶidを黒データに変換してラッチ回路Ｌ１にセットする。
したがって、ラッチ回路Ｌ１にセットされた黒データがラッチ回路Ｌ２にセットされて一斉に出力される。また、ラッチ回路Ｌ２からの出力期間に相当する期間において、制御回路２０は、走査線駆動回路１２０に５行目の走査線１２を選択させ、制御信号Ｐw1およびＰw2(1)〜Ｐw2(8)をＬレベルとする。このため、１〜８列目のデータ線１４の電圧Ｖd(1)〜Ｖd(8)は電圧Ｖelとなる。
したがって、走査信号／Ｇwr(5)がＬレベルになると、５行１列〜５行８列の画素回路１１０は、黒表示となる。

続いて、上位装置から３行目の映像データＶidが供給される。このときの動作は、データコントローラー１４２が３行目の１、３、５、７列目の映像データＶidを１、２、３、４列目のラッチ回路Ｌ１にセットし、セット後に、制御回路２０が、走査線駆動回路１２０に２行目の走査線１２を選択させる以外、走査信号／Ｇwr(1)がＬレベルとなる場合と同様である。
このため、走査信号／Ｇwr(2)がＬレベルになると、２行１列〜２行４列の画素回路１１０では、映像データＶidの３行１列、３行３列、３行５列、３行７列の表示がなされる一方、２行５列〜２行８列の画素回路１１０は黒表示となる。

次に、上位装置から４行目の映像データＶidが供給されるが、このときの動作は、２行目の映像データＶidが供給される場合と同様である。このため、走査信号／Ｇwr(6)がＬレベルになると、６行１列〜６行８列の画素回路１１０は、黒表示となる。

以下同様な動作が、上位装置から５、６、７、８行目の映像データＶidが供給されたときに繰り返される。詳細には、５、６、７、８行目の映像データＶidが供給されたとき、走査信号／Ｇwr(3)、／Ｇwr(7)、／Ｇwr(4)、／Ｇwr(8)が順にＬレベルとなる。これにより、表示領域１００では、図１０に示されるよう縮小画像が表示される。

なお、図１０に示されるような縮小画像を表示する場合、５〜８行目の画素回路１１０が一旦黒表示になれば、以降、５〜８行目の走査線１２を選択する必要はない。このため、走査信号／Ｇwr(5)〜／Ｇwr(8)については、図７において太い破線で示されるように、Ｈレベルを維持してもよい。すなわち、通常画像表示モードから縮小画像表示モードに遷移する場合に、図６、図７の実線、太い破線という順番で走査信号を変化させてもよい。
あるいは、通常画像表示モードから縮小画像表示モードに遷移する場合に、全ての画素回路１１０を黒表示にした後、図７の太い破線の順番で移行してもよい。

本実施形態によれば、縮小画像表示モードにおいて、走査線１２に係る画素回路１１０がすべて黒表示にすべき場合、ＤＡＣ群４３のＤＡ変換回路Ｃおよびアンプ群４４の増幅回路Ａ(1)〜Ａ(n)が停止する。また、走査線１２に係る画素回路１１０の一部が黒表示であれば、増幅回路Ａ(1)〜Ａ(n)のうち、黒表示に係るデータ線１４の増幅回路の動作が停止する。このため、本実施形態では、低消費電力化が図られる。
本実施形態において縮小画像表示モードでは、上位装置から供給される映像データＶidの行に応じて、走査線１２を選択する順序が変更され、また、映像データＶidは、各列におけるラッチ回路Ｌ１の格納先が変更される。縮小画像表示モードの場合に、映像データを記憶する必要がないので、構成の簡略化を図ることができ、映像データＶidに対する表示の遅延も小さく済む。
また、本実施形態では、縮小画像を作成するための画像処理や、専用の回路が不要であるので、構成の簡易化を図ることができる。

本実施形態では、縮小画像を表示領域１００の左上端に寄せて表示させる場合を例にとって説明したが、縮小画像の表示位置は任意である。
ただし、任意とすると、縮小画像の表示位置設定が複雑化するので、例えば、予め複数種類の位置に応じた制御情報Ｗipをプリセットしておき、縮小表示する場合には、いずれかを選択するようにしてもよい。複数種類の位置の例としては、図１１に示されるように、左上端に加えて、中央上端、右上端、左中央、中央、右中央、左下端、中央下端、右下端の９種類が挙げられる。

図１１において、右向きの三角形が縮小画像の開始行を示し、下向きの三角形が縮小画像の開始列を示す。
縮小画像の開始行および開始列が決まれば、走査線１２をどのような順序で選択し、どのような列の映像データＶidを、どの列のラッチ回路Ｌ１にセットすべきかについての推論は容易であろう。

また以上については、ｋ＝２として縮小画像の倍率を１／２とした例であるが、これ以外の倍率も可能である。例えば、ｋ＝４として縮小画像の倍率を１／４としてもよい。
縮小画像表示モードにおいて、当該縮小画像を図１５に示されるように、表示領域１００の左上端に位置させて表示する場合に、走査線１２を選択する順序や、どの列の映像データＶidを、どの列のラッチ回路Ｌ１にセットするか、さらに制御信号Ｐw1、Ｐw2(1)、Ｐw2(2)、Ｐw2(3)〜Ｐw2(8)をどのようなレベルとするかについては、例えば図１２に示される通りである。
また、通常画像表示モードにおいて画素回路１１０に割り当てられる映像データＶidは、図１３に示される通りである。縮小画像表示モードにおいて選択する当該映像データＶidを画素回路１１０にどのように割り当てられるかについては、図１４に示される通りである。
なお、この例において縮小画像は、１行目および５行目で構成される。図１３および図１４において１行目および５行目に割り当てられるデータには、他の行のデータと区別するためにハッチングが施されている。
これらの図１２〜図１５については、図７〜図１０から類推すれば容易に理解できるはずである。

また、縮小画像の倍率を１／４とした場合に、表示領域１００にどのように位置させるかについても、図１６に示されるような例が挙げられる。この説明についても図１１から類推できるはずである。

実施形態については、表示領域１００において単色画像を表示するものとして説明したが、例えばＲＧＢ（赤緑青）の三色の加法混色によってカラー画像を表示するものでもよい。
ＯＬＥＤ１３０をＲ、ＧまたはＢとするには、光共振器およびカラーフィルターを設ければよい。詳細には、ＯＬＥＤ１３０から発生した白色光が、反射膜とハーフミラーとで構成された光共振器にて共振し、Ｒ、ＧまたはＢのいずれかの色に対応して設定された共振波長で出射し、光共振器から光の出射側には設けられた当該色に対応したカラーフィルターで着色されて、観察者に視認される構成とすればよい。

また、データ信号出力回路１４０は、データ線１４を、いわゆるスキャナー方式で駆動してもよいし、いわゆるブロック順次方式で駆動してもよい。

図１７は、第１応用例に係る表示装置１０の構成を示すブロック図である。この表示装置１０は、表示領域１００においてカラー画像を表示し、データ信号出力回路１４０がデータ線１４をスキャナー方式で駆動する。
具体的には、表示領域１００においてｍ行の走査線１２が設けられ、ｎ列のデータ線１４が設けられる。なお、第１応用例においてデータ線１４の列数であるｎは、３ｐ、すなわち、３の倍数となっている。
第１応用例では、画素回路１１０がｍ行（３ｐ）列で配列する。ｍ行（３ｐ）列で配列する画素回路１１０のうち、例えば、１、４、７、１０、…、（３ｐ−２）列目の画素回路１１０はＲに対応し、２、５、８、１１、…、（３ｐ−１）列目の画素回路１１０はＧに対応し、３、６、９、１２、…、（３ｐ）列目の画素回路１１０はＢに対応する。隣り合う３つのＲＧＢの画素回路１１０によって１つのカラー画素が表現される。
また、映像データＶidは、１つのカラー画素の階調を、ＲＧＢ毎に例えば８ビットで指定する。

なお、この例では、１つの画素回路が、１つカラー画素の３色成分のうち、いずれかの色を表現するので、サブ画素回路と表現すべきではあるが、実施形態から延長して説明する関係上、画素回路と表記する。

また、データ信号出力回路１４０は、図１７に示される例では、３相のスキャナー方式でデータ線１４を駆動する。詳細には、（３ｐ）列のデータ線１４に一対一にスイッチ４５が設けられ、データ線１４は、３列毎にグループ化される。すなわち、第１応用例ではグループ数が「ｐ」であり、１つのグループを構成するデータ線１４の列数（相数）が「３」である。
第１応用例において、ラッチ回路群４１のラッチ回路Ｌ１およびラッチ回路群４２のラッチ回路Ｌ２は、１つのグループを構成するデータ線１４の列数に対応して設けられる。このため、ラッチ回路Ｌ１の個数およびラッチ回路Ｌ２の個数は、「３」である。

第１応用例において、ＤＡＣ群４３は、３個のＤＡ変換回路Ｃと電圧生成回路Ｇとを含み、アンプ群４４は、３個の増幅回路Ａ(1)〜Ａ(3)を含む。なお、ラッチ回路Ｌ２およびＤＡ変換回路Ｃを区別するために、左から順に、１相目、２相目、３相目と表現する場合がある。
増幅回路Ａ(1)〜Ａ(3)における出力ノードはそれぞれｐ列に分岐して、スイッチ４５の一端に接続される。スイッチ４５の他端は、データ線１４に接続される。スイッチ４５のオンオフはグループ毎に制御される。例えば図において左から数えて１番目のグループに属する３個のスイッチ４５は、制御信号Ｓel(1)がＨレベルでオンし、Ｌレベルであればオフする。２番目のグループに属する３個のスイッチ４５は制御信号Ｓel(2)にしたがって同様にオンオフする。ｐ番目のグループに属する３個のスイッチ４５は制御信号Ｓel(p)にしたがって同様にオンオフする。制御信号Ｓel(1)〜Ｓel(p)は、制御回路２０から供給される。

次に、第１応用例の動作について説明する。なお、この動作については、説明を簡略化するために、走査線１２の行数ｍを「８」とし、データ線１４の列数ｎを「２４」、すなわちグループ数ｐを「８」とする。
また、第１応用例においては、図８乃至図１０において１つの四角枠が１つのカラー画素を示す。このため、ハイフンの「−」の前が行であることは実施形態と同様であるが、「−」の後がグループ番号を示す。例えば、図８において、「４−２」は、４行２列のカラー画素、詳細には、４行目であって、４列目のＲの画素回路１１０、５列目のＧの画素回路１１０、および、６列目のＢの画素回路１１０で表現されるカラー画素を示す。
なお、映像データＶidについては、簡略化のためにＲＧＢの個別ではなく、１つのカラー画素を単位として説明する。

この例において通常画像表示モードでは、１行目の映像データＶidが供給される一水平走査期間（Ｈ）において、制御回路２０は、走査線駆動回路１２０に対し１行目の走査線１２を選択させる。このため、走査信号／Ｇwr(1)がＬレベルとなる。
また、制御回路２０は、制御信号Ｓel(1)〜Ｓel(8)を順次排他的にＨレベルとする。
詳細には、１行目であって１番目のグループに対応する「１−１」のカラー画素の映像データＶidが上位装置から供給された場合、データコントローラー１４２は、当該映像データのＲＧＢ成分を、１〜３相目のラッチ回路Ｌ１にセットする。制御回路２０は、３つのラッチ回路Ｌ１に映像データＶidをセットした後、当該セットした映像データをラッチ回路Ｌ２に転送する。これにより、１行目であって１列目のカラー画素に対応する映像データのＲＧＢが、３つのラッチ回路Ｌ２から出力される。制御回路２０は、ラッチ回路Ｌ２への転送に合わせて制御信号Ｓel(1)をＨレベルとする。
これにより、１番目のグループに対応する３列のデータ線１４には、当該走査線１２との交差に対応するカラー画素の、Ｒ、Ｇ、Ｂの成分の映像データＶidを変換して増幅した電圧が供給される。

次に、２番目のグループに対応する「１−２」のカラー画素の映像データＶidが上位装置から供給されると、データコントローラー１４２は、当該映像データのＲＧＢ成分を、１〜３相目のラッチ回路Ｌ１にセットする。制御回路２０は、ラッチ回路Ｌ１に映像データＶidをセットした後、当該セットした映像データをラッチ回路Ｌ２に転送する。これにより、１行目であって２列目のカラー画素に対応する映像データが、３つのラッチ回路Ｌ２から出力される。制御回路２０は、ラッチ回路Ｌ２への転送に合わせて制御信号Ｓel(2)をＨレベルとする。これにより、２番目のグループに対応する３列のデータ線１４には、当該走査線１２との交差に対応するカラー画素の、Ｒ、Ｇ、Ｂの成分の映像データＶidを変換して増幅した電圧が供給される。

以下同様な動作が、制御信号Ｓel(8)がＨレベルになって、１行目であって８列目のカラー画素に対応する３列のデータ線１４には、当該走査線１２との交差に対応するカラー画素の、Ｒ、Ｇ、Ｂの成分の映像データＶidを変換して増幅した電圧が供給されるまで繰り返される。
これにより１行目の表示がなされることになる。以下同様な動作が２〜８行目についても同様に実行される。

この例において、縮小画像表示モードによって図１０に示される１／２の縮小画像を表示する場合に、まず、制御回路２０を介して上位装置から供給される映像データＶidが１行目であれば、１列目のカラー画素に対応する映像データＶidを採用して、制御信号Ｓel(1)により書き込み、２列目のカラー画素に対応する映像データＶidを黒データに変換して、制御信号Ｓel(5)を選択して書き込み、３列目のカラー画素に対応する映像データを採用して、制御信号Ｓel(2)に書き込み、４列目のカラー画素に対応する映像データＶidを黒データに変換して、制御信号Ｓel(6)を選択して書き込み、以降、同様な動作を繰り返す。詳細には、制御信号は、Ｓel(1)、Ｓel(5)、Ｓel(2)、Ｓel(6)、Ｓel(3)、Ｓel(7)、Ｓel(4)、Ｓel(8)という順番でＨレベルとなって書き込みが実行される。
なお、制御信号Ｓelが上記順番でＨレベルとなる期間において、制御回路２０は、走査線駆動回路１２０に１行目の走査線１２を選択させる。

次に、上位装置から供給される映像データＶidが２行目である場合、データコントローラー１４２は、当該映像データＶidを黒データに変換して出力する。黒データが制御信号Ｓelにより書き込まれる期間において、制御回路２０は、走査線駆動回路１２０に５行目の走査線１２を選択させ、制御信号Ｐw1およびＰw2(1)〜Ｐw2(8)をＬレベルとする。このため、１〜８列目のデータ線１４は、電圧Ｖelとなる。
なお、上位装置から供給される映像データＶidが３、５、７行目である場合、１行目と同様な動作が実行され、上位装置から供給される映像データＶidが４、６、８行目である場合、２行目と同様な動作が実行される。

第１応用例において、１つのグループを構成するデータ線１４の列数を「３」としたが、「３」以外の３の倍数としてもよいし、グループ数ｐを「８」以外であって、２以上の整数としてもよい。また、データ線１４が３の倍数毎にグループ化される場合に、縮小画像について横（列）方向に映像データＶidを採用するにあたって、グループを単位として採用してもよい。

次に、１つグループを構成するデータ線１４の列数「２４０」とし、グループ数ｐを「２４」とした第２応用例について説明する。

なお、第２応用例において、１つグループを構成するデータ線１４の列数「２４０」は、カラー画素の配列数で換算した場合に「８０」（＝２４０÷３）となる。また、第２応用例では、データ線１４の列数は、５７６０（＝２４０×２４）となり、カラー画素が、１行について１９２０列（＝５７６０÷３）で配列する。
第２応用例の具体的な構成については特に図示しないが、図１７において、ラッチ回路群４１のラッチ回路Ｌ１の個数、ラッチ回路群４２のラッチ回路Ｌ２の個数、ＤＡＣ群４３におけるＤＡ変換回路Ｃの個数、および、アンプ群４４における増幅回路の個数を、いずれも「２４０」としたものとなる。

第２応用例では、１行に配列するカラー画素の個数は「１９２０」であり、ＲＧＢで、みれば「５７６０」であるので、映像データＶidのデータ量が膨大である。このため、第２応用例では、映像データＶidが上位装置から例えば１２チャネルのパラレルで供給される。具体的には４つのカラー画素のＲＧＢ成分が計１２チャネルで供給される。
なお、４つのカラー画素のＲＧＢ分の映像データＶidをまとめて、４ＲＧＢと略記する。また、簡略化するために、映像データＶidについては、ＲＧＢの個別ではなく、１つのカラー画素を単位として説明する。具体的には、映像データＶidについては、１行につき、１〜１９２０列目のカラー画素として説明する。

第２応用例において通常画像表示モードでは、データコントローラー１４２が４ＲＧＢの映像データＶidを２０回繰り返してラッチ回路Ｌ１にセットし、データが揃ったら、ラッチ回路Ｌ２に転送し、２４０個のＤＡ変換回路Ｃおよび２４０個の増幅回路からアナログ電圧を出力し、制御信号Ｓel(1)〜Ｓel(24)の順番で選択された２４０列のデータ線１４に当該アナログ電圧を印加する（スキャンする）。この動作が１水平同期期間に２４回繰り返されて、５７６０列の全データ線１４に書き込まれる。

一方、この構成において、縮小画像表示モードによって１／２の縮小画像を例えば奇数行奇数列の採用で表示する場合、上位装置から供給される映像データＶidが奇数行であれば、データコントローラー１４２は、４ＲＧＢの２回で供給される映像データＶidのうち、偶数列の映像データを除外し、奇数列の４ＲＧＢのみ順番に配列させて（並び替えて）、順にラッチ回路Ｌ１にセットする。
すなわち、上位装置から供給される映像データのうち、半分の（奇数列の）映像データがラッチ回路Ｌ１にセットされる。逆にいえば、すべてのラッチ回路Ｌ１に奇数列の映像データをセットするには、倍の２スキャン分の映像データＶidが上位装置から供給される必要がある。
このため、制御回路２０は、上位装置から１スキャン分の映像データＶidが供給されるまでは、ラッチ回路Ｌ２の出力を黒データとして、制御信号Ｓel(1)〜Ｓel(24)のいずれかによって黒表示領域の書き込みを行い、次に、２スキャン分の映像データＶidが供給されて、奇数列の映像データＶidをすべてラッチ回路Ｌ１にセットされた時点で、ラッチ回路Ｌ２に転送して、制御信号Ｓel(1)〜Ｓel(24)のいずれかで選択した２４０列のデータ線１４に当該アナログ電圧を印加する。この動作を１水平同期期間に繰り返して、１行分の全データ線１４を書き込む。

この動作について図１８を参照して説明する。図１８は、上位装置から供給される１〜１６０列目の２スキャン分の映像データＶidと、ラッチ回路Ｌ２から出力される映像データＶidとの関係を示す図である。詳細には、図１８の上段は、上位装置から供給される映像データＶidを示し、図１８の下段は、ラッチ回路Ｌ２から出力される映像データＶidを示す。
図１８の上段に示されるように、ある奇数行について１〜８０列目のカラー画素（ＲＧＢ）がこの順で供給され、続いて、８１〜１６０列目のカラー画素（ＲＧＢ）がこの順で供給される。
なお実際には、映像データＶidは上述したように１２チャネルのパラレルで上位装置から供給されるが、ここでは便宜的に１列目から順番に時系列でカラー画素の映像データＶidが供給されるものとして表記している。

１〜８０列目のカラー画素が供給されている期間において、制御回路２０は、２４０個のラッチ回路Ｌ２のリセット等により、黒データを出力させる。このとき、制御回路２０は、制御信号Ｓel(41)をＨレベルとする。
このため、表示領域１００において右半分の領域のうち、最左端の４１番目のグループに属する２４０列のデータ線１４に黒データに相当する電圧が書き込まれる。

また、データコントローラー１４２は、１〜１６０列目の映像データＶidのうち、奇数列の映像データのみを選択して、順番にラッチ回路Ｌ１にセットする。
１〜１６０列目のうち、奇数列の映像データがすべてラッチ回路Ｌ１にセットされると、制御回路２０は、当該奇数列の映像データをラッチ回路Ｌ２に転送する。このとき、制御回路２０は、制御信号Ｓel(1)をＨレベルとする。このため、表示領域１００において左半分の領域のうち、最左端の１番目のグループに属する２４０列のデータ線１４に、奇数列の映像データに相当する電圧が書き込まれる。

奇数行では、このような動作が黒データの書き込みと、奇数列を選択した書き込みとが、１６１〜３２０列目、３２１〜６４０列目、…、１７６１〜１９２０列目の映像データＶidが供給される毎に、すなわち２スキャン分の映像データＶidが供給される毎に実行される。

また、この構成において、縮小画像表示モードによって１／４の縮小画像を、１、５、９、１３、…、行目および１、５、９、１３、…、列目の映像データＶidを採用して表示する場合、上位装置から供給される映像データＶidが採用行であれば、データコントローラー１４２は、例えば、４ＲＧＢの４回で供給される映像データＶidのうち、非採用列の映像データを除外し、採用列の４ＲＧＢのみ順番に配列させて、ラッチ回路Ｌ１にセットする。
すべてのラッチ回路Ｌ１に採用列の映像データをセットするには、４倍の４スキャン分の映像データＶidが上位装置から供給される必要がある。このため、制御回路２０は、上位装置から最初の１、２、３スキャン目の映像データＶidが供給される期間は、ラッチ回路Ｌ２の出力を黒データとして、制御信号Ｓel(1)〜Ｓel(24)のいずれかによって黒表示領域の書き込みを行い、次に、４スキャン目の映像データＶidが供給されて、採用例の映像データＶidがすべてラッチ回路Ｌ１にセットされた時点で、ラッチ回路Ｌ２に転送して、制御信号Ｓel(1)〜Ｓel(24)のいずれかで選択された２４０列のデータ線１４に当該アナログ電圧を印加する。この動作を、１水平同期期間で繰り返して、１行分の全データ線１４を書き込む。

採用行では、このような動作が３スキャン分の黒データの書き込みと、採用列を選択しての書き込みとが、１〜３２０列目、３２１〜６４０列目、…、１６０１〜１９２０列目の映像データＶidが供給される毎に、すなわち４スキャン分の映像データＶidが供給される毎に実行される。

この動作は、図１８の類推から容易であるので、図示を省略する。また、第２応用例において、縮小画像表示モードでて１／２または１／４の縮小画像を表示する場合の動作は、すでに説明している実施形態およびその応用例とほぼ同様であるので、説明を省略する。

上述した実施形態や応用例（以下、「実施形態等」と称呼する）では、画素回路１１０の例として図５の構成を挙げて説明したがこの構成に限られない。例えば、トランジスター１２１のしきい値電圧を補償するための素子や、ＯＬＥＤ１３０の発光期間を制御する素子、ＯＬＥＤ１３０が有する容量に保持された電荷をクリアする素子などを設けてもよい。
実施形態等では、表示素子の一例としてＯＬＥＤ１３０を例示して説明したが、上述したように他の表示素子を用いてもよい。例えば表示素子としてＬＥＤや液晶素子を用いてもよい。
また、実施形態等では、画素回路１１０におけるトランジスターのチャネル型は、実施形態に限定されない。トランジスターのチャネル型を変更する場合には、当該トランジスターのゲートノードに供給される制御信号の論理レベルが適宜反転される。
なお、トランジスター１２１をｎチャネルに変更した場合、画素回路１１０をオフとさせる電圧はトランジスター１２１がオフする低位電圧となる。

＜電子機器＞
次に、実施形態等に係る表示装置１０を適用した電子機器について説明する。表示装置１０は、上述したように画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。

図１９は、ヘッドマウントディスプレイの外観を示す図であり、図２０は、その光学的な構成を示す図である。
まず、図１９に示されるように、ヘッドマウントディスプレイ３００は、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図２０に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の表示装置１０Ｌと右眼用の表示装置１０Ｒとが設けられる。
表示装置１０Ｌの画像表示面は、図２０において左となるように配置している。これによって表示装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、表示装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。表示装置１０Ｒの画像表示面は、表示装置１０Ｌとは反対の右となるように配置している。これによって表示装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、表示装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウントディスプレイ３００の装着者は、表示装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
ここで装着者が歩行するような場合、通常画像表示モードでは、表示装置１０Ｌ、１０Ｒによる表示画像で視界が塞がれてしまう。そこで、このような場合には、縮小画像表示モードに移行すると、縮小画像が表示されて、表示領域１００に空きが発生するので、視界を確保することができる。
ができる。

なお、表示装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

＜付記＞
ひとつの態様（態様１）に係る表示装置は、複数行の走査線と複数列のデータ線との交差に設けられた画素回路がマトリクス状に配列する表示領域と、前記複数行の走査線を、任意の順番で駆動可能な走査線駆動回路と、入力された映像データに対応する全体画像のうち、１行分の映像データを変換したデータ信号を、前記複数列のデータ線に任意に供給可能なデータ信号出力回路と、を含み、前記全体画像を行および列で間引いた縮小画像が、前記表示領域の一部領域に割り当てて表示するモードで、前記走査線駆動回路は、前記映像データで指定される行が前記一部領域に割り当てられた行に該当する場合、当該行の走査線を駆動し、前記映像データで指定される行が前記一部領域以外の領域に該当する場合、前記映像データで指定される行とは異なる行の走査線を駆動し、前記データ信号出力回路は、前記走査線駆動回路で駆動された行の走査線に対応するデータ信号を、前記一部領域に割り当てられたデータ線に供給する。
この態様によれば、縮小画像を得るために画像処理などの特別な構成が不要であるので、構成の簡易化を図ることができる。

態様１の具体的な態様（態様２）に係る表示装置において、前記縮小画像は、前記表示領域のうち、制御情報で指定された位置に割り当てられる。この態様によれば、縮小画像を制御情報で指定された位置に割り当てることにより、表示領域１００に空きが発生して、視界を確保することが容易となる。

態様１または態様２の具体的な態様（態様３）に係る表示装置において、前記データ信号出力回路は、前記モードでは、前記一部領域に割り当てられたデータ線以外のデータ線に、前記画素回路をオフさせる信号を供給する。この態様によれば、縮小画像の表示時に低消費電力化を図ることできる。

態様３の具体的な態様（態様４）に係る表示装置において、前記データ信号出力回路は、前記映像データに基づく信号を増幅して、前記データ線に前記データ信号として供給するアンプ回路を含み、前記アンプ回路は、前記モードでは、前記一部領域に割り当てられたデータ線以外のデータ線に、前記画素回路をオフさせる電圧の信号を供給する。

また、態様４の具体的な態様（態様５）に係る表示装置において、前記データ信号出力回路は、前記映像データをアナログ信号に変換して、前記アンプ回路に供給するＤＡ変換回路を前記データ線に対応して有し、前記モードで、前記映像データで指定される行が前記一部領域に割り当てられた行に該当しなければ、前記ＤＡ変換回路は変換動作を停止する。

態様１乃至５の具体的な態様（態様６）に係る電子機器は、上記いずれか態様に係る表示装置を有する。この態様によれば、構成の簡易化を図った電子機器が実現される。

１０…表示装置、１２…走査線、１４…データ線、２０…制御回路、１００…表示領域、１１０…画素回路、１２０…走査線駆動回路、１３０…ＯＬＥＤ、１４０…データ信号出力回路、３００…ヘッドマウントディスプレイ。

Claims (6)

1. 複数行の走査線と複数列のデータ線との交差に設けられた画素回路がマトリクス状に配列する表示領域と、
   前記複数行の走査線を、任意の順番で駆動可能な走査線駆動回路と、
   入力された映像データに対応する全体画像のうち、１行分の映像データを変換したデータ信号を、前記複数列のデータ線に任意に供給可能なデータ信号出力回路と、
   を含み、
   前記全体画像を行および列で間引いた縮小画像が、前記表示領域の一部領域に割り当てて表示するモードで、
   前記走査線駆動回路は、
   前記映像データで指定される行が前記一部領域に割り当てられた行に該当する場合、当該行の走査線を駆動し、
   前記映像データで指定される行が前記一部領域以外の領域に該当する場合、前記映像データで指定される行とは異なる行の走査線を駆動し、
   前記データ信号出力回路は、
   前記走査線駆動回路で駆動された行の走査線に対応するデータ信号を、前記一部領域に割り当てられたデータ線に供給する
   表示装置。
2. 前記縮小画像は、前記表示領域のうち、制御情報で指定された位置に割り当てられる
   請求項１に記載の表示装置。
3. 前記データ信号出力回路は、
   前記モードでは、
   前記一部領域に割り当てられたデータ線以外のデータ線に、前記画素回路をオフさせる信号を供給する
   請求項１または２に記載の表示装置。
4. 前記データ信号出力回路は、
   前記映像データに基づく信号を増幅して、前記データ線に前記データ信号として供給するアンプ回路を含み、
   前記アンプ回路は、
   前記モードでは、
   前記一部領域に割り当てられたデータ線以外のデータ線に、前記画素回路をオフさせる電圧の信号を供給する
   請求項３に記載の表示装置。
5. 前記データ信号出力回路は、
   前記映像データをアナログ信号に変換して、前記アンプ回路に供給するＤＡ変換回路を前記データ線に対応して有し、
   前記モードで、前記映像データで指定される行が前記一部領域に割り当てられた行に該当しなければ、
   前記ＤＡ変換回路は変換動作を停止する
   請求項４に記載の表示装置。
6. 請求項１乃至５のいずれかの表示装置を有する電子機器。

Images