JP2009110006A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2009110006A
JP2009110006A JP2008286661A JP2008286661A JP2009110006A JP 2009110006 A JP2009110006 A JP 2009110006A JP 2008286661 A JP2008286661 A JP 2008286661A JP 2008286661 A JP2008286661 A JP 2008286661A JP 2009110006 A JP2009110006 A JP 2009110006A
Authority
JP
Japan
Prior art keywords
display
unit
image signal
display device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008286661A
Other languages
English (en)
Inventor
Yojiro Matsueda
洋二郎 松枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008286661A priority Critical patent/JP2009110006A/ja
Publication of JP2009110006A publication Critical patent/JP2009110006A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/30—Gray scale
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Abstract

【課題】省スペース化、低電力化を図れる表示装置を提供する。
【解決手段】表示を制御するための画像信号を記憶する記憶回路部２１Ａと、記憶回路部２１Ａが記憶した画像信号に基づいて表示制御をするアクティブ素子部２２Ｂとを表示の最小単位であるドット毎に備え、パネルの基板上に、各ドットパターンに対応させて集積する。ＯＥＬ発光部２５Ａは、６つのＯＥＬ素子が各アクティブ素子と接続されている。各ＯＥＬ素子の面積は、接続された各メモリセルの画像信号が示す値に対応し、その面積比は、Ｓ１：Ｓ２：Ｓ３：Ｓ４：Ｓ５：Ｓ６＝１：２：４：８：１６：３２となっており、面積に比例した明るさで発光するように設定されている。
【選択図】図１０

Description

本発明は表示装置に関するものである。反射型の液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）又は有機ＥＬディスプレイ（ＯＥＬＤ：Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）に特に有効であり、低電力化を図りつつ、省スペース化を図ろうとするものである。
最近、液晶を用いた表示装置（以下、ディスプレイという）がかなりの勢いで普及しつつある。このタイプのディスプレイは、ＣＲＴのディスプレイに比べて低消費電力で省スペースである。したがって、このようなディスプレイの利点を活かし、より低消費電力で、より省スペースのディスプレイを作成することが重要となる。
図１５は、ＴＦＴディスプレイによる表示装置により表示を行うためのシステムのブロック図である。このシステムはデジタルインターフェース１００及びＴＦＴ液晶ディスプレイパネル１０１で構成される。デジタルインターフェース１００は、少なくともＣＰＵ１００Ａ、ＲＡＭ１００Ｂ、フレームメモリ１００Ｃ及びＬＣＤコントローラ１００Ｄで構成される。ＣＰＵ１００Ａは、汎用のメモリであるＲＡＭ１００Ｂとデータのやりとりを行いながら、表示データを送信する演算制御手段である。このＲＡＭ１００Ｂは、特に表示用のメモリだけに用いられているわけではなく、そのため新たに表示用のデータを記憶するメモリを必要とする。それがフレームメモリ１００Ｃである。フレームメモリ１００Ｃは、液晶パネル１０１Ｃの１画面分の表示用のデータを一時的に記憶する（以下、１画素分のデータを表示データとし、表示データを構成する各２値信号を画像信号という）。ＬＣＤコントローラ１００Ｄは、フレームメモリ１００Ｃに記憶された各表示データを、液晶パネル１０１Ｃ上の各表示位置に各タイミングで表示させるため、表示データの送信制御等を行うものである。ここで、ＣＲＴの場合は、表示データをアナログデータに変換して送信する必要があるが、液晶ディスプレイのインターフェースがデジタルデータに対応しているものとして、ここでは表示データをデジタルデータである画像信号で送信する。
一方、ＴＦＴ液晶ディスプレイパネル１０１は走査線ドライバ１０１Ａ及びデジタルデータドライバ１０１Ｂ並びに液晶パネル１０１Ｃで構成される。走査線ドライバ１０１ＡはＬＣＤコントローラ１００Ｄから送信されるタイミングデータに基づいて、走査線（行）方向の表示制御をする。デジタルデータドライバ１０１Ｂは、デジタルデータの画像信号を受けとり、処理することができる。デジタルデータドライバ１０１Ｂは、ＬＣＤコントローラ１００Ｄから送信されるタイミングデータに基づいて、データ線（列）方向を表示制御する。またその際、表示階調も制御する。液晶パネル１０１ＣはＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を有し、走査線ドライバ１０１Ａ及びデジタルデータドライバ１０１Ｂの制御に基づいて表示を行うパネルである。
このようなシステムでは、全画面分の表示データ一時的に記憶するためのフレームメモリ１００Ｃを必要とする。また、この表示データの画像信号をデジタルデータドライバ１０１Ｂに送信するＬＣＤコントローラ１００Ｄが必要となる。
そのため、システム全体として多くの手段を必要とし、規模が大きくなる。しかも、これらのデータ送信量は多く、そのための電力消費も大きいので、低消費電力化を図ることができない。
そこで、本発明は、システム全体として省スペース化、低電力化を図れる表示装置を提供することを課題とする。
上記のような課題を解決するために、本出願に係る表示装置は、表示を制御するためのデジタルデータ信号を記憶する記憶部と、記憶部が記憶したデジタルデータ信号に基づいて表示制御をする表示制御部とを表示の最小単位であるドット毎に備え、且つこれらを半導体又は絶縁体の基板上に配置したものである。
本発明の詳細な説明
本出願に係る表示装置は、表示を制御するためのデジタルデータ信号を記憶する記憶部と、記憶部が記憶したデジタルデータ信号に基づいて表示制御をする表示制御部とを表示の最小単位であるドット毎に備え、且つこれらを半導体又は絶縁体の基板上に配置したものである。
この表示装置においては、画面表示の制御を行うのに、信号を記憶する記憶部と、記憶部が記憶した信号に基づいて画面表示の制御を行う表示制御部とを、ドット毎に備えた上、それらを半導体又は絶縁体の基板上につまり各ドットアレイパターン内に集積し、表示領域以外の部分で構成しなければならない回路を減少させることによる省スペース化及び画面表示に必要な全ての信号を記憶することで低電力化を図る。
また、本発明に係る表示装置は、表示の最小単位であるドットのアレイパターンに対応して複数のライト線及び複数のデータ線を配線した各交点に備えられ、ライト線からライト信号が送信され、且つ、表示を制御するためのデジタルデータ信号である画像信号がデータ線から送信されたときに、その画像信号を記憶する、１又は複数の記憶回路で構成される記憶部と、記憶部が記憶している画像信号に基づく値をアナログ信号に変換する変換部と、変換部が変換したアナログ信号に基づいて液晶を用いた階調制御をする表示制御部とをドット毎に備え、半導体又は絶縁体の基板上に配置したものである。
この表示装置においては、１又は複数の記憶回路で構成される記憶部を複数のライト線及び複数のデータ線を配線した各交点に備え、画面表示に必要な全ての画像信号を各記憶部に記憶させ、各ドット毎に、変換部が画像信号に基づく値をアナログ信号に変換し、表示制御部がアナログ信号に基づいて液晶を用いた階調制御をする。そして、これらを半導体又は絶縁体の基板上につまり各ドットアレイパターン内に集積する。
また、本発明に係る表示装置は、記憶部の記憶回路をスタティックな回路で構成するものである。
この表示装置においては、記憶回路をスタティックな回路で構成し、可能な限り、画像信号の長期保持を図る。
また、本発明に係る表示装置の変換部は、画像信号に基づく値を、パルス幅変調し、アナログ信号に変換するものである。
この表示装置においては、変換部が、画像信号に基づく値をアナログ信号に変換するのにパルス幅変調を行う。
また、本発明に係る表示装置の変換部は、画像信号に基づく値を、γ特性に基づくパルス幅に変調したアナログ信号に変換するものである。
この表示装置においては、変換部が、画像信号に基づく値をアナログ信号に変換するのにγ特性に基づくパルス幅変調を行う。
また、本発明に係る表示装置の変換部は、一定周期毎にアナログ信号への変換を行うものである。
この表示装置においては、画像信号に基づく値をパルス幅に基づいた時間に変換し、制御しているために一定周期を単位とする。また、例えば液晶による表示制御を行う場合には、一定時間毎にリフレッシュを行う必要があり、そのため一定周期毎に変換を行う方が便利である。
また、本発明に係る表示装置の変換部は、一定周期の期間のうち、アナログ信号への変換を行わない期間を設ける。
この表示装置においては、一定周期の期間のうち、アナログ信号への変換を行わない期間を設け、この期間の間に、記憶部への画像信号の変更を行う。
また、本発明に係る表示装置の変換部では、各変換部毎に一定周期の開始時期が異なり、前記アナロダ信号への変換を行わない期間が異なる。
この表示装置においては、フリッカを抑えるために、変換部毎に一定周期の開始時期が異なり、前記アナログ信号への変換を行わない期間を異ならせる。実際には、制御等の関係から、行単位又は列単位の変換部毎に行われる。
また、本発明に係る表示装置の表示制御部には、交流駆動電圧が印加される。
この表示装置では、液晶を用いた表示制御を行っている場合、液晶の特性上、偏った電圧印加だと寿命を短くしてしまうので、交流駆動電圧を印加する。
また、本発明に係る表示装置において、交流駆動電圧は、基準電圧ＶＣＯＭに対してＶＣＯＭ±Ｖａで駆動される電圧である。
この表示装置では、消費電力を抑えるために、基準電圧に基づいて交流駆動電圧だけが変化するように、交流駆動電圧をＶＣＯＭ±Ｖａで駆動される電圧とする。
また、本発明に係る表示装置において、交流駆動電圧は、ドットアレイパターンに対応させて配線した２つの電圧印加線により交流反転駆動される電圧である。
この表示装置では、回路構成を簡単にするために、交流駆動電圧をドットアレイパターンに対応させて配線した２つの電圧印加線により交流反転駆動するような電圧とする。
また、本発明に係る表示装置は、ドットアレイの複数の行をグループにし、印加する交流駆動電圧の位相を逆にする、対の行を各グループで設定する。
この表示装置では、フリッカ抑制のために、グループ毎に印加する交流駆動電圧の位相を逆にする、対の行を設定する。
また、本発明に係る表示装置の表示制御部は、液晶を用いた階調制御をする代わりに、接続された電流駆動型発光素子の発光をアナログ信号に基づいて制御することで、階調制御をするものである。
この表示装置においては、表示制御部に電流駆動で自発光する電流駆動型発光素子を接続しておき、その発光をアナログ信号に基づいて制御して階調制御を図る。
また、本発明に係る表示装置は、表示の最小単位であるドットのアレイパターンに対応させて複数のライト線及び複数のデータ線を配線した各交点に備えられ、ライト線からライト信号が送信され、且つ、表示を制御するためのデジタルデータ信号である画像信号がデータ線から送信されると、その画像信号を記憶する、１又は複数の記憶回路で構成される記憶部と、それぞれ、記憶部の各記憶回路とその記憶回路に記憶される画像信号が示す桁の値に対応させた面積を有する電流駆動型発光素子とに接続された１又は複数の能動素子を備え、各記憶回路に記憶された画像信号の値に基づいて電流駆動型発光素子の発光を制御する表示制御部とをドット毎に備え、半導体又は絶縁体の基板上に配置したものである。
この表示装置においては、１又は複数の記憶回路で構成される記憶部を複数のライト線及び複数のデータ線を配線した各交点に備え、画面表示に必要な全ての画像信号を各記憶部に記憶させ、表示制御部において、それぞれ、各記憶回路とその記憶回路に記憶された画像信号が示す桁の値に対応させた面積を有する電流駆動型発光素子とに接続された１又は複数の能動素子が画像信号の値（例えば０又は１）に基づいて、電流駆動型発光素子に供給する電流を制御し、発光を制御する。そして、これらを半導体又は絶縁体の基板上に、つまり各ドットアレイパターン内に集積する。
また、本発明に係る表示装置は、電流駆動型発光素子をＥＬ素子で構成したものである。
この表示装置においては、薄型化、高精細、低消費電力等の特徴を持つ、電流駆動型発光素子の一種であるＥＬ素子で表示させるようにする。
また、本発明に係る表示装置は、電流駆動型発光素子を有機ＥＬ素子で構成したものである。
この表示装置においては、ＥＬ素子の有する薄型化、高精細、低消費電力等の特徴だけでなく、安価、低温プロセス等のさらなる特徴を有する有機ＥＬ素子で表示させる。
また、本発明に係る表示装置は、表示の最小単位であるドットのアレイパターンに対応させて複数のライト線及び複数のデータ線を配線した各交点に備えられ、ライト線からライト信号が送信され、且つ、表示を制御するためのデジタルデータ信号である画像信号がデータ線から送信されると、その画像信号を記憶する、１又は複数の記憶回路で構成される記憶部と、それぞれ、記憶部の各記憶回路とその記憶回路に記憶される画像信号が示す桁の値に対応させた面積を有する液晶駆動部とに接続された１又は複数の能動素子を備え、各記憶回路に記憶された画像信号の値に基づいて液晶を駆動制御する表示制御部とをドット毎に備え、半導体又は絶縁体の基板上に配置したものである。
この表示装置においては、１又は複数の記憶回路で構成される記憶部を複数のライト線及び複数のデータ線を配線した各交点に備え、画面表示に必要な全ての画像信号を各記憶部に記憶させ、表示制御部において、それぞれ、各記憶回路とその記憶回路に記憶された画像信号が示す桁の値に対応させた面積を有する例えば画素電極等の液晶駆動部とに接続された１又は複数の能動素子が画像信号の値（例えば０又は１）に基づいて、液晶駆動部に供給する電流を制御し、液晶による表示の明るさを制御する。そして、これらを半導体又は絶縁体の基板上に、つまり、各ドットアレイパターン内に集積する。
また、本発明に係る表示装置は、ドットのアレイパターンに対応させて複数のリード線をさらに配線し、リード信号が送信されると、記憶回路に記憶している画像信号が記憶部から読み出されるものである。
この表示装置においては、ドットのアレイパターンに対応させて複数のリード線をさらに配線し、リード信号が送信されると、記憶回路に記憶している画像信号を読み出すことで、表示装置においてデータの入出力を行う。
また、本発明に係る表示装置は、表示の最小単位であるドットのアレイパターンに対応して複数のワード線及び複数のライト線並びに複数のデータ線が配線され、少なくとも、ライト線からライト信号が送信され、且つデータ線から画像信号が送信されると、その画像信号を記憶する記憶部及び画像信号及びワード線から送信されるワード信号に基づいて動作する表示制御部を各ドットアレイパターン内に設けた表示駆動部と、ワード線にワード信号を送信する制御をするワード線ドライバ部と、ライト線にライト信号を送信する行を選択し、選択した行にライト信号を送信する行デコーダ部と、データ線を選択する列デコーダ部と、列デコーダ部が選択したデータ線に、表示を制御するためのデータ信号である画像信号を送信する列選択スイッチ部とを半導体又は絶縁体の基板上に集積し、一体形成したものである。
この表示装置においては、表示駆動部には、複数のワード線及び複数のライト線並びに複数のデータ線が配線され、また、ライト信号及び画像信号によりその画像信号を記憶する記憶部と画像信号及びワード信号に基づいて動作する表示制御部が各ドットアレイパターン内に設けられている。そして、ワード信号を送信する制御をするワード線ドライバ部、選択した行にライト信号を送信する行デコーダ部、データ線を選択する列デコーダ部及び画像信号をスイッチング動作により送信する列選択スイッチ部とが設けられている。これらを半導体又は絶縁体の基板上に集積し、一体形成して省スペース化を図る。
また、本発明に係る表示装置の表示駆動部において、記憶部が記憶している画像信号に基づく値をアナログ信号に変換する変換部をさらに各ドットアレイパターン内に設け、表示制御部は、アナログ信号及びワード信号に基づいて動作するものである。
この表示装置においては、表示駆動部において、記憶部と表示制御部との間に変換部をさらに設け、画像信号に基づいて、表示制御部が動作するため、例えばパルス変調によるアナログ信号を生成する。
また、本発明に係る表示装置では、２行分の表示制御部にワード信号を送信するようにワード線を配線する。
この表示装置においては、配線を少なくするために電力供給線であるワード線を、例えば上下２行分の表示制御部で共有させ、ワード信号を送信（電力供給）する。
また、本発明に係る表示装置のワード線ドライバ部及び行デコーダ部は、表示駆動部の行方向の長さに対応して割り付けられ、また、列デコーダ部及び列選択スイッチ部は、表示駆動部の列方向の長さに対応して割り付けられるものである。
この表示装置においては、表示外の部分におけるレイアウトをできるだけ小さくするために、ワード線ドライバ部及び行デコーダ部を、表示駆動部の行方向の長さに対応して割り付け、また、列デコーダ部及び列選択スイッチ部を、表示駆動部の列方向の長さに対応して割り付けて省スペース化を図る。
また、本発明に係る表示装置の列選択スイッチ部を構成する各列選択スイッチは、ドットのアレイパターンの幅に対応して割り付けられる。
この表示装置においては、効率のよいレイアウトを行うために、各列選択スイッチをドットのアレイパターンの幅に対応して割り付ける。
また、本発明に係る表示装置は、記憶位置を示すアドレス信号に基づいて、行デコーダ部がライト信号を送信する行を選択するものである。
この表示装置においては、任意の行を選択できるようにするため、行デコーダ部が、アドレス信号に基づいてライト信号を送信する行を選択する。
また、本発明に係る表示装置の列デコーダ部は、アドレス信号に基づいて、データ線を選択するものである。
この表示装置においては、任意のデータ線（列）を選択できるようにするため、列デコーダ部がアドレス信号に基づいてデータ線を送信する。
また、本発明に係る表示装置では、光源色である赤、青及び緑を発色表示させるために設けられた３ドットを１画素とし、画像信号は１画素単位で入力され、また、列デコーダ部は、１画素分の画像信号を記憶させるためのデータ線を選択する。
この表示装置においては、カラー表示において、赤、青及び緑を発色表示させるために設けられた３ドットを１画素とし、画像信号は、表示変更の基準となる１画素単位で入力され、また、列デコーダ部は、１画素分の画像信号を記憶させるためのデータ線を選択する。
また、本発明に係る表示装置では、光源色である赤、青及び緑を発色表示させるために設けられた３ドットを１画素とし、画像信号は複数画素単位で入力され、また、列デコーダ部は、複数画素分の画像信号を記憶させるためのデータ線を選択する。
この表示装置においては、カラー表示を行う場合、記憶させるのに用いるクロック周波数を低下させるために、複数画素単位で画像信号を入力し、列デコーダ部はその入力に基づいて、複数画素分のデータ線を選択する。
また、本発明に係る表示装置は、少なくともアドレス信号を送信するタイミングを制御するタイミングコントローラ部と、画像信号の送信を制御するメモリコントローラ部とをさらに基板上に集積し、一体形成するものである。
この表示装置においては、表示を制御するために必要な周辺回路を全てシステマティックに同一基板上に一体形成する。
次に、本発明の好適な実施の形態について、図面に基づいて説明する。
実施の形態１．
図１は本発明の第１の実施の形態に係る表示装置を含めたシステムの概念を表すブロック図である。図１はシステムオンパネル（ＳＯＰ）と呼ばれる概念を表している。ＳＯＰとは、アクティブマトリクス、周辺駆動回路、メモリ、コントローラ等の表示に関するすべての回路システムを、多結晶シリコンＴＦＴ等を用いてガラス等の絶縁基板上に一体形成しようとする概念である。そのため、パネルをＣＰＵと直結することができ、また低コスト、高信頼性、省スペース化を図ることができる。
図１において、デジタルインターフェース１１０は表示データを送信するＣＰＵ１１０Ａで構成されている。また、表示装置であるパネル１の駆動部分は、アクティブマトリクスＬＣＤ部２、行ドライバ３、デジタルデータドライバ４、メモリコントローラ５及びタイミングコントローラ６で構成されている。
図２はパネル１の駆動部分を詳細に表した図である。アクティブマトリクスＬＣＤ部２は、ＴＦＴ、ダイオード等のアクティブ素子を用いて表示させ、また、記憶回路部を用いて１画面分の画素信号を記憶する。アクティブマトリクスＬＣＤ部２には、ｉ×ｊ個の画素が並べられている。本実施の形態はカラーディスプレイを想定しているので、光源色であるＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）及びＢ（Ｂｌｕｅ）の３ドット（サブ画素ともいう）を１画素として構成するものとする。ここで１ドットとは、表示を行うための最小単位である１つの点を表すものとする。モノクロディスプレイの場合は１画素＝１ドットである。
図３はアクティブマトリクスＬＣＤ部２の各ドットにおいて構成される等価回路を表す図である。それぞれのドットのエリアには、データ線とワード線及びこれらの交点に配置されたアクティブ素子（例えばトランジスタ、ダイオード等によるスイッチング素子）、ＤＡＣ（例えばＰＷＭ波形形成回路）及び記憶回路（例えばラッチ回路）が含まれる。図において、２１は記憶回路部（記憶部）であり、１又は複数のメモリセル（記憶回路）で構成されている。図では４つのメモリセルを設けている。ここで、各メモリセルはスタティック（静的）なものであるとする。そのため、一定時間毎にリフレッシュしなくてもデータを保持することができる。各メモリセルはＷｒｉｔｅ（ライト）信号が入力されると、それぞれｄ０、ｄ１、ｄ２又はｄ３から送信される２値信号（データ）を保持（記憶）する。ここでは、１ドットにつき、４つのメモリセルを用いているので、４ビット分の情報量（１６通りの値）を保持しておくことができる。各ドットでは、その値に基づいた明るさ（階調）を表現することができる。このメモリセルの数は、後述するｋの値と同じ数となる。
２３はＰＷＭ波形形成回路（変換部）である。ＰＷＭ波形形成回路２３は、一種のカウンタである。記憶回路部２１により保持された各画像信号（デジタルデータ）に基づいて、それらの画像信号により示される値をＰＷＭ波形（パルス幅のアナログデータ）として表す、いわばデジタル／アナログコンバータ（ＤＡＣ）である。ＬＣＤは、印加された電圧の実行値に応答するため、階調表示を行うためにはデータ信号をアナログ信号に変換しなければならない。さらに、液晶の寿命を確保するためには、一定期間毎に反転する交流電圧を印加しなければならない。そこで、本実施の形態においては、まずデジタルデータをＰＷＭ波形形成回路２３を用いて、一端、時間軸変調されたアナログタイミング信号に変換した後、そのタイミング信号を用いて交流駆動電圧ＶＬＣを液晶に印加する。
２２は例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等のようなアクティブ素子部（表示制御部）である。従来のアクティブ素子では、ドレイン（又はソース）とデータ線とが接続され、ゲートとワード線とが接続されていた。図３ではダイナミック（動的）な素子で構成している。また、ドレイン（又はソース）とワード線とが接続され、ゲートとデータ線とが接続されている。したがって、本実施の形態のアクティブ素子は、ワード線が駆動してスイッチングするのではなく、画像信号に基づく値（ＰＷＭによるパルスの幅）に基づいてスイッチング動作を行い、画素電極（図には示していない）が蓄える電荷（画素電極に供給する電流）を調整する。画素電極は対向電極との間に液晶（ＬＣ部２４）を介した容量を形成している。
そして、画素電極と対向電極との間に印加される電圧で、液晶分子による施光性を制御し、各ドットの表示制御を行う。しかも、アクティブ素子部２２のスイッチがオフ（非動作期間）でも、画素電極は蓄えた電荷により次のリフレッシュ時（表示データ書き換え時）までその表示状態を維持させることができる。２４はＬＣ部である。ＬＣ部２４は実際にはガラス基板上に形成されていない、被駆動部分である。以上より、各ドットにおける記憶駆動制御は、データ線（ｄ１、ｄ２、ｄ３及びｄ４）とワード線（Ｗｒｉｔｅ）とによる信号送信（電流供給、電圧印加）により行われる。また、表示駆動制御は、ワード線（ＶＬＣ及びＶＣＯＭ）、ＰＷＭＣＬＫ及びＳｅｔによる信号送信により行われる。ここで、ＶＤＤ及びＶＳＳは記憶回路部２１及びＰＷＭ波形形成回路２３に電力を供給するために設けられてものである。また、ＶＤＤ、ＶＳＳ、ＶＬＣ、ＶＣＯＭ、ＰＷＭＣＬＫ及びＳｅｔの信号線については、２行間で共用させることができる。これにより、配線数の減少によるレイアウトの簡素化、省スペース化、ドットアレイパターンの面積の拡大化（高開口率）等が図れる。
図２において、ワード線を駆動させる制御を行うのが行ドライバ３である。行ドライバ３は行デコーダ３１及びワード線ドライバ３２で構成されている。行デコーダ３１は、入力されるアドレスデータに基づいて、表示データの記憶又は書き換え（以下、単に記憶という）を行う画素の行を選択し、Ｗｒｉｔｅ信号を送信する。
図４はＶＬＣ及びＶＣＯＭの駆動波形の関係例を表す図である。ワード線ドライバ３２は、ＶＬＣ、ＶＣＯＭを駆動させる。ＬＣＤは交流駆動させる必要があるので、少なくともＶＬＣは交流波形にする必要がある。図４（ａ）は、ＶＬＣ＝ＶＣＯＭ±Ｖａとしたときの波形である。ＶＬＣとＶＣＯＭとの関係を図４（ａ）のようにした場合、ＶＣＯＭは一定でよいので消費電流を抑えることができる。このため、表示エリア（画素数）が少ないほど低消費電力化を図ることができる。したがって反射型でキャラクタ（文字、記号等）表示を行うために用いるＬＣＤに適している。また、全ての行に共通に供給されるＶＣＯＭが時間に関係なく一定であるので、各ＶＬＣの位相をずらして駆動させる（走査させる）ことができる。ただし、この場合、電源数が多くなり、回路構成が複雑になる。
一方、図４（ｂ）は、ＶＬＣとＶＣＯＭとが逆位相で交流反転するように駆動させたときの波形である。この場合、電源数が少なく、回路構成を簡単にすることができる。ただ、表示させなくても、ＶＣＯＭ自体が電位を変化させているため、各配線とＶＣＯＭとの間の容量により電力を消費する。したがって、表示エリアの多少に関係なく、ＶＣＯＭによる消費電力が大きくなる。また前述したようにＶＣＯＭは全ての行に共通である。そのため、全てのＶＬＣについてもＶＣＯＭの位相に基づいて駆動させなければならないので、各ＶＬＣの位相をずらして駆動させる（走査させる）ことができない。
一方、データ線を駆動させる制御を行うのがデジタルデータドライバ４である。デジタルデータドライバ４は、列デコーダ４１、入力制御回路４２及び列選択スイッチ部４３で構成されている。列デコーダ４１は、入力されるアドレスデータに基づいて、１行（ライン）分（ｊ個）の列から、表示データを記憶させる（書き換える）画素が属する列を選択する。これが駆動させるデータ線を選択させることにもなる。入力制御回路４２は、メモリコントローラ５から並列送信された１画素分の画像信号（ｋ×３）の制御を行う回路である。
前述したように、ｋの値と記憶回路部２１のメモリセルの数とは同じであり、各ドットを２kの階調の明るさで表示するために必要な数である。したがって、図２ではｋ＝４となり、各ドットにおいては１６階調の明るさが設定できる。列選択スイッチ部４３は、１画素の画像信号（ｋ×３）を単位として１ラインの画素の数だけ（つまりｋ×３×ｊ）設けられている。各列選択スイッチは、列デコーダ４１の選択及び画像信号に基づいてスイッチングし、データ線に画像信号を送信する（駆動させる）。この列選択スイッチは、各ドットの幅とほぼ同じ幅に対応して構成され、並べられている。したがって、列選択スイッチ部４３はアクティブマトリクスＬＣＤ部２よりも幅が長くなることはなく、また、配線の面から考えても理想的なレイアウトを図ることができる。
メモリコントローラ５は、ＣＰＵ１１０Ａから送信される表示データをｋ×３の画像信号として制御する。また、タイミングコントローラ６は、少なくともアドレスバッファ６１及びＰＷＭタイミング信号発生回路６２を有し、ＣＰＵ１１０Ａから送信される表示データを記憶させるために、行デコーダ３１及び列デコーダ４１にアドレス信号を送信する。また、ＰＷＭタイミング信号発生回路６２にＰＷＭＣＬＫを発生させるためのタイミング信号を送信する。ＰＷＭタイミング信号発生回路６２は、タイミング信号に基づいて、ＰＷＭ波形形成回路２３にＰＷＭ波形を形成させるための基準となるＰＷＭＣＬＫを発生する。また、Ｓｅｔ信号を送信するＳｅｔ線を選択する。
ガラス基板（パネル）において、最も大きな面積を占めるのは、実際の表示部分となるアクティブマトリクスＬＣＤ部２である。しかもその大きさは決まっている。したがって、ＳＯＰでは、アクティブマトリクスＬＣＤ部２以外の部分に、どれだけ効率よく周辺回路等、システムをレイアウトするか、そして、そのレイアウトを実現できるように集積度を高められるかが問題となる。さらに、大きさの決まっているアクティブマトリクスＬＣＤ部２を有効に利用するという考え方もできる。そのため、本実施の形態は、各ドットをある階調で表示させるために必要なメモリセル及びＤＡＣを各ドット内に形成し、究極の省スペース化を図る。
つまり、画素アレイとメモリアレイとを同じにして、１画面分の表示データを記憶するメモリセルを設けるためのスペースをアクティブマトリクスＬＣＤ部２外に設けなくてもいいようにしたものである。しかも、各ドット毎に記憶回路を有しているので、１画面分のデータを全て記憶できる。そのため、表示を変更する（表示データを書き換える）画素の表示データだけをやりとりすることで、ＣＰＵ１１０Ａとのデータのやりとりを少なくし、低消費電力化を図ることもできるようにする。ただ、従来のＴＦＴだけを形成した場合に比べ、各ドット内において回路が占める面積は大きくなる可能性がある。そのため、バックライトにより背面から光を透過させる方式だと開口率が高くなり、透過率が低くなる可能性がある。したがって、本実施の形態は反射型のＬＣＤに適している方法といえる。
図５は行ドライバ３及びデジタルデータドライバ４により入力される信号の各駆動波形例を表す図である。図に基づいて、本実施の形態における記憶動作及び表示動作について説明する。まず、表示動作について説明する。ここでは、４行を１グループとして表示動作を制御する。ここでは、ＶＬＣはＰＷＭＣＬＫ４０周期を１周期とする（リフレッシュ間隔はＰＷＭＣＬＫ２０周期分）。これは、表示動作及び記憶動作のそれぞれに必要なＰＷＭＣＬＫによって変わる。
Ｓｅｔ信号が入力されると、ＰＷＭ波形形成回路２３は、ＰＷＭＣＬＫと記憶回路部２１に記憶された画像信号に基づいた幅のパルス波形を生成する。図５においてｄａｔａの部分は、記憶回路部２１に記憶された各画像信号により表される値とＰＷＭ波形との関係を表している。４つのメモリセルに保持されている画像信号による値が"００００"であるとすると、ＰＷＭ波形形成回路２３はＰＷＭＣＬＫ１波長分のパルス幅に変換する。また、"０００１"であるとすると、ＰＷＭ波形形成回路２３はＰＷＭＣＬＫ２波長分のパルス幅に変換する。同様に、"００１０"ではＰＷＭＣＬＫ３波長分、"００１１"ではＰＷＭＣＬＫ４波長分として変換し、最終的に"１１１１"の値はＰＷＭＣＬＫ１６波長分に変換する。ここでは４ビット分の値を変換しているので、ＰＷＭＣＬＫ１６周期分で変換できるが、変換する値の範囲によって表示動作に必要なＰＷＭＣＬＫは変わる。
ＬＣＤは前述したように交流駆動させなければならないので、すべての画素を少なくともある周波数でリフレッシュしながら駆動する必要がある。ただし、駆動しない画素、つまりオフ状態の画素には全く電圧を印加しなくてよいため、リフレッシュの必要もない。ここで、周波数を低下させると低消費電力を図ることができるが、突き抜け電圧等によるフリッカ（ちらつき）が生じる。低消費電力を図りつつ、フリッカを目立たなくするには、例えば、静止画であれば、最低３０Ｈｚの周波数でリフレッシュ（液晶は１５Ｈｚ駆動である）するようにＰＷＭＣＬＫを設定し、表示状態を維持する。ここでは、さらにフリッカを抑えるため、１グループのうち１行目及び２行目のＶＬＣの位相と３行目及び４行目のＶＬＣの位相とを反転させて駆動させている。このように、常に画面の約半分ずつを異なる位相で表示させることで、極性の差による透過率の差を平均化し、フリッカを目立たなくさせている。ここでは、１、２行目と３、４行目とを反転させるようにしているが、別にこれに限るものではない。
図５では、ＰＷＭＣＬＫで約２周期後に次のグループのＳｅｔ信号が入力されるので、次のグループのＶＬＣの位相はその分ずれる（ただ、４０〜４４行に入力されるＶＬＣの位相はまた同じになる）。ここで大事なことは、ＶＬＣの立ち上がりとＰＷＭＣＬＫの立ち上がりとを同じにする必要があるということである。表示動作はＰＷＭＣＬＫ、Ｓｅｔ、ＶＬＣ及びＶＣＯＭを以上のようなタイミングで動作させることにより行う。
次に記憶動作について説明する。ＶＬＣはＰＷＭＣＬＫ４０周期を１周期としている（リフレッシュ間隔はＰＷＭＣＬＫ２０周期分）が、ＰＷＭ波形形成回路２３はＰＷＭＣＬＫ１６周期分しか動作しない。そのため、残りの部分は、ＰＷＭ波形形成回路２３の非動作期間（この期間をＴ１とする）となる。記憶動作はこの非動作期間Ｔ１の間に行う。ここでは、Ｔ１をＰＷＭＣＬＫ４周期分として設定しているが、記憶動作を行うべき範囲でこのＴ１の値は調整される。
図５ではＰＷＭＣＬＫ半周期毎にＷｒｉｔｅに信号が入力されている。そしてＷｒｉｔｅ信号１つが入力されると、ある行に対して表示データの記憶が行われるものとする。ただし、図１の構造上、入力制御回路２には１回につき１画素分の画像信号（ｋ×３）しか入力されないし、列デコーダ４１も１回につき、１画素分の列しか選択できない。このため、行に対して行うといっても、Ｗｒｉｔｅ信号の入力と同時に１行分の表示データが変わるわけではない。
また、図５ではＷｒｉｔｅ信号をＰＷＭＣＬＫに同期させて駆動させているが、特に同期させなければならないわけではない。大事なことは、記憶回路部２１に対する記憶動作をＰＷＭ波形形成回路２３の非動作期間Ｔ１の間に行わなければならないという点だけである。したがって、Ｗｒｉｔｅに信号が入力されている間に列デコーダ４１が各列を走査して選択し、記憶させていくこともできる。
さらに、余裕があるならば、ＰＷＭ波形形成回路２３が動作していない全てのドット（画素）に対して記憶動作を行うこともできる。ただ、この場合、記憶動作を行うのに必要なクロックの周波数は高くなる。そこで、タイミングコントローラ６のアドレス信号は画素単位で任意に指定でき、またメモリセルはスタティックな回路であることを利用し、書き換えを行う画素だけを選択して非動作期間Ｔ１の間に書き換えるようにしてもよい。この場合、ＣＰＵ１１０Ａは、記憶させる（表示を変更する）表示データだけを送信すればよい。この場合、記憶動作を行う必要がある画素の数は、走査させて記憶動作を行う画素数以下になることは確実である。そのため、記憶動作に必要なクロック周波数を抑えることができ、また、ＣＰＵ１１０Ａとのやりとりも少なくすることができるので、低電力化を図る上ではこの方法で記憶動作を行うのが最も効率的である。
ここで、記憶回路部２１に関しても、メモリセルをスタティックメモリで構成していればデータ書き換えを行う（リフレッシュする）必要はないが、ダイナミックメモリで構成していれば、記憶が保持できるようなタイミングでリフレッシュする必要がある。
以上のように第１の実施の形態によれば、表示部分だけでなく、周辺回路を含めた部分もシステムとしてガラス基板上に一体形成するようにし、しかも、各ドットをある階調で表示させるために必要な記憶回路部２１（メモリセル）及びＰＷＭ波形形成回路２３（ＤＡＣ）を各ドットアレイパターンに合わせて形成するようにしたので、これらの回路をあらためてアクティブマトリクスＬＣＤ部２以外にレイアウトし、設計する必要がなく、システムをパネル（ガラス基板）上に形成した上、さらに究極の省スペース化を図ることができる。しかも、各ドットが記憶回路部２１を有しているので１画面分の表示データを全て記憶できる。
そのため、ＣＰＵ１１０Ａから書き換える画素の表示データ分の画像信号だけを送信しても、その画素に対応する記憶回路部２１に記憶させることができ、行デコーダ３１及び列デコーダ４１は画素単位の選択ができるので、システム全体としてデータの送信量を少なくし、低消費電力を図ることができる。さらに、メモリコントローラ５及びタイミングコントローラ６についても、パネル１に一体形成するようにしたので、パネル１をＣＰＵ１１０Ａと直結することができ、システム全体を低コスト、高信頼性、省スペース化することができる。
実施の形態２．
図６は本発明の第２の実施の形態に係るパネル１Ａの駆動部分を詳細に表した図である。図において、図２と同じ図番を付しているものは、図２と同じ動作を行うので説明を省略する。図において、２ＡはアクティブマトリクスＯＥＬＤ（Ｏｒｇａｎｉｃ ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙｓ）部である。アクティブマトリクスＯＥＬＤ部２Ａは、アクティブマトリクスＬＣＤ部２のＬＣ部２４の代わりにＯＥＬ発光部２５を用いたものである。ＯＥＬ発光部２５はＯＥＬ素子により構成される。ＯＥＬ素子とは、有機ＥＬ素子（Ｏｒｇａｎｉｃ ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｔ ｄｅｖｉｃｅｓ）のことである。ＯＥＬ素子は電流駆動型発光素子の一種である。この電流駆動型発光素子は、液晶とは異なり、電流が供給されると発光する自発光素子である。このような電流駆動型発光素子のうち、有機、無機を含めたＥＬ素子は、次のような特徴を有し、ディスプレイの分野や他の分野で期待されている。ＯＥＬ素子は、さらに材料が安価であり、研究開発により電気光学的変換効率が高められ、さらなる低電力化が図られている。
（１）視野角が広い
（２）軽量薄型化が可能
（３）コントラスト比が高い
（４）低消費電力（バックライトの必要なし）
（５）材料を分子設計することにより、様々な光学特性（色度、分光特性、輝度等）を実現できる
（６）電流駆動のため高精細表示が可能
図７はアクティブマトリクスＯＥＬＤ部２Ａの各ドットにおいて構成される等価回路を表す図である。図７において、図３と同じ図番を付しているものは、第１の実施の形態で説明したことと同様の動作を行うので説明を省略する。図において、２２Ａはアクティブ素子部２２と同様のアクティブ素子部である。図７ではｐチャネルのＴＦＴを用いている。ＯＥＬ素子は直流（ＤＣ）駆動させればよいので、液晶を駆動させるアクティブ素子よりも構造は簡単なものになっている。それに、ＬＣＤのように２本（ＶＬＣ、ＶＣＯＭ）のワード線を設ける代わりに、ＶＯＥＬのワード線１本だけを設ければいいので配線を少なくすることができる。２５は前述したＯＥＬ発光部である。本実施の形態は、第１の実施の形態と同様に、ＳＯＰの概念で形成したパネルによる表示動作を、液晶の施光性で行う代わりに、ＯＥＬ素子を発光させて行うようにしたものである。
次に本実施の形態の動作について説明する。本実施の形態についても、基本的には第１の実施の形態における動作と変わるものではない。ただ、アクティブ素子部２２ＡはｐチャネルのＴＦＴであることから、負論理で動作させなければならない。そのため、ＰＷＭ波形形成回路２３が画像信号に基づいて変換する波形は、図５のものとは極性が逆になる。また、ＯＥＬ素子は直流駆動させればよいので、通常、反転駆動によるリフレッシュを必要としない（ただ、図７のアクティブ素子部２２Ａはダイナミック素子であるので、電流を供給し表示を維持する必要がある）。
以上のように第２の実施の形態によれば、周辺回路を含めた部分もシステムとしてガラス基板上に一体形成し、しかも、各ドットをある階調で表示させるために必要な記憶回路部２１及びＰＷＭ波形形成回路２３を各ドット内に形成するようにしたパネル１Ａを有する表示装置において、その表示を液晶駆動で行う代わりに、電流供給により発光する電流駆動型発光素子を用いて行ったので、高精細表示等を図ることができる。しかもバックライト不要であり、低電力化を図ることができる。特に、本実施の形態では、電流駆動型発光素子であるＥＬ素子の中で、ＯＥＬ素子を発光させて表示を行うようにしたので、大型ガラス基板上で作成でき、薄型大面積化、大容量化（ドットマトリクスの高精細化）、フルカラー化を図ることができる、薄膜素子のＥＬ素子の特徴を有し、さらに材料が安価なため、コストを削減でき、高い電気光学変換効率のため、一層の低電力化を図ることができる。
しかも、アクティブマトリクスＯＥＬＤ部２Ａは、アクティブマトリクス型のＯＥＬＤであるので、単純マトリクス型のディスプレイに比べても駆動電圧を大幅に減らすことができ、効率のよい動作点を使えることから、さらに低電力化を図ることができる。その上、ＥＬ素子は薄膜素子であるので、ＳＯＰに基づいて、システム全体を一体形成した場合には、省スペース化及び薄型化（液晶のようにガラス基板を２枚使い、挟み込む必要もない）を図ることができる。そして、ＯＥＬ素子の製造工程は、アクティブマトリクス型の要であるＴＦＴの製造工程にくらべて低温のプロセスで実行できる。そのため、ＴＦＴを含めた回路をガラス基板上に一体形成した後にＯＥＬ素子の形成工程を追加しても、ＴＦＴには全く影響がなく、プロセス、歩留まり等様々な面から考えても都合がよい。それに、ＬＣＤの場合、表示する行を特定するためのワード線（ＶＬＣ及びＶＣＯＭ）を２本設けて配線しなければならないのに対し、ＯＥＬＤの場合、そのワード線（ＶＯＥＬ）が１本でよく、さらなる配線数の減少によるレイアウトの簡素化、省スペース化、ドットアレイパターンの面積の拡大化（高開口率）等が図れる。さらに、各ＯＥＬ素子を飽和領域で用いることにより、各ドットのアクティブ素子のスレッショルドレベルのばらつきを影響をほとんど受けずに電流を供給させることができる。
実施の形態３．
図８は第３の実施の形態におけるＰＷＭＣＬＫの１周期の波形を表したものである。第１及び第２の実施の形態では、ＰＷＭタイミング信号発生回路６２は、ＰＷＭＣＬＫを等パルス幅（等周期）で発生させた。本実施の形態は、ＰＷＭＣＬＫの発生パルス幅を、例えばγ補正に基づく関数に基づいて発生させるようにし、そのための回路としてＰＷＭタイミング信号発生回路６２Ａを設けた。ここで、γ補正とは、ＣＣＤカメラ等において、入力光量Ｅと出力値Ｄとの間にあるＤ＝Ｅγのようなγ特性と呼ばれる指数関数の関係を補正することが本来の意味である。ただ、ＬＣＤやＯＥＬＤにおいては、１ドット分の画像信号が示す値と明るさ（輝度）との関係を視覚的に自然な階調表示にするための補正の意味もある。本実施の形態では主に後者の意味で用いることにし、ＯＥＬ素子に供給する電流をγ特性に合わせて制御する。
そのため、ＰＷＭタイミング信号発生回路６２Ａは、ＰＷＭＣＬＫの発生パルス幅をγ特性の指数関数に基づいて発生させる。そして、ＰＷＭ波形形成回路２３は、画像信号により示される値をＰＷＭＣＬＫの発生パルス幅に基づいて変換したＰＷＭ波形を生成する。アクティブ素子部２２又はアクティブ素子部２２Ａによるスイッチング時間をそのＰＷＭ波形に基づいて行うことにより、画素電極やＯＥＬ素子に供給する電流を制御する。等間隔のパルス幅でＰＷＭＣＬＫを発生させれば、次のグループのセット信号送信は、図４のようにＰＷＭＣＬＫ約２パルス後に行うことができる。ここでは、ＰＷＭＣＬＫのパルス幅は変化し、その変化が周期となっているので、この周期に合わせてセット信号を送信する必要がある点で第１又は第２の実施の形態の動作とは異なる。
以上のように第３の実施の形態によれば、ＰＷＭＣＬＫのパルス幅をγ特性の指数関数に基づいて設定し、アクティブ素子部によるスイッチング時間をそのＰＷＭＣＬＫに合わせて作成したＰＷＭ波形に基づいて行うことにより、画素電極又はＯＥＬ素子にγ補正に基づいた電流供給を行うことができる。そのため、表示データの値（画像信号に基づく値）と階調（明るさ、輝度）との関係を線形的に表現することができる。
実施の形態４．
図９は本発明の第４の実施の形態に係るパネル１Ｂの駆動部分を詳細に表した図である。図において、図２と同じ図番を付しているものは、図２と同じ動作を行うので説明を省略する。４３Ａは列選択スイッチ部であり、第１の実施の形態で説明した列選択スイッチ部４３と同様の動作を行う。本実施の形態ではｋ＝６としているので、その分の列選択スイッチを設けているだけの違いである。また、タイミングコントローラ６Ａもタイミングコントローラ６と基本的には同様の動作を行う。ただし、本実施の形態ではＰＷＭタイミング信号発生回路６２を設けていないので、タイミング信号を送信しない点で異なる。
図１０はアクティブマトリクスＯＥＬＤ部２Ｂの各ドットにおいて構成される等価回路を表す図である。図１０において、２１Ａは記憶回路部である。第１及び第２の実施の形態との違いは、ｋ＝６であることに対応させ、メモリセルを６つ設けている点である。また、２２Ｂはアクティブ素子部２２Ａと同様のアクティブ素子部であるが、アクティブ素子部２２Ｂは、メモリセルと直接接続されたアクティブ素子がメモリセル分（図１０では６つ）設けられている点でアクティブ素子部２２Ａとは異なる。２５ＡはＯＥＬ発光部である。図１０では、６つのＯＥＬ素子が各アクティブ素子と接続されている。ここで、実際には、各ＯＥＬ素子の面積は、接続された各メモリセルの画像信号が示す値（２k-1）に対応し、その面積比は、Ｓ１：Ｓ２：Ｓ３：Ｓ４：Ｓ５：Ｓ６＝１：２：４：８：１６：３２となっている。そして、面積に比例した明るさで発光するように設定されている。
本実施の形態は、各メモリセル及び各アクティブ素子に接続された面積の異なるＯＥＬ素子を組み合わせて発光させ、その発光面積により各ドットの階調を表現するものである。そして、各ドットには第２の実施の形態ようにＤＡＣ（ＰＷＭ波形形成回路２３）を設けずに、回路の簡素化を図ろうとするものである。また、ＰＷＭＣＬＫ及びＳｅｔの信号線及びその信号を送信するＰＷＭタイミング信号発生回路６２を設けずに、配線の簡素化及び周辺回路の省略による省スペース化を図るものである。
次に図９及び図１０に基づいて本実施の形態の動作について説明する。記憶動作については、第１の実施の形態で説明したことと同様の動作が行われ、表示の非動作期間Ｔ１を用いて、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１及びｄ０に、それぞれ２k-1（ｋ＝１〜６）の値を表す画像信号が入力される。
次に表示動作について説明する。記憶回路部２１Ａの各メモリセルに記憶された画像信号に基づいて、アクティブ素子部２２Ｂの各アクティブ素子ではスイッチング動作が行われている。ここで、画像信号が"１"を示しているならば、アクティブ素子によりスイッチがオンされている状態、"０"を示しているならばスイッチがオフされている状態であるとする。ワード線ドライバ３２がＶＯＥＬを駆動させる。これにより、スイッチがオンしているアクティブ素子と接続されているＯＥＬ素子には電流が供給される。表示動作は、全ての行のＶＯＥＬを常時駆動させて行うこともできるが、記憶動作を行うために非動作期間Ｔ１を設けておく必要がある。各行の非動作期間Ｔ１を同じにしておくとフリッカが生じる可能性があるので、各行の非動作期間Ｔ１をずらせておくのが望ましい。このタイミングは、ワード線ドライバ３２がＶＯＥＬの駆動を調整することにより行う。
以上のように第４の実施の形態によれば、記憶回路部２１Ａの各メモリセルに対応させてアクティブ素子部２２Ｂ及びＯＥＬ発光部２５Ａにおける各素子を接続し、そして、各メモリセルの画像信号が示す桁の値と各メモリセルに接続されたＯＥＬ素子の面積とを対応させておき、入力された画像信号に基づいてＯＥＬ発光を制御して発光面積を制御することで各ドットの階調を表現するようにしたので、各ドット毎にＤＡＣを設けなくてもよく、回路の簡素化を図ることができる。また、そのため、ＰＷＭＣＬＫ及びＳｅｔのような信号線及びその信号を送信するＰＷＭタイミング信号発生回路６２のような回路を設けなくてもよいので、配線の簡素化及び周辺回路の省略による省スペース化を図ることができる。さらに、前述したように、ＯＥＬ素子を飽和領域で用いることにより、各ドットのアクティブ素子部２２Ｂのスレッショルドレベルの影響をほとんど受けないで電流を供給させることができる。
実施の形態５．
図１１は本発明の第５の実施の形態に係るパネル１Ｃの駆動部分を詳細に表した図である。図において、図９と同じ図番を付しているものは、図９と同じ動作を行うので説明を省略する。本実施の形態では、ｋ＝４としているので、これに相当する列選択スイッチ部４３Ｂを設けている。また、アクティブマトリクスＯＥＬＤ部２Ｂに代えてアクティブマトリクスＬＣＤ部２Ｃを備えている。
図１２はアクティブマトリクスＬＣＤ部２Ｃの各ドットにおいて構成される等価回路を表す図である。図１２において、２２Ｃはアクティブ素子部であってメモリセル分（図１２では４つ）設けられている。前記アクティブ素子は、例えば二つのＮチャネル型のＴＦＴ等で構成され、一方のアクティブ素子２２Ｃａのゲートにはメモリセルの出力が入力され、他方のアクティブ素子２２Ｃｂのゲートにはメモリセルの反転出力が入力されるようになっている。前記メモリセル（記憶回路２１）は、上記各実施の形態と同様に、１又は複数のラッチ回路に代表されるスタティック（静的）なメモリセルで構成されている。そして、記憶回路２１の記憶データがアクティブ素子２２Ｃａのゲートに供給され、記憶回路２１の記憶データの反転データがアクティブ素子２２Ｃｂのゲートに供給されている。
また、２４ＡはＬＣ部であって、メモリセル分（図１２では４つ）設けられている。そして、これらＬＣ部２４Ａは、対向電極と各アクティブ素子部２２Ｃとの間にそれぞれ介挿され、前記アクティブ素子２２Ｃａ及び２２Ｃｂのドレイン（又はソース）側に接続されている。
そして、前記メモリセルの出力が供給されるアクティブ素子２２Ｃａのソース（又はドレイン）側は、所定時間毎に反転する交流信号ＶＬＣＯＮの信号線と接続され、メモリセルの反転出力が供給されるアクティブ素子２２Ｃｂのソース（又はドレイン）側は、対向電極の電位ＶＣＯＭである直流信号ＶＬＣＯＦＦの信号線と接続されている。
前記交流信号ＶＬＣＯＮは、図１３に示すように、対向電極の電位ＶＣＯＭを基準として所定時間毎に反転する信号であって、前記ＬＣ部２４Ａをオン状態にし得る交流電圧である。また、前記直流信号ＶＬＣＯＦＦは、ＬＣ部２４Ａをオフ状態にし得る直流電圧である。これら交流信号ＶＬＣＯＮ及び直流信号ＶＬＯＦＦは、ワード線ドライバ３２において生成されるようになっている。
そして、前記ＬＣ部２４Ａの図示しない画素電極は、互いに異なる面積を有しており、例えば、図１２において、右側から順に、ＬＣ部２４Ａの画素電極の面積をＳ１、Ｓ２、Ｓ３、Ｓ４とすると、その面積比は、Ｓ１：Ｓ２：Ｓ３：Ｓ４＝１：２：４：８となっている。
本実施の形態は、面積の異なる画素電極を有する複数のＬＣ部２４Ａを組み合わせて画素電極及び対向電極間に同一の電圧を印加させ、その面積の違いに伴う明るさの違いによって各ドットの階調を表現するものである。そして、上記第４の実施の形態と同様に、各ドットには、第１の実施の形態のようにＤＡＣ（ＰＷＭ波形形成回路２３）を設けずに、回路の簡素化を図ろうとするものであり、また、ＰＷＭＣＬＫ及びＳｅｔの信号線及びその信号を送信するＰＷＭタイミング信号発生回路６２を設けずに、配線の簡素化及び周辺回路の省略による省スペース化を図るものである。
次に、図１２に基づいて本実施の形態の動作について説明する。記憶動作については、第１の実施の形態で説明したことと同様の動作が行われ、表示の非動作期間Ｔ１を用いて、ｄ３、ｄ２、ｄ１及びｄ０にそれぞれ、２k-1（ｋ＝１〜４）の値を表す画像信号が入力される。
次に表示動作について説明する。記憶回路部２１の各メモリセルに記憶された画像信号に基づいて、アクティブ素子部２２Ｃの各アクティブ素子では、スイッチング動作が行われている。ここで、画像信号が"１"を示しているならば、アクティブ素子２２Ｃａはスイッチがオン、アクティブ素子２２Ｃｂはスイッチがオフされている状態、"０"を示しているならばアクティブ素子２２Ｃａはオフ、アクティブ素子２２Ｃｂはオンされている状態であるとする。ワード線ドライバ３２では、所定周期で反転する交流信号ＶＬＣＯＮ及び対向電極電位ＶＣＯＭの直流信号ＶＬＣＯＮを出力する。これにより、画像信号が"１"の場合には、アクティブ素子２２Ｃａはスイッチがオン、アクティブ素子２２ＣｂはスイッチがオフとなってＬＣ部２４Ａの画素電極には交流信号ＶＬＣＯＮが印加される。逆に、画像信号が"０"の場合には、アクティブ素子２２Ｃａはスイッチがオフ、アクティブ素子２２Ｃｂはスイッチがオンとなって、ＬＣ部２４Ａには直流信号ＶＬＯＦＦつまり対向電極電位ＶＣＯＭが印加される。
このとき、各画素電極の面積は、その面積比が、１：２：４：８となるように設定されているから、同一の電位が印加された場合であっても各ＬＣ部２４Ａ毎にその明るさが異なることになって階調表示が行われることになる。
以上のように第５の実施の形態によれば、記憶回路部２１の各メモリセルに対応させて、アクティブ素子部２２Ｃ及び画素電極の面積の異なるＬＣ部２４Ａを接続し、入力された画像信号に基づいてＬＣ部２４Ａの明るさを制御することで各ドットの階調を表現するようにしたので、各ドット毎にＤＡＣを設けなくてもよく、回路の簡素化を図ることができ、上記第４の実施の形態と同様に、省スペース化を図ることができる。
また、この場合、直流信号ＶＬＣＯＦＦとして、対向電極電位ＶＣＯＭを印加するようにしているから、直流信号ＶＬＣＯＦＦ用の電源を新たに設けなくてもよく、回路の簡素化を図ることができる。
また、この第５の実施の形態においても、ＶＤＤ、ＶＳＳ、ＶＬＣＯＮ、ＶＬＣＯＦＦの信号線を、２行間で共用させることができ、配線数の減少によるレイアウトの簡素化、省スペース化、ドットアレイパターンの面積の拡大化（高開口率）等が図れる。
実施の形態６．
図１４は本発明の第６の実施の形態における各ドットにおいて構成される等価回路を表す図である。図１４において図７と同じ図番を付しているものは図７と同じ動作を行うので説明を省略する。２１Ｂは記憶回路部である。第１の実施の形態で説明した記憶回路部２１と異なる点は、記憶させた画像信号を読み出せるようにしたことである。したがって、画像信号を表示のためだけに記憶するのではなく、例えばＣＰＵ１１０Ａと表示データのやりとりを行う等の用途に用いることができる。
記憶回路部２１Ｂから表示データの読み出しを行うタイミングは、同じ画素に対して、表示データのＷｒｉｔｅ（ライト、記憶）とＲｅａｄ（表示データの読み出し）とは同時に行うことができないのは言うまでもない。そして、構造の関係上、データ線はＷｒｉｔｅとＲｅａｄを共有して使っている（読み出しと記憶の経路が同じである）ので、別の画素についてＷｒｉｔｅしているときでもＲｅａｄはできない。以上より、ある画素についてＷｒｉｔｅしていないときは、Ｒｅａｄできることになる。それに、特に表示タイミングと同期させているわけではないので、表示に影響を与えない範囲であれば表示動作期間に読み出してもよい。
以上のように第６の実施の形態によれば、記憶回路部２１Ｂから表示データ（画像信号）を読み出せるようにし、他の用途に用いることができるので、読み出す速度は、通常のメモリ等に比べると遅いものの、表示データに関して言えば、コストや占有面積等の点で記憶回路（メモリ）を節約することができる。
なお、この第６の実施の形態においては、図７に示す第２の実施の形態において、記憶回路部２１Ｂから表示データを読み出させるようにした場合について説明したが、図１２に示す第５の実施の形態における記憶回路部２１に適用することも可能である。この場合、上記第６の実施の形態と同様に、記憶回路部２１を、記憶させた画像信号を読み出せるように構成すればよく、このようにすることによって、上記第６の実施の形態と同等の作用効果を得ることができる。
実施の形態７．
上述の実施の形態では、列デコーダ４１が１回で選択できる画素を１つとしたが、本発明ではそれに限定されるものではない。複数画素ずつを組として構成し、列デコーダ４１は、その組毎にデータ線を選択できるようにする。また、入力制御回路４２に入力され表示データの数をそれに合わせ（２倍の場合、画像信号はｋ×２×３）、組の表示データを一度に入力制御できるようにしておく。このような構成にすることで、複数表示データを一度に扱うことができ、配線は多くなるが、１画素ずつ記憶させる場合より、記憶に必要なクロックの周波数を低くすることができ、低電力消費を図ることができる。
発明の効果
以上のように、この表示装置では、画面表示の制御を行うのに、信号を記憶する記憶部と、記憶部が記憶した信号に基づいて画面表示の制御を行う表示制御部とを、ドット毎に備えた上、それらを半導体又は絶縁体の基板上に、つまり各ドットアレイパターン内に集積するようにしたので、表示領域以外の部分で構成しなければならない回路を少なくすることができ、省スペース化を図ることができる。
また、この表示装置では、１又は複数の記憶回路で構成され、デジタルデータ信号の画像信号を記憶する記憶部と、画像信号に基づく値をアナログ信号に変換する変換部と、アナログ信号に基づいて液晶を用いた階調制御をする表示制御部とを、各ドット毎に設け、半導体又は絶縁体の基板上に、つまり各ドットアレイパターン内に集積するようにしたので、表示領域に合わせて集積することで、表示領域外にこれらをレイアウトする必要もなく、省スペース化を図ることができる。この発明は透過率等の問題から反射型の液晶表示装置に特に有効である。また、各ドット毎に記憶部を設け、画面表示に必要な全ての信号を記憶するようにしたので、信号のやりとりを少なくすることもでき、これによる低電力化が図れる。
また、この表示装置においては、記憶回路をスタティックな回路で構成し、ダイナミックな回路に比べて画像信号の長期保持を図ることができるので、素子数が多くなるものの、表示が変化しない部分については記憶を変更する必要がなく、そのため画像信号のやりとりを少なくすることもでき、低電力化が図れる。
また、この表示装置では、変換部が、画像信号に基づく値をアナログ信号に変換するのにパルス幅変調を行うようにしたので、画像信号を効率よくアナログ信号に変換することができる。
また、この表示装置では、変換部が、画像信号に基づく値をアナログ信号に変換するのにγ特性に基づくパルス幅変調を行うようにしたので、画像信号に基づく値と明るさとの関係を線形的に表現させることができる。
また、この表示装置では、前記変換部が、一定周期毎に前記アナログ信号への変換を行うので、例えば液晶による表示制御を行う場合には、一定時間毎にリフレッシュを行う必要がある場合等に便利である。
また、この表示装置では、一定周期の期間のうち、アナログ信号への変換を行わない期間を設けたので、この期間の間に記憶部への画像信号の変更を行うことができ、表示の安定化を図ることができる。
また、この表示装置では、変換部毎に一定周期の開始時期が異なり、前記アナログ信号への変換を行わない期間を異ならせるようにしたので、非動作期間をそれぞれ異ならせることができ、フリッカを抑えることができる。
また、この表示装置では、交流駆動電圧を印加するようにしたので、液晶を用いた表示を行う場合でも寿命を長くすることができる。
また、この表示装置では、基準電圧ＶＣＯＭに対してＶＣＯＭ±Ｖａで駆動される電圧を交流駆動電圧としたので、消費電力を抑えることができる。しかも、基準電圧はどの行においても一定なので、走査させることができる。
また、この表示装置では、ドットアレイパターンに対応させて配線した２つの電圧印加線により交流反転駆動される電圧を交流駆動電圧としたので、駆動させる回路の構成を簡単にすることができる。
また、この表示装置では、対の行で逆位相の交流駆動電圧を印加するようにしたので、フリッカ（ちらつき）を抑えることができる。また、この対の行で、その電圧が印加される線を共有することもできる。
また、この表示装置では、表示制御部に電流駆動型発光素子を接続しておき、その発光をアナログ信号に基づいて制御して階調制御を図るようにしたので、省スペース化できる上に、さらに電流駆動型発光素子を用いることによる低電力化を図ることができる。それに、電流駆動型発光素子を飽和領域で用いることで、表示制御部が有する動作条件のばらつきの影響をほとんど受けずに表示させることができる。
また、この表示装置では、１又は複数の記憶回路、能動素子及び電流駆動型発光素子をそれぞれ対応させて接続し、各電流駆動型発光素子には、接続された画像信号が示す桁の値に対応させた面積を有させることにより、面積による階調表示ができるので、変換部のような回路を設けなくても画像信号を直接用いた階調制御が可能である。それに、電流駆動型発光素子を飽和領域で用いることで、表示制御部が有する動作条件のばらつきの影響をほとんど受けずに表示させることができる。
また、この表示装置においては、ＥＬ素子で表示させるようにしたので、高精細、薄型大面積化、大容量化等で表示することができる。また、透過型ＬＣＤのようにバックライトを使わなくてもよいので、低消費電力化を図ることができる。
また、この表示装置においては、有機ＥＬ素子で表示させるようにしたので、ＥＬ素子のように高精細で表示することができるだけでなく、安価な材料で、さらに電気光学変換効率がよいので、さらなる低電力化を図ることができる。また、透過型ＬＣＤのようにバックライトを使わなくてもよいので、低消費電力化を図ることができる。
また、この表示装置では、１又は複数の記憶回路、能動素子及び液晶をそれぞれ対応させて接続し、各液晶を駆動する液晶駆動部には、接続された画像信号が示す桁の値に対応させた面積を有させることにより、面積による階調表示ができるので、変換部のような回路を設けなくても画像信号を直接用いた階調制御を行うことができる。
また、この表示装置では、記憶回路に記憶している画像信号を読み出せるようにしたので、表示装置が記憶手段として動作できることとなる。そのため、記憶手段の節約ができる。
また、この表示装置では、記憶部と表示制御部とが各ドットアレイパターン内に設けられた表示駆動部、ワード信号を送信する制御をするワード線ドライバ部、選択した行にライト信号を送信する行デコーダ部、データ線を選択する列デコーダ部及び画像信号をスイッチング動作により送信する列選択スイッチ部とが半導体又は絶縁体の基板上に集積するようにしたので、表示部分だけでなく、周辺回路を含めた部分も全てチップ等を用いずに一体形成できる。しかも、記憶部は各ドットアレイパターン内に設けられているので、表示領域外にレイアウトする必要がなく、さらに究極の省スペース化を図ることができる。
また、この表示装置では、表示駆動部において、画像信号をアナログ信号に変換する変換部をドットアレイパターン内に設けるようにしたので、さらに省スペース化を図ることができる。
また、この表示装置では、ワード線を２行分の表示制御部で共有させ、ワード信号を送信（電力供給）するようにしたので、配線を少なくすることができ、レイアウトの簡素化、省スペース化、高開口率等を図ることができる。
また、この表示装置においては、ワード線ドライバ部及び行デコーダ部を、表示駆動部の行方向の長さに対応して割り付け、また、列デコーダ部及び列選択スイッチ部を、表示駆動部の列方向の長さに対応して割り付けるようにしたので表示領域以外のレイアウトをできるだけ小さくすることができ、省スペース化が図れる。
また、この表示装置では、各列選択スイッチをドットのアレイパターンの幅に対応して割り付けるようにしたので、効率のよいレイアウトを行うことができる。
また、この表示装置では、行デコーダ部が、アドレス信号に基づいてライト信号を送信する行を選択するようにしたので、変更する行を選択するのに自由度の高い選択ができる。
また、この表示装置では、列デコーダ部がアドレス信号に基づいてデータ線を選択することで、自由度の高い選択ができる。
また、この表示装置においては、列デコーダ部は、１画素分の画像信号を記憶させるためのデータ線を選択するようにしたので、表示変更の基準となる１画素単位で入力することができる。
また、この表示装置では、カラー表示を行う場合、複数画素単位で画像信号を入力し、列デコーダ部はその入力に基づいて、複数画素分のデータ線を選択するようにしたので、配線は複雑になるが、記憶させるのに用いるクロック周波数を低くすることができ、低消費電力化を図ることができる。また単結晶ＦＥＴよりも特性が劣るアクティブ素子を表示制御部として動作させても、十分な動作が得られる。
さらに、この表示装置では、表示を制御するために必要な周辺回路を全てシステマティックに同一基板上に一体形成するようにしたので、システム全体の低コスト化、高信頼性、省スペース化を図ることができる。
第１図は、本発明の第１の実施の形態に係る表示装置を含めたシステムの概念を表すブロック図である。 第２図は、パネル１の駆動部分を詳細に表した図である。 第３図は、アクティブマトリクスＬＣＤ部２の各ドットにおいて構成される等価回路を表す図である。 第４図は、ＶＬＣ及びＶＣＯＭの駆動波形の関係例を表す図である。 第５図は、行ドライバ３及びデジタルデータドライバ４により入力される信号の各駆動波形例を表す図である。 第６図は、本発明の第２の実施の形態に係るパネル１Ａの駆動部分を詳細に表した図である。 第７図は、アクティブマトリクスＯＥＬＤ部２Ａの各ドットにおいて構成される等価回路を表す図である。 第８図は、第３の実施の形態におけるＰＷＭＣＬＫの１周期の波形を表したものである。 第９図は、本発明の第４の実施の形態に係るパネル１Ｂの駆動部分を詳細に表した図である。 第１０図は、アクティブマトリクスＯＥＬＤ部２Ｂの各ドットにおいて構成される等価回路を表す図である。 第１１図は、本発明の第５の実施の形態に係るパネル１Ｃの駆動部分を詳細に表した図である。 第１２図は、アクティブマトリクスＬＣＤ部２Ｃの各ドットにおいて構成される等価回路を表す図である。 第１３図は、第５の実施の形態における交流信号ＶＬＣＯＮの波形を表したものである。 第１４図は、本発明の第６の実施の形態における各ドットにおいて構成される等価回路を表す図である。 第１５図は、ＴＦＴディスプレイによる表示装置により表示を行うためのシステムのブロック図である。
符号の説明
１、１Ａ、１Ｂ、１Ｃ パネル
２、２Ｃ アクティブマトリクスＬＣＤ部
２Ａ、２Ｂ アクティブマトリクスＯＥＬＤ部
２１、２１Ａ、２１Ｂ 記憶回路部
２２、２２Ａ、２２Ｂ、２２Ｃ アクティブ素子部
２３ ＰＷＭ波形形成回路
２４、２４Ａ ＬＣ部
２５、２５Ａ ＯＥＬ発光部
３ 行ドライバ部
３１、３１Ａ 行デコーダ
３２ ワード線ドライバ
４ デジタルデータドライバ部
４１ 列デコーダ
４２ 入力制御回路
４３、４３Ａ、４３Ｂ 列選択スイッチ部
５ メモリコントローラ
６、６Ａ タイミングコントローラ
６１ アドレスバッファ
６２、６２Ａ ＰＷＭタイミング信号発生回路
１１０ デジタルインターフェース
１１０Ａ ＣＰＵ

Claims (6)

  1. 表示の最小単位であるドットのアレイパターンに対応して複数のライト線及び複数のデータ線を配線した各交点に備えられ、前記ライト線からライト信号が送信され、且つ、表示を制御するためのデジタルデータ信号である画像信号が前記データ線から送信されたとき、その画像信号を記憶する、１又は複数の記憶回路で構成される記憶部と、
    それぞれ、前記記憶部の各記憶回路とその記憶回路に記憶される画像信号が示す桁の値に対応させた面積を有する電流駆動型発光素子とに接続された１又は複数の能動素子を備え、前記各記憶回路に記憶された画像信号の値に基づいて前記電流駆動型発光素子の発光を制御する表示制御部とをドット毎に備え、且つこれらを半導体又は絶縁体の基板上に配置するようにしたことを特徴とする表示装置。
  2. 前記電流駆動型発光素子をＥＬ素子で構成したことを特徴とする請求項１記載の表示装置。
  3. 前記電流駆動型発光素子を有機ＥＬ素子で構成したことを特徴とする請求項１記載の表示装置。
  4. 表示の最小単位であるドットのアレイパターンに対応して複数のライト線及び複数のデータ線を配線した各交点に備えられ、前記ライト線からライト信号が送信され、且つ、表示を制御するためのデジタルデータ信号である画像信号が前記データ線から送信されたとき、その画像信号を記憶する、１又は複数の記憶回路で構成される記憶部と、
    それぞれ、前記記憶部の各記憶回路とその記憶回路に記憶される画像信号が示す桁の値に対応させた面積を有する液晶駆動部とに接続された１又は複数の能動素子とを備え、前記各記憶回路に記憶された画像信号の値に基づいて液晶を用いた階調制御を行う表示制御部とをドット毎に備え、且つこれらを半導体又は絶縁体の基板上に配置するようにしたことを特徴とする表示装置。
  5. 前記ドットのアレイパターンに対応させて複数のリード線をさらに配線し、リード信号が送信されると、前記記憶回路に記憶している前記画像信号が前記記憶部から読み出されることを特徴とする請求項１または４に記載の表示装置。
  6. 前記記憶部の記憶回路をスタティックな回路で構成することを特徴とする請求項１または４に記載の表示装置。
JP2008286661A 2000-03-30 2008-11-07 表示装置 Withdrawn JP2009110006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008286661A JP2009110006A (ja) 2000-03-30 2008-11-07 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000093576 2000-03-30
JP2008286661A JP2009110006A (ja) 2000-03-30 2008-11-07 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001571378A Division JPWO2001073738A1 (ja) 2000-03-30 2001-03-30 表示装置

Publications (1)

Publication Number Publication Date
JP2009110006A true JP2009110006A (ja) 2009-05-21

Family

ID=18608743

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001571378A Pending JPWO2001073738A1 (ja) 2000-03-30 2001-03-30 表示装置
JP2008286661A Withdrawn JP2009110006A (ja) 2000-03-30 2008-11-07 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001571378A Pending JPWO2001073738A1 (ja) 2000-03-30 2001-03-30 表示装置

Country Status (7)

Country Link
US (1) US6873310B2 (ja)
EP (2) EP1962262A3 (ja)
JP (2) JPWO2001073738A1 (ja)
KR (1) KR100491205B1 (ja)
CN (1) CN1186677C (ja)
TW (1) TW556144B (ja)
WO (1) WO2001073737A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067020A1 (ja) * 2010-11-17 2012-05-24 シャープ株式会社 液晶表示装置
JP2021527233A (ja) * 2018-06-05 2021-10-11 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ ホログラフィック投射のためのデータ配信
JP2022500694A (ja) * 2018-09-17 2022-01-04 アップル インコーポレイテッドApple Inc. 画素内メモリディスプレイの欠陥メモリのための補正
WO2023223745A1 (ja) * 2022-05-20 2023-11-23 ソニーグループ株式会社 半導体表示装置及び空間位相変調装置
JP7471413B2 (ja) 2020-03-30 2024-04-19 京東方科技集團股▲ふん▼有限公司 画素構造及びその駆動方法、表示装置

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822590B2 (ja) * 2001-02-08 2011-11-24 三洋電機株式会社 有機ｅｌ回路
JP2002372703A (ja) * 2001-04-11 2002-12-26 Sanyo Electric Co Ltd 表示装置
GB0130176D0 (en) * 2001-12-18 2002-02-06 Koninkl Philips Electronics Nv Electroluminescent display device
GB0130600D0 (en) * 2001-12-21 2002-02-06 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
GB0206093D0 (en) * 2002-03-15 2002-04-24 Koninkl Philips Electronics Nv Display driver and driving method
JP4089289B2 (ja) * 2002-05-17 2008-05-28 株式会社日立製作所 画像表示装置
JP4269582B2 (ja) 2002-05-31 2009-05-27 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末
JP2004220021A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd 表示装置
US6771028B1 (en) * 2003-04-30 2004-08-03 Eastman Kodak Company Drive circuitry for four-color organic light-emitting device
FR2866973B1 (fr) * 2004-02-27 2006-08-04 Commissariat Energie Atomique Dispositif ameliore d'adressage de pixels
JP4203659B2 (ja) * 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
US7519234B2 (en) * 2004-11-17 2009-04-14 Seiko Epson Corporation Apparatuses and methods for incorporating a border region within an image region
JP5220268B2 (ja) * 2005-05-11 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置
JP4768344B2 (ja) 2005-05-11 2011-09-07 株式会社 日立ディスプレイズ 表示装置
CN100552753C (zh) * 2005-05-11 2009-10-21 株式会社日立显示器 显示装置
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411804B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
TWI300544B (en) * 2005-07-01 2008-09-01 Au Optronics Corp Liquid crystal display panel module and gate driver thereof
JP2007086762A (ja) * 2005-08-24 2007-04-05 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
KR100807277B1 (ko) * 2006-08-10 2008-02-28 삼성전자주식회사 표시장치와 그 제조방법
WO2008086222A2 (en) * 2007-01-04 2008-07-17 Displaytech, Inc Digital display
JP2008203358A (ja) * 2007-02-16 2008-09-04 Eastman Kodak Co アクティブマトリクス型表示装置
JP5242076B2 (ja) * 2007-04-13 2013-07-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
EP2153431A1 (en) * 2007-06-14 2010-02-17 Eastman Kodak Company Active matrix display device
JP5106598B2 (ja) * 2010-08-09 2012-12-26 三菱電機株式会社 表示装置
CN104243884B (zh) * 2013-06-13 2018-05-01 建研防火设计性能化评估中心有限公司 视频录制方法和视频录制装置
JP6619632B2 (ja) * 2015-11-30 2019-12-11 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
CN110021262B (zh) * 2018-07-04 2020-12-18 京东方科技集团股份有限公司 像素电路及其驱动方法、像素单元、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07261155A (ja) * 1994-03-24 1995-10-13 Sony Corp アクティブマトリクス液晶表示素子
JPH09243994A (ja) * 1996-03-07 1997-09-19 Toshiba Corp 液晶表示装置
JPH112797A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd 液晶表示装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156927A (en) * 1976-08-11 1979-05-29 Texas Instruments Incorporated Digital processor system with direct access memory
JPS5659291A (en) 1979-10-19 1981-05-22 Matsushita Electric Ind Co Ltd Liquid crystal display unit
US4528480A (en) 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
JPS59187395A (ja) * 1983-04-08 1984-10-24 セイコーエプソン株式会社 記憶型アクテイブパネル
JPH07107630B2 (ja) 1984-04-20 1995-11-15 日本電信電話株式会社 画像表示装置
JPS62257197A (ja) 1986-04-30 1987-11-09 セイコーエプソン株式会社 液晶素子の駆動方法
GB8622714D0 (en) * 1986-09-20 1986-10-29 Emi Plc Thorn Display device
JP2748562B2 (ja) * 1988-07-13 1998-05-06 セイコーエプソン株式会社 画像処理装置
US4996523A (en) 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JP2790215B2 (ja) * 1988-10-31 1998-08-27 株式会社日立製作所 半導体集積回路装置
JP2568659B2 (ja) * 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JPH02166419A (ja) 1988-12-21 1990-06-27 Nippon I B M Kk 液晶表示装置
JPH03148695A (ja) * 1989-07-28 1991-06-25 Hitachi Ltd 液晶表示装置
US5225823A (en) * 1990-12-04 1993-07-06 Harris Corporation Field sequential liquid crystal display with memory integrated within the liquid crystal panel
US6320568B1 (en) * 1990-12-31 2001-11-20 Kopin Corporation Control system for display panels
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
EP0588019A3 (en) * 1992-07-21 1994-09-21 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display
JP3444926B2 (ja) * 1993-07-19 2003-09-08 パイオニア株式会社 表示装置の階調補正方式
US5965452A (en) * 1996-07-09 1999-10-12 Nanogen, Inc. Multiplexed active biologic array
JP2689917B2 (ja) 1994-08-10 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
US5687130A (en) 1994-11-30 1997-11-11 Texas Instruments Incorporated Memory cell with single bit line read back
JPH08194205A (ja) 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
GB2301253B (en) * 1995-05-23 1997-04-16 Yamatoya Shokai Method for the tonal control or adjustment of reproduced color image and picture producing system making use of said method
JP3688757B2 (ja) 1995-06-29 2005-08-31 Ｔｄｋ株式会社 画像表示装置およびその駆動方法
US5847516A (en) * 1995-07-04 1998-12-08 Nippondenso Co., Ltd. Electroluminescent display driver device
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US6100939A (en) * 1995-09-20 2000-08-08 Hitachi, Ltd. Tone display method and apparatus for displaying image signal
KR100230077B1 (ko) * 1995-11-30 1999-11-15 김영남 전계 방출 표시기의 셀 구동장치
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3077579B2 (ja) * 1996-01-30 2000-08-14 株式会社デンソー Ｅｌ表示装置
GB9705703D0 (en) * 1996-05-17 1997-05-07 Philips Electronics Nv Active matrix liquid crystal display device
JPH1068931A (ja) * 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
US6078303A (en) * 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
JPH10319909A (ja) 1997-05-22 1998-12-04 Casio Comput Co Ltd 表示装置及びその駆動方法
JP4114216B2 (ja) 1997-05-29 2008-07-09 カシオ計算機株式会社 表示装置及びその駆動方法
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JPH10254410A (ja) 1997-03-12 1998-09-25 Pioneer Electron Corp 有機エレクトロルミネッセンス表示装置及びその駆動方法
DE69825402T2 (de) * 1997-03-12 2005-08-04 Seiko Epson Corp. Pixelschaltung, anzeigevorrichtung und elektronische apparatur mit stromgesteuerter lichtemittierender vorrichtung
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JP3300638B2 (ja) * 1997-07-31 2002-07-08 株式会社東芝 液晶表示装置
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
US6489956B1 (en) * 1998-02-17 2002-12-03 Sun Microsystems, Inc. Graphics system having a super-sampled sample buffer with generation of output pixels using selective adjustment of filtering for implementation of display effects
JP3644240B2 (ja) * 1998-03-24 2005-04-27 セイコーエプソン株式会社 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
US6246386B1 (en) * 1998-06-18 2001-06-12 Agilent Technologies, Inc. Integrated micro-display system
JP2000040375A (ja) * 1998-07-17 2000-02-08 Mitsubishi Electric Corp 半導体記憶装置
US6278428B1 (en) * 1999-03-24 2001-08-21 Intel Corporation Display panel
US6323867B1 (en) * 1999-04-26 2001-11-27 Mediaq Inc. Parsing graphics data structure into command and data queues
JP3983449B2 (ja) * 1999-10-15 2007-09-26 株式会社リコー パルス幅変調回路、光書き込み装置及び画像形成装置
US6388661B1 (en) * 2000-05-03 2002-05-14 Reflectivity, Inc. Monochrome and color digital display systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07261155A (ja) * 1994-03-24 1995-10-13 Sony Corp アクティブマトリクス液晶表示素子
JPH09243994A (ja) * 1996-03-07 1997-09-19 Toshiba Corp 液晶表示装置
JPH112797A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd 液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067020A1 (ja) * 2010-11-17 2012-05-24 シャープ株式会社 液晶表示装置
JP2021527233A (ja) * 2018-06-05 2021-10-11 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ ホログラフィック投射のためのデータ配信
JP2022500694A (ja) * 2018-09-17 2022-01-04 アップル インコーポレイテッドApple Inc. 画素内メモリディスプレイの欠陥メモリのための補正
US11417298B2 (en) 2018-09-17 2022-08-16 Apple Inc. Correction for defective memory of a memory-in-pixel display
US11790873B2 (en) 2018-09-17 2023-10-17 Apple Inc. Correction for defective memory of a memory-in-pixel display
JP7471413B2 (ja) 2020-03-30 2024-04-19 京東方科技集團股▲ふん▼有限公司 画素構造及びその駆動方法、表示装置
WO2023223745A1 (ja) * 2022-05-20 2023-11-23 ソニーグループ株式会社 半導体表示装置及び空間位相変調装置

Also Published As

Publication number Publication date
KR100491205B1 (ko) 2005-05-25
EP1207512A4 (en) 2005-10-12
TW556144B (en) 2003-10-01
WO2001073737A1 (fr) 2001-10-04
US20020030670A1 (en) 2002-03-14
JPWO2001073738A1 (ja) 2004-01-08
EP1207512A1 (en) 2002-05-22
CN1186677C (zh) 2005-01-26
KR20020025880A (ko) 2002-04-04
EP1962262A2 (en) 2008-08-27
US6873310B2 (en) 2005-03-29
EP1962262A3 (en) 2010-03-17
CN1381031A (zh) 2002-11-20

Similar Documents

Publication Publication Date Title
KR100430929B1 (ko) 표시 장치
US6873310B2 (en) Display device
JP4061905B2 (ja) 表示装置
TWI503809B (zh) 像素電路及顯示裝置
JP3918642B2 (ja) 表示装置及びその駆動方法
KR20040098511A (ko) 화상 표시 장치
US20070120868A1 (en) Method and apparatus for displaying an image
US8416161B2 (en) Emissive display device driven in subfield mode and having precharge circuit
US20100110090A1 (en) Active-matrix display device
US20070236422A1 (en) Display device and driving method of the same
CN116312355A (zh) 显示设备以及操作显示设备的方法
JP2002287664A (ja) 表示パネルとその駆動方法
JP2002287683A (ja) 表示パネルとその駆動方法
JP2002287682A (ja) 表示パネルとその駆動方法
KR20070101545A (ko) 표시 장치
CN114694609B (zh) 显示装置及其驱动方法
JP2006003621A (ja) アクティブマトリクス発光ダイオードの画素構造及びその駆動方法
KR20230023508A (ko) 발광표시장치 및 이의 구동방법
KR20220094877A (ko) 발광표시장치 및 이의 구동방법
CN116416896A (zh) 发光显示装置及其驱动方法
KR20110071274A (ko) 액정표시장치 및 그 구동방법
KR20080005670A (ko) 표시 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110901

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111024