KR102259356B1 - 광소자를 포함하는 디스플레이 패널 검사 장치 및 방법 - Google Patents

Abstract

본 발명은 광소자 셀 어레이를 포함하는 피시험 디바이스의 검사를 수행하는 검사 장치에 관한 것으로서, 본 발명의 일 실시 예에 따른 검사 장치는, 광소자 셀 어레이의 신호 단자와 병렬 연결되는 커패시터(capacitor), 상기 커패시터의 충전 또는 방전을 통하여 상기 커패시터의 전하량을 증가 또는 감소시키고, 상기 커패시터의 일단의 전압에 따른 출력 논리값에 대응되는 신호를 출력하는 입출력 버퍼(I/O buffer), 상기 커패시터의 일단의 전압이 소정의 제1 전압으로부터 소정의 제2 전압에 도달하는 시간인 도달 시간을 측정하는 시간 계측기 및 상기 입출력 버퍼와 상기 시간 계측기를 제어하여 상기 도달 시간을 측정하고, 상기 도달 시간을 이용하여 상기 광소자 셀 어레이의 계측에 관계되는 전류의 값을 계측하고, 계측 값에 기초하여 상기 광소자 셀 어레이 불량 여부를 검사하는 프로세서를 포함한다.

Description

광소자를 포함하는 디스플레이 패널 검사 장치 및 방법{Measuring apparatus and method for a display panel comprising an optical element}

본 발명은 LCD 또는 LED 디스플레이 등 광소자로 구성된 셀 어레이나 반도체 소자의 동작특성 계측 및 소자의 불량 검출을 수행하는 검사 장치 및 방법에 관한 것이다.

LCD 또는 LED 디스플레이 등 광 소자로 구성된 셀 어레이나 반도체 소자의 동작 특성 계측 및 소자의 불량 검출을 위하여 계측 패턴을 제공하기 위해서는 패턴 생성 장치와 어레이 구동 장치가 필요한 것이 일반적이다.

이와 관련하여, 종래의 패턴생성장치는 한국등록특허공보 10-0839942에서 개시하는 바와 같이, 패턴파일 정합부, 블록생성기 등 고비용의 하드웨어로 구성되어 있어 경제적인 부담이 큰 편이었다.

또한, 종래의 어레이 구동장치는 미국등록특허 6,433,485에서 개시하는 바와 같이 셀 특성을 보기 위하여 전원부에 전류계를 부착하거나, 또는 데이터 입력단마다 전류소스를 연결하는 방식을 취하고 있다. 이때 전자의 경우 어레이 셀을 모두 계측하기까지 많은 계측시간이 소요되고, 후자의 경우 고비용의 전류소스 사용으로 인한 경제적인 부담이 마찬가지로 큰 편이었다.

본 발명은 종래와 같이 고비용의 전류소스를 데이터 입력단마다 부착하지 않고도 셀 어레이나 광소자의 불량을 검출할 수 있는 검사 장치를 제안하는 것을 목적으로 한다.

또한, 본 발명은 전류계를 부착하지 않고 시간 계측기만으로 전류 값을 계측함으로써 불량을 검출할 수 있는 검사 장치를 제안하는 것을 목적으로 한다.

또한, 본 발명은 프로세서에서 생성하는 검사 패턴에 따라 동시에 복수의 라인을 구동하여 검사를 수행할 수 있는 검사 장치를 제안하는 것을 목적으로 한다.

또한, 본 발명은 고가의 프로세서 대신에 중저가의 프로세서와 보조 프로세서를 통해 검사 장치를 구성함으로써 일정 수준의 성능을 보장하면서도 경제적인 검사 장치를 구현하는 것을 목적으로 한다.

또한, 본 발명은 버스의 트래픽 제한으로 인한 검사 속도의 저하를 방지하고 전력 소모량도 줄일 수 있는 검사 장치를 제안하는 것을 목적으로 한다.

상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한 본 발명의 특징적인 구성은 하기와 같다.

본 발명은 광소자 셀 어레이를 포함하는 피시험 디바이스의 검사를 수행하는 검사 장치에 관한 것으로서, 본 발명의 일 실시 예에 따른 검사 장치는, 광소자 셀 어레이의 신호 단자와 병렬 연결되는 커패시터(capacitor), 상기 커패시터의 충전 또는 방전을 통하여 상기 커패시터의 전하량을 증가 또는 감소시키고, 상기 커패시터의 일단의 전압에 따른 출력 논리값에 대응되는 신호를 출력하는 입출력 버퍼(I/O buffer), 상기 커패시터의 일단의 전압이 소정의 제1 전압으로부터 소정의 제2 전압에 도달하는 시간인 도달 시간을 측정하는 시간 계측기 및 상기 입출력 버퍼와 상기 시간 계측기를 제어하여 상기 도달 시간을 측정하고, 상기 도달 시간을 이용하여 상기 광소자 셀 어레이의 계측에 관계되는 전류의 값을 계측하고, 계측 값에 기초하여 상기 광소자 셀 어레이 불량 여부를 검사하는 프로세서를 포함한다.

본 발명의 실시 형태에 의하면, 시간 측정의 요소를 이용하여 전류를 계측하는 방식을 이용함으로써 종래의 방식과 같이 하드웨어를 구성하는 부품들의 고가의 정밀 기기에 의존하거나 코일, 저항체 등의 대형 부품을 이용하지 않으므로 전류 검사 장치의 단가가 저렴해지면서도 소형화가 가능한 효과가 있다.

본 발명의 일 실시 예에 따른 검사 장치는 종래와 같이 고비용의 전류소스를 데이터 입력단마다 부착하지 않고도 셀 어레이나 광소자의 불량을 검출할 수 있다.

또한, 본 발명의 일 실시 예에 따른 검사 장치는 전류계를 부착하지 않고 시간 계측기만으로 전류 값을 계측함으로써 불량을 검출할 수 있다.

또한, 셀 어레이를 구성하는 라인들을 순차적으로 검사해야만 하는 종래의 검사 장치와 달리 본 발명의 일 실시 예에 따른 검사 장치는 프로세서에서 생성하는 검사 패턴에 따라 동시에 복수의 라인을 구동하여 검사를 수행할 수 있다.

또한, 본 발명의 일 실시 예에 따른 검사 장치는 셀 어레이와 연결되는 입출력버퍼를 제어함으로써, 전체 셀 어레이 중 특정의 라인을 선택적으로 검사할 수 있다.

또한, 본 발명의 일 실시 예에 따른 검사 장치는 고가의 프로세서 대신에 중저가의 프로세서와 보조 프로세서를 통해 검사 장치를 구성함으로써 일정 수준의 성능을 보장하면서도 경제적인 검사 장치를 구현할 수 있다.

또한, 본 발명의 일 실시 예에 따른 검사 장치는 버스의 트래픽 제한으로 인한 검사 속도의 저하를 방지하고 전력 소모량도 줄일 수 있다.

본 발명의 실시예의 설명에 이용되기 위하여 첨부된 아래 도면들은 본 발명의 실시예들 중 단지 일부일 뿐이며, 본 발명이 속한 기술분야에서 통상의 지식을 가진 사람(이하 “통상의 기술자”라 함)에게 있어서는 발명적 작업이 이루어짐 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있다.
도 1은 본 발명의 일 실시 예에 따른 피시험 디바이스를 테스트하기 위한 검사 장치를 개념적으로 도시하는 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 검사 장치를 셀 어레이에 적용한 구조도이다.
도 3은 광소자 셀 구조도를 나타낸다.
도 4는 본 발명의 또 다른 일 실시 예에 따른 검사 장치이다.
도 5는 도 4에서 설명한 보조회로장치를 포함하는 검사 장치의 동작을 설명하기 위한 도면이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 통상의 기술자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 다만, 본 명세서에 기재된 본 발명의 개념 및 원리에 따른 실시예들에 대하여 특정한 구조적 및 기능적 설명은 단지 본 발명에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태들로 실시될 수 있으며, 본 명세서에 설명된 실시예에 반드시 한정되는 것은 아니라고 할 것이다.

또한, 본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 용어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다.

그리고 본 발명의 상세한 설명 및 청구항들에 걸쳐, '제1' 또는 '제2' 등의 용어는 다양한 요소들을 설명하는 데 사용될 수 있으나, 그 요소들이 상기 용어들에 한정되어서는 아니될 것이다. 상기 용어들은 하나의 요소를 다른 요소로부터 구별하기 위한 목적으로만 이용된 것인바, 예컨대 본 발명의 개념에 따른 권리범위에서 벗어나지 않는다면, '제1' 요소는 '제2' 요소로 명명될 수 있고, 이와 유사하게 '제2' 요소는 '제1' 요소로도 명명될 수 있다.

또한, 어떤 구성요소가 다른 구성요소에 '연결'되어 있다거나 '접속'되어 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 '직접 연결'되어 있다거나 '직접 접속'되어 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 예컨대, '~ 사이에'와 '바로 ~ 사이에' 또는 '~에 이웃하는'과 '~에 직접 이웃하는' 등도 마찬가지로 해석되어야 한다.

더욱이 본 발명은 본 명세서에 표시된 실시예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

이하, 통상의 기술자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시 예에 따른 피시험 디바이스를 테스트하기 위한 검사 장치를 개념적으로 도시하는 블록도이다.

본 발명의 일 실시 예에 다른 검사 장치가 계측하는 피시험 디바이스는 다양한 종류의 전자 장비에 사용할 수 있으나, 이하에서는 광소자를 포함하는 디스플레이 장치를 피시험 디바이스로 하는 경우를 중심으로 설명하기로 한다.

도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 검사 장치(100)는 프로세서(110), 프로세서와 연결된 버스, 버스 조절기(130), 적어도 하나의 테스터 채널(160), 시간 계측기(170)을 포함한다.

프로세서(110)는 본 발명에 따른 계측 방법을 수행함에 있어서 계측, 연산, 판정 및 분석 기능을 수행하는 구성요소이다. 소프트웨어 모듈(120)은 기능이 수행되도록 프로세서(110)에 의해 실행되는 구성요소이다.

소프트웨어 모듈(120)은 패턴 생성부(122), 전류-시간 변환부(124) 및 데이터 연산부(126)을 포함할 수 있다.

패턴 생성부(122)는 피시험 디바이스(200)의 계측에 필요한 패턴, 즉 검사 패턴을 생성할 수 있다.

전류-시간 변환부(124)는 누설 전류의 계측을 수행한다. 이를 구체적으로 설명하면, 누설 전류의 크기는 피시험 디바이스에 대한 측정 단자에 충전된 전하량이 빠져나가는 시간에 비례하므로, 측정 단자에 최초로 가해진 전압이 V이고, 측정 단자의 커패시턴스가 C이며, 전류가 I라고 한다면, i = dQ / dt = C * dV / dt가 된다. 즉, 전류-시간 변환부(124)는 전압의 변화량(또는 충방전 변화량)과 변화에 소요된 시간의 변화량을 측정하여 누설 전류를 계산할 수 있다.

또한 전류-시간 변환부(124)는 i = V / R로부터 전류가 흐를 때 저항에 걸리는 전압을 측정하여 계산할 수 있다. 이러한 간접적인 전류 계측 방식에는 측정 데이터에 관한 계산이 요구되는데, 본 발명에 따른 전류-시간 변환부(124)에서 그러한 기능을 수행한다.

더 상세하게 누설 전류 계측의 과정을 예를 들어 설명하면 다음과 같다. 우선, 프로세서(110)는 테스터 채널(160)을 통하여 제어 신호를 피시험 디바이스(200)에 인가함으로써 피시험 디바이스(200)를 대기(standby) 상태로 설정하고, 피시험 디바이스(200)의 단자들에 미리 정해진 전압(제1 전압)을 인가한다.

그후, 테스터 채널(160)은 그 테스터 채널(160)의 출력단이 오프(off) 상태에 놓여 있는 상태, 즉, Hi-Z 상태로 전환하며, 동시에 전술한 시간의 계측이 시작된다. 시간 계측은 시간 계측기(170)가 수행한다.

테스터 채널(160)은 피시험 디바이스(200) 단자의 누설 전류에 의하여 피시험 디바이스(200)에 인가된 전압이 변화하여 기준 전압(제2 전압)에 도달하기까지 소요된 시간을 특정하여 그 시간 데이터를 프로세서(110)로 전달한다. 상기 시간 데이터를 전달받은 프로세서(110)는 계측 설계 단계에서 미리 정해진 상수, 즉, 피시험 디바이스(200) 단자와 연결된 커패시턴스의 용량, 상기 인가된 전압(제1 전압), 기준 전압(제2 전압), 상기 소요된 시간을 토대로 전술한 전류 관계식을 이용하여 누설 전류를 계산할 수 있다.

요컨대, 본 발명에서는, 테스터 채널(160)에서 누설 전류의 측정을 위해, 피시험 디바이스(200)에 연결되는 측정 단자에 대해, 미리 설정된 전압 변화량 대비 전압의 변화에 소요된 시간을 계측하면, 그 소요된 시간의 측정된 결과인 시간 데이터는 버스 조절기(130)를 거쳐 프로세서(110)에 전달된다. 프로세서(110)는 그 전달받은 시간 데이터로부터 이미 설계 단계에서 설정되어 있는 측정 단자의 커패시턴스값과 상기 전압 변화량을 상수로 하여 누설 전류를 계산할 수 있다.

누설 전류의 누설에 소요된 시간이 측정되면, 프로세서(110)는, 프로세서(110)에 의하여 실행되는 소프트웨어 모듈(120)을 통하여 상기 누설에 소요된 시간을 누설 전류로 변환하는 프로세스를 수행함으로써 상기 누설 전류를 계측할 수 있다.

데이터 연산부(126)는 프로세서로부터 전달받은 계측 데이터로부터 연산이 요구되는 아날로그 신호의 특성을 계산한다. 여기에서 상기 아날로그 신호의 특성값은, 예컨대, 정확도(accuracy), 해상도(resolution), 동적 범위(dynamic range), 오프셋 오차(offset error), 이득 오차(gain error), 미분적 비선형성(differential nonlinearity), 적분적 비선형성(integral nonlinearity) 중 적어도 하나를 포함할 수 있으나 이에 한정되지 않음은 통상의 기술자가 이해할 수 있을 것이다.

구체적인 실시 예에서, 본 발명의 일 실시 예에 따른 검사 장치는 측정에 앞서 테스터 채널(160)을 통하여 디지털 신호를 피시험 디바이스(200)에 인가함으로써 피시험 디바이스(200)를 대기(standby) 상태로 설정한다. 그후, 검사 장치는, 예컨대, 피시험 디바이스(200)에 인가되는 입력, 출력 신호의 조합에 따라 다음의 두 가지 방식으로 전개되어 동작할 수 있다.

첫째, 디지털 입력-아날로그 출력시, 검사 장치(100)는 해당 테스터 채널(160)을 통하여 디지털 신호를 피시험 디바이스(200)에 입력하고, 피시험 디바이스(200)로부터 출력된 아날로그 신호는 아날로그 측정기(미도시)가 획득한다. 아날로그 측정기)는 측정된 아날로그 신호를 디지털 신호로 변환하고 그 변환된 결과인 측정 데이터를 프로세서(110)로 전달하며, 프로세서(110)에 의하여 실행되는 소프트웨어 모듈(120)의 데이터 연산부(126)가 상기 측정 데이터와 기대값 간의 비교 작업을 수행하고, 전술한 바와 같은 아날로그 신호의 특성값을 추출하여 해당 규격을 만족하는지를 검토함으로써 피시험 디바이스(200)의 양불 판정이 수행된다.

둘째, 아날로그 입력-디지털 출력시, 검사 장치(100)는 아날로그 측정기를 통하여 아날로그 신호를 피시험 디바이스(200)에 인가하고, 이에 대한 응답으로서 피시험 디바이스(200)로부터 출력된 디지털 신호는 측정 데이터로서 테스터 채널(160)을 통하여 프로세서(110)로 전달된다. 프로세서(110)에 의하여 실행되는 소프트웨어 모듈(120)의 데이터 연산부(126)가 상기 측정 데이터와 기대값 간의 비교 작업을 수행하고, 상기 아날로그 신호의 특성값을 추출하여 해당 규격을 만족하는지를 검토함으로써 피시험 디바이스(200)의 양불 판정이 수행된다.

버스는 검사 장치(100)에 포함된 개별 구성요소간의 데이터를 디지털 신호로 실어 전달하는 역할을 하며, 버스 조절기(130)에 의해 그 개방과 닫힘이 조절된다.

본 발명의 일 실시 예에 따른 검사 장치(100)는 추가적으로 통신부(미도시)를 더 포함할 수도 있다. 통신부는 버스에 실려 전달되는 신호들 중 적어도 일부를 외부 장치에 보존시키기 위하여 외부 장치에 신호들을 전달한다.

프로세서(110)는 계측 시작과 종료에 맞추어 통신부의 통신 포트의 개방과 닫힘을 제어할 수 있다. 이와 함께, 프로세서(110)는 계측 시작과 종료에 맞추어 버스 조절기(130)로 하여금 버스의 개방과 닫음을 조절하도록 지시할 수 있다.

테스터 채널(160)은 피시험 디바이스(200)에 입력 신호를 인가하고 출력신호를 획득할 수 있다. 테스터 채널(160)과 피시험 디바이스 단자 사이에는 스위치(미도시)가 추가적으로 마련될 수 있으며, 스위치 설정 신호에 따라 스위치의 개폐를 조절하는 스위치 조절기(미도시)가 검사 장치(100)에 더 포함될 수도 있다.

시간계측기(170)는 커패시터(210)의 일단의 전압이 소정의 제1 전압으로부터 소정의 제2 전압에 도달하는 시간인 도달 시간을 측정한다. 다시 말해서, 시간 계측기(170)는 입출력 버퍼(180)에 포함된 출력 버퍼의 출력 논리값이 변경되는 시간을 감지하여 이를 도달 시간으로서 측정하는 것이다. 시간 계측기(170)에서 측정되는 시간은 상술한 바와 같이, 소프트웨어 모듈(120)에 전달되어 피시험 디바이스(200)의 검사와 관계되는 전류 값을 산출할 수 있도록 한다.

입출력버퍼(180)는 커패시터의 충전 또는 방전을 통하여 커패시터의 전하량을 증가 또는 감소시키고, 상기 커패시터의 일단의 전압에 따른 출력 논리값으로서, 예컨대, 1 또는 0의 상태에 대응되는 신호를 출력한다.

입출력 버퍼(180)의 일 예시는, 커패시터의 충전 또는 방전을 통하여 커패시터의 전하량을 증가 또는 감소시키는 충방전 수단인 전압 출력 장치로서의 입력 버퍼, 및 상기 커패시터의 일단의 전압에 따른 출력 논리값에 대응되는 신호를 출력하는 장치로서의 출력 버퍼를 포함하도록 구성되는 것일 수 있다.

예를 들면, 상기 커패시터의 일단의 전압이 소정의 제1 전압일 때 출력 버퍼가 1의 상태에 대응되는 신호를 출력하고 소정의 제2 전압일 때 출력 버퍼가 0의 상태에 대응되는 신호를 출력할 수 있을 것이다. 반대로, 커패시터의 일단의 전압이 소정의 제1 전압일 때 출력 버퍼가 0의 상태에 대응되는 신호를 출력하고 소정의 제2 전압일 때 출력 버퍼가 1의 상태에 대응되는 신호를 출력할 수도 있을 것이다.

입출력 버퍼(180)의 일 실시 형태는, 상기 제1 전압 및 상기 제2 전압의 설정이 가능하도록 구성될 수 있으며, 이에 따라 상기 커패시터 일단의 전압이 상기 제1 전압으로부터 상기 제2 전압에 도달하는 때에 출력 논리값의 변화가 발생되도록 구성될 수 있다.

또한, 본 발명의 일 실시 예에 따른 검사 장치(100)는 필요에 따라 패턴/그림파일 저장부(140) 및 영상제어부(150)을 더 포함할 수도 있다.

패턴/그림파일 저장부(140)는 소프트웨어 모듈(120)에 의해 자체 생성한 패턴 이외에 외부에서 제공되는 검사 패턴으로서, 사용자 패턴 또는 그림파일을 저장한다. 여기에서 외부에서 제공되는 사용자 패턴 또는 그림파일이란, 광소자 셀 어레이로 구성되는 디스플레이 패널에 출력될 수 있으며, 디스플레이 패널에 출력된 이미지를 분석하여 광소자 셀 어레이의 불량 여부를 확인할 수 있다.

구체적인 실시 예에서, 소프트웨어 모듈(120)은 패턴/그림파일 저장부(140)에 저장된 사용자 패턴 또는 그림파일을 가공하여 피시험 디바이스(200)에 적용할 수 있다.

영상제어부(150)는 피시험 디바이스(200)의 전기적 검사와 무관한 광소자 어레이의 광학적 검사를 수행한다. 구체적으로 영상제어부(150)는 영상장치(300)를 통해 광소자 어레이 상단 보호막의 이물질로 인한 광학적 이상 여부 검사를 수행한다. 영상장치(300)는 이미지 촬영 장치로서, 피시험 디바이스(200)를 구성하는 광소자 어레이 상단 보호막 이미지를 촬영하여 영상제어부(150)로 전달한다. 영상제어부(150)는 이미지 인식 알고리즘을 통해 광소자 어레이 상단 보호막의 광학적 이상 여부를 판단할 수 있다.

도 2는 본 발명의 일 실시 예에 따른 검사 장치를 셀 어레이에 적용한 구조도이다.

검사 장치(100)의 테스터 채널(160)은 셀 어레이(210)의 데이터라인 입출력버퍼(180), 스캔라인 입출력버퍼(180)를 거쳐 개별 데이터라인과 스캔라인에 연결되는 구조이다.

커패시터(400)는 각각의 데이터라인과 스캔라인에 장착된다. 커패시터(400)는 테스터채널(160)의 구동 신호에 의해 일정한 전하량이 충전되거나 방전된다. 그리고 시간계측기(170)는 커패시터(400)의 충전, 방전에 소요되는 시간을 계측한다.

또 다른 실시 예에서, 커패시터(400)는 셀 어레이(210) 외부에 별도로 부착되는 것이 아니고, 셀 어레이(210) 내부의 데이터라인이나 스캔라인이 자체적으로 갖고 있는 고유 캐패시터(Built-in capacitor)일 수도 있다.

도 3은 광소자 셀 구조도를 나타낸다.

도 3은 도 2에 도시된 광소자 어레이(210)를 구성하는 셀 구조를 나타낸다. 도 3에 도시되어 있지 않으나, 신호단자와 커패시터 일단 사이에 스위칭 소자가 추가로 마련될 수 있다.

이하에서는 도2 및 도 3을 참고하여 커패시터(400)를 통한 전류 값 계측 방식을 좀더 구체적으로 설명하도록 한다.

본 발명의 일 실시 예에서, 피시험 디바이스(200)는 광소자 어레이(210)이며, 이 경우, 피시험 디바이스(200)의 신호단자에는 피시험 디바이스(200)의 검사에 관계되는 전류로서, 두 종류의 전류가 흐를 수 있다. 그 중 하나는 피시험 디바이스(200)가 대기 상태에 있는 때, 신호 단자로부터 접지 단자 또는 전원 단자의 방향으로 흐르는 누설 전류이며, 다른 하나는 피시험 디바이스(200)가 동작 상태에 있는 때, 신호 단자로부터 접지 단자 또는 전원 단자의 방향으로 흐르는 동작 전류이다.

일 실시 예에서, 피시험 디바이스(200)에서 구하고자 하는 전류값이 피시험 디바이스의 신호 단자로부터 접지 단자의 방향으로 흐르는 누설 전류의 값인 경우, 그 전류값의 산출과정은 다음과 같다.

1-1) 우선, 피시험 디바이스(200)에 시험 패턴을 인가하여 피시험 디바이스(200)를 대기 상태에 놓이게 한다. 이때 스위칭 소자는 오프 상태이다.

1-2) 다음으로, 프로세서(110)가 계측의 시작을 지시하면, 입출력 버퍼(180)의 입력 버퍼는 커패시터(400)의 일단의 전압(Vs)이 피시험 디바이스(200)의 전원 단자의 전압(Vd)에 이르기까지 충전을 개시한다. 이때, 충전 시간은 커패시터(400)의 충전이 충분히 이루어질 수 있도록 커패시터(400) 및 입출력 버퍼(180)를 포함하는 충전 회로의 시정수(τ)보다 충분히 큰 시간이다. 여기에서, 충전 회로의 시정수(τ)는 커패시터(400)의 용량(Ck)에 입력 버퍼의 충전 구동 저항(Ra)을 곱한 값, 즉, τ=Ck*Ra인바, Ck는 커패시터의 용량이며 이미 알려진 설계 상수이다. Ra는 입출력 버퍼(180)의 입력 버퍼의 충전 구동 저항이며, 일반적으로 충전시 정착 시간은 시정수의 대략 4배, 예를 들어 4 내지 5배로 알려져 있다.

전술한 1-1)과 1-2)의 과정은 동시 또는 이시(異時)에 수행될 수 있으며, 이시에 수행되는 경우에 그 수행의 순서는 1-1)이 수행된 후에 1-2)이 수행되거나 1-2)이 수행된 후에 1-1)이 수행되는 순서일 수 있다. 이하, 타 전류에 대한 계측에서 상기 1-1) 및 1-2)에 대응되는 과정의 상호 순서에 관한 설명은 마찬가지이므로 반복되는 설명은 생략하기로 한다.

1-3) 이 충전 시간이 지나면, 프로세서(110)는 입출력 버퍼(180)의 입력 버퍼를 오프(off)시키고, 출력 버퍼를 온(on)시킨다. 이와 함께, 스위칭 소자를 닫아 온시킴으로써 전류 계측의 대상인 피시험 디바이스(200)의 신호 단자를 본 발명의 일 실시 예에 따른 검사 장치(100)에 연결하는 동시에 시간 계측기(170)로 하여금 시간 측정을 하도록 지시한다.

1-4) 전류 검사 장치가 피시험 디바이스(200)의 신호 단자 부위에 연결되는 순간부터 누설 전류로 인하여, 충전되어 있던 커패시터(400)의 충전된 전하량의 변화가 시작되며, 이때 입출력 버퍼(180)의 출력 버퍼는 커패시터(400) 일단의 전압(Vs)에 따라 0과 1에 대응되는 두 출력 논리값을 가지는 것으로서 커패시터의 전하량 변화에 따라 출력 논리값(logic)이 1에서 0으로 변화될 수 있다.

프로세서(110)는 입출력 버퍼(180)의 출력 버퍼에서의 출력 논리값의 변화가 일어나면 시간 계측기(170)로 하여금 스위칭 소자가 온으로 된 시점으로부터 출력 논리값의 변화까지 경과된 시간, 도달 시간(t)을 계측하게 한다. 일반적인 예시로서, 제1 전압인 전원 전압을 Vd라고 할 때, 출력 버퍼의 출력 논리값의 변화가 일어나는 제2 전압인 기준 전압(Vr)은 Vr=Vd/2로 정해둘 수 있다. 기준 전압의 설정이 이에 한정되지 않음은 물론이다.

그렇다면 프로세서(110)는 계측된 도달 시간(t)으로부터 아래 수학식 1을 이용하여 전류 계측의 대상인 피시험 디바이스(200)의 제1 누설 전류를 산출해낼 수 있다.

이 수학식 1은 제1 전압이 Vd이고, 제2 전압이 Vr=Vd/2일 경우에 도출되는 식인바, 이와 다르게 정해진 제1 전압 및 제2 전압에 대하여도 통상의 기술자는 상기 수학식 1에 대응되는 전류값에 관한 식을 용이하게 구할 수 있을 것이므로 불필요한 상세 설명은 생략하기로 한다.

또 다른 실시 예에서, 앞서 설명한 것과는 달리 피시험 디바이스(200)에서 구하고자 하는 전류값이 DUT의 신호 단자로부터 전원 단자의 방향으로 흐르는 누설 전류의 값인 경우, 그 전류값의 산출 과정은 다음과 같다.

2-1) 제1 누설 전류의 계측에서의 1-1)과 같은 과정을 수행한다.

2-2) 다음으로, 프로세서(110)가 계측의 시작을 지시하면, 입출력 버퍼(180)의 입력 버퍼는 커패시터(400)의 일단의 전압(Vs)이 피시험 디바이스(200)의 접지 단자의 전압에 이르기까지 방전을 개시한다. 이때, 방전 시간은 커패시터(400)의 방전이 충분히 이루어질 수 있도록 커패시터(400) 및 입출력 버퍼(180)를 포함하는 방전 회로의 시정수(τ)보다 충분히 큰 시간이다. 여기에서, 방전 회로의 시정수(τ)는 커패시터(400)의 용량(Ck)에 입력 버퍼의 방전 구동 저항(Rb)을 곱한 값, 즉, τ=Ck*Rb인바, Ck는 커패시터의 용량이며 이미 알려진 설계 상수이다. Rb는 입출력 버퍼(180)의 입력 버퍼의 방전 구동 저항이며, 일반적으로 방전시 정착 시간 또한 시정수의 대략 4배, 예를 들어 4 내지 5배로 알려져 있다.

2-3) 이 방전 시간이 지나면, 제1 누설 전류의 계측에서의 1-3)의 과정과 마찬가지로 프로세서(110)는 입출력 버퍼(180)의 입력 버퍼를 오프(off)시키고, 출력 버퍼를 온(on)시킨다. 이와 함께, 스위칭 소자를 닫아 온시킴으로써 전류 계측의 대상인 피시험 디바이스(200)의 신호 단자를 본 발명에 따른 전류 검사 장치에 연결하는 동시에 시간 계측기(170)로 하여금 시간 측정을 하도록 지시한다.

2-4) 전류 검사 장치가 피시험 디바이스(200)의 신호 단자 부위에 연결되는 순간부터 누설 전류로 인하여, 충전되어 있던 커패시터(400)의 충전된 전하량의 변화가 시작되며, 이때 입출력 버퍼(180)의 출력 버퍼는 커패시터(400) 일단의 전압(Vs)에 따라 0과 1에 대응되는 두 가지 출력 논리값을 가지는 것으로서 커패시터의 전하량 변화에 따라 출력 논리값(logic)이 0에서 1로 변화될 수 있다.

프로세서(110)는 입출력 버퍼(180)의 출력 버퍼에서의 출력 논리값의 변화가 일어나면 시간 계측기(170)로 하여금 스위칭 소자가 온으로 된 시점으로부터 출력 논리값의 변화까지 경과된 시간, 도달 시간(t)을 계측하게 한다. 그렇다면 프로세서(110)는 계측된 도달 시간(t)으로부터 아래 수학식 2를 이용하여 전류 계측의 대상인 피시험 디바이스(200)의 제2 누설 전류를 산출해낼 수 있다.

이 수학식 2는 수학식 1과 마찬가지로 예시적인 것에 지나지 않으며, 이와 다르게 정해진 제1 전압 및 제2 전압에 대하여도 통상의 기술자는 수학식 2에 대응되는 식을 용이하게 구할 수 있을 것이다.

또한, 앞서 설명한 것과 달리 피시험 디바이스에서 구하고자 하는 전류값이 피시험 디바이스의 신호단자로부터 접지 단자의 방향으로 흐르는 동작 전류의 값인 경우, 그 전류값의 산출 과정은 아래와 같다.

3-1) 제1 누설 전류의 계측에서의 1-1)과 같은 과정을 수행하되, 시험 패턴은 피시험 디바이스(200)를 대기 상태 대신 동작 상태에 놓이게 하는 패턴이라는 점에서 차이가 있다.

3-2) 제1 누설 전류의 계측에서의 1-2)와 같은 과정을 수행한다.

3-3) 제1 누설 전류의 계측에서의 1-3)과 같은 과정을 수행한다.

3-4) 제1 누설 전류의 계측에서의 1-4)와 같은 과정을 수행하되, 누설 전류 대신에 동작 전류를 고려하는 점에서 차이가 있다.

또 다른 실시 예에서, 앞서 설명한 것과 달리 피시험 디바이스(200)에서 구하고자 하는 전류값이 DUT의 신호 단자로부터 전원 단자의 방향으로 흐르는 동작 전류의 값인 경우, 그 전류값의 산출 과정은 다음과 같다.

4-1) 제2 누설 전류의 계측에서의 2-1)과 같은 과정을 수행하되, 시험 패턴은 피시험 디바이스(200)를 대기 상태 대신 동작 상태에 놓이게 하는 패턴이라는 점에서 차이가 있다.

4-2) 제2 누설 전류의 계측에서의 2-2)와 같은 과정을 수행한다.

4-3) 제2 누설 전류의 계측에서의 2-3)과 같은 과정을 수행한다.

4-4) 제2 누설 전류의 계측에서의 2-4)와 같은 과정을 수행하되, 누설 전류 대신에 동작 전류를 고려하는 점에서 차이가 있다.

다시 말해서, 상술한 전류 계측 방법은 아래와 같이 요약될 수 있다.

검사 장치(100)는 (i) 시험 패턴을 생성하여 피시험 디바이스(200) 를 대기(standby) 상태 또는 동작(active) 상태로 작동시키거나 검사 장치(100)에 포함된 프로세서(110)로 하여금 작동시키도록 지원하고, (ii) 커패시터(400)의 충전 또는 방전을 통하여 커패시터(400)의 전하량이 증가 또는 감소되게 함으로써, 커패시터(400)의 일단의 전압이 소정의 제1 전압에 도달하게 한다.

그리고 검사 장치(100)는 커패시터(400)의 일단의 전압이 상기 제1 전압에 도달하면, 검사 장치(100)가, 스위칭 소자를 닫음으로써 커패시터(400) 전하량의 변화가 개시되도록 한다.

그 후, 검사 장치(100)는 커패시터(400)의 일단의 전압이 소정의 제2 전압으로 변동됨이 감지되면, 검사 장치(100)가, 스위칭 소자가 닫힌 시점으로부터 제2 전압으로 변동되기까지 경과한 시간인 도달 시간을 획득한다.

여기에서 커패시터(400)의 일단의 전압의 소정의 제2 전압으로의 변동은, 피시험 디바이스(200)의 신호 단자와 연결된 커패시터(400)의 일단과 연결되는 입출력 버퍼(180)를 이용하여 감지될 수 있다. 여기에서 입출력 버퍼(180)는 커패시터(400)의 일단의 전압에 따른 출력 논리값에 대응되는 신호를 출력하는 기능을 수행하고, 그와 같은 기능에 의하여 커패시터(400)의 일단의 전압이 제1 전압으로부터 제2 전압에 도달하는 때에 출력 논리값의 변화가 발생됨에 따라 검사 장치(100)는 제2 전압으로 변동됨이 감지될 수 있을 것이다.

또한, 여기에서 도달 시간의 획득은 입출력 버퍼(180)를 제어하는 프로세서(110) 또는 입출력 버퍼(180)로부터 제2 전압으로 변동됨이 감지되면, 스위칭 소자가 닫힌 시점으로부터 제2 전압으로 변동되기까지 경과한 시간을 계측하는 시간 계측기(170)에 의하여 수행될 수도 있다.

상술한 계측 방법을 통해 프로세서는 전류 값을 계측할 수 있으며, 계측된 전류 값에 기초하여 셀 어레이의 불량 여부를 판단할 수 있다. 예를 들어, 계측된 전류 값이 기 저장된 기대값과 동일한 경우, 프로세서는 해당 셀 어레이를 정상으로 판단할 수 있다. 또한, 계측된 전류 값이 기대값보다 낮거나 높은 경우, 프로세서는 셀 어레이를 불량으로 판단할 수 있다.

상술한 바와 같이, 본 발명의 일 실시 예에 따른 검사 장치(100)는 종래와 같이 고비용의 전류소스를 데이터 입력단마다 부착하지 않고도 셀 어레이나 광소자의 불량을 검출할 수 있다. 또한, 본 발명의 일 실시 예에 따른 검사 장치(100)는 전류계를 부착하지 않고 시간 계측기만으로 전류 값을 계측함으로써 불량을 검출할 수 있다.

또한, 셀 어레이를 구성하는 라인들을 순차적으로 검사해야만 하는 종래의 검사 장치와 달리 본 발명의 일 실시 예에 따른 검사 장치는 프로세서에서 생성하는 검사 패턴에 따라 동시에 복수의 라인을 구동하여 검사를 수행할 수 있다. 구체적으로, 종래에 데이터 라인과 스캔라인을 순차적으로 구동하는 방식과 달리 검사 패턴에 따라 자유롭게 이시에 또는 동시에 많은 라인을 구동할 수 있어 검사 시간을 획기적으로 줄일 수 있다.

또한, 본 발명의 일 실시 예에 따른 검사 장치는 셀 어레이와 연결되는 입출력버퍼를 제어함으로써, 전체 셀 어레이 중 특정의 라인을 선택적으로 검사할 수도 있다.

도 4는 본 발명의 또 다른 일 실시 예에 따른 검사 장치이다.

도 4의 실시 예에 따른 검사 장치(100)는 보조프로세서(190) 및 보조회로장치(191)를 더 포함한다. 나머지 구성은 도 1에서 설명한 것과 동일하므로 여기에서 자세한 설명은 생략한다.

도 1에서 설명한 실시 예에 따른 검사 장치의 경우 프로세서가 검사 패턴을 소프트웨어 모듈을 통해 생성한 후 버스를 경유하여 테스터 채널로 전달하는 구조로서, 버스에 많은 트래픽을 유발하여 결과적으로 신호 전달의 한계가 발생하는 문제가 있을 수 있다.

이러한 점을 보완하기 위해 본 발명의 또 다른 일 실시 예에 따른 검사 장치(100)는 프로세서(110)가 일정 영역의 검사 패턴을 생성한 후, 생성한 패턴을 보조회로장치(191)에 보내고, 보조회로장치(191)는 검사 패턴을 반복적으로 내부의 디코딩 회로를 통해 전체 검사영역으로 확장하거나 부분변형을 통하여 버스 트래픽을 줄임으로서 버스의 트래픽 제한으로 인한 검사 속도의 저하를 방지하고 전력 소모량도 줄일 수 있다.

구체적으로 도 1의 실시 예에 따른 검사 장치의 경우 계측/연산/판정/분석 등 다양한 기능을 프로세서가 담당하고 있는 만큼 프로세서가 강력한 성능을 가져야 하는 부담이 있다.

그러나, 도 4의 실시 예에 따른 검사 장치의 경우 보조 프로세서를 더 포함함으로써, 기존의 프로세서 혼자 담당하던 기능을 일부 나누어 보조프로세서를 통해 수행하게끔 할 수 있다. 결과적으로 고가의 프로세서 대신에 중저가의 프로세서와 보조 프로세서를 통해 검사 장치를 구성함으로써 일정 수준의 성능을 보장하면서도 경제적인 검사 장치를 구현할 수 있다.

도 5는 도 4에서 설명한 보조회로장치를 포함하는 검사 장치의 동작을 설명하기 위한 도면이다.

보조회로장치를 포함하는 검사 장치의 경우, 피시험 디바이스의 전체 셀 어레이를 위한 검사 패턴을 모두 프로세서에 생성하는 것이 아니며, 프로세서는 일부의 어레이를 위한 검사 패턴만을 생성하고, 보조회로장치가 프로세서에서 생성된 검사 패턴에 기초하여 나머지 어레이에 대한 디코딩 회로를 구현할 수 있다.

여기에서 보조회로장치가 구현하는 검사 패턴의 대상 셀 어레이가 프로세서에서 구현하는 검사 패턴의 대상 셀 어레이보다 클 수 있다. 이러한 계측 방법을 도 5를 통해 좀 더 자세히 설명하도록 한다.

도 5에서는 2개의 bank와 16개의 block으로 이루어진 어레이를 검사하는 것을 예시로 한다.

도 5에서 설명하는 바와 같이, 프로세서(110)의 소프트웨어 모듈(120)은 bank 0의 block 0과 bank 1의 block 0을 영역으로 하는 기본 검사 패턴을 생성하고, 생성한 기본 검사 패턴을 보조회로장치에 전달한다. 보조회로장치는 전달받은 검사 패턴을 block 0로부터 block 7까지 8개의 block에 반복적으로 적용하여 순차적으로 셀 어레이를 검사하도록 디코딩 회로를 구동할 수 있다.

이러한 구조에서 프로세서에서 생성하는 검사영역의 검사패턴 생성 규모가 줄어들면, 버스라는 전달 수단 대신에 통신 네트워크를 사용하여도 검사 속도의 저하없이 검사 패턴을 전달하고 검사를 수행할 수 있음은 통상의 엔지니어라면 능히 알 수 있다. 따라서 통신 네트워크를 통하여 프로세서에서 생성한 검사패턴을 보내어 검사를 실시하는 변형구조도 본 발명 검사 장치의 영역에 속하는 것은 주지의 사실이다.

위 실시예의 설명에 기초하여 해당 기술분야의 통상의 기술자는, 본 발명이 목적으로 하는 효과가 전술한 검사 장치(100)의 하드웨어만으로 달성되거나 그 하드웨어 및 소프트웨어의 결합을 통하여 달성되거나 하드웨어만으로 달성될 수 있다는 점을 명확하게 이해할 수 있다. 본 발명의 기술적 해법의 대상물 또는 선행 기술들에 기여하는 부분들은 다양한 변형례로서 실현될 수 있다는 점을 통상의 기술자는 잘 이해할 수 있을 것이다.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 사람이라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.

그와 같이 균등하게 또는 등가적으로 변형된 것에는, 예컨대 본 발명에 따른 방법을 실시한 것과 동일한 결과를 낼 수 있는, 수학적 또는 논리적으로 동치(logically equivalent)인 방법이 포함될 것이다.

Claims (10)

1. 광소자 셀 어레이를 포함하는 피시험 디바이스의 검사를 수행하는 검사 장치에 있어서,
   광소자 셀 어레이의 신호 단자와 병렬 연결되는 커패시터(capacitor);
   상기 커패시터의 충전 또는 방전을 통하여 상기 커패시터의 전하량을 증가 또는 감소시키고, 상기 커패시터의 일단의 전압에 따른 출력 논리값에 대응되는 신호를 출력하는 입출력 버퍼(I/O buffer);
   상기 커패시터의 일단의 전압이 소정의 제1 전압으로부터 소정의 제2 전압에 도달하는 시간인 도달 시간을 측정하는 시간 계측기;
   상기 입출력 버퍼와 상기 시간 계측기를 제어하여 상기 도달 시간을 측정하고, 상기 도달 시간을 이용하여 상기 광소자 셀 어레이의 계측에 관계되는 전류의 값을 계측하고, 계측 값에 기초하여 상기 광소자 셀 어레이 불량 여부를 검사하는 프로세서; 및
   상기 프로세서로부터 검사 대상 전체 광소자 셀 어레이의 일부를 위한 검사 패턴을 획득하고, 획득한 검사 패턴에 기초하여 나머지 광소자 셀 어레이를 검사를 위한 디코딩 회로를 구동하는 보조회로장치를 포함하며,
   상기 프로세서는 검사 패턴을 생성하는 패턴 생성부, 누설 전류의 계측을 수행하는 전류-시간 변환부 및 프로세서로부터 전달받은 계측 데이터로부터 연산이 요구되는 아날로그 신호의 특성을 계산하는 데이터 연산부를 포함하는 소프트웨어 모듈을 실행하여 상기 광소자 셀 어레이의 검사를 수행하는
   검사 장치.
2. 제1항에 있어서,
   상기 프로세서는 상기 광소자 셀 어레이를 구성하는 복수의 라인을 동시에 구동할 수 있는 검사 패턴을 생성하여 검사를 수행하는
   검사 장치.
3. 제1항에 있어서,
   상기 프로세서는 계측 값이 기 저장된 기대값과 동일한 경우 해당 광소자 셀 어레이를 정상으로 판단하고, 계측 값이 기 저장된 기대값과 다른 경우 해당 광소자 셀 어레이를 불량으로 판단하는
   검사 장치.
4. 제1항에 있어서,
   상기 프로세서는 상기 입출력버퍼의 제어를 통해 검사 대상이 되는 전체 광소자 셀 어레이 중 특정의 라인만을 선택적으로 검사하는
   검사 장치.
5. 제1항에 있어서,
   상기 프로세서가 수행하는 기능 일부를 나누어 수행하는 보조 프로세서를 더 포함하는 검사 장치.
6. 삭제
7. 제1항에 있어서,
   상기 보조회로장치는 상기 프로세서로부터 획득한 검사 패턴을 나머지 광소자 셀 어레이에 대하여 반복적으로 적용하여 순차적으로 광소자 셀 어레이를 검사하도록 디코딩 회로를 구동하는
   검사 장치.
8. 제1항에 있어서,
   상기 프로세서에서 생성된 검사 패턴을 입출력 버퍼로 전달하는 통신 네트워크를 더 포함하는
   검사 장치.
9. 제1항에 있어서,
   외부에서 제공되는 검사 패턴을 저장하는 패턴/그림파일 저장부를 더 포함하는
   검사 장치.
10. 제1항에 있어서,
    상기 광소자 셀 어레이에 대한 광학적 검사를 수행하기 위해 광소자 셀 어레이 상단 보호막을 촬영하는 영상장치 및 영상장치를 제어하여 광소자 셀 어레이 상단 보호막의 광학적 이상 여부를 검사하는 영상제어부를 더 포함하는
    검사 장치.
    

Images