JPH112797A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH112797A JPH112797A JP9151883A JP15188397A JPH112797A JP H112797 A JPH112797 A JP H112797A JP 9151883 A JP9151883 A JP 9151883A JP 15188397 A JP15188397 A JP 15188397A JP H112797 A JPH112797 A JP H112797A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- memory
- crystal display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】メモリを内蔵したアクティブマトリクス液晶表
示装置において、多階調表示を実現する際に、回路面積
を小さくし、歩留まりを向上させ、製造コストを低下さ
せる。 【解決手段】一対の基板とその基板の間に液晶層を有す
る液晶表示装置において、基板の一方にマトリクス状に
形成した走査線とデータ信号線群と、走査線の間に形成
されたタイミング線群と、走査線とデータ信号線群とに
囲まれた領域において、対応する走査線とデータ信号線
群とに接続され、走査信号に応答してデータ信号線群か
らの表示データを取り込み保持するメモリと、そのメモ
リに保持されたデータを取り込み、タイミング信号に制
御される複数のサンプルホールド回路と、そのサンプル
ホールド回路に制御されるスイッチング手段と、そのス
イッチング手段に接続された画素電極とで構成する。
示装置において、多階調表示を実現する際に、回路面積
を小さくし、歩留まりを向上させ、製造コストを低下さ
せる。 【解決手段】一対の基板とその基板の間に液晶層を有す
る液晶表示装置において、基板の一方にマトリクス状に
形成した走査線とデータ信号線群と、走査線の間に形成
されたタイミング線群と、走査線とデータ信号線群とに
囲まれた領域において、対応する走査線とデータ信号線
群とに接続され、走査信号に応答してデータ信号線群か
らの表示データを取り込み保持するメモリと、そのメモ
リに保持されたデータを取り込み、タイミング信号に制
御される複数のサンプルホールド回路と、そのサンプル
ホールド回路に制御されるスイッチング手段と、そのス
イッチング手段に接続された画素電極とで構成する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス液晶表示装置に係り、特にメモリ内蔵型のアクティブ
マトリクス液晶表示装置に関する。
ス液晶表示装置に係り、特にメモリ内蔵型のアクティブ
マトリクス液晶表示装置に関する。
【０００２】
【従来の技術】従来のアクティブマトリクス駆動方式
は、１９９０年出版の小林駿介著、『カラー液晶ディス
プレイ』（産業図書）に述べられているが、アクティブ
マトリクス型の液晶ディスプレイを駆動する際には走査
線により１フレーム時間ごとに１回走査パルスが印加さ
れる。通常このパルスのタイミングはパネルの上側から
下に向かって順にずれている。１フレームの時間として
は１／６０秒がよく用いられる。代表的な画素構成であ
る６４０×４８０ドットのカラーパネルでは、１フレー
ム時間に４８０回の走査が行われるので、走査パルスの
時間幅は(１／６０)／４８０ｓ＝約３５μｓとなる。
は、１９９０年出版の小林駿介著、『カラー液晶ディス
プレイ』（産業図書）に述べられているが、アクティブ
マトリクス型の液晶ディスプレイを駆動する際には走査
線により１フレーム時間ごとに１回走査パルスが印加さ
れる。通常このパルスのタイミングはパネルの上側から
下に向かって順にずれている。１フレームの時間として
は１／６０秒がよく用いられる。代表的な画素構成であ
る６４０×４８０ドットのカラーパネルでは、１フレー
ム時間に４８０回の走査が行われるので、走査パルスの
時間幅は(１／６０)／４８０ｓ＝約３５μｓとなる。
【０００３】一方、信号線には走査パルスが印加される
１行分の画素の液晶に印加する液晶駆動電圧を走査パル
スに同期して一斉に印加する。ゲートパルスを印加され
た選択画素では走査線に接続されたＴＦＴのゲート電極
電圧が高くなり、ＴＦＴがオン状態になる。このとき、
液晶駆動電圧は、ＴＦＴのソース，ドレイン間を経由し
て表示電極に印加され、表示電極と、対向基板上に形成
した対向電極との間に形成される液晶容量と、画素に配
置した負荷容量とを合わせた、画素容量を充電する。こ
の動作を繰り返すことにより、パネル全面の画素容量に
は、フレーム時間ごとに繰り返し液晶に電圧が印加され
る。
１行分の画素の液晶に印加する液晶駆動電圧を走査パル
スに同期して一斉に印加する。ゲートパルスを印加され
た選択画素では走査線に接続されたＴＦＴのゲート電極
電圧が高くなり、ＴＦＴがオン状態になる。このとき、
液晶駆動電圧は、ＴＦＴのソース，ドレイン間を経由し
て表示電極に印加され、表示電極と、対向基板上に形成
した対向電極との間に形成される液晶容量と、画素に配
置した負荷容量とを合わせた、画素容量を充電する。こ
の動作を繰り返すことにより、パネル全面の画素容量に
は、フレーム時間ごとに繰り返し液晶に電圧が印加され
る。
【０００４】この液晶印加電圧はフレーム時間ごとに極
性を反転することで、交流化を行っている。この結果、
通常６０ヘルツのフレーム周波数のとき、液晶駆動周波
数はこの１／２の周波数の３０ヘルツとなる。この信号
電極の極性は、上述の６４０×４８０ドットのパネルの
場合、１走査期間の３５μｓ毎に反転するので、信号電
極の駆動周波数は６４０×６０／２Ｈｚ＝１４.４ｋＨ
ｚ と液晶駆動周波数の約５００倍にもなる。すなわ
ち、表示する画像が変わらない場合でも、信号電極線の
電位を高速に変化させている。
性を反転することで、交流化を行っている。この結果、
通常６０ヘルツのフレーム周波数のとき、液晶駆動周波
数はこの１／２の周波数の３０ヘルツとなる。この信号
電極の極性は、上述の６４０×４８０ドットのパネルの
場合、１走査期間の３５μｓ毎に反転するので、信号電
極の駆動周波数は６４０×６０／２Ｈｚ＝１４.４ｋＨ
ｚ と液晶駆動周波数の約５００倍にもなる。すなわ
ち、表示する画像が変わらない場合でも、信号電極線の
電位を高速に変化させている。
【０００５】
【発明が解決しようとする課題】消費電力は周波数に比
例するため、従来技術では、多くの電力が消費される。
そこで、本出願人は、特願平8−62996号及び特願平8−1
5979号により、消費電力を大幅に低減する液晶表示装置
を提案している。この液晶表示装置は、各画素毎に表示
データ保持回路、及び、保持されている表示データによ
って制御されるスイッチ手段を備えている。この装置に
よれば、液晶の一方の電極である対向電極に液晶を駆動
するための交流電圧を印加し、他方の電極である表示電
極は前記のスイッチ手段で制御する。つまり、スイッチ
手段がオン状態のとき液晶には対向電極の交流電圧が印
加され、スイッチ手段がオフ状態のとき液晶には電圧が
印加されない。
例するため、従来技術では、多くの電力が消費される。
そこで、本出願人は、特願平8−62996号及び特願平8−1
5979号により、消費電力を大幅に低減する液晶表示装置
を提案している。この液晶表示装置は、各画素毎に表示
データ保持回路、及び、保持されている表示データによ
って制御されるスイッチ手段を備えている。この装置に
よれば、液晶の一方の電極である対向電極に液晶を駆動
するための交流電圧を印加し、他方の電極である表示電
極は前記のスイッチ手段で制御する。つまり、スイッチ
手段がオン状態のとき液晶には対向電極の交流電圧が印
加され、スイッチ手段がオフ状態のとき液晶には電圧が
印加されない。
【０００６】この方法では、表示データの内容に変更が
ないときには、信号線あるいは走査線の電位を変化させ
る必要がなく、消費電力を低減することができる。
ないときには、信号線あるいは走査線の電位を変化させ
る必要がなく、消費電力を低減することができる。
【０００７】しかし、この方法で多階調表示するには、
スイッチ手段と同数の容量を形成していたので回路領域
が大きくなるとともに、配線パターンが複雑になり歩留
まりが低下し、製造コストが増加するという問題が生じ
る。また、透過型にするには開口率が低下し、反射型に
しても画素電極を小さくして基板表面に形成するか、厚
い絶縁膜を形成して上層に形成するかを必要とする。
スイッチ手段と同数の容量を形成していたので回路領域
が大きくなるとともに、配線パターンが複雑になり歩留
まりが低下し、製造コストが増加するという問題が生じ
る。また、透過型にするには開口率が低下し、反射型に
しても画素電極を小さくして基板表面に形成するか、厚
い絶縁膜を形成して上層に形成するかを必要とする。
【０００８】本発明の目的は、メモリを内蔵した液晶表
示装置で多階調表示を実現する際に回路面積を小さく
し、その製造コストを低下させることにある。
示装置で多階調表示を実現する際に回路面積を小さく
し、その製造コストを低下させることにある。
【０００９】
【課題を解決するための手段】第１の構成として、少な
くとも一方が透明な一対の基板と、それら一対の基板に
挟持された液晶層を有する液晶表示装置において、前記
一対の基板の一方には、複数の走査線と、前記複数の走
査線にマトリクス状に交差する複数のデータ信号線群
と、前記複数の走査線の間に形成された複数のタイミン
グ線群と、前記複数の走査線と前記複数のデータ信号線
群とに囲まれた領域で、その対応する走査線とデータ信
号線群とに接続され、走査信号に応答してデータ信号線
群からの表示データを取り込み保持するメモリと、その
メモリに接続され、そのメモリに保持されたデータを取
り込み、前記領域に対応するタイミング線群のタイミン
グ信号によって出力が制御されるサンプルホールド回路
と、前記のサンプルホールド回路の出力によって制御さ
れる第１のスイッチング手段と、その第１のスイッチン
グ手段に接続された画素電極とを有する構成とする。
くとも一方が透明な一対の基板と、それら一対の基板に
挟持された液晶層を有する液晶表示装置において、前記
一対の基板の一方には、複数の走査線と、前記複数の走
査線にマトリクス状に交差する複数のデータ信号線群
と、前記複数の走査線の間に形成された複数のタイミン
グ線群と、前記複数の走査線と前記複数のデータ信号線
群とに囲まれた領域で、その対応する走査線とデータ信
号線群とに接続され、走査信号に応答してデータ信号線
群からの表示データを取り込み保持するメモリと、その
メモリに接続され、そのメモリに保持されたデータを取
り込み、前記領域に対応するタイミング線群のタイミン
グ信号によって出力が制御されるサンプルホールド回路
と、前記のサンプルホールド回路の出力によって制御さ
れる第１のスイッチング手段と、その第１のスイッチン
グ手段に接続された画素電極とを有する構成とする。
【００１０】また、第２の構成としては、少なくとも一
方が透明な一対の基板と、それら一対の基板に挟持され
た液晶層を有する液晶表示装置において、前記一対の基
板の一方には、複数の走査線と、前記複数の走査線にマ
トリクス状に交差する複数のデータ信号線群と、前記複
数の走査線の間に形成された複数のタイミング線群と、
前記複数の走査線と前記複数のデータ信号線群とに囲ま
れた領域で、その対応する走査線とデータ信号線群とに
接続され、走査信号に応答してデータ信号線群からの表
示データを取り込み保持するメモリと、そのメモリに接
続され、そのメモリに保持されたデータを取り込み、前
記複数のタイミング線群のタイミング信号によって出力
が制御される選択回路と、その選択回路の出力によって
制御される第１のスイッチング手段と、その第１のスイ
ッチング手段に接続された画素電極とを有する構成とす
る。
方が透明な一対の基板と、それら一対の基板に挟持され
た液晶層を有する液晶表示装置において、前記一対の基
板の一方には、複数の走査線と、前記複数の走査線にマ
トリクス状に交差する複数のデータ信号線群と、前記複
数の走査線の間に形成された複数のタイミング線群と、
前記複数の走査線と前記複数のデータ信号線群とに囲ま
れた領域で、その対応する走査線とデータ信号線群とに
接続され、走査信号に応答してデータ信号線群からの表
示データを取り込み保持するメモリと、そのメモリに接
続され、そのメモリに保持されたデータを取り込み、前
記複数のタイミング線群のタイミング信号によって出力
が制御される選択回路と、その選択回路の出力によって
制御される第１のスイッチング手段と、その第１のスイ
ッチング手段に接続された画素電極とを有する構成とす
る。
【００１１】これらの構成に、上記他方の基板には画素
電極に対向する対向電極を有する構成を加えてもよい。
電極に対向する対向電極を有する構成を加えてもよい。
【００１２】第１の構成に、サンプルホールド回路には
メモリに接続された複数の第２のスイッチング手段が形
成される構成としてもよい。
メモリに接続された複数の第２のスイッチング手段が形
成される構成としてもよい。
【００１３】第２の構成に、選択回路にはメモリに接続
された複数の第２のスイッチング手段が形成される構成
としてもよい。
された複数の第２のスイッチング手段が形成される構成
としてもよい。
【００１４】さらに、双方の構成の走査線の間には複数
のコモン線が形成され、データ信号線群と走査線に囲ま
れた領域に対応するコモン線には、第１のスイッチング
手段が接続される構成とする。
のコモン線が形成され、データ信号線群と走査線に囲ま
れた領域に対応するコモン線には、第１のスイッチング
手段が接続される構成とする。
【００１５】また、これらの液晶表示装置を駆動させる
時に以下の駆動方法をとることが望ましい。
時に以下の駆動方法をとることが望ましい。
【００１６】（１）対向電極及び画素電極に印加される
液晶駆動電圧の振幅を互いにほぼ等しくし、フレーム期
間を複数のサブフレームに分割し、その分割したサブフ
レームの期間の長さを異ならせる。
液晶駆動電圧の振幅を互いにほぼ等しくし、フレーム期
間を複数のサブフレームに分割し、その分割したサブフ
レームの期間の長さを異ならせる。
【００１７】（２）対向電極及び画素電極に印加される
液晶駆動電圧の振幅を互いに異ならせ、フレーム期間を
複数のサブフレームに分割し、その分割したサブフレー
ムの期間の長さをほぼ等しくさせる。
液晶駆動電圧の振幅を互いに異ならせ、フレーム期間を
複数のサブフレームに分割し、その分割したサブフレー
ムの期間の長さをほぼ等しくさせる。
【００１８】（３）対向電極及び画素電極に印加される
液晶駆動電圧の波形を互いに等しくさせ、フレーム期間
を複数のサブフレームに分割し、その分割したサブフレ
ームの期間の長さを異ならせ、そのサブフレームの期間
における電圧の実効値をそのサブフレームの期間の２乗
に比例して変化させる。
液晶駆動電圧の波形を互いに等しくさせ、フレーム期間
を複数のサブフレームに分割し、その分割したサブフレ
ームの期間の長さを異ならせ、そのサブフレームの期間
における電圧の実効値をそのサブフレームの期間の２乗
に比例して変化させる。
【００１９】（４）上記各サブフレームの最初に、液晶
駆動電圧が中心電圧に等しくなる期間を設ける。
駆動電圧が中心電圧に等しくなる期間を設ける。
【００２０】これらの駆動方法を具体的に説明すると、
液晶駆動電圧は、ｎ個のサブフレームからなる１フレー
ムの電圧波形が周期的に繰り返された交流電圧で、中心
電圧との差の絶対値の各サブフレーム期間における時間
積分が互いに相異なるようにする。さらに、各サブフレ
ームの最初に液晶に印加される電圧が０となる期間（リ
セット期間）、すなわち、液晶駆動電圧が中心電圧に等
しくなる期間を設ける。
液晶駆動電圧は、ｎ個のサブフレームからなる１フレー
ムの電圧波形が周期的に繰り返された交流電圧で、中心
電圧との差の絶対値の各サブフレーム期間における時間
積分が互いに相異なるようにする。さらに、各サブフレ
ームの最初に液晶に印加される電圧が０となる期間（リ
セット期間）、すなわち、液晶駆動電圧が中心電圧に等
しくなる期間を設ける。
【００２１】画素駆動用に形成した第１のスイッチング
手段は画素電極と液晶駆動電圧の中心電圧との接続を制
御する。
手段は画素電極と液晶駆動電圧の中心電圧との接続を制
御する。
【００２２】タイミング信号は、ｉ番目のサブフレーム
期間中において、メモリのｉビットの表示データが
“１”のとき、中心電圧と等しい電圧が画素電極に印加
されるように、画素駆動に接続された第１のスイッチン
グ手段を制御し、メモリのｉビットの表示データが
“０”のとき、画素電極に液晶駆動電圧と等しい電圧が
印加されるように、画素駆動用の第１のスイッチング手
段を制御する。
期間中において、メモリのｉビットの表示データが
“１”のとき、中心電圧と等しい電圧が画素電極に印加
されるように、画素駆動に接続された第１のスイッチン
グ手段を制御し、メモリのｉビットの表示データが
“０”のとき、画素電極に液晶駆動電圧と等しい電圧が
印加されるように、画素駆動用の第１のスイッチング手
段を制御する。
【００２３】例えば、サブフレームの個数ｎ＝３の場合
を例にとって、動作について説明する。
を例にとって、動作について説明する。
【００２４】１フレームは第１，第２，第３のサブフレ
ームに分割される。液晶駆動電圧は、中心電圧との差の
絶対値の各サブフレーム期間における時間積分がＶ1，
Ｖ2＝２Ｖ1，Ｖ3＝４Ｖ1となるように設定される。
ームに分割される。液晶駆動電圧は、中心電圧との差の
絶対値の各サブフレーム期間における時間積分がＶ1，
Ｖ2＝２Ｖ1，Ｖ3＝４Ｖ1となるように設定される。
【００２５】メモリの内容が“０１１”のとき第１サブ
フレームでは画素駆動用の第１のスイッチング手段はＯ
ＦＦ状態、第２サブフレームではＯ状態、第３サブフレ
ームではＯＮ状態となる。従って、液晶には第２，第３
サブフレームにだけ液晶駆動電圧と中心電圧の差が印加
され、第１サブフレームには電圧は印加されない。すな
わち、第１サブフレームでは電圧０，第２サブフレーム
では電圧２Ｖ1 ，第３サブフレームでは４Ｖ1 が印加さ
れる。従って、１フレームに印加される電圧の平均値は
（０＋２Ｖ1＋４Ｖ1）／３＝２Ｖ1 となる。このよう
に、ｎ＝３の場合には２n＝２3＝８とおりの電圧を液晶
に印加することが可能であり、８レベルの階調を表示す
ることができる。
フレームでは画素駆動用の第１のスイッチング手段はＯ
ＦＦ状態、第２サブフレームではＯ状態、第３サブフレ
ームではＯＮ状態となる。従って、液晶には第２，第３
サブフレームにだけ液晶駆動電圧と中心電圧の差が印加
され、第１サブフレームには電圧は印加されない。すな
わち、第１サブフレームでは電圧０，第２サブフレーム
では電圧２Ｖ1 ，第３サブフレームでは４Ｖ1 が印加さ
れる。従って、１フレームに印加される電圧の平均値は
（０＋２Ｖ1＋４Ｖ1）／３＝２Ｖ1 となる。このよう
に、ｎ＝３の場合には２n＝２3＝８とおりの電圧を液晶
に印加することが可能であり、８レベルの階調を表示す
ることができる。
【００２６】第３サブフレームから次のフレームの第１
サブフレームへ切り替わるとき、画素駆動用の第１のス
イッチング手段はＯＮ状態からＯＦＦ状態へと変化す
る。このとき、リセット期間がないと第１サブフレーム
において第３サブフレームの電圧が保持されてしまい所
望の駆動ができない。
サブフレームへ切り替わるとき、画素駆動用の第１のス
イッチング手段はＯＮ状態からＯＦＦ状態へと変化す
る。このとき、リセット期間がないと第１サブフレーム
において第３サブフレームの電圧が保持されてしまい所
望の駆動ができない。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
て詳細に説明する。
【００２８】少なくとも一方が透明な一対の基板と、そ
れら一対の基板に液晶層を挟持し、その一対の基板の一
方に走査回路に形成された複数の走査線と、それらの走
査線にマトリクス状に交差するｎ本のデータ信号線から
なる複数のデータ信号線群と、それらの走査線の間にｎ
本のタイミング線からなる複数のタイミング線群とを形
成する。また、走査線とｎ本のデータ信号線群とに囲ま
れた領域に、対応する走査線とｎ本のデータ信号線群と
に接続され、走査線に印加される走査信号に応答して、
ｎ本のデータ信号線群からのｎ個の表示データを取り込
み保持するメモリと、そのメモリに接続されて、そのメ
モリに保持された表示データ信号を取り込み、保持し、
タイミング線群のタイミング信号によって出力が制御さ
れるサンプルホールド回路と、そのサンプルホールド回
路の出力によって制御される第１のスイッチング手段
と、その第１のスイッチング手段に接続された画素電極
と、走査線を駆動する走査回路と、それらのデータ信号
線群を駆動するデータ信号回路と、対向電極に液晶を駆
動する液晶駆動交流電圧ＶＣＰを供給する液晶駆動交流
電圧源と、タイミング信号ＶＦ1，ＶＦ2，ＶＦ3 …ＶＦ
ｎを発生するタイミング回路と、画素回路に液晶駆動交
流電圧ＶＣＰの中心電圧ＶＣＮＴを供給する中心電圧回
路で構成される。
れら一対の基板に液晶層を挟持し、その一対の基板の一
方に走査回路に形成された複数の走査線と、それらの走
査線にマトリクス状に交差するｎ本のデータ信号線から
なる複数のデータ信号線群と、それらの走査線の間にｎ
本のタイミング線からなる複数のタイミング線群とを形
成する。また、走査線とｎ本のデータ信号線群とに囲ま
れた領域に、対応する走査線とｎ本のデータ信号線群と
に接続され、走査線に印加される走査信号に応答して、
ｎ本のデータ信号線群からのｎ個の表示データを取り込
み保持するメモリと、そのメモリに接続されて、そのメ
モリに保持された表示データ信号を取り込み、保持し、
タイミング線群のタイミング信号によって出力が制御さ
れるサンプルホールド回路と、そのサンプルホールド回
路の出力によって制御される第１のスイッチング手段
と、その第１のスイッチング手段に接続された画素電極
と、走査線を駆動する走査回路と、それらのデータ信号
線群を駆動するデータ信号回路と、対向電極に液晶を駆
動する液晶駆動交流電圧ＶＣＰを供給する液晶駆動交流
電圧源と、タイミング信号ＶＦ1，ＶＦ2，ＶＦ3 …ＶＦ
ｎを発生するタイミング回路と、画素回路に液晶駆動交
流電圧ＶＣＰの中心電圧ＶＣＮＴを供給する中心電圧回
路で構成される。
【００２９】また、走査線とデータ信号線群を互いに直
交させ、それらの交差部に上記画素回路を設ける。さら
に、中心電圧を供給するコモン線とタイミング信号を供
給するタイミング線群を走査線と平行に配置し、画素回
路に接続させる。
交させ、それらの交差部に上記画素回路を設ける。さら
に、中心電圧を供給するコモン線とタイミング信号を供
給するタイミング線群を走査線と平行に配置し、画素回
路に接続させる。
【００３０】画素回路は、データ信号線群に印加される
ｎ個の表示データＶＦ1，ＶＦ2，ＶＦ3 …ＶＦｎに対応
した電圧ＶＭ1，ＶＭ2，ＶＭ3 …ＶＭｎを格納するメモ
リと、そのメモリから電圧ＶＭ1，ＶＭ2，ＶＭ3 …ＶＭ
ｎを選択して取り出し、保持するサンプルホールド回路
と、サンプルホールド回路によって保持された電圧ＶＳ
によって制御され、画素電極とコモン線との接続状態を
決める第１のスイッチング手段とからなる。サンプルホ
ールド回路は、ＶＦ1＝“１”のとき、ＶＭ1をサンプル
し、ＶＳ＝ＶＭ1 として保持し、ＶＦｎ＝“１”のと
き、ＶＭｎをサンプルし、ＶＳ＝ＶＭｎとして保持す
る。
ｎ個の表示データＶＦ1，ＶＦ2，ＶＦ3 …ＶＦｎに対応
した電圧ＶＭ1，ＶＭ2，ＶＭ3 …ＶＭｎを格納するメモ
リと、そのメモリから電圧ＶＭ1，ＶＭ2，ＶＭ3 …ＶＭ
ｎを選択して取り出し、保持するサンプルホールド回路
と、サンプルホールド回路によって保持された電圧ＶＳ
によって制御され、画素電極とコモン線との接続状態を
決める第１のスイッチング手段とからなる。サンプルホ
ールド回路は、ＶＦ1＝“１”のとき、ＶＭ1をサンプル
し、ＶＳ＝ＶＭ1 として保持し、ＶＦｎ＝“１”のと
き、ＶＭｎをサンプルし、ＶＳ＝ＶＭｎとして保持す
る。
【００３１】メモリは、走査線の走査電圧ＶＧの第１番
目のサブフィールドＴ1 での電圧がＶＧ1 ＝“１”のと
き、つまりメモリを動作させる電圧値をとるとき、デー
タ信号線群のデータ信号電圧ＶＤ1 をサンプリングし、
ＶＭ1 ＝ＶＤ1 としてメモリに保持する。メモリは、走
査線の走査電圧ＶＧが第ｎ番目のサブフィールドＴｎで
の電圧がＶＧｎ＝“１”のとき、データ信号線群のデー
タ信号電圧ＶＤｎをサンプリングし、ＶＭｎ＝ＶＤｎと
して保持する。
目のサブフィールドＴ1 での電圧がＶＧ1 ＝“１”のと
き、つまりメモリを動作させる電圧値をとるとき、デー
タ信号線群のデータ信号電圧ＶＤ1 をサンプリングし、
ＶＭ1 ＝ＶＤ1 としてメモリに保持する。メモリは、走
査線の走査電圧ＶＧが第ｎ番目のサブフィールドＴｎで
の電圧がＶＧｎ＝“１”のとき、データ信号線群のデー
タ信号電圧ＶＤｎをサンプリングし、ＶＭｎ＝ＶＤｎと
して保持する。
【００３２】サンプリングホールド回路は、第１番目の
サブフィールドＴ1 でのタイミング線群の電圧ＶＦ1が
ＶＦ1＝“１”のとき、つまりメモリに印加する電圧が
ＯＮ状態となる電圧値をとるとき、メモリに保持された
電圧ＶＭ1をサンプリングし、ＶＳ＝ＶＭ1 として保持
する。
サブフィールドＴ1 でのタイミング線群の電圧ＶＦ1が
ＶＦ1＝“１”のとき、つまりメモリに印加する電圧が
ＯＮ状態となる電圧値をとるとき、メモリに保持された
電圧ＶＭ1をサンプリングし、ＶＳ＝ＶＭ1 として保持
する。
【００３３】サンプリングホールド回路は、第ｎ番目の
サブフィールドＴｎでのタイミング線群の電圧ＶＦｎが
ＶＦｎ＝“１”のとき、つまりメモリに印加する電圧が
ＯＮ状態となる電圧値をとるとき、メモリに保持された
電圧ＶＭ1 をサンプリングし、ＶＳ＝ＶＭｎとして保持
する。
サブフィールドＴｎでのタイミング線群の電圧ＶＦｎが
ＶＦｎ＝“１”のとき、つまりメモリに印加する電圧が
ＯＮ状態となる電圧値をとるとき、メモリに保持された
電圧ＶＭ1 をサンプリングし、ＶＳ＝ＶＭｎとして保持
する。
【００３４】第１のスイッチング手段はサンプリングホ
ールド回路に保持された電圧ＶＳがＶＳ＝“１”のとき
にＯＮ状態となり、画素電極とコモン線を接続し、ＶＳ
＝“０”のときにＯＦＦ状態となり、画素電極とコモン
線の接続を開放する。
ールド回路に保持された電圧ＶＳがＶＳ＝“１”のとき
にＯＮ状態となり、画素電極とコモン線を接続し、ＶＳ
＝“０”のときにＯＦＦ状態となり、画素電極とコモン
線の接続を開放する。
【００３５】このときのサンプルホールド回路としては
ｎ個の第２のスイッチング手段と、少なくとも１つの第
１の容量で実現でき、メモリはｎ個の第３のスイッチン
グ手段と、同数の第２の容量で構成することができる。
ｎ個の第２のスイッチング手段と、少なくとも１つの第
１の容量で実現でき、メモリはｎ個の第３のスイッチン
グ手段と、同数の第２の容量で構成することができる。
【００３６】また、上述の第１，第２の容量及び第１の
スイッチング手段をそれぞれコモン線に接続するか、接
地させるとよい。
スイッチング手段をそれぞれコモン線に接続するか、接
地させるとよい。
【００３７】また、サンプルホールド回路の代わりにＡ
ＮＤ回路などの選択回路を用いることも考えられる。
ＮＤ回路などの選択回路を用いることも考えられる。
【００３８】＜実施例１＞図１は本発明における一実施
例の液晶表示装置のブロック図を示したものである。
例の液晶表示装置のブロック図を示したものである。
【００３９】本液晶表示装置は、画素回路５０を縦横に
マトリクス状に配置した一方の基板と、透明な対向電極
７０を有する他方の基板と、両基板間に挿入した液晶層
と、走査線１００を駆動する走査回路１と、データ信号
線群２００を駆動するデータ回路２と、対向電極７０に
液晶を駆動する液晶駆動交流電圧ＶＣＰを供給する液晶
駆動交流電圧源５と、タイミング信号ＶＦ1 ，ＶＦ2 ，
ＶＦ3 を発生するタイミング回路３と、上記画素回路５
０に上記液晶駆動交流電圧ＶＣＰの中心電圧ＶＣＮＴを
供給する中心電圧回路４で構成される。
マトリクス状に配置した一方の基板と、透明な対向電極
７０を有する他方の基板と、両基板間に挿入した液晶層
と、走査線１００を駆動する走査回路１と、データ信号
線群２００を駆動するデータ回路２と、対向電極７０に
液晶を駆動する液晶駆動交流電圧ＶＣＰを供給する液晶
駆動交流電圧源５と、タイミング信号ＶＦ1 ，ＶＦ2 ，
ＶＦ3 を発生するタイミング回路３と、上記画素回路５
０に上記液晶駆動交流電圧ＶＣＰの中心電圧ＶＣＮＴを
供給する中心電圧回路４で構成される。
【００４０】また、走査線１００とデータ信号線群２０
０は互いに直行し、それらの交差部には上記画素回路５
０を設ける。さらに、中心電圧を供給するコモン線４０
０とタイミング信号を供給するタイミング線群３００が
走査線と平行に配置され、画素回路５０に接続されてい
る。
０は互いに直行し、それらの交差部には上記画素回路５
０を設ける。さらに、中心電圧を供給するコモン線４０
０とタイミング信号を供給するタイミング線群３００が
走査線と平行に配置され、画素回路５０に接続されてい
る。
【００４１】図２は本発明におけるデータ信号線群に３
個の表示データを印加する場合の液晶表示装置の画素回
路５０の構成を示すブロック図である。画素回路５０
は、データ信号線群に印加される３個の表示データＶＦ
1 ，ＶＦ2 ，ＶＦ3 に対応した電圧ＶＭ1 ，ＶＭ2 ，Ｖ
Ｍ3 を格納したメモリ１０と、電圧ＶＭ1 ，ＶＭ2 ，Ｖ
Ｍ3 を選択して取り出し、保持するサンプルホールド回
路２０と、サンプルホールド回路２０によって保持され
た電圧ＶＳによって制御され、画素電極４０とコモン線
４００との接続状態を決める第１のスイッチング手段３
０からなる。サンプルホールド回路２０は、ＶＦ1＝
“１”のとき、ＶＭ1をサンプルし、ＶＳ＝ＶＭ1 とし
て保持し、ＶＦ2 ＝“１”のとき、ＶＭ2をサンプル
し、ＶＳ＝ＶＭ2として保持し、ＶＦ3 ＝“１”のと
き、ＶＭ3 をサンプルし、ＶＳ＝ＶＭ3 として保持す
る。
個の表示データを印加する場合の液晶表示装置の画素回
路５０の構成を示すブロック図である。画素回路５０
は、データ信号線群に印加される３個の表示データＶＦ
1 ，ＶＦ2 ，ＶＦ3 に対応した電圧ＶＭ1 ，ＶＭ2 ，Ｖ
Ｍ3 を格納したメモリ１０と、電圧ＶＭ1 ，ＶＭ2 ，Ｖ
Ｍ3 を選択して取り出し、保持するサンプルホールド回
路２０と、サンプルホールド回路２０によって保持され
た電圧ＶＳによって制御され、画素電極４０とコモン線
４００との接続状態を決める第１のスイッチング手段３
０からなる。サンプルホールド回路２０は、ＶＦ1＝
“１”のとき、ＶＭ1をサンプルし、ＶＳ＝ＶＭ1 とし
て保持し、ＶＦ2 ＝“１”のとき、ＶＭ2をサンプル
し、ＶＳ＝ＶＭ2として保持し、ＶＦ3 ＝“１”のと
き、ＶＭ3 をサンプルし、ＶＳ＝ＶＭ3 として保持す
る。
【００４２】図３は図２のブロック図で示した画素回路
５０を実現する回路図である。メモリ１０は第３のスイ
ッチング手段としての３組のメモリＴＦＴ１１，１２，
１３と第２の容量としてのメモリ容量１４，１５，１６
からなる。サンプルホールド回路２０は、第２のスイッ
チング手段としての３個のサンプリングＴＦＴ２１，２
２，２３と第１の容量としての１個のホールド容量２４
からなる。また、画素電極の電圧を制御する第１のスイ
ッチング手段３０としてスイッチＴＦＴ３１を形成し
た。ただし、第１，第２，第３のスイッチング手段とし
て、本実施例ではＴＦＴを利用しているが、スイッチン
グ機能を有するものであればかまわない。また、第１，
第２の容量もコンデンサ等の記憶機能を有する素子であ
ればかまわない。
５０を実現する回路図である。メモリ１０は第３のスイ
ッチング手段としての３組のメモリＴＦＴ１１，１２，
１３と第２の容量としてのメモリ容量１４，１５，１６
からなる。サンプルホールド回路２０は、第２のスイッ
チング手段としての３個のサンプリングＴＦＴ２１，２
２，２３と第１の容量としての１個のホールド容量２４
からなる。また、画素電極の電圧を制御する第１のスイ
ッチング手段３０としてスイッチＴＦＴ３１を形成し
た。ただし、第１，第２，第３のスイッチング手段とし
て、本実施例ではＴＦＴを利用しているが、スイッチン
グ機能を有するものであればかまわない。また、第１，
第２の容量もコンデンサ等の記憶機能を有する素子であ
ればかまわない。
【００４３】メモリＴＦＴ１１は、走査線１００の走査
電圧ＶＧが第１番目のサブフィールドＴ1 でのＶＧ1 ＝
“１”のとき、つまりメモリＴＦＴ１１を動作させる電
圧値をとるとき、データ信号線群２００のデータ信号電
圧ＶＤ1 をサンプリングし、ＶＭ1 ＝ＶＤ1 としてメモ
リ容量１４に保持する。
電圧ＶＧが第１番目のサブフィールドＴ1 でのＶＧ1 ＝
“１”のとき、つまりメモリＴＦＴ１１を動作させる電
圧値をとるとき、データ信号線群２００のデータ信号電
圧ＶＤ1 をサンプリングし、ＶＭ1 ＝ＶＤ1 としてメモ
リ容量１４に保持する。
【００４４】メモリＴＦＴ１２は、走査線１００の走査
電圧ＶＧが第２番目のサブフィールドＴ2 でのＶＧ2＝
“１”のとき、データ信号線群２００のデータ信号電圧
ＶＤ2をサンプリングし、ＶＭ2 ＝ＶＤ2 としてメモリ
容量１５に保持する。
電圧ＶＧが第２番目のサブフィールドＴ2 でのＶＧ2＝
“１”のとき、データ信号線群２００のデータ信号電圧
ＶＤ2をサンプリングし、ＶＭ2 ＝ＶＤ2 としてメモリ
容量１５に保持する。
【００４５】メモリＴＦＴ１３は、走査線１００の走査
電圧ＶＧが第３番目のサブフィールドＴ3 でのＶＧ3＝
“１”のとき、データ信号線群２００のデータ信号電圧
ＶＤ3をサンプリングし、ＶＭ3＝ＶＤ3としてメモリ容
量１６に保持する。
電圧ＶＧが第３番目のサブフィールドＴ3 でのＶＧ3＝
“１”のとき、データ信号線群２００のデータ信号電圧
ＶＤ3をサンプリングし、ＶＭ3＝ＶＤ3としてメモリ容
量１６に保持する。
【００４６】サンプリングＴＦＴ２１は、タイミング線
群３００の電圧ＶＦ1 がＶＦ1 ＝“１”のとき、つまり
メモリＴＦＴ１１がＯＮ状態を動作させる電圧値をとる
とき、メモリ容量１４に保持された電圧ＶＭ1 をサンプ
リングし、ＶＳ＝ＶＭ1 としてホールド容量２４に保持
する。サンプリングＴＦＴ２２は、タイミング線群３０
０の電圧ＶＦ2がＶＦ2＝“１”のとき、つまりメモリＴ
ＦＴ１２を動作させる電圧値をとるとき、メモリ容量１
５に保持された電圧ＶＭ2 をサンプリングし、ＶＳ＝Ｖ
Ｍ2 としてホールド容量２４に保持する。サンプリング
ＴＦＴ２３は、タイミング線群３００の電圧ＶＦ3 がＶ
Ｆ3 ＝“１”のとき、つまりメモリＴＦＴ１３を動作さ
せる電圧値をとるとき、メモリ容量１６に保持された電
圧ＶＭ3 をサンプリングし、ＶＳ＝ＶＦ3 としてホール
ド容量２４に保持する。
群３００の電圧ＶＦ1 がＶＦ1 ＝“１”のとき、つまり
メモリＴＦＴ１１がＯＮ状態を動作させる電圧値をとる
とき、メモリ容量１４に保持された電圧ＶＭ1 をサンプ
リングし、ＶＳ＝ＶＭ1 としてホールド容量２４に保持
する。サンプリングＴＦＴ２２は、タイミング線群３０
０の電圧ＶＦ2がＶＦ2＝“１”のとき、つまりメモリＴ
ＦＴ１２を動作させる電圧値をとるとき、メモリ容量１
５に保持された電圧ＶＭ2 をサンプリングし、ＶＳ＝Ｖ
Ｍ2 としてホールド容量２４に保持する。サンプリング
ＴＦＴ２３は、タイミング線群３００の電圧ＶＦ3 がＶ
Ｆ3 ＝“１”のとき、つまりメモリＴＦＴ１３を動作さ
せる電圧値をとるとき、メモリ容量１６に保持された電
圧ＶＭ3 をサンプリングし、ＶＳ＝ＶＦ3 としてホール
ド容量２４に保持する。
【００４７】スイッチＴＦＴ３１はホールド容量２４に
保持された電圧ＶＳがＶＳ＝“１”のときにＯＮ状態と
なり、画素電極４０とコモン線４００を接続し、ＶＳ＝
“０”のときにＯＦＦ状態となり、画素電極４０とコモ
ン線４００の接続は開放される。
保持された電圧ＶＳがＶＳ＝“１”のときにＯＮ状態と
なり、画素電極４０とコモン線４００を接続し、ＶＳ＝
“０”のときにＯＦＦ状態となり、画素電極４０とコモ
ン線４００の接続は開放される。
【００４８】以上のように構成した本発明の第１の実施
例の動作を、図４に示す第１の実施例を動作させる第１
の信号波形のタイミング図で詳細に説明する。図４に示
した信号は、タイミング回路の出力ＶＦ1 ，ＶＦ2 ，Ｖ
Ｆ3 ，メモリ容量１４，１５，１６に保持された電圧Ｖ
Ｍ1 ，ＶＭ2 ，ＶＭ3 、ホールド容量２４に保持された
電圧ＶＳ，交流電圧回路５から供給される対向電極７０
の液晶駆動交流電圧ＶＣＰ，画素電極４０の画素電極駆
動電圧ＶＰＸ，液晶印加電圧ＶＬＣは、VLC＝ＶＣＰー
ＶＰＸの式で表せる。交流電圧回路の出力ＶＣＰは、中
心電圧回路の電圧ＶＣＮＴを基準とした交流電圧であ
り、その周期である１フレームの期間Ｔ0 は、表示時の
フリッカ，消費電力などの条件から決定されるが、ここ
では、Ｔ0 ＝１／６０ｓ＝１６.６ｍｓ と設定した。
例の動作を、図４に示す第１の実施例を動作させる第１
の信号波形のタイミング図で詳細に説明する。図４に示
した信号は、タイミング回路の出力ＶＦ1 ，ＶＦ2 ，Ｖ
Ｆ3 ，メモリ容量１４，１５，１６に保持された電圧Ｖ
Ｍ1 ，ＶＭ2 ，ＶＭ3 、ホールド容量２４に保持された
電圧ＶＳ，交流電圧回路５から供給される対向電極７０
の液晶駆動交流電圧ＶＣＰ，画素電極４０の画素電極駆
動電圧ＶＰＸ，液晶印加電圧ＶＬＣは、VLC＝ＶＣＰー
ＶＰＸの式で表せる。交流電圧回路の出力ＶＣＰは、中
心電圧回路の電圧ＶＣＮＴを基準とした交流電圧であ
り、その周期である１フレームの期間Ｔ0 は、表示時の
フリッカ，消費電力などの条件から決定されるが、ここ
では、Ｔ0 ＝１／６０ｓ＝１６.６ｍｓ と設定した。
【００４９】１フレームはＴ1 の期間の第１サブフレー
ム、Ｔ2 の期間の第２サブフレーム、Ｔ３の期間の第３
サブフレームに分割される。ここで、Ｔ2 ＝２Ｔ1 ，Ｔ
3 ＝４Ｔ1 と設定した。
ム、Ｔ2 の期間の第２サブフレーム、Ｔ３の期間の第３
サブフレームに分割される。ここで、Ｔ2 ＝２Ｔ1 ，Ｔ
3 ＝４Ｔ1 と設定した。
【００５０】タイミング回路の出力ＶＦ1 ，ＶＦ2 ，Ｖ
Ｆ3 の周期はＴ0 であり、ＶＦ1 は第１サブフレームの
最初の期間ｔ0 に“１”となり、ＶＦ2 は第２サブフレ
ームの最初の期間ｔ0 に“１”となり、ＶＦ3 は第３サ
ブフレームの最初の期間ｔ0に“１”となる。ここで、
ｔ0 はＴ1 ，Ｔ2 ，Ｔ3 にくらべ十分に短い時間であ
る。
Ｆ3 の周期はＴ0 であり、ＶＦ1 は第１サブフレームの
最初の期間ｔ0 に“１”となり、ＶＦ2 は第２サブフレ
ームの最初の期間ｔ0 に“１”となり、ＶＦ3 は第３サ
ブフレームの最初の期間ｔ0に“１”となる。ここで、
ｔ0 はＴ1 ，Ｔ2 ，Ｔ3 にくらべ十分に短い時間であ
る。
【００５１】対向電極７０に印加される電圧ＶＣＰは、
中心電圧ＶＣＮＴに対する振幅値が±Ｖ0 で、各サブフ
レーム期間中に極性が反転する交流電圧で、かつ、ＶＦ
1 ，ＶＦ2 あるいはＶＦ3 が“１”の状態のときに中心
電圧値ＶＣＮＴと等しくなるように設定される。
中心電圧ＶＣＮＴに対する振幅値が±Ｖ0 で、各サブフ
レーム期間中に極性が反転する交流電圧で、かつ、ＶＦ
1 ，ＶＦ2 あるいはＶＦ3 が“１”の状態のときに中心
電圧値ＶＣＮＴと等しくなるように設定される。
【００５２】図４では、メモリ１０の出力ＶＭ3 ，ＶＭ
2 ，ＶＭ1が“１１０”から“000”に変化する場合を例
にとっている。メモリ１０の出力ＶＭ1 ，ＶＭ2 ，ＶＭ
3 が変化するタイミングは、メモリ１０の書き込み動作
に依存するため、ＶＦ1 ，ＶＦ2 ，ＶＦ3 やＶＣＰとは
特に、同期させる必要はない。
2 ，ＶＭ1が“１１０”から“000”に変化する場合を例
にとっている。メモリ１０の出力ＶＭ1 ，ＶＭ2 ，ＶＭ
3 が変化するタイミングは、メモリ１０の書き込み動作
に依存するため、ＶＦ1 ，ＶＦ2 ，ＶＦ3 やＶＣＰとは
特に、同期させる必要はない。
【００５３】最初、第１サブフレームにおいては、メモ
リ１０の出力ＶＭ1 は“０”なので、ＶＳ＝ＶＭ1 ＝
“０”が保持され、スイッチＴＦＴ３１はＯＦＦ状態と
なる。従ってこの期間に液晶に印加される電圧はＶＬＣ
＝０である。第２サブフレームにおいては、メモリ１０
の出力ＶＭ2 は“１”なので、ＶＳ＝ＶＭ2 ＝“１”が
保持され、スイッチＴＦＴ３１はＯＮ状態となる。従っ
てこの期間に液晶に印加される電圧はＶＬＣ＝±Ｖ0 で
ある。第３サブフレームにおいては、メモリ１０の出力
ＶＭ3は“１”なので、ＶＳ＝ＶＭ3＝“１”が保持さ
れ、スイッチTFT31はＯＮ状態となる。従ってこの期間
に液晶に印加される電圧はＶＬＣ＝±Ｖ0 である。従っ
て、最初の１フレームに液晶に印加される電圧の絶対値
の平均値はＶＡＶ＝(Ｖ0×Ｔ3＋Ｖ0×Ｔ＋０×Ｔ1)／Ｔ
0＝６Ｖ0×Ｔ1／Ｔ0(＝６α)となる。この方法によれ
ば、メモリ容量１４，１５，１６に保持されているｎ＝
３個の表示データの組み合わせによって、“０００”の
ときにＶＡＶ＝０，“００１”のときにＶＡＶ＝α，
“０１０”のときにＶＡＶ＝２α，“０１１”のときに
ＶＡＶ＝３α,“１００”のときにＶＡＶ＝４α,“１０
１”のときにＶＡＶ＝５α，“１１０”のときにＶＡＶ
＝６α，“１１１”のときにＶＡＶ＝７αの２n＝２3＝
８とおりの平均電圧を液晶に印加することが可能であ
り、これにより階調を表示できる。
リ１０の出力ＶＭ1 は“０”なので、ＶＳ＝ＶＭ1 ＝
“０”が保持され、スイッチＴＦＴ３１はＯＦＦ状態と
なる。従ってこの期間に液晶に印加される電圧はＶＬＣ
＝０である。第２サブフレームにおいては、メモリ１０
の出力ＶＭ2 は“１”なので、ＶＳ＝ＶＭ2 ＝“１”が
保持され、スイッチＴＦＴ３１はＯＮ状態となる。従っ
てこの期間に液晶に印加される電圧はＶＬＣ＝±Ｖ0 で
ある。第３サブフレームにおいては、メモリ１０の出力
ＶＭ3は“１”なので、ＶＳ＝ＶＭ3＝“１”が保持さ
れ、スイッチTFT31はＯＮ状態となる。従ってこの期間
に液晶に印加される電圧はＶＬＣ＝±Ｖ0 である。従っ
て、最初の１フレームに液晶に印加される電圧の絶対値
の平均値はＶＡＶ＝(Ｖ0×Ｔ3＋Ｖ0×Ｔ＋０×Ｔ1)／Ｔ
0＝６Ｖ0×Ｔ1／Ｔ0(＝６α)となる。この方法によれ
ば、メモリ容量１４，１５，１６に保持されているｎ＝
３個の表示データの組み合わせによって、“０００”の
ときにＶＡＶ＝０，“００１”のときにＶＡＶ＝α，
“０１０”のときにＶＡＶ＝２α，“０１１”のときに
ＶＡＶ＝３α,“１００”のときにＶＡＶ＝４α,“１０
１”のときにＶＡＶ＝５α，“１１０”のときにＶＡＶ
＝６α，“１１１”のときにＶＡＶ＝７αの２n＝２3＝
８とおりの平均電圧を液晶に印加することが可能であ
り、これにより階調を表示できる。
【００５４】１番目のフレームの第３サブフレームから
２番目のフレームの第１サブフレームに切り替わると
き、ＶＳ＝“１”からＶＳ＝“０”に変化し、スイッチ
ＴＦＴ３１はＯＮ状態からＯＦＦ状態へ切り替わる。例
えばこのタイミングに液晶に電圧が印加されていれば、
スイッチＴＦＴ３１がＯＦＦ状態へ切り替わったときこ
の電圧は保持されてしまい、２番目のフレームの第１サ
ブフレームの期間に液晶に印加される電圧を所望の０と
することができない。本発明では、ＶＦ1，ＶＦ2、また
は、ＶＦ3 が“１”となり、ＶＳが変化するときは、Ｖ
ＣＰ＝ＶＣＮＴ、すなわち、液晶に電圧が印加されない
ように設定してあるので、２番目のフレームの第１サブ
フレームの期間に液晶に印加される電圧を所望の０とす
ることができる。
２番目のフレームの第１サブフレームに切り替わると
き、ＶＳ＝“１”からＶＳ＝“０”に変化し、スイッチ
ＴＦＴ３１はＯＮ状態からＯＦＦ状態へ切り替わる。例
えばこのタイミングに液晶に電圧が印加されていれば、
スイッチＴＦＴ３１がＯＦＦ状態へ切り替わったときこ
の電圧は保持されてしまい、２番目のフレームの第１サ
ブフレームの期間に液晶に印加される電圧を所望の０と
することができない。本発明では、ＶＦ1，ＶＦ2、また
は、ＶＦ3 が“１”となり、ＶＳが変化するときは、Ｖ
ＣＰ＝ＶＣＮＴ、すなわち、液晶に電圧が印加されない
ように設定してあるので、２番目のフレームの第１サブ
フレームの期間に液晶に印加される電圧を所望の０とす
ることができる。
【００５５】図４では、２番目のフレーム中の第３フレ
ームの期間にＶＭ2 及びＶＭ3 が“１”から“０”に切
り替わっている。このとき、ＶＦ1，ＶＦ2、及び、ＶＦ
3＝“０”であり、サンプリングＴＦＴ２１，２２，２
３はＯＦＦ状態にあるため、ＶＭ2及びＶＭ3の変化はＶ
Ｓに影響を及ぼさない。すなわち、スイッチＴＦＴ３１
の状態は変化せず、液晶に影響を及ぼすことはない。こ
れらの変化は次のフレームにて、ＶＦ2 あるいはＶＦ3
が“１”となって初めて液晶に影響を及ぼす。このよう
に、メモリ１０とスイッチ３１が分離しているため、メ
モリ１０の内容は液晶に印加される電圧と非同期で書き
込むことができる。
ームの期間にＶＭ2 及びＶＭ3 が“１”から“０”に切
り替わっている。このとき、ＶＦ1，ＶＦ2、及び、ＶＦ
3＝“０”であり、サンプリングＴＦＴ２１，２２，２
３はＯＦＦ状態にあるため、ＶＭ2及びＶＭ3の変化はＶ
Ｓに影響を及ぼさない。すなわち、スイッチＴＦＴ３１
の状態は変化せず、液晶に影響を及ぼすことはない。こ
れらの変化は次のフレームにて、ＶＦ2 あるいはＶＦ3
が“１”となって初めて液晶に影響を及ぼす。このよう
に、メモリ１０とスイッチ３１が分離しているため、メ
モリ１０の内容は液晶に印加される電圧と非同期で書き
込むことができる。
【００５６】メモリの状態が“０００”となった３番目
のフレーム以後は、スイッチＴＦＴ３１は常にＯＦＦ状
態であり、ＶＬＣ＝０となる。
のフレーム以後は、スイッチＴＦＴ３１は常にＯＦＦ状
態であり、ＶＬＣ＝０となる。
【００５７】このように構成すると、メモリ容量１４，
１５，１６によって、ＶＭ1，ＶＭ2，ＶＭ3 が良好に保
持されるならば、表示画像が変化しないかぎり、メモリ
の内容を書き換える必要はない。つまり、本発明を用い
ることによって、メモリ内蔵型の液晶表示装置で２n レ
ベルの階調表示が可能になり、さらに小型で低消費電力
の液晶表示装置を提供することができる。
１５，１６によって、ＶＭ1，ＶＭ2，ＶＭ3 が良好に保
持されるならば、表示画像が変化しないかぎり、メモリ
の内容を書き換える必要はない。つまり、本発明を用い
ることによって、メモリ内蔵型の液晶表示装置で２n レ
ベルの階調表示が可能になり、さらに小型で低消費電力
の液晶表示装置を提供することができる。
【００５８】各サブフレーム毎に、メモリ容量１４，１
５，１６とホールド容量２４の間で電荷を移動させるこ
とによってＶＳを変化させているため、ＶＭ1 ，Ｖ
Ｍ2 ，ＶＭ3 の電圧レベルは次第に平均化されてしまう
ことや、メモリＴＦＴ１１，１２，１３のリークによっ
て、ＶＭ1 ，ＶＭ2 ，ＶＭ3 の電圧レベルが低下してし
まうが、このことを防ぐためには、メモリ容量１４，１
５，１６として大きな容量を、ホールド容量２４として
小さな容量を用いるようにすればよい。また、表示画像
が変化しないときでも、一定のフレーム数毎若しくは一
定の電圧以下になったときにメモリの表示データを書き
直してもよい。さらに、この書き直しによって消費電力
が増大しない程度に書き直せば小型化だけでなく、低消
費電力の効果も維持できる。
５，１６とホールド容量２４の間で電荷を移動させるこ
とによってＶＳを変化させているため、ＶＭ1 ，Ｖ
Ｍ2 ，ＶＭ3 の電圧レベルは次第に平均化されてしまう
ことや、メモリＴＦＴ１１，１２，１３のリークによっ
て、ＶＭ1 ，ＶＭ2 ，ＶＭ3 の電圧レベルが低下してし
まうが、このことを防ぐためには、メモリ容量１４，１
５，１６として大きな容量を、ホールド容量２４として
小さな容量を用いるようにすればよい。また、表示画像
が変化しないときでも、一定のフレーム数毎若しくは一
定の電圧以下になったときにメモリの表示データを書き
直してもよい。さらに、この書き直しによって消費電力
が増大しない程度に書き直せば小型化だけでなく、低消
費電力の効果も維持できる。
【００５９】図５は、第１の実施例を動作させる第２の
信号波形を示すタイミング図である。
信号波形を示すタイミング図である。
【００６０】ＶＦ1 ，ＶＦ2 ，ＶＦ3 ，ＶＭ1 ，Ｖ
Ｍ2 ，ＶＭ3 ，ＶＳは図４に示す第１の信号波形と同じ
であるが、ＶＣＰが異なる。第１の信号波形ではＶＣＰ
はサブフレーム期間に極性が反転した対称な波形であ
り、サブフレーム期間において直流成分のない交流波形
であったが、第２の信号波形ではＶＣＰはサブフレーム
期間においては極性を反転せず、従って、第１，第２，
第３サブフレームからなる１フレーム期間では直流成分
を含む波形である。この直流成分を補償するために図５
に示すようにフレーム毎に極性を反転させ、２フレーム
の期間を１周期とした直流成分のない交流波形となって
いる。この第２の信号波形を用いれば、第１の信号波形
に比べＶＣＰの周波数を低減することができるため、さ
らに消費電力を低減することができる。
Ｍ2 ，ＶＭ3 ，ＶＳは図４に示す第１の信号波形と同じ
であるが、ＶＣＰが異なる。第１の信号波形ではＶＣＰ
はサブフレーム期間に極性が反転した対称な波形であ
り、サブフレーム期間において直流成分のない交流波形
であったが、第２の信号波形ではＶＣＰはサブフレーム
期間においては極性を反転せず、従って、第１，第２，
第３サブフレームからなる１フレーム期間では直流成分
を含む波形である。この直流成分を補償するために図５
に示すようにフレーム毎に極性を反転させ、２フレーム
の期間を１周期とした直流成分のない交流波形となって
いる。この第２の信号波形を用いれば、第１の信号波形
に比べＶＣＰの周波数を低減することができるため、さ
らに消費電力を低減することができる。
【００６１】図６は、第１の実施例を動作させる第３の
信号波形を示すタイミング図である。
信号波形を示すタイミング図である。
【００６２】１フレーム期間Ｔ0 は、第１及び第２の信
号波形と同様に、Ｔ1 の期間の第１サブフレーム、Ｔ2
の期間の第２サブフレーム、Ｔ3 の期間の第３サブフレ
ームに分割されるが、第１及び第２の信号波形と異な
り、Ｔ1＝Ｔ2＝Ｔ3＝Ｔ0／３である。ＶＣＰの振幅は第
１サブフレームにおいて±Ｖ1 、第２サブフレームにお
いて±Ｖ2 、第３サブフレームにおいて、±Ｖ3 に設定
される。図６では、Ｖ2＝２Ｖ1 ，Ｖ3 ＝４Ｖ1 と設定
した。また、ＶＣＰを第２の信号波形と同様に２フレー
ムを１周期とする波形に設定したが、第１の信号波形と
同様に、サブフレーム期間に極性が反転する１フレーム
を１周期とする波形を用いても同等の効果が得られる。
ＶＣＰをこのような波形とすることによって、１フレー
ムに液晶に印加される電圧の絶対値の平均値ＶＡＶは、
メモリ容量１４，１５，１６に保持されているｎ＝３個
の表示データの組み合わせによって、“０００”のとき
にＶＡＶ＝０，“００１”のときにＶＡＶ＝（０×Ｖ3
＋０×Ｖ2＋１×Ｖ1)／３＝Ｖ1／３（＝β）、“０１
０”のときにＶＡＶ＝（０×Ｖ3＋１×Ｖ2＋１×Ｖ0）
／３＝２Ｖ1 ／３＝２×β＝２βとなる。同様にして、
“０１１”のときにVAV＝３×β＝３β、“１００”の
ときにＶＡＶ＝４×β＝４β、“１０１”のときにＶＡ
Ｖ＝５×β＝５β、“１１０”のときにＶＡＶ＝６×β
＝６β、“111”のときにＶＡＶ＝７×β＝７βの２n＝
２3＝８とおりの平均電圧ＶＡＶを液晶に印加すること
が可能であり、これにより階調を表示できる。第１，第
２の信号波形では、表示データの個数ｎが多くなるとサ
ブフレーム期間の最小値が急増するが、第３の信号波形
ではサブフレーム期間はすべて同じであるため、第１，
第２の信号波形に比べてサブフレーム期間の最小値を長
くすることができる。すなわち、ＶＣＰの最も高い周波
数成分は第１，第２の信号波形に比べ低くなり、従っ
て、消費電力を低減できる。
号波形と同様に、Ｔ1 の期間の第１サブフレーム、Ｔ2
の期間の第２サブフレーム、Ｔ3 の期間の第３サブフレ
ームに分割されるが、第１及び第２の信号波形と異な
り、Ｔ1＝Ｔ2＝Ｔ3＝Ｔ0／３である。ＶＣＰの振幅は第
１サブフレームにおいて±Ｖ1 、第２サブフレームにお
いて±Ｖ2 、第３サブフレームにおいて、±Ｖ3 に設定
される。図６では、Ｖ2＝２Ｖ1 ，Ｖ3 ＝４Ｖ1 と設定
した。また、ＶＣＰを第２の信号波形と同様に２フレー
ムを１周期とする波形に設定したが、第１の信号波形と
同様に、サブフレーム期間に極性が反転する１フレーム
を１周期とする波形を用いても同等の効果が得られる。
ＶＣＰをこのような波形とすることによって、１フレー
ムに液晶に印加される電圧の絶対値の平均値ＶＡＶは、
メモリ容量１４，１５，１６に保持されているｎ＝３個
の表示データの組み合わせによって、“０００”のとき
にＶＡＶ＝０，“００１”のときにＶＡＶ＝（０×Ｖ3
＋０×Ｖ2＋１×Ｖ1)／３＝Ｖ1／３（＝β）、“０１
０”のときにＶＡＶ＝（０×Ｖ3＋１×Ｖ2＋１×Ｖ0）
／３＝２Ｖ1 ／３＝２×β＝２βとなる。同様にして、
“０１１”のときにVAV＝３×β＝３β、“１００”の
ときにＶＡＶ＝４×β＝４β、“１０１”のときにＶＡ
Ｖ＝５×β＝５β、“１１０”のときにＶＡＶ＝６×β
＝６β、“111”のときにＶＡＶ＝７×β＝７βの２n＝
２3＝８とおりの平均電圧ＶＡＶを液晶に印加すること
が可能であり、これにより階調を表示できる。第１，第
２の信号波形では、表示データの個数ｎが多くなるとサ
ブフレーム期間の最小値が急増するが、第３の信号波形
ではサブフレーム期間はすべて同じであるため、第１，
第２の信号波形に比べてサブフレーム期間の最小値を長
くすることができる。すなわち、ＶＣＰの最も高い周波
数成分は第１，第２の信号波形に比べ低くなり、従っ
て、消費電力を低減できる。
【００６３】図７は、第１の実施例を動作させる第４の
信号波形を示すタイミング図である。
信号波形を示すタイミング図である。
【００６４】ＶＦ1 ，ＶＦ2 ，ＶＦ3 ，ＶＭ1 ，Ｖ
Ｍ2 ，ＶＭ3 ，ＶＳは図６に示す第３の信号波形と同じ
であるが、ＶＣＰが異なる。第３の信号波形ではＶＣＰ
の振幅をサブフレーム毎で変えることによって、サブフ
レーム期間における電圧の絶対値を変えていたが、第４
の信号波形では、ＶＣＰの振幅の代わりにパルス幅を変
化させてサブフレーム期間における電圧の絶対値を変え
ている。図７では第１，第２，第３のサブフレーム期間
におけるＶＣＰのパルス幅をｔ1，ｔ2＝２×ｔ1 ＝２ｔ
1 ，ｔ3 ＝４×ｔ1 ＝４ｔ1 と設定している。ＶＣＰを
このような波形とすることによって、１フレームに液晶
に印加される電圧の絶対値の平均値ＶＡＶは、メモリ容
量１４，１５，１６に保持されているｎ＝３個の表示デ
ータの組み合わせによって、“０００”のときにＶＡＶ
＝０，“００１”のときにＶＡＶ＝（０×ｔ3＋０×ｔ2
＋Ｖ0 ×ｔ1）／Ｔ0＝Ｖ0 ×ｔ1／Ｔ0（＝γ），“０１
０”のときにＶＡＶ＝（０×ｔ3＋Ｖ0 ×ｔ2＋０×
ｔ1）／３＝Ｖ0×２×ｔ1／Ｔ0＝２γとなる。同様にし
て、“０１１”のときにＶＡＶ＝３γ，“１００”のと
きにＶＡＶ＝４γ，“１０１”のときにＶＡＶ＝５γ，
“１１０”のときにＶＡＶ＝６γ，“１１１”のときに
ＶＡＶ＝７γの２n ＝２3 ＝８とおりの平均電圧ＶＡＶ
を液晶に印加することが可能であり、これにより階調を
表示できる。第４の信号波形ではＶＣＰは多数の電圧レ
ベルからなるが、第５の信号波形では表示データの個数
ｎが増えても、ＶＣＰはＶＣＮＴ＋Ｖ0，ＶＮＣＴ，Ｖ
ＮＣＴ−Ｖ0の３レベルからなるため、ＶＣＰを出力す
る液晶駆動交流電圧源を簡単な構成とすることができ
る。
Ｍ2 ，ＶＭ3 ，ＶＳは図６に示す第３の信号波形と同じ
であるが、ＶＣＰが異なる。第３の信号波形ではＶＣＰ
の振幅をサブフレーム毎で変えることによって、サブフ
レーム期間における電圧の絶対値を変えていたが、第４
の信号波形では、ＶＣＰの振幅の代わりにパルス幅を変
化させてサブフレーム期間における電圧の絶対値を変え
ている。図７では第１，第２，第３のサブフレーム期間
におけるＶＣＰのパルス幅をｔ1，ｔ2＝２×ｔ1 ＝２ｔ
1 ，ｔ3 ＝４×ｔ1 ＝４ｔ1 と設定している。ＶＣＰを
このような波形とすることによって、１フレームに液晶
に印加される電圧の絶対値の平均値ＶＡＶは、メモリ容
量１４，１５，１６に保持されているｎ＝３個の表示デ
ータの組み合わせによって、“０００”のときにＶＡＶ
＝０，“００１”のときにＶＡＶ＝（０×ｔ3＋０×ｔ2
＋Ｖ0 ×ｔ1）／Ｔ0＝Ｖ0 ×ｔ1／Ｔ0（＝γ），“０１
０”のときにＶＡＶ＝（０×ｔ3＋Ｖ0 ×ｔ2＋０×
ｔ1）／３＝Ｖ0×２×ｔ1／Ｔ0＝２γとなる。同様にし
て、“０１１”のときにＶＡＶ＝３γ，“１００”のと
きにＶＡＶ＝４γ，“１０１”のときにＶＡＶ＝５γ，
“１１０”のときにＶＡＶ＝６γ，“１１１”のときに
ＶＡＶ＝７γの２n ＝２3 ＝８とおりの平均電圧ＶＡＶ
を液晶に印加することが可能であり、これにより階調を
表示できる。第４の信号波形ではＶＣＰは多数の電圧レ
ベルからなるが、第５の信号波形では表示データの個数
ｎが増えても、ＶＣＰはＶＣＮＴ＋Ｖ0，ＶＮＣＴ，Ｖ
ＮＣＴ−Ｖ0の３レベルからなるため、ＶＣＰを出力す
る液晶駆動交流電圧源を簡単な構成とすることができ
る。
【００６５】本実施例では、特に８階調を表示する構成
を示したが、２n レベルの階調を表示したいときは、デ
ータ配線の本数とメモリ容量（メモリＴＦＴの個数及び
メモリ容量）とサンプルホールド回路（サンプリングＴ
ＦＴの個数，ホールド容量）とタイミング線の本数をｎ
倍に変更する。また、駆動方法も、サブフィールドを均
等にｎ個に分割して、ｎレベルの電圧を設定するか、最
小のサブフィールド期間の２乗に比例させた時間で分割
して、振幅の等しい電圧を印加する等、上記の３で行っ
た処理をｎにすればよい。
を示したが、２n レベルの階調を表示したいときは、デ
ータ配線の本数とメモリ容量（メモリＴＦＴの個数及び
メモリ容量）とサンプルホールド回路（サンプリングＴ
ＦＴの個数，ホールド容量）とタイミング線の本数をｎ
倍に変更する。また、駆動方法も、サブフィールドを均
等にｎ個に分割して、ｎレベルの電圧を設定するか、最
小のサブフィールド期間の２乗に比例させた時間で分割
して、振幅の等しい電圧を印加する等、上記の３で行っ
た処理をｎにすればよい。
【００６６】＜実施例２＞図８は本発明における第２の
実施例の液晶表示装置のブロック図を示したものであ
る。本液晶表示装置は、画素回路５０を縦横にマトリク
ス状に配置した一方の基板と、透明な対向電極７０を有
する他方の基板と、両基板間に挿入した液晶層と、走査
線１００を駆動する走査回路１と、データ信号線群２０
０を駆動するデータ回路２と、対向電極７０に液晶を駆
動する交流電圧を供給する液晶駆動交流電圧源５と、タ
イミング信号ＶＦ0 ，ＶＦ1 ，ＶＦ2 ，ＶＦ3 を発生す
るタイミング回路３と、画素回路５０に交流電圧の中心
電圧ＶＣＮＴを供給する中心電圧回路４で構成される。
走査線１００とデータ信号線群２００は互いに直行し、
それらの交差部には画素回路５０が設けられる。さら
に、中心電圧を供給するコモン線４００とタイミング信
号を供給するタイミング線群３００が走査線と平行に配
置され、画素回路５０に接続されている。
実施例の液晶表示装置のブロック図を示したものであ
る。本液晶表示装置は、画素回路５０を縦横にマトリク
ス状に配置した一方の基板と、透明な対向電極７０を有
する他方の基板と、両基板間に挿入した液晶層と、走査
線１００を駆動する走査回路１と、データ信号線群２０
０を駆動するデータ回路２と、対向電極７０に液晶を駆
動する交流電圧を供給する液晶駆動交流電圧源５と、タ
イミング信号ＶＦ0 ，ＶＦ1 ，ＶＦ2 ，ＶＦ3 を発生す
るタイミング回路３と、画素回路５０に交流電圧の中心
電圧ＶＣＮＴを供給する中心電圧回路４で構成される。
走査線１００とデータ信号線群２００は互いに直行し、
それらの交差部には画素回路５０が設けられる。さら
に、中心電圧を供給するコモン線４００とタイミング信
号を供給するタイミング線群３００が走査線と平行に配
置され、画素回路５０に接続されている。
【００６７】図９は本発明における第２の実施例の液晶
表示装置の画素回路５０の構成を示すブロック図であ
る。画素回路５０は、ｎ＝３個の表示データに対応した
電圧ＶＭ1 ，ＶＭ2 ，ＶＭ3 を格納したメモリ１０と、
ＶＭ1 ，ＶＭ2 ，ＶＭ3 のいずれかを選択し、ＶＳとし
て出力する実施例１のサンプルホールド回路に変え、選
択回路８０と、ＶＳ及びＶＦ0 によって制御され、画素
電極４０とコモン線４００との接続状態を決める第１の
スイッチング手段３０であるコモン線若しくは接地との
接続関係をスイッチングするスイッチ９０とからなる。
選択回路８０は、ＶＦ1 ＝“１”のとき、ＶＭ1 を選択
し、ＶＳ＝ＶＭ1 を出力し、ＶＦ2 ＝“１”のとき、Ｖ
Ｍ2 を選択し、ＶＳ＝ＶＭ2 を出力し、ＶＦ3 ＝“１”
のとき、ＶＭ3 を選択し、ＶＳ＝ＶＭ3 を出力する。第
１のスイッチング手段３０は選択回路８０の出力ＶＳが
ＶＳ＝“１”かまたはタイミング信号ＶＦ0 がＶＦ0 ＝
“１”のときに画素電極４０とコモン線４００とを接続
し、ＶＳ＝“０”、かつ、ＶＦ0 ＝“０”のときに画素
電極４０とコモン線４００の接続を開放する。
表示装置の画素回路５０の構成を示すブロック図であ
る。画素回路５０は、ｎ＝３個の表示データに対応した
電圧ＶＭ1 ，ＶＭ2 ，ＶＭ3 を格納したメモリ１０と、
ＶＭ1 ，ＶＭ2 ，ＶＭ3 のいずれかを選択し、ＶＳとし
て出力する実施例１のサンプルホールド回路に変え、選
択回路８０と、ＶＳ及びＶＦ0 によって制御され、画素
電極４０とコモン線４００との接続状態を決める第１の
スイッチング手段３０であるコモン線若しくは接地との
接続関係をスイッチングするスイッチ９０とからなる。
選択回路８０は、ＶＦ1 ＝“１”のとき、ＶＭ1 を選択
し、ＶＳ＝ＶＭ1 を出力し、ＶＦ2 ＝“１”のとき、Ｖ
Ｍ2 を選択し、ＶＳ＝ＶＭ2 を出力し、ＶＦ3 ＝“１”
のとき、ＶＭ3 を選択し、ＶＳ＝ＶＭ3 を出力する。第
１のスイッチング手段３０は選択回路８０の出力ＶＳが
ＶＳ＝“１”かまたはタイミング信号ＶＦ0 がＶＦ0 ＝
“１”のときに画素電極４０とコモン線４００とを接続
し、ＶＳ＝“０”、かつ、ＶＦ0 ＝“０”のときに画素
電極４０とコモン線４００の接続を開放する。
【００６８】図１０は図９のブロック図で示した画素回
路５０を実現する回路図である。メモリ１０はｎ＝３組
のメモリＴＦＴ１１，１２，１３とメモリ容量１４，１
５，１６からなる。選択回路８０は、第２のスイッチン
グ手段として、ｎ＝３組×２個＝６個のスイッチＴＦＴ
８１，８２，８３，８４，８５，８６からなる。
路５０を実現する回路図である。メモリ１０はｎ＝３組
のメモリＴＦＴ１１，１２，１３とメモリ容量１４，１
５，１６からなる。選択回路８０は、第２のスイッチン
グ手段として、ｎ＝３組×２個＝６個のスイッチＴＦＴ
８１，８２，８３，８４，８５，８６からなる。
【００６９】この実施例では、実施例１に示すサンプル
ホールド回路２０の第２のスイッチング手段のＶＦに応
じたスイッチ機能は選択回路８０が行い、ＶＦ0 に応じ
た第１のスイッチング手段３０のスイッチ機能はスイッ
チＴＦＴ９１により構成される。
ホールド回路２０の第２のスイッチング手段のＶＦに応
じたスイッチ機能は選択回路８０が行い、ＶＦ0 に応じ
た第１のスイッチング手段３０のスイッチ機能はスイッ
チＴＦＴ９１により構成される。
【００７０】メモリＴＦＴ１１は、走査線１００の電圧
ＶＧが第１番目のサブフィールドＴ1 でのＶＧ1 ＝
“１”のとき、データ信号線群２００の電圧ＶＤ1 をサ
ンプリングし、ＶＭ1 ＝ＶＤ1 としてメモリ容量１４に
保持する。
ＶＧが第１番目のサブフィールドＴ1 でのＶＧ1 ＝
“１”のとき、データ信号線群２００の電圧ＶＤ1 をサ
ンプリングし、ＶＭ1 ＝ＶＤ1 としてメモリ容量１４に
保持する。
【００７１】メモリＴＦＴ１２は、走査線１００の電圧
ＶＧが第２番目のサブフィールドＴ2 でのＶＧ2 ＝
“１”のとき、データ信号線群２００の電圧ＶＤ2 をサ
ンプリングし、ＶＭ2 ＝ＶＤ2 としてメモリ容量１５に
保持する。
ＶＧが第２番目のサブフィールドＴ2 でのＶＧ2 ＝
“１”のとき、データ信号線群２００の電圧ＶＤ2 をサ
ンプリングし、ＶＭ2 ＝ＶＤ2 としてメモリ容量１５に
保持する。
【００７２】メモリＴＦＴ１３は、走査線１００の電圧
ＶＧが第３番目のサブフィールドＴ3 でのＶＧ3 ＝
“１”のとき、データ信号線群２００の電圧ＶＤ3 をサ
ンプリングし、ＶＭ3 ＝ＶＤ3 としてメモリ容量１６に
保持する。
ＶＧが第３番目のサブフィールドＴ3 でのＶＧ3 ＝
“１”のとき、データ信号線群２００の電圧ＶＤ3 をサ
ンプリングし、ＶＭ3 ＝ＶＤ3 としてメモリ容量１６に
保持する。
【００７３】スイッチＴＦＴ８１は、メモリ容量１４に
保持された電圧ＶＭ1 がＶＭ1 ＝“１”のときにＯＮ状
態となり、スイッチＴＦＴ８４はタイミング線群３００
の電圧ＶＦ1 がＶＦ1 ＝“１”のときにＯＮ状態とな
る。従って、ＶＭ1 ＝“１”、かつ、ＶＦ1 ＝“１”の
とき、画素電極４０はコモン線４００に接続される。ス
イッチＴＦＴ８２は、メモリ容量１５に保持された電圧
ＶＭ2がＶＭ2＝“１”のときにＯＮ状態となり、スイッ
チＴＦＴ８５はタイミング線群３００の電圧ＶＦ2 がＶ
Ｆ2 ＝“１”のときにＯＮ状態となる。従って、ＶＭ2
＝“１”、かつ、ＶＦ2 ＝“１”のとき、画素電極４０
はコモン線４００に接続される。スイッチＴＦＴ８３
は、メモリ容量１６に保持された電圧ＶＭ3 がＶＭ3 ＝
“１”のときにＯＮ状態となり、スイッチＴＦＴ８６は
タイミング線群３００の電圧VF3がＶＦ3 ＝“１”のと
きにＯＮ状態となる。従って、ＶＭ3 ＝“１”、かつ、
ＶＦ3 ＝“１”のとき、画素電極４０はコモン線４００
に接続される。
保持された電圧ＶＭ1 がＶＭ1 ＝“１”のときにＯＮ状
態となり、スイッチＴＦＴ８４はタイミング線群３００
の電圧ＶＦ1 がＶＦ1 ＝“１”のときにＯＮ状態とな
る。従って、ＶＭ1 ＝“１”、かつ、ＶＦ1 ＝“１”の
とき、画素電極４０はコモン線４００に接続される。ス
イッチＴＦＴ８２は、メモリ容量１５に保持された電圧
ＶＭ2がＶＭ2＝“１”のときにＯＮ状態となり、スイッ
チＴＦＴ８５はタイミング線群３００の電圧ＶＦ2 がＶ
Ｆ2 ＝“１”のときにＯＮ状態となる。従って、ＶＭ2
＝“１”、かつ、ＶＦ2 ＝“１”のとき、画素電極４０
はコモン線４００に接続される。スイッチＴＦＴ８３
は、メモリ容量１６に保持された電圧ＶＭ3 がＶＭ3 ＝
“１”のときにＯＮ状態となり、スイッチＴＦＴ８６は
タイミング線群３００の電圧VF3がＶＦ3 ＝“１”のと
きにＯＮ状態となる。従って、ＶＭ3 ＝“１”、かつ、
ＶＦ3 ＝“１”のとき、画素電極４０はコモン線４００
に接続される。
【００７４】スイッチＴＦＴ９１は、タイミング線群３
００の電圧ＶＦ0 がＶＦ0 ＝“１”のときにＯＮ状態と
なり、画素電極４０とコモン線４００は接続される。
００の電圧ＶＦ0 がＶＦ0 ＝“１”のときにＯＮ状態と
なり、画素電極４０とコモン線４００は接続される。
【００７５】以上のように構成した本発明の第２の実施
例の動作を、図１１に示す信号波形のタイミング図で詳
細に説明する。図１１に示した信号は、タイミング回路
の出力ＶＦ0 ，ＶＦ1 ，ＶＦ2 ，ＶＦ3 ，メモリ容量１
４，１５，１６に保持された電圧ＶＭ1 ，ＶＭ2 ，ＶＭ
3 ，交流電圧回路５から供給される対向電極７０の電圧
ＶＣＰ，画素電極の電圧ＶＰＸ，液晶印加電圧ＶＬＣ＝
ＶＣＰ−ＶＰＸである。交流電圧回路の出力ＶＣＰは、
中心電圧回路の電圧ＶＣＮＴを基準とした交流電圧であ
る。
例の動作を、図１１に示す信号波形のタイミング図で詳
細に説明する。図１１に示した信号は、タイミング回路
の出力ＶＦ0 ，ＶＦ1 ，ＶＦ2 ，ＶＦ3 ，メモリ容量１
４，１５，１６に保持された電圧ＶＭ1 ，ＶＭ2 ，ＶＭ
3 ，交流電圧回路５から供給される対向電極７０の電圧
ＶＣＰ，画素電極の電圧ＶＰＸ，液晶印加電圧ＶＬＣ＝
ＶＣＰ−ＶＰＸである。交流電圧回路の出力ＶＣＰは、
中心電圧回路の電圧ＶＣＮＴを基準とした交流電圧であ
る。
【００７６】１フレームの期間Ｔ0 は、Ｔ1 の期間の第
１サブフレーム、Ｔ2 の期間の第２サブフレーム、Ｔ3
の期間の第３サブフレームに分割される。ここで、Ｔ2
＝２Ｔ1 ，Ｔ3 ＝４Ｔ1 と設定した。
１サブフレーム、Ｔ2 の期間の第２サブフレーム、Ｔ3
の期間の第３サブフレームに分割される。ここで、Ｔ2
＝２Ｔ1 ，Ｔ3 ＝４Ｔ1 と設定した。
【００７７】タイミング回路の出力ＶＦ0 ，ＶＦ1 ，Ｖ
Ｆ2 ，ＶＦ3 の周期はＴ0 であり、ＶＦ0 は第１サブフ
レームの最初の期間ｔ0 、第２のサブフレームの最初の
期間ｔ0 、及び、第３のフレームの最初の期間ｔ0 に
“１”となり、ＶＦ1 は第１サブフレームの期間に
“１”となり、ＶＦ2 は第２サブフレームの期間に
“１”となり、ＶＦ3 は第３サブフレームの期間に
“１”となるように設定される。ここで、ｔ0 はＴ1 ，
Ｔ2 ，Ｔ3 にくらべ十分に短い時間である。
Ｆ2 ，ＶＦ3 の周期はＴ0 であり、ＶＦ0 は第１サブフ
レームの最初の期間ｔ0 、第２のサブフレームの最初の
期間ｔ0 、及び、第３のフレームの最初の期間ｔ0 に
“１”となり、ＶＦ1 は第１サブフレームの期間に
“１”となり、ＶＦ2 は第２サブフレームの期間に
“１”となり、ＶＦ3 は第３サブフレームの期間に
“１”となるように設定される。ここで、ｔ0 はＴ1 ，
Ｔ2 ，Ｔ3 にくらべ十分に短い時間である。
【００７８】対向電極７０に印加される電圧ＶＣＰは、
中心電圧ＶＣＮＴに対する振幅値が±Ｖ0 で、周期が２
フレームである交流電圧で、かつ、ＶＦ0 が“１”の状
態のときに中心電圧値ＶＣＮＴと等しくなるように設定
される。
中心電圧ＶＣＮＴに対する振幅値が±Ｖ0 で、周期が２
フレームである交流電圧で、かつ、ＶＦ0 が“１”の状
態のときに中心電圧値ＶＣＮＴと等しくなるように設定
される。
【００７９】図１１では、メモリ１０の出力ＶＭ3 ，Ｖ
Ｍ2 ，ＶＭ1 が“１１０”から“０００”に変化する場
合を例にとっている。メモリ１０の出力ＶＭ1，ＶＭ2，
ＶＭ3 が変化するタイミングは、メモリ１０の書き込み
動作に依存するため、ＶＦ1 ，ＶＦ2 ，ＶＦ3 やＶＣＰ
とは同期しない 第１サブフレームの期間ｔ0 において、ＶＦ0 ＝“１”
のためスイッチＴＦＴ９１はＯＮ状態にあり、画素電極
４０はコモン線４００に接続される。この時、ＶＣＰ＝
ＶＣＮＴであり、液晶に印加される電圧はＶＬＣ＝０で
ある。続く第１サブフレーム中の（Ｔ1−ｔ0）の期間に
おいては、スイッチＴＦＴ８１，８５，８６，９１はＯ
ＦＦ状態であり、画素電極４０とコモン線４００との接
続は開放され、ＶＬＣ＝０が保持される。続く第２フレ
ームの最初の期間ｔ0 において、ＶＦ0 ＝“１”のため
スイッチＴＦＴ９１はＯＮ状態にあり、画素電極４０は
コモン線４００に接続される。この時、ＶＣＰ＝ＶＣＮ
Ｔであり、液晶に印加される電圧はＶＬＣ＝０である。
続く第２サブフレーム中の（Ｔ2−ｔ0）の期間において
は、ＶＦ2 ＝“１”、かつ、ＶＭ2 ＝“１”であり、画
素電極４０はコモン線４００に接続される。従って、液
晶にはＶＣＰと画素電極の電圧ＶＰＸ＝VCNTの差電圧Ｖ
ＬＣ＝ＶＣＰ−ＶＰＸ＝−Ｖ0 が印加される。続く第３
サブフレームの最初の期間ｔ0 において、ＶＦ0 ＝
“１”のためスイッチＴＦＴ９１はＯＮ状態にあり、画
素電極４０はコモン線４００に接続される。この時、Ｖ
ＣＰ＝VCNTであり、液晶に印加される電圧はＶＬＣ＝０
である。続く第３サブフレーム中の（Ｔ3 ーｔ0 ）の期
間においては、ＶＦ3 ＝“１”、かつ、ＶＭ3 ＝“１”
であり、画素電極４０はコモン線４００に接続される。
従って、液晶にはＶＣＰと画素電極の電圧ＶＰＸ＝ＶＣ
ＮＴの差電圧ＶＬＣ＝ＶＣＰ−ＶＰＸ＝Ｖ0 が印加され
る。従って、１番目の１フレームに液晶に印加される電
圧の絶対値の平均値はＶＡＶ＝（０×Ｔ1＋Ｖ0×Ｔ2＋
Ｖ0×Ｔ3）／Ｔ0＝６Ｖ0×Ｔ1／Ｔ0(＝６α）となる。
この方法によれば、第１の実施例と同様に２n＝２3＝８
とおりの平均電圧を液晶に印加することが可能であり、
これにより階調を表示できる。
Ｍ2 ，ＶＭ1 が“１１０”から“０００”に変化する場
合を例にとっている。メモリ１０の出力ＶＭ1，ＶＭ2，
ＶＭ3 が変化するタイミングは、メモリ１０の書き込み
動作に依存するため、ＶＦ1 ，ＶＦ2 ，ＶＦ3 やＶＣＰ
とは同期しない 第１サブフレームの期間ｔ0 において、ＶＦ0 ＝“１”
のためスイッチＴＦＴ９１はＯＮ状態にあり、画素電極
４０はコモン線４００に接続される。この時、ＶＣＰ＝
ＶＣＮＴであり、液晶に印加される電圧はＶＬＣ＝０で
ある。続く第１サブフレーム中の（Ｔ1−ｔ0）の期間に
おいては、スイッチＴＦＴ８１，８５，８６，９１はＯ
ＦＦ状態であり、画素電極４０とコモン線４００との接
続は開放され、ＶＬＣ＝０が保持される。続く第２フレ
ームの最初の期間ｔ0 において、ＶＦ0 ＝“１”のため
スイッチＴＦＴ９１はＯＮ状態にあり、画素電極４０は
コモン線４００に接続される。この時、ＶＣＰ＝ＶＣＮ
Ｔであり、液晶に印加される電圧はＶＬＣ＝０である。
続く第２サブフレーム中の（Ｔ2−ｔ0）の期間において
は、ＶＦ2 ＝“１”、かつ、ＶＭ2 ＝“１”であり、画
素電極４０はコモン線４００に接続される。従って、液
晶にはＶＣＰと画素電極の電圧ＶＰＸ＝VCNTの差電圧Ｖ
ＬＣ＝ＶＣＰ−ＶＰＸ＝−Ｖ0 が印加される。続く第３
サブフレームの最初の期間ｔ0 において、ＶＦ0 ＝
“１”のためスイッチＴＦＴ９１はＯＮ状態にあり、画
素電極４０はコモン線４００に接続される。この時、Ｖ
ＣＰ＝VCNTであり、液晶に印加される電圧はＶＬＣ＝０
である。続く第３サブフレーム中の（Ｔ3 ーｔ0 ）の期
間においては、ＶＦ3 ＝“１”、かつ、ＶＭ3 ＝“１”
であり、画素電極４０はコモン線４００に接続される。
従って、液晶にはＶＣＰと画素電極の電圧ＶＰＸ＝ＶＣ
ＮＴの差電圧ＶＬＣ＝ＶＣＰ−ＶＰＸ＝Ｖ0 が印加され
る。従って、１番目の１フレームに液晶に印加される電
圧の絶対値の平均値はＶＡＶ＝（０×Ｔ1＋Ｖ0×Ｔ2＋
Ｖ0×Ｔ3）／Ｔ0＝６Ｖ0×Ｔ1／Ｔ0(＝６α）となる。
この方法によれば、第１の実施例と同様に２n＝２3＝８
とおりの平均電圧を液晶に印加することが可能であり、
これにより階調を表示できる。
【００８０】図１１では、２つめのフレーム中の第３フ
レームの期間にＶＭ2 及びＶＭ3 が“１”から“０”に
切り替わっている。このとき、スイッチＴＦＴ８３の状
態がＯＮからＯＦＦへ切り替わるため、画素電極４０は
コモン線４００に接続された状態から開放された状態に
変わる。このとき、液晶に印加されている電圧ＶＬＣ＝
−Ｖ0 は保持される。例えば、これに続く３つめのフレ
ームの第１サブフレームにおいてＶＦ0 ＝“１”となる
期間ｔ0 がなかった場合、この第１サブフレームにおい
て画素電極４０とコモン線４００の接続は開放されたま
まであり、VLC＝−Ｖ0 が保持されたままとなり、所望
のＶＬＣ＝０は印加されない。しかしながら、本実施例
では、サブフレームの最初に必ずＶＦ0 ＝“１”となる
期間ｔ0を設け、かつ、ｔ0 の期間においてＶＬＣ＝０
となるようにＶＣＰ＝ＶＣＮＴと設定してあるのでこの
ような不具合は起こらず、所望の電圧を液晶に印加する
ことが可能である。
レームの期間にＶＭ2 及びＶＭ3 が“１”から“０”に
切り替わっている。このとき、スイッチＴＦＴ８３の状
態がＯＮからＯＦＦへ切り替わるため、画素電極４０は
コモン線４００に接続された状態から開放された状態に
変わる。このとき、液晶に印加されている電圧ＶＬＣ＝
−Ｖ0 は保持される。例えば、これに続く３つめのフレ
ームの第１サブフレームにおいてＶＦ0 ＝“１”となる
期間ｔ0 がなかった場合、この第１サブフレームにおい
て画素電極４０とコモン線４００の接続は開放されたま
まであり、VLC＝−Ｖ0 が保持されたままとなり、所望
のＶＬＣ＝０は印加されない。しかしながら、本実施例
では、サブフレームの最初に必ずＶＦ0 ＝“１”となる
期間ｔ0を設け、かつ、ｔ0 の期間においてＶＬＣ＝０
となるようにＶＣＰ＝ＶＣＮＴと設定してあるのでこの
ような不具合は起こらず、所望の電圧を液晶に印加する
ことが可能である。
【００８１】メモリの状態が“０００”となった３つめ
のフレーム以後は、スイッチＴＦＴ８１，８２，８３は
常にＯＦＦ状態であり、ＶＬＣ＝０となる。
のフレーム以後は、スイッチＴＦＴ８１，８２，８３は
常にＯＦＦ状態であり、ＶＬＣ＝０となる。
【００８２】以上のように、本実施例を用いることによ
って、ｎ個の表示データを保持したメモリにより、２ｎ
レベルの階調表示が可能な、低消費電力液晶表示装置を
提供することができる。
って、ｎ個の表示データを保持したメモリにより、２ｎ
レベルの階調表示が可能な、低消費電力液晶表示装置を
提供することができる。
【００８３】さらに、第１の実施例における第１の信号
波形と同様にＶＣＰを周期が１フレームである信号電圧
波形を用いても同等の効果が得られる。
波形と同様にＶＣＰを周期が１フレームである信号電圧
波形を用いても同等の効果が得られる。
【００８４】さらに、第１の実施例における第３の信号
波形と同様にサブフレームの周期を同一（Ｔ1 ＝Ｔ2 ＝
Ｔ3 ）とし、ＶＣＰの振幅をサブフレーム毎に変えても
同等の効果が得られる。また、この場合には、第１の実
施例における第４の信号波形と同様に、ＶＣＰの振幅の
代わりにパルス幅を変えても同等の効果が得られる。同
様に、ｎ＝３で行った処理をｎに変更すれば、２n レベ
ルの階調を表示することができる。
波形と同様にサブフレームの周期を同一（Ｔ1 ＝Ｔ2 ＝
Ｔ3 ）とし、ＶＣＰの振幅をサブフレーム毎に変えても
同等の効果が得られる。また、この場合には、第１の実
施例における第４の信号波形と同様に、ＶＣＰの振幅の
代わりにパルス幅を変えても同等の効果が得られる。同
様に、ｎ＝３で行った処理をｎに変更すれば、２n レベ
ルの階調を表示することができる。
【００８５】
【発明の効果】本発明によれば、メモリを内蔵したアク
ティブマトリクス液晶表示装置において多階調表示を実
現する際に、より回路構成を簡易にできるために歩留ま
りを向上させ、ひいては製造コストを低下させることが
できる。
ティブマトリクス液晶表示装置において多階調表示を実
現する際に、より回路構成を簡易にできるために歩留ま
りを向上させ、ひいては製造コストを低下させることが
できる。
【００８６】また、本発明の構成に、対向電極を形成
し、その対向電極に印加される液晶駆動電圧の振幅は互
いにほぼ等しく、フレーム期間が複数のサブフレームに
分割され、その分割されたサブフレームの期間の長さが
異なることように形成すると、より低消費電力が可能と
なる。また、前記対向電極に印加される液晶駆動電圧の
振幅は互いに異なり、フレーム期間が複数のサブフレー
ムに分割され、その分割されたサブフレームの期間の長
さがほぼ等しいように形成すると、２n レベルの階調を
出そうとするときに、振幅だけで得ることができる。
し、その対向電極に印加される液晶駆動電圧の振幅は互
いにほぼ等しく、フレーム期間が複数のサブフレームに
分割され、その分割されたサブフレームの期間の長さが
異なることように形成すると、より低消費電力が可能と
なる。また、前記対向電極に印加される液晶駆動電圧の
振幅は互いに異なり、フレーム期間が複数のサブフレー
ムに分割され、その分割されたサブフレームの期間の長
さがほぼ等しいように形成すると、２n レベルの階調を
出そうとするときに、振幅だけで得ることができる。
【００８７】さらに、各サブフレームの最初に液晶駆動
電圧が中心電圧に等しくなるようにすると、画素電極の
電圧が一定になり、第１のスイッチング手段の誤動作を
防ぐことができるので、正確な表示ができる。
電圧が中心電圧に等しくなるようにすると、画素電極の
電圧が一定になり、第１のスイッチング手段の誤動作を
防ぐことができるので、正確な表示ができる。
【図１】本発明における液晶表示装置の一実施例の全体
構成を表すブロック図である。
構成を表すブロック図である。
【図２】本発明における液晶表示装置の一実施例におい
て、データ信号線群に３個の表示データを印加する場合
の画素回路５０の構成を示すブロック図である。
て、データ信号線群に３個の表示データを印加する場合
の画素回路５０の構成を示すブロック図である。
【図３】図２の液晶表示装置の画素回路を実現する一回
路図。
路図。
【図４】図１の液晶表示装置に印加する電圧の第１の信
号波形を示すタイミング図。
号波形を示すタイミング図。
【図５】図１の液晶表示装置に印加する電圧の第２の信
号波形を示すタイミング図。
号波形を示すタイミング図。
【図６】図１の液晶表示装置に印加する電圧の第３の信
号波形を示すタイミング図。
号波形を示すタイミング図。
【図７】図１の液晶表示装置に印加する電圧の第４の信
号波形を示すタイミング図。
号波形を示すタイミング図。
【図８】本発明における液晶表示装置の一実施例の全体
構成を表すブロック図である。
構成を表すブロック図である。
【図９】本発明における液晶表示装置の一実施例におい
て、データ信号線群に３個の表示データを印加する場合
の画素回路５０の構成を示すブロック図である。
て、データ信号線群に３個の表示データを印加する場合
の画素回路５０の構成を示すブロック図である。
【図１０】図９の液晶表示装置の画素回路を実現する一
回路図。
回路図。
【図１１】図８の液晶表示装置に印加する電圧の信号波
形を示すタイミング図。
形を示すタイミング図。
１…走査回路、２…データ回路、３…タイミング回路、
４…中心電圧回路、５…液晶駆動交流電圧源、１０…メ
モリ、１１，１２，１３…メモリＴＦＴ、１４，１５，
１６…メモリ容量、２０…サンプルホールド回路、２
１，２２，２３…サンプリングＴＦＴ、２４…ホールド
容量、３０…第１のスイッチング手段、３１，８１，８
２，８３，８４，８５，８６，９１…スイッチＴＦＴ、
４０…画素電極、５０…画素回路、６０…液晶、７０…
対向電極、８０…選択回路、９０…スイッチ、１００…
走査線、２００…データ信号線群、３００…タイミング
線群、４００…コモン線。
４…中心電圧回路、５…液晶駆動交流電圧源、１０…メ
モリ、１１，１２，１３…メモリＴＦＴ、１４，１５，
１６…メモリ容量、２０…サンプルホールド回路、２
１，２２，２３…サンプリングＴＦＴ、２４…ホールド
容量、３０…第１のスイッチング手段、３１，８１，８
２，８３，８４，８５，８６，９１…スイッチＴＦＴ、
４０…画素電極、５０…画素回路、６０…液晶、７０…
対向電極、８０…選択回路、９０…スイッチ、１００…
走査線、２００…データ信号線群、３００…タイミング
線群、４００…コモン線。
フロントページの続き (72)発明者 津村 誠 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (10)
- 【請求項１】少なくとも一方が透明な一対の基板と、そ
れら一対の基板に挟持された液晶層を有する液晶表示装
置において、 前記一対の基板の一方には、複数の走査線と、前記複数
の走査線にマトリクス状に交差する複数のデータ信号線
群と、前記複数の走査線の間に形成された複数のタイミ
ング線群と、 前記複数の走査線と前記複数のデータ信号線群とに囲ま
れた領域で、その対応する走査線とデータ信号線群とに
接続され、走査信号に応答してデータ信号線群からの表
示データを取り込み保持するメモリと、そのメモリに接
続され、そのメモリに保持されたデータを取り込み、前
記領域に対応するタイミング線群のタイミング信号によ
って出力が制御されるサンプルホールド回路と、前記の
サンプルホールド回路の出力によって制御される第１の
スイッチング手段と、その第１のスイッチング手段に接
続された画素電極とを有することを特徴とする液晶表示
装置。 - 【請求項２】少なくとも一方が透明な一対の基板と、そ
れら一対の基板に挟持された液晶層を有する液晶表示装
置において、 前記一対の基板の一方には、複数の走査線と、前記複数
の走査線にマトリクス状に交差する複数のデータ信号線
群と、前記複数の走査線の間に形成された複数のタイミ
ング線群と、 前記複数の走査線と前記複数のデータ信号線群とに囲ま
れた領域で、その対応する走査線とデータ信号線群とに
接続され、走査信号に応答してデータ信号線群からの表
示データを取り込み保持するメモリと、そのメモリに接
続され、そのメモリに保持されたデータを取り込み、前
記複数のタイミング線群のタイミング信号によって出力
が制御される選択回路と、その選択回路の出力によって
制御される第１のスイッチング手段と、その第１のスイ
ッチング手段に接続された画素電極とを有することを特
徴とする液晶表示装置。 - 【請求項３】請求項１或いは２において、前記一対の基
板の他方には前記画素電極に対向する対向電極が形成さ
れることを特徴とする液晶表示装置。 - 【請求項４】請求項１において、前記サンプルホールド
回路には前記メモリに接続された複数の第２のスイッチ
ング手段が形成されることを特徴とする液晶表示装置。 - 【請求項５】請求項１において、前記選択回路には前記
メモリに接続された複数の第２のスイッチング手段が形
成されることを特徴とする液晶表示装置。 - 【請求項６】請求項１或いは２において、前記複数の走
査線の間には複数のコモン線が形成され、前記囲まれた
領域に対応するコモン線には、前記第１のスイッチング
手段が形成されることを特徴とする液晶表示装置。 - 【請求項７】請求項１あるいは２において、前記対向電
極に印加される液晶駆動電圧の振幅は互いにほぼ等し
く、フレーム期間が複数のサブフレームに分割され、そ
の分割されたサブフレームの期間の長さが異なることを
特徴とする液晶表示装置。 - 【請求項８】請求項１あるいは２において、前記対向電
極に印加される液晶駆動電圧の振幅は互いに異なり、フ
レーム期間が複数のサブフレームに分割され、その分割
されたサブフレームの期間の長さがほぼ等しいことを特
徴とする液晶表示装置。 - 【請求項９】請求項１あるいは２において、前記対向電
極に印加される液晶駆動電圧の波形が互いに等しく、フ
レーム期間が複数のサブフレームに分割され、その分割
されたサブフレームの期間の長さが異なり、そのサブフ
レームの期間における電圧の実効値はそのサブフレーム
の期間に比例して変化することを特徴とする液晶表示装
置。 - 【請求項１０】請求項７乃至９において、前記複数の走
査線に複数のコモン線を有し、それらのコモン線及び前
記液晶駆動電圧はそのサブフレームの最初に、前記液晶
駆動電圧の中心電圧に等しくなる電圧が印加される期間
を有することを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15188397A JP3292093B2 (ja) | 1997-06-10 | 1997-06-10 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15188397A JP3292093B2 (ja) | 1997-06-10 | 1997-06-10 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH112797A true JPH112797A (ja) | 1999-01-06 |
| JP3292093B2 JP3292093B2 (ja) | 2002-06-17 |
Family
ID=15528296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15188397A Expired - Fee Related JP3292093B2 (ja) | 1997-06-10 | 1997-06-10 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292093B2 (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000028983A (ja) * | 1998-06-18 | 2000-01-28 | Hewlett Packard Co <Hp> | 液晶を駆動する方法 |
| JP2001242827A (ja) * | 1999-12-24 | 2001-09-07 | Semiconductor Energy Lab Co Ltd | 電子装置 |
| WO2001073738A1 (fr) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Afficheur |
| JP2002169517A (ja) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示装置の駆動方法及び駆動装置 |
| JP2002175040A (ja) * | 2000-09-05 | 2002-06-21 | Toshiba Corp | 表示装置及びその駆動方法 |
| JP2004086152A (ja) * | 2002-06-28 | 2004-03-18 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置および電子機器 |
| KR100426760B1 (ko) * | 2000-07-03 | 2004-04-13 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| KR100440414B1 (ko) * | 2001-01-10 | 2004-07-15 | 가부시끼가이샤 도시바 | 표시 장치 및 그 구동 방법 |
| JP2004524590A (ja) * | 2001-05-02 | 2004-08-12 | マイクロエミッシブ ディスプレイズ リミテッド | ピクセル回路と動作方法 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| US6873310B2 (en) | 2000-03-30 | 2005-03-29 | Seiko Epson Corporation | Display device |
| KR100506355B1 (ko) * | 2002-06-07 | 2005-08-05 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 전기 광학 장치의 구동 방법, 전기 광학장치의 주사선 선택 방법 및 전자 기기 |
| US6937222B2 (en) | 2001-01-18 | 2005-08-30 | Sharp Kabushiki Kaisha | Display, portable device, and substrate |
| JP2005531019A (ja) * | 2002-06-24 | 2005-10-13 | ゲミディス・ナムローゼ・フエンノートシャップ | アクティブマトリクスのための画素回路およびリフレッシュ方法 |
| US6989824B1 (en) | 1999-05-14 | 2006-01-24 | Seiko Epson Corporation | Driving method for driving electro-optical device, driving circuit, electro-optical device, and electronic equipment |
| US7075507B2 (en) | 2000-12-05 | 2006-07-11 | Seiko Epson Corporation | Electro-optical device, gray scale display method, and electronic apparatus |
| JP2007147932A (ja) * | 2005-11-28 | 2007-06-14 | Sony Corp | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| KR100783695B1 (ko) * | 2000-12-20 | 2007-12-07 | 삼성전자주식회사 | 저전력 액정 표시 장치 |
| KR100830363B1 (ko) * | 2000-08-08 | 2008-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 구동 방법 |
| US7502037B2 (en) | 2001-10-25 | 2009-03-10 | Sharp Kabushiki Kaisha | Display element and gray scale driving method thereof |
| JP2009116353A (ja) * | 2003-01-28 | 2009-05-28 | Hewlett-Packard Development Co Lp | バイナリ光学表示素子のためのマルチビット記憶素子 |
| JP2011215635A (ja) * | 2011-07-11 | 2011-10-27 | Sony Corp | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| WO2012090803A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 液晶表示装置 |
| US8339339B2 (en) | 2000-12-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving the same, and electronic device |
| JP2019012262A (ja) * | 2017-06-29 | 2019-01-24 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2021523407A (ja) * | 2018-05-08 | 2021-09-02 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 画素内メモリディスプレイ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411266B1 (en) | 1993-08-23 | 2002-06-25 | Francis J. Maguire, Jr. | Apparatus and method for providing images of real and virtual objects in a head mounted display |
| US6778150B1 (en) | 1993-09-14 | 2004-08-17 | Francis J. Maguire, Jr. | Method and apparatus for eye tracking |
| US7453451B1 (en) | 1999-03-16 | 2008-11-18 | Maguire Francis J Jr | Moveable headrest for viewing images from different directions |
| US7724278B2 (en) | 1995-05-30 | 2010-05-25 | Maguire Francis J Jr | Apparatus with moveable headrest for viewing images from a changing direction-of-view |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764051A (ja) * | 1993-08-27 | 1995-03-10 | Sharp Corp | 液晶表示装置およびその駆動方法 |
| JPH07253764A (ja) * | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH09212140A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 表示装置 |
-
1997
- 1997-06-10 JP JP15188397A patent/JP3292093B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764051A (ja) * | 1993-08-27 | 1995-03-10 | Sharp Corp | 液晶表示装置およびその駆動方法 |
| JPH07253764A (ja) * | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH09212140A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 表示装置 |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000028983A (ja) * | 1998-06-18 | 2000-01-28 | Hewlett Packard Co <Hp> | 液晶を駆動する方法 |
| US6989824B1 (en) | 1999-05-14 | 2006-01-24 | Seiko Epson Corporation | Driving method for driving electro-optical device, driving circuit, electro-optical device, and electronic equipment |
| JP2001242827A (ja) * | 1999-12-24 | 2001-09-07 | Semiconductor Energy Lab Co Ltd | 電子装置 |
| JP2009110006A (ja) * | 2000-03-30 | 2009-05-21 | Seiko Epson Corp | 表示装置 |
| WO2001073738A1 (fr) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Afficheur |
| US6873310B2 (en) | 2000-03-30 | 2005-03-29 | Seiko Epson Corporation | Display device |
| EP1962262A2 (en) * | 2000-03-30 | 2008-08-27 | Seiko Epson Corporation | Display device with data memory capability |
| EP1962262A3 (en) * | 2000-03-30 | 2010-03-17 | Seiko Epson Corporation | Display device with data memory capability |
| KR100426760B1 (ko) * | 2000-07-03 | 2004-04-13 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| US7064736B2 (en) | 2000-07-03 | 2006-06-20 | Hitachi, Ltd. | Liquid crystal display device |
| US9552775B2 (en) | 2000-08-08 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
| KR100830363B1 (ko) * | 2000-08-08 | 2008-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 구동 방법 |
| JP2002175040A (ja) * | 2000-09-05 | 2002-06-21 | Toshiba Corp | 表示装置及びその駆動方法 |
| JP2002169517A (ja) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示装置の駆動方法及び駆動装置 |
| US7075507B2 (en) | 2000-12-05 | 2006-07-11 | Seiko Epson Corporation | Electro-optical device, gray scale display method, and electronic apparatus |
| KR100783695B1 (ko) * | 2000-12-20 | 2007-12-07 | 삼성전자주식회사 | 저전력 액정 표시 장치 |
| US8339339B2 (en) | 2000-12-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving the same, and electronic device |
| KR100440414B1 (ko) * | 2001-01-10 | 2004-07-15 | 가부시끼가이샤 도시바 | 표시 장치 및 그 구동 방법 |
| US6937222B2 (en) | 2001-01-18 | 2005-08-30 | Sharp Kabushiki Kaisha | Display, portable device, and substrate |
| JP2004524590A (ja) * | 2001-05-02 | 2004-08-12 | マイクロエミッシブ ディスプレイズ リミテッド | ピクセル回路と動作方法 |
| US7502037B2 (en) | 2001-10-25 | 2009-03-10 | Sharp Kabushiki Kaisha | Display element and gray scale driving method thereof |
| KR100506355B1 (ko) * | 2002-06-07 | 2005-08-05 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 전기 광학 장치의 구동 방법, 전기 광학장치의 주사선 선택 방법 및 전자 기기 |
| JP2005531019A (ja) * | 2002-06-24 | 2005-10-13 | ゲミディス・ナムローゼ・フエンノートシャップ | アクティブマトリクスのための画素回路およびリフレッシュ方法 |
| JP2004086152A (ja) * | 2002-06-28 | 2004-03-18 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置および電子機器 |
| JP2009116353A (ja) * | 2003-01-28 | 2009-05-28 | Hewlett-Packard Development Co Lp | バイナリ光学表示素子のためのマルチビット記憶素子 |
| KR101041699B1 (ko) | 2003-01-28 | 2011-06-14 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 광학 디스플레이 소자 및 디스플레이 장치 |
| JP4560275B2 (ja) * | 2003-04-04 | 2010-10-13 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置とその駆動方法 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| US8599176B2 (en) | 2005-11-28 | 2013-12-03 | Japan Display West, Inc. | Image display device, electronic apparatus, portable apparatus, and image displaying method |
| JP2007147932A (ja) * | 2005-11-28 | 2007-06-14 | Sony Corp | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| WO2012090803A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 液晶表示装置 |
| JP2011215635A (ja) * | 2011-07-11 | 2011-10-27 | Sony Corp | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| JP2019012262A (ja) * | 2017-06-29 | 2019-01-24 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2021523407A (ja) * | 2018-05-08 | 2021-09-02 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 画素内メモリディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3292093B2 (ja) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292093B2 (ja) | 液晶表示装置 | |
| JP5060015B2 (ja) | 電気泳動アクティブマトリクス表示装置 | |
| JP2705711B2 (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| US7868869B2 (en) | Electrophoresis display and driving method thereof | |
| JPH0843795A (ja) | 液晶表示装置 | |
| WO2006049245A1 (ja) | 液晶表示装置およびその駆動方法 | |
| KR20070023099A (ko) | 액정표시장치 및 그 구동방법 | |
| JPH0228873B2 (ja) | ||
| JPH01134346A (ja) | 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法 | |
| JP3261519B2 (ja) | 液晶表示装置 | |
| KR101340989B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
| JP3349638B2 (ja) | 表示装置を駆動する方法および回路 | |
| WO1995034020A1 (fr) | Procede de commande d'un dispositif d'affichage a cristaux liquides, dispositif d'affichage a cristaux liquides, appareil electronique et circuit de commande | |
| JP3914639B2 (ja) | 液晶表示装置 | |
| JP2006525543A (ja) | 電気泳動表示装置 | |
| JPH04204628A (ja) | 液晶表示装置 | |
| JP2004102055A (ja) | 分散系駆動回路の駆動方法、分散系駆動回路、電気泳動表示装置の駆動方法、電気泳動表示装置及び電子機器 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| KR101192759B1 (ko) | 액정 표시장치의 구동장치 및 구동방법 | |
| JP4050383B2 (ja) | 液晶表示装置の駆動方法、液晶表示装置および電子機器 | |
| JP3233010B2 (ja) | 液晶表示装置 | |
| JP3619771B2 (ja) | 液晶表示装置 | |
| JP4622398B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JPH11212062A (ja) | 反強誘電性液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130329 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130329 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140329 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |