KR101041699B1 - 광학 디스플레이 소자 및 디스플레이 장치 - Google Patents

광학 디스플레이 소자 및 디스플레이 장치 Download PDF

Info

Publication number
KR101041699B1
KR101041699B1 KR1020040005140A KR20040005140A KR101041699B1 KR 101041699 B1 KR101041699 B1 KR 101041699B1 KR 1020040005140 A KR1020040005140 A KR 1020040005140A KR 20040005140 A KR20040005140 A KR 20040005140A KR 101041699 B1 KR101041699 B1 KR 101041699B1
Authority
KR
South Korea
Prior art keywords
optical display
bit
bit storage
bits
display element
Prior art date
Application number
KR1020040005140A
Other languages
English (en)
Other versions
KR20040069285A (ko
Inventor
바버마이클제이
반브록클린앤디
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20040069285A publication Critical patent/KR20040069285A/ko
Application granted granted Critical
Publication of KR101041699B1 publication Critical patent/KR101041699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
    • E05B1/0015—Knobs or handles which do not operate the bolt or lock, e.g. non-movable; Mounting thereof
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
    • E05B1/0015—Knobs or handles which do not operate the bolt or lock, e.g. non-movable; Mounting thereof
    • E05B2001/0023—Knobs or handles which do not operate the bolt or lock, e.g. non-movable; Mounting thereof being movable into a non-operating position, e.g. foldable towards the mounting plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits

Abstract

본 발명의 일 실시예의 광학 디스플레이 소자(200)는 이진 광학 디스플레이 소자(202) 및 디스플레이 기간 동안 이진 광학 디스플레이 소자에 의해 디스플레이될 컬러 강도 값의 다수의 비트를 저장하는 다중 비트 저장 소자(204)를 포함한다. 각 비트는 디스플레이 기간 동안 다중 비트 저장 소자에서 이진 광학 디스플레이 소자로 한번 이상 로딩되어 컬러 강도 값을 획득한다.

Description

광학 디스플레이 소자 및 디스플레이 장치{MULTIPLE-BIT STORAGE ELEMENT FOR BINARY OPTICAL DISPLAY ELEMENT}
도 1a 및 도 1b는 본 발명이 구현될 수 있는 실시예에 따른, 이미지 픽셀을 디스플레이하는 디스플레이 기간 내에 이미지 픽셀의 컬러 강도의 비트를 이진 광학 디스플레이 소자에 로딩하는 상이한 접근 방식을 도시하는 도면,
도 2는 본 발명의 실시예에 따른, 광학 디스플레이 소자를 도시하는 도면,
도 3은 본 발명의 실시예에 따른, 도 2의 광학 디스플레이 소자의 다중 비트 저장 소자를 도시하는 도면,
도 4는 본 발명의 또 다른 실시예에 따른, 도 3의 다중 비트 저장 소자를 도시하는 도면,
도 5는 본 발명의 또 다른 실시예에 따른, 도 3의 다중 비트 저장 소자를 도시하는 도면,
도 6은 본 발명의 실시예에 따른, 비트 저장 셀을 도시하는 도면,
도 7은 본 발명의 실시예에 따른, 다중 비트 저장 소자를 갖는 광학 디스플레이 소자를 사용하는 방법의 흐름도,
도 8a 및 도 8b는 본 발명의 상이한 실시예에 따른, 컬러 광학 디스플레이 소자를 도시하는 도면,
도 9는 본 발명의 실시예에 따른, 디스플레이 장치를 도시하는 도면,
도 10은 본 발명의 실시예에 따른, 도 9의 디스플레이 장치를 적어도 부분적으로 제조하는 방법의 흐름도.
도면의 주요 부분에 대한 부호의 설명
102 : 디스플레이 기간 202 : 이진 광학 디스플레이 소자
304 : 새로운 비트 410 : 로드 라인
412 : 회전 라인 802 : 광
904 : 제어기 906 : 이미지 데이터
프로젝터는 일반적으로 광원, 광학 시스템, 전자장치 및 컴퓨터 또는 비디오 장치로부터 이미지를 전면 또는 후면 투사하는 디스플레이를 통합하는 장치이다. 전형적인 프로젝터는 광을 공간적으로 변조하는 공간 광 변조기(SLM's)를 포함하여, 이미지가 스크린 상으로 투사되어 볼수 있게 된다. 광은 원하는 이미지 픽셀이 스크린 상으로 투사되도록 광을 처리하는 SLM에 전송된다. SLM은 사실상 반사성일 수 있다. 광은 SLM으로부터 반사되어, 스크린 상으로 투사될 이미지에 따라 변조된다. 이러한 유형의 SLM의 전형적인 예는 마이크로전자기계(MEM) 장치의 한 종류인 디지털 마이크로미러 장치(DMD)이다. DMD를 사용하는 프로젝터는 밝은 이미지를 투사하는데 그 이유는 광은 반사 SLM을 통해 전송될 필요가 없기 때문이다.
일반적으로, 프로젝터는 그것의 픽셀을 리프레시 레이트(refresh rate)에 근거하여 또는 1/리프레시 레이트의 디스플레이 기간마다 새로운 데이터로 리프레싱한다. 그러나, DMD는, 광을 반사하거나 또는 광을 반사하지 않아서 일 비트보다 큰 컬러 깊이(color depths)를 갖는 픽셀은 수용하지 않는 것을 의미하는 이진 광학 디스플레이 소자이다. 컬러 깊이에서 일 비트 이상의 강도 값(intensity value)을 갖는 픽셀을 투사하는 DMD에 대해, 디스플레이 기간은 대개 다수의 간격으로 분할되는데, 각각의 간격은 보통 디스플레이 기간/(2컬러 깊이 비트-1)과 같거나 그 이하이다. 각각의 간격에서, DMD는 픽셀의 강도 값의 픽셀들 중 하나로 로딩되어, 그것은 이 비트에 따라 광을 반사하거나 또는 광을 반사하지 않는다. 각 비트는 픽셀의 강도 값의 다른 비트에 대한 그것의 유효성(significance)에 근거하여 여러번 DMD로 로딩된다.
그러므로 프로젝터는 전형적으로 모든 디스플레이 기간의 그것의 DMD의 모든 간격마다 리프레시한다. 이들 간격 각각은 대개 1/리프레시 레이트×(2컬러 깊이 비트-1)보다 크지 않게 지정된다. 8 비트의 컬러 깊이 및 60 헤르쯔(Hz)의 레프레시 레이트를 갖는 프로젝터에서, 이것은 프로젝터가 약 65 마이크로초(㎲)보다 길지 않은 간격으로 각 DMD를 리프레시한다는 것을 의미한다. 그러나, 이러한 방식으로 프로젝터의 모든 DMD를 제어하는 것은 어려울 수 있는데, 특히 큰 해상도 및 높은 리프레시 레이트를 갖는 프로젝터에서 더 그러하다.
본 발명의 일 실시예의 광학 디스플레이 소자는 이진 광학 디스플레이 소자(binary optical display element) 및 디스플레이 기간 동안 이진 광학 디스플레이 소자에 의해 디스플레이될 컬러 강도 값의 다수의 비트를 저장하는 다중 비트 저장 소자를 포함한다. 각 비트는 디스플레이 기간 동안 다중 비트 저장 소자에서 이진 광학 디스플레이 소자로 한번 이상 로딩되어 컬러 강도 값을 달성한다.
본 명세서에서 참조한 도면은 명세서의 일부를 형성한다. 도면에서 도시된 피쳐는 본 발명의 모든 실시예가 아니라 일부 실시예만을 예시할 뿐이다.
본 발명의 예시적인 실시예의 후속하는 상세한 설명에 있어서, 본 명세서의 일부를 형성하는 첨부한 도면을 참조하되, 이는 본 발명이 구현될 수 있는 특정 예시적 실시예를 예시적으로 도시한다. 이들 실시예는 당업자가 본 발명을 구현할 수 있도록 충분히 자세히 설명되어 있다. 다른 실시예는 논리적으로, 기계적으로 사용될 수 있고, 본 발명의 사상 또는 범주를 벗어나지 않고서 다른 변경도 가능하다. 그러므로, 후속하는 상세한 설명은 제한적 의미로서 취급되지 않고, 본 발명의 범주는 첨부된 청구항에 의해서만 정의된다.
도 1a 및 도 1b는 본 발명이 구현될 수 있는 실시예에 따라, 이미지를 디스플레이하는 디스플레이 기간(102) 내에 이미지 픽셀의 컬러 강도 값의 비트를 이진 광학 디스플레이 소자에 로딩하는, 각각 상이한 접근 방식(100 및 500)을 도시한다. 디스플레이 기간(102)은 바람직하게 1/리프레시 레이트로서 정의되는데, 리프레시 레이트는 이진 광학 디스플레이 소자를 포함하는 투사 시스템이 이진 광학 디스플레이 소자를 리프레싱하는 리프레시 레이트이다. 디스플레이 기간(102)은 다수의 간격으로 더 분할되는데, 각각의 간격은 바람직하게 디스플레이 기간/2컬러 깊이 비트-1과 같거나 그 이하이다. 컬러 깊이 비트는 이미지 픽셀이 가질 수 있는 그레이스케일의 상이한 음영의 수를 지정하여, 그들의 컬러 강도 값은 0에서부터 2컬러 깊이 비트-1의 범위를 가질 수 있다.
광학 디스플레이 소자는 이진이기 때문에, 임의의 주어진 시간에 이 소자는 내부에 일 비트를 로딩할 수 있다. 그러므로, 그레이 스케일 음영을 갖는 픽셀의 표현(rendering)을 달성하기 위해, 픽셀의 컬러 강도 값의 다른 비트에 대한 비트의 유효성에 근거하여, 픽셀의 컬러 강도 값의 각 비트는 이진 광학 디스플레이 소자로 한번 이상 로딩된다. 일 실시예에서, 픽셀의 컬러 강도 값의 비트가 i=n-1, i=n-2, i=n-3,..., i=0으로, 최상위 비트에서 최하위 비트로 지정되고 순서화되는 경우, 각 비트는 디스플레이 기간(102) 동안 이진 광학 디스플레이 소자에 2i번 로딩된다. 보다 구체적으로, 일 실시예에서, 각 비트는 디스플레이 기간(102)의 2i 간격으로 이진 광학 디스플레이 소자에 로딩된다.
이진 광학 디스플레이 소자를 이용하여 그레이스케일을 달성하는 이러한 접근 방법은 이진 가중 펄스폭 변조(binary-weighted pulse-width modulation)로 지칭된다. 구체적으로 도 1a는 예를 들어 비트 0 내지 7을 갖는 8 비트 픽셀에 대해, 이러한 변조의 표준 이진 가중 비트 디스플레이 분배 접근 방법(standard binary-weighted bit display distribution approach)(100)을 도시하고 있다. 접근 방법(100)은 비트 0 내지 7이 디스플레이 기간(102) 동안 이진 광학 디스플레이 소자로 로딩되는 순서를 가중 방식으로 도시하고 있다. 즉, 주어진 비트에 대한 라인이 길어질수록, 보다 여러번 그것은 디스플레이 기간(102) 동안 이진 광학 디스플레이 소자에 로딩된다. 디스플레이 기간(102) 동안, 비트 0 내지 7은 각각 이진 광학 디스플레이 소자에 20,21,22,23,24,25,26 및 27번 로딩된다.
보다 구체적으로, 도 1에서 디스플레이 기간(102)은, 각각 16개의 연속적 간격으로 이루어지는 15개의 하위 기간(sub-periods) 및 15개의 연속적 간격으로 이루어지는 하나의 하위 기간으로 나뉘어지는 255개의 간격을 가질 수 있다. 15개의 연속적 간격을 갖는 하위 기간(104)에서, 비트 0은 제 1 간격에서 총 한번 로딩되고, 비트 1은 제 2 및 제 3 간격에서 총 2번 로딩되며, 비트 3은 제 8 내지 제 16 간격에서 총 8번 로딩된다. 하위 기간(106)에서, 비트 4는 16개의 연속적 간격으로 로딩된다. 두 개의 하위 기간(108)에서, 비트 5는 32개의 연속적 간격으로 로딩되는 반면, 네 개의 하위 기간(110)에서, 비트 6은 64개의 연속적 간격으로 로딩된다. 끝으로, 8개의 하위 기간(112)에서, 비트 7은 128개의 연속적 간격으로 로딩된다.
비교로서, 도 1b는, 예를 들어 비트 0 내지 7을 갖는 8 비트 픽셀에 대해 이진 가중 펄스폭 변조의 비트 분할 이진 가중 비트 디스플레이 분배 접근 방법(150)을 구체적으로 도시한다. 디스플레이 기간(102)에 255개의 간격이 존재하는 경우, 보다 최상위 비트 4 내지 7 각각은, 16개의 연속적 간격의 다양한 하위 기간에서 이진 광학 디스플레이 소자로 도 1b에 도시되어 있는 순서로 로딩된다. 비트 4는 하나의 하위 기간(152E)에서 로딩되고, 비트 5는 두 개의 비연속적 하위 기간(152A 및 152L)에서 로딩되고, 비트 6은 네 개의 비연속적 하위 기간(152C,152G,152J 및 152N)에서 로딩되며, 비트 7은 8개의 비연속적 하위 기간(152B,152D,152F,152H,152I, 152K, 152M 및 152O)에서 로딩된다. 보다 최하위 비트 0 내지 3 각각은 15개의 연속적 간격의 하위 기간(154)에서 이진 광학 디스플레이 소자에 로딩되되, 비트 0은 한번, 비트 1은 두 번, 비트 2는 네 번 및 비트 3은 8번 로딩된다.
도 1b의 접근 방법(150)은 이진 가중 펄스폭 변조에 대한 비트 분할 접근 방법인데 그 이유는 픽셀의 컬러 강도 값의 비트들 각각은 모든 간격에 대한 연속적 간격에 반드시 로딩될 필요는 없어서 비트는 디스플레이 기간(102) 내에서 이진 광학 디스플레이 장치로 로딩될 것이기 때문이다. 이러한 방식에서, 도 1b의 접근 방식(150)은 도 1a의 접근 방식(100)과는 다른데, 각 비트는 모든 간격에 대한 연 속적인 간격에서 로딩되어 그것은 디스플레이 기간(102) 내에서 이진 광학 디스플레이 장치로 로딩될 것이다. 비트 분할 접근 방식(150)은 연속적인 디스플레이 기간에 걸쳐 상이한 픽셀 사이를 스위칭하는 경우 이진 광학 디스플레이 장치에 의해 디스플레이되는 것으로부터 야기되는 가시적 아티팩트(visible artifacts)를 감소시키는데 이용될 수 있다.
8 비트 컬러 깊이로 설명한 바와 같이, 이진 광학 디스플레이 소자를 이용하는 프로젝션 시스템은 비트를 각 디스플레이 기간의 255개의 간격 각각마다 각 이진 광학 디스플레이 소자로 로딩해야 한다. 60 헤르쯔 리프레시 레이트를 달성한다는 것은, 프로젝션 시스템이 비트를
Figure 112009003312103-pat00001
마다 각 이진 광학 디스플레이 소자에 로딩한다는 것을 의미한다. 85 헤르쯔 리프레시 레이트를 달성하기 위해, 프로젝션 시스템은
Figure 112009003312103-pat00002
마다 비트를 각 이진 광학 디스플레이 소자에 로딩한다. 이것은 프로젝션 시스템 상에서 부하가 걸릴 수 있는(burdensome), 특히 SVGA(800×600), XGA(1024×768) 및 480,000이거나, 750,000 이상 또는 그 이상의 픽셀을 갖는 보다 높은 해상도에서, 그리고 각 픽셀이 하나 이상의 대응 이진 광학 디스플레이 소자를 구비하는 경우 그러하다.
다중 비트 저장 소자를 갖는 광학 디스플레이 소자
도 2는 프로젝션 시스템이 매 디스플레이 기간의 매 간격마다 이진 광학 디스플레이 소자(202)로 비트를 로딩해야하는 부담감을 덜어주는, 본 발명의 실시예에 따른 광학 디스플레이 소자(200)를 도시하고 있다. 광학 디스플레이 소자(200)는 이진 광학 디스플레이 소자(202) 및 다중 비트 저장 소자(204)를 포함한다. 광학 디스플레이 소자(200)는 집적 회로(IC), 또는 또 다른 유형의 전자 및/또는 전자기계 장치일 수 있다.
이진 광학 디스플레이 소자(202)는 디지털 마이크로미러 장치(DMD)와 같은 마이크로-전자기계(MEM) 장치 또는 또 다른 유형의 이진 광학 디스플레이 소자일 수 있다. 이진 광학 디스플레이 소자(202)는 그것이 온 또는 오프될 수 있다는 점에서 이진이다. 즉, 그것은 광을 반사 또는 전송할 수 있거나, 또는 광을 반사 또는 전송하지 않을 수 있다. 그 결과, 이것은 길이 면에서 일 비트의 컬러 강도 값을 갖는 픽셀은 본질적으로 디스플레이할 수 없다. 소자(202)는 길이 면에서 일 비트 이상의 컬러 강도 값을 갖는 픽셀을, 설명한 바와 같이 픽셀의 강도 값의 다른 비트에 대한 비트의 유효성에 근거하여 디스플레이 기간이 나뉘어질 수는 간격들 중 적어도 하나의 간격에 컬러 강도 값의 각 비트를 디스플레이함으로써 디스플레이한다.
다중 비트 저장 소자(204)는 이진 광학 디스플레이 소자(202)에 의해 디스플레이될 픽셀의 컬러 강도 값의 비트의 수에 대응하는 다수의 비트 저장 셀(206A,206B,....,206M)을 갖는다. 컬러 강도 값은 N 비트를 구비하여, 이 값을 갖는 픽셀은 N 비트 컬러 깊이를 가지고 상이한 그레이스케일 음영에 대응하는 2N개의 상이한 컬러 강도 값들 중 임의의 하나를 가질 수 있다. 영의 컬러 강도 값은 최소 음영에 대응하는 반면, 2N-1의 컬러 강도 값은 최대 음영에 대응한다. 저장 셀(206A,206B,....,206M)은 총괄적으로 셀(206)로 지칭된다. 셀(206A)은 픽셀 컬러 강도 값의 최하위 비트 0에 대응하고, 셀(206B)은 이 값은 두 번째 최하위 비트 1에 대응하며, 그 다음 셀도 이와 같은 식으로 대응하여, 셀(206M)은 픽셀의 컬러 강도 값의 최상위 비트 N-1에 대응한다.
다중 비트 저장 소자(204)는 이진 광학 디스플레이 소자(202)에 결합되어 라인(208)으로 표시한 바와 같이 비트 저장 셀에 의해 저장된 비트들 중 임의의 하나는 이진 광학 디스플레이소자(202)에 로딩될 수 있다. 그러므로, 광학 디스플레이 소자(200)가 일부분을 형성하는 프로젝션 시스템은 매 디스플레이 기간의 매 간격 동안 비트를 이진 광학 디스플레이 소자에 로딩할 필요가 없다. 오히려, 이 프로젝션 시스템은 픽셀의 컬러 강도 값의 모든 N 비트를 주어진 디스플레이 기간 동안 다중 비트 저장 소자(204)의 비트 저장 셀(206)에 로딩한다. 이들 비트들 중 적절한 비트는 다중 비트 저장 소자로부터 디스플레이 기간의 매 간격 동안 이진 광학 디스플레이 소자(202)에 로딩된다.
결과로서, 1/리프레시 레이트×(2N-1) 초의 매 간격마다 이미지 데이터의 일 비트로 이진 광학 디스플레이 소자(202)를 리프레시하기 보다는, 프로젝션 시스템은 1/리프레시 레이트 초의 매 디스플레이 기간마다 이미지 데이터의 N비트로 다중 비트 저장 소자(204)를 리프레시하기만 하면 된다. 이것은 프로젝션 시스템의 로딩 의무(loading obligation)를 2N의 팩터만큼 감소시키고, 따라서 이진 광학 디스 플레이 소자(202)를 리프레시해야 하는 경우 프로젝션 시스템 상에 발생되는 부하(burden)를 감소시킨다. 즉, 프로젝션 시스템은 이미지 데이터의 N 비트 각각을 주어진 디스플레이 기간 동안 다중 비트 저장 소자(204)로 한번 로딩하며, 이는 이미지 데이터의 N 비트를 이진 광학 디스플레이 소자로 총 2N-1 번 로딩하는 것과 대조를 이룬다. 그러므로, 프로젝션 시스템은 보다 높은 리프레시 레이트 및/또는 보다 큰 디스플레이 해상도를 달성할 수 있다.
도 3은 본 발명의 실시예에 따른, 다중 비트 저장 소자(204)를 보다 자세히 도시하고 있다. 비트 저장 셀(206)은 원형으로 상호연결되고, 라인(302A,302B,...,302M)으로 참조된다. 즉, 제 1 비트 저장 셀(206A)은 그것이 비트를 출력하여 라인(302A)으로 표시되는 바와 같이 제 2 비트 저장 셀(206B)에 로딩할 수 있고 그 다음 셀도 마찬가지이며, 마지막 비트 저장 셀(206M)은 자신의 비트를 출력하여 라인(302M)으로 표시되는 바와 같이 제 1 비트 저장 셀(206A)에 로딩할 수 있다. 마지막 비트 저장 셀(206M)은 자신의 비트를 출력하여 라인(208)으로 표시되는 바와 같이 이진 광학 디스플레이 소자로 로딩할 수도 있다. 또한, 제 1 비트 저장 셀(206A)은 라인(304)으로 표시되는 바와 같이, 픽셀의 컬러 강도 값의 새로운 비트를 로딩할 수 있다.
비트 저장 셀(206)은 본 발명의 일 실시예에서 이미지 데이터의 픽셀의 컬러 강도 값의 비트가 다음과 같이 로딩될 수 있다. 첫째, 컬러 강도 값의 최상위 비트가 데이터 라인(304) 상에 어서트(assert)되어 비트 저장 셀(206A)로 로딩될 것 이다. 둘째, 컬러 강도 값의 다음으로 최상위 비트가 데이터 라인(304) 상에 어서트되어 비트 저장 셀(206A)로 로딩될 것이되, 비트 저장 셀(206A)에 이미 저장된 제 1 비트는 라인(302A) 상으로 출력되어 비트 저장 셀(206B)로 로딩된다.
이 프로세스는 컬러 강도 값의 나머지 N 비트 각각에 대해 반복된다. 그 때마다, 마지막 비트 저장 셀(206M)을 제외한 비트 저장 셀(206) 각각에 의해 저장된 비트는 출력되어 다음의 연속하는 비트 저장 셀(206)로 로딩되어, 비트 저장 셀(206A)에 저장된 비트는 비트 저장 셀(206B)로 이동되고, 나머지도 이와 같은 방식으로 이루어지고, 새로운 비트가 데이터 라인(304) 상에 어서트되어 비트 저장 셀(206A)로 로딩된다. 이러한 프로세스를 N번 반복한 후, 비트 저장 셀(206A,206B,...,206M)은 픽셀의 컬러 강도 값의 비트의 비트 0,1,....,N-1을 저장한다.
비트 저장 셀(206)에 저장된 N 비트는 디스플레이 기간의 매 간격 동안 필요에 따라 비트 저장 셀(206) 사이에서 회전되어, 적절한 비트는 비트 저장 셀(206M)에 의해 저장되고 라인(208) 상으로 출력되어 이진 광학 디스플레이 소자(202)로 로딩된다. 예를 들어, 비트 저장 셀(206B)에 저장된 비트가 디스플레이 기간의 주어진 간격 동안 이진 광학 디스플레이 소자(202)로 로딩될 경우, 비트 저장 셀(206)에 저장된 비트는 N-2번 회전되어, 비트 저장 셀(206M)은 최후에는 초기에 비트 저장 셀(206B)에 저장된 비트를 저장한다. 각 회전에서, 비트 저장 셀(206M)을 제외한 각각의 비트 저장 셀(206)에 의해 저장된 비트는 다음의 연속적인 비트 저장 셀(206)로 이동한다. 비트 저장 셀(206M)에 의해 저장된 비트는 제 1 비트 저장 셀(206A)로 이동되어, 회전에서 비트 손실은 없다.
도 4는 본 발명의 또 다른 실시예에 따른 다중 비트 저장 소자(204)를 보다 상세히 도시한다. 다중 비트 저장 소자(204)는 선택 라인(406A, 406B)의 어서트(assertion)에 의해 각각 선택되는 입력 라인(404A, 404B)을 가진 제어 셀(402)을 포함한다. 입력 라인(404A, 404B)은 라인(302M) 및 데이터 라인(304)에 각각 접속되고, 선택 라인(406A, 406B)은 회전 라인(412) 및 로드 라인(410)에 각각 접속된다. 로드 라인(410)을 어서트하게 되면 데이터 라인(304) 상에 어서트된 비트는 라인(408) 상에 출력되어 비트 저장 셀(206A)로 로딩된다. 회전 라인(412)을 어서트하게 되면 비트 저장 셀(206M)에 의해 라인(302M) 상에 출력된 비트는 비트 라인(408) 상에 출력되어 저장 셀(206A)로 로딩된다.
비트 저장 셀(206)은 다음과 같이 이미지 데이터 픽셀의 컬러 강도 값의 비트로 로딩된다. 첫째, 컬러 강도 값의 최상위 비트는 데이터 라인(304) 상에서 어서트되고, 로드 라인(410)이 어서트되어 그 비트는 비트 저장 셀(206A)에 로딩된다. 둘째, 그런 다음 컬러 강도 값의 그 다음의 최상위 비트는 데이터 라인(304) 상에 어서트되고 로드 라인(410)이 어서트되어 그 비트를 비트 저장 셀(206)에 로딩되되, 비트 저장 셀(206A)에 앞서 저장된 제 1 비트는 라인(302A) 상으로 출력되어 비트 저장 셀(206B)에 로딩된다. 이 프로세스는 컬러 강도 값의 나머지 N개 비트의 각각에 대해 반복되어서 설명한 바와 같이, 비트 저장 셀(206A, 206B,..., 206M)은 궁극적으로 픽셀의 컬러 강도 픽셀 비트들의 비트 0, 1,..., N-1을 저장한다. 따라서, 컬러 강도 값의 비트는 비트 저장 셀(206) 내로 순차적으로 로딩된다.
비트 저장 셀(206)에 저장된 N개 비트는 필요에 따라 디스플레이 기간의 매 간격 동안 비트 저장 셀(206) 사이에서 회전되어, 적절한 비트는 비트 저장 셀(206) 중 이진 광학 디스플레이 소자(202)에 가장 가까운 비트 저장 셀(206M)에 저장된다. 따라서, 비트 중 하나의 비트는 라인(208) 상으로 적절히 그리고 선택적으로 출력되어 이진 광학 디스플레이 소자(202) 내로 적절히 선택적으로 로딩된다. 이 프로세스는 다음과 같이 이루어진다. 각 회전마다, 회전 라인(412)이 어서트된다. 이로 인해, 라인(302M) 상으로 출력된 비트 저장 셀(206M)에 의해 저장된 비트는 라인(408) 상에 출력되어 비트 저장 셀(206A) 내로 로딩된다. 비트 저장 셀(206A)에 의해 이전에 저장된 비트는 그와 동시에 라인(302A) 상으로 출력되어 비트 저장 셀(206B) 내로 로딩되며, 나머지도 마찬가지이다. 비트 저장 셀(206)에 의해 저장된 비트들 중 어느 비트가 이진 광학 디스플레이 소자(202) 내로 로딩되기를 원하느냐에 따라, 회전 라인(412)은 0 내지 N번 어서트된다.
도 5는 본 발명의 또 다른 실시예에 따른 다중 비트 저장 소자(204)를 보다 상세하게 도시한다. 다중 비트 저장 소자(204)는 비트 저장 셀(206M)의 출력을 제어 셀(402)의 입력 라인(404A)으로 접속시키는 라인(302M)에 접속된 입력 라인(504)을 가진 미러 저장 셀(502)을 포함한다. 총괄적으로 클록 신호(506)로 지칭되는 두 개의 클록 신호(506A, 506B)도 있다. 클록 신호(506)는 비중첩(non-overlapping)이어서, 클록 신호(506) 중 하나가 하이(high)이면 다른 하나가 로우(low)이고, 그 반대로도 마찬가지이다. 클록 신호(506)는 비트 저장 셀(206) 및 미러 저장 셀(502)을 동기화시키도록 미러 저장 셀(502) 뿐만 아니라 비트 저장 셀(206)의 각각의 셀에도 접속된다. 미러 저장 셀(502)은, 비트 저장 셀(206)이 새로운 강도 값의 비트로 로딩되거나, 또는 비트 저장 셀(206)에 의해 저장된 비트가 회전되어 비트 저장 셀(206) 내의 최종 목적지에 도달되지 않으면 시각적 아티팩트(visual artifacts)가 이진 광학 디스플레이 소자(202)에 의해 디스플레이되는 것을 방지한다. 미러 저장 셀(502)은 마지막 비트 저장 셀(206M)에 의해 저장된 비트를 저장한다.
일 실시예에서 클록 신호(506)는, 디스플레이 기간의 간격에 대응하거나 대응하지 않을 수 있는 주어진 클록 기간의 다른 절반(a different half of a given clock period) 동안 하이(hight)가 되도록 타이밍된다(timed). 예를 들면, 클록 신호(506A)는 각 클록 기간의 제 1 절반 동안 하이일 수 있고, 클록 신호(506B)는 각 클록 기간의 제 2 절반 동안 하이일 수 있다. 로드 라인(410)은 N개의 간격마다 어서트되어 이미지 픽셀의 컬러 강도 값의 N개 비트를 비트 저장 셀(206)로 로딩하되, 데이터 라인(304)은 각 클록 기간 동안 N개 비트 중 하나의 비트로 어서트된다. 회전 라인(412)은, 광학 디스플레이 요소(202) 내로 로딩되기 원하는 비트가 마지막 비트 저장 셀(206M)로부터 떨어진 정도에 대응하는 다수의 클록 기간에 대해 어서트된다.
일 실시예에서, 비트 저장 셀(206)에 의해 라인(302) 상에 출력된 비트는 클록 신호의 폴링 에지(falling edge)(506A) 상에서 유효하고, 클록 신호의 라이징 에지(506B)는 제 1 비트 저장 셀(206A)을 제외한 각각의 비트 저장 셀(206)이 비트 저장 셀(206) 중 앞쪽으로 인접한 비트 저장 셀(206) 내에 저장된 비트를 로딩하게 한다. 예를 들면, 비트 저장 셀(206B)은 클록 신호의 라이징 에지(506B)에서 비트 저장 셀(206A) 내에 저장된 비트를 로딩한다. 비트 저장 셀(206A)은 라인(408) 상에 출력되는 비트를 로딩하는데, 이 비트는 회전 라인(412)이 어서트된 경우 라인(302M) 상에 비트 저장 셀(206M)에 의해 출력된 비트이고, 또한 로드 라인(410)이 어서트되는 경우 데이터 라인(304) 상에서 어서트된 비트이다. 미러 저장 셀(502)은 클록 신호의 라이징 에지(506A) 상에 입력 라인(504) 상에 입력된 비트를 로딩하고, 그 비트를 라인(208) 상에 출력하여 클록 신호의 라이징 에지(506B)에서 이진 광학 디스플레이 소자(202) 내로 로딩한다.
도 6은 본 발명의 실시예에 따른, 비트 저장 셀(206) 각각을 구현할 수 있는 비트 저잘 셀(600)을 도시하고 있다. 비트 저장 셀(600)은 n-채널 금속 산화물 반도체(NMNOS) 로직을 사용하여 구현된다. 입력(602)은 비트 저장 셀(600)을 위한 입력이고, 출력(604)은 비트 저장 셀(600)을 위한 출력이다. 6개의 NMOS 트랜지스터(608,610,611,614 및 618)가 존재한다. NMOS 트랜지스터(608 및 611)는 전압원(606)에서 접지(612)로 종단 대 종단으로 연결된다. 유사하게, NMOS 트랜지스터(614 및 618)는 전압원(606)에서 접지(612)로 종단 대 종단으로 연결된다. 클록 신호(506A)는 트랜지스터(608)를 제어하고, 입력(602)은 트랜지스터(611)를 제어한다. 클록 신호(506B)는 트랜지스터(614 및 616)를 제어하고, 트랜지스터(610)의 출력(619)은 트랜지스터(618)를 제어한다. 동적 NMOS 구현 이외에 다른 구현도 본 발명의 다른 실시예에서 이용될 수 있다는 것을 이해된다.
클록 신호(506A 및 506B)는 바람직하게 동시에 로우 또는 하이가 되지 않는다. 클록 신호(506A)는 하이이고 클록 신호(506B)가 로우인 경우, 트랜지스터(608 및 610)는 온이다. 입력(602)이 하이인 경우, 트랜지스터(611)도 온이어서, 트랜지스터(610)에 대한 입력(617)은 로우가 된다. 트랜지스터(610)가 온인 경우, 그것의 출력(619)도 로우로 된다. 이와 달리, 입력(602)이 로우인 경우, 트랜지스터(611)는 오프이어서, 트랜지스터(608)는 트랜지스터(610)에 대한 입력(617)이 하이가 되게 한다. 트랜지스터(610)가 온인 경우, 그것의 출력(619)도 하이가 된다. 클록 신호(506B)가 하이이고 클록 신호(506A)가 로인 경우, 트랜지스터(614 및 616)는 온이다. 트랜지스터(610)의 출력(619)이 하이인 경우, 트랜지스터(618)도 온이어서, 트랜지스터(616)에 대한 입력(621)은 로우가 된다. 트랜지스터(616)가 온인 경우, 그것의 출력(604)도 로우가 된다. 이와 달리, 트랜지스터(610)의 출력(619)이 로우인 경우, 트랜지스터(618)는 오프되어, 트랜지스터(614)는 트랜지스터(616)에 대한 입력(621)이 하이가 되게 한다. 트랜지스터(616)가 온인 경우, 그것의 출력(604)도 하이가 된다. 그러므로, 클록 신호(506A)가 하이인 경우, 입력(602)은 비트 저장 셀(600)로 로딩된다. 클록 신호(506B)가 하이인 경우, 출력(604)은 비트 저장 셀(600)에 저장된 비트를 출력한다.
도 7은 본 발명의 실시예에 따른 다중 비트 저장 소자(204)를 사용하는 방법을 도시한다. 첫째, 이진 광학 디스플레이 소자(202)에 의해 디스플레이될 이미지 픽셀의 컬러 강도 값의 N개의 비트는 다중 비트 저장 소자(204)의 비트 저장 셀(206)에 순차적으로 로딩된다(단계 702). 이것은 데이터 라인(304) 상에 각 비트를 어서트하고 그 비트를 제 1 비트 저장 셀(206A)에 로딩하기 위한 로드 라인(410)을 어서트함으로써 달성되되, 비트 저장 셀(206M)을 제외한 다른 비트 저장 셀(206)에 이미 저장된 비트들은 다음 비트 저장 셀(206)로 시프트된다.
다음으로, 단계(706 및 708)가 디스플레이 기간의 각 간격마다 수행된다. 비트 저장 셀(206)에 저장된 비트는, 선택된 비트가 마지막 비트 저장 셀(206M)에 저장되도록 회전되는데(단계 707), 그런 다음 이 비트는 그로부터 이진 광학 디스플레이 소자(202)로 로딩된다(단계 708). 회전은 비트 저장 셀(206) 사이에서 비트의 요구되는 회전마다 회전 라인(412)을 어서트함으로써 달성될 수 있다. 선택된 비트는, 도 1의 접근 방법(100), 도 1b의 비트 분할 접근 방법(150) 등과 같은 이진 가중 펄스폭 변조 접근 방법에 따라 디스플레이될 비트이다. 수행되는 회전의 수는 선택된 비트가 비트 저장 셀(206)의 현재 비트 저장 셀에서 마지막 비트 저장 셀(206M)으로 이동하는데 필요한 회전 수이다.
컬러 광학 디스플레이 소자 및 디스플레이 장치
설명해온 광학 디스플레이소자(200)는, 임의의 주어진 시간에서 그것은 광의 컬러 변화 없이 입사하는 광을 변조할 수 있다는 점에서 단색성이다. 즉, 광학 디스플레이 소자(200)는 입사하는 광의 컬러를 스스로 변경할 수 없다. 그러나, 도 8a 및 도 8b는 본 발명의 상이한 실시예에 따른, 상이한 컬러를 디스플레이할 수 있는 컬러 광학 디스플레이 소자(800)를 도시한다. 도 8a의 컬러 광학 디스플레이 소자(800)는 광학 디스플레이 소자(200)의 단일 예증(single instantiation)을 이용하는 반면, 도 8b의 컬러 광학 디스플레이 소자(800)는 사용되는 주어진 컬러 공간의 컬러 구성요소의 수와 동일한 광학 디스플레이 소자(200)의 다수의 예증을 이용한다.
도 8a는 설명한 바와 같은 이진 광학 디스플레이 소자(202) 및 다중 비트 저장 소자(204)를 포함한다. 변화하는 컬러의 광(802)은 광학 디스플레이 소자(200)에 입사한다. 변화하는 컬러는 사용되는 주어진 컬러 공간의 컬러 구성 요소에 대응한다. 예를 들어, 데이터의 각 이미지 픽셀은, 적색, 녹색 및 청색(RGB) 컬러 공간의 적색, 녹색 및 청색 구성요소에 대응하는 적색, 녹색 및 청색 구성요소로 분할될 수 있고, 광(802)은 주어진 기간에 걸쳐 적색광(802R), 녹색광(802G) 및 청색광(802B)으로 분할될 수 있다. 이러한 분할은 컬러 휠 또는 또 다른 접근방법의 사용을 통해 이루어질 수 있다. 다른 광 구성요소, 예를 들어, 백색광 구성요소가 광(802)에 포함될 수 있다.
적색광(802R)이 광학 디스플레이 소자(200)에 입사하는 경우, 디스플레이될 이미지 픽셀의 적색 구성요소의 강도 값의 비트는 다중 비트 저장 소자(204)에 로딩된다. 그런 다음 이 비트는 설명한 바와 같은 이진 광학 디스플레이 소자(202)에 로딩된다. 그 결과는 이미지 픽셀이 디스플레이되는 지점(spot)(804)에 입사하는 변조된 적색광(802R')이다. 유사하게, 녹색광(802G)이 광학 디스플레이 소자(200)에 입사하는 경우, 이미지 픽셀의 녹색 구성요소의 강도 값의 비트는 다중 비트 저장 소자(204)에 로딩되고 설명한 바와 같은 이진 광학 디스플레이 소자(202)에 로딩된다. 이것은 지점(804)에 입사하는 변조된 녹색광(802G')을 야기한다. 청색광(802B)이 광학 디스플레이 소자(200)에 입사하는 경우, 픽셀의 청색 구성요소의 강도 값의 비트는 다중 비트 저장 소자(204)에 로딩되고 설명한 바와 같은 이진 광학 디스플레이 소자(202)에 로딩되어, 지점(804)에 입사하는 변조된 청색광(802B')을 야기한다. 사람으로 눈에서는, 실제 효과는 지점(804) 상의 이미지 픽셀의 디스플레이이다.
도 8b에서, 컬러 광학 디스플레이 소자(800)는 사용되는 주어진 컬러 공간의 컬러 구성요소마다 광학 디스플레이 소자(200)를 포함한다. 예를 들어, RGB 컬러 공간에서, 적색 광학 디스플레이 소자(200R), 녹색 광학 디스플레이 소자(200G) 및 청색 광학 디스플레이 소자(200B)가 존재한다. 이들 소자(200R,200G 및 200B)는 제각각 이진 광학 디스플레이 소자(202R,202G 및 202B) 및 다중 비트 저장 소자(204R,204G 및 204B)를 포함한다. 적색 광(802R)은 광학 디스플레이 소자(200R)에 입사하고, 적색 광(802G)은 광학 디스플레이 소자(200G)에 입사하며, 청색광(802B)은 광학 디스플레이 소자(200B)에 입사한다.
디스플레이되는 이미지 픽셀의 적색 구성요소의 강도 값의 비트는 다중 비트 저장 소자(204R)로 로딩된다. 유사하게, 픽셀의 녹색 구성요소의 강도 값의 비트는 다중 비트 저장 소자(204G)에 로딩되며, 청색 구성요소의 강도 값의 비트는 다중 비트 저장 소자(204B)에 로딩된다. 이들 비트는 이진 광학 디스플레이 소자(202) 및 다중 비트 저장 소자(204)와 관련하여 설명한 바와 같이 이진 광학 디스플레이 소자(202R,202G 및 202B)에 각각 로딩된다. 그 결과는 이미지 픽셀이 디스플레이되는 지점(804) 상으로 변조된 적색광(802R'), 변조된 녹색광(802G') 및 변조된 청색광(802B')이지만, 실질적으로 지점(804) 상의 이미지 픽셀을 디스플레이 한다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치(900)의 간략화된 예를 도시하고 있다. 이 디스플레이 장치(900)는 광(802)이 입사하는 다수의 컬러 광학 디스플레이 소자(800A,800B,...,800L)를 포함하되, 각각은 도 8a 또는 도 8b의 컬러 광학 디스플레이 소자(800)의 예증이다. 디스플레이 장치(900)는 이미지 소스로부터 이미지 데이터(906)를 수신하는 제어기(904)도 포함한다. 디스플레이 장치(900)는 변조된 광(802')이 디스플레이되는 스크린 부분(902A,902B,...,902N)을 갖는 스크린(902)을 포함할 수 있고, 또는 이 스크린(902)은 디스플레이 장치(900)에 외부적일 수 있다. 즉, 디스플레이 장치(900)는 전면 프로젝션 또는 후면 프로젝션 시스템일 수 있다. 당업자라면 이해할 수 있는 바와 같이, 디스플레이 장치(900)는 도 9에 도시된 것들 외에 다른 구성요소도 포함할 수 있다.
광(802)은 도 8a 및 도 8b와 연계하여 설명한 컬러 광학 디스플레이 소자(800A,800B,,...,800L)에 입사된다. 예를 들어, 상이한 컬러의 광은 소자(800A,800B,...,800L) 각각의 다른 부분에 동시에 입사될 수 있고, 또는 동일한 컬러의 광은 소자(800A,800B,...,800L)에 다른 시간에 입사될 수 있다. 소자(800A,800B,...,800L)는 모두 합쳐서 SVGA(800×600) 해상도, XGA(1024×768) 해상도 또는 또 다른 해상도와 같은 디스플레이 장치(900)의 원하는 해상도에 대응한다. 광학 디스플레이 소자(800A,800B,...,800L)에 의해 변조된 광(802')은 스크 린(902)으로 보내진다. 보다 구체적으로, 광학 디스플레이 소자(800A,800B,...,800L)는 대응 스크린 부분(902A,902B,...,902L) 상에 디스플레이하기 위해 변조된 광(802')을 출력한다.
제어기(904)는 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어의 조합일 수 있다. 제어기(904)는 비디오 컴포넌트, 컴퓨터 등과 같은 이미지 소스로부터 이미지 데이터(906)를 수신한다. 제어기(904)는 이미지 데이터(906)의 임의의 필요한 프로세싱을 수행하는데, 그 예로는 데이터(906)를 디스플레이 장치(900)의 해상도로 스케일링하는 것과, 데이터(906)를 디스플레이 장치(900)의 컬러 공간으로 컨버팅하는 것이 있다. 제어기(904)는 이미지 픽셀의 컬러 구성요소의 컬러 강도 값의 비트와 같은 이미지 데이터(906)의 이미지 픽셀의 컬러 강도 값의 비트를 설명한 컬러 광학 디스플레이 소자(800A,800B,...,800L)에 적절히 로딩한다. 즉, 제어기는 각 디스플레이 기간마다 이 비트를 소자(800A,800B,...,800L)에 기껏해야 한번 로딩한다.
제어기(904)에 의해 스케일링된 및/또는 컬러 공간 컨버팅된 이미지 데이터(906)의 이미지 픽셀은 디스플레이 장치(900)의 해상도에 대응하여, 컬러 광학 디스플레이 소자(800A,800B,...,800L)에 대응한다. 그러므로 각 광학 디스플레이 소자(800A,800B,...,800L)는 이미지 데이터(906)의 픽셀의 서로 다른 것을 디스플레이 한다. 각 소자(800A,800B,...,800L)는 이미지 픽셀의 모든 컬러 구성요소를 연속적으로 디스플레이하는, 또는 디스플레이 장치(900)가 단색성인 경우 이미지 픽셀의 컬러 성분만을 디스플레이하는 광학 디스플레이 소자(200)의 단일 예증 을 가질 수 있다. 이와 달리, 각 소자(800A,800B,...,800L)는 이미지 픽셀의 모든 컬러 구성요소를 동시에 디스플레이하는 광학 디스플레이 소자(200)의 다수의 예증을 가질 수 있다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치(900)를 적어도 부분적으로 구성하는 방법(1000)을 도시하고 있다. 당업자라면 알 수 있는 바와 같이, 방법(100)은 도 10에 도시된 것 이외의 단계 및/또는 동작을 포함할 수 있다. 첫째, 디스플레이 장치(900)의 해상도에 대응하는 다수의 광학 디스플레이 소자(800A,800B,...,800L)가 제공된다(단계 1002). 이것은, 동일하거나 또는 더 큰 이진 광학 디스플레이 소자(202)의 예증의 수를 제공하는 단계(1004) 및 이진 광학 디스플레이 소자(202)의 예증의 수와 동일한 다중 비트 저장 소자(204)의 예증의 수를 제공하는 단계(1006)를 제공한다. 다중 비트 저장 소자(204)의 예증을 제공하는 단계는 비트 저장 셀(206), 제어 셀(402) 및/또는 미러 저장 셀(502)의 대응 예증을 제공하는 단계를 포함할 수 있다. 제어기(904)도 제공된다(단계 1008).
디스플레이 장치(900)가 단색성인 경우, 광학 디스플레이 소자(800A,800B,...,800L)마다 이진 광학 디스플레이 소자(202)의 하나의 예증 및 다중 비트 저장 소자(204)의 하나의 예증이 존재한다. 디스플레이 장치(900)가 컬러인 경우도, 도 8a의 실시예의 컬러 광학 디스플레이 소자(800)에 대응하는, 광학 디스플레이 소자(800A,800B,...,800L)마다 이진 광학 디스플레이 소자(202)의 하나의 예증 및 다중 비트 저장 소자(204)의 하나의 예증이 존재한다. 이와 달리, 디 스플레이 장치(900)가 컬러인 경우, 도 8b의 실시예의 컬러 광학 디스플레이 소자(800)에 대응하는, 디스플레이 장치(900)의 컬러 공간의 컬러 구성요소마다, 광학 디스플레이 소자(800A,800B,...,800L)마다 이진 광학 디스플레이 소자(202)의 하나의 예증 및 다중 비트 저장 소자(204)의 하나의 예증이 존재한다.
결론
특정 실시예가 예시되고 설명되었지만, 당업자라면 동일한 목적을 달성하도록 계산된 임의의 구성이 도시된 특정 실시예를 대체할 수 있다는 것을 이해할 것이다. 이 애플리케이션은 본 발명의 임의의 적응 또는 변형을 커버하려한다. 그러므로, 본 발명은 청구항 및 그들의 등가물에 의해서만 정의된다는 것이 자명하다.
본 발명에 따른 프로젝션 시스템은 보다 높은 리프레시 레이트 및/또는 보다 큰 디스플레이 해상도를 달성할 수 있다.

Claims (10)

  1. 광학 디스플레이 소자(200)로서,
    이진 광학 디스플레이 소자(202)와,
    디스플레이 기간 동안 상기 이진 광학 디스플레이 소자에 의해 디스플레이될 컬러 강도 값의 다수의 비트를 저장하는 다중 비트 저장 소자(204)를 포함하되,
    상기 광학 디스플레이 소자는 상기 컬러 강도 값을 획득하기 위해 상기 디스플레이 기간 동안 각 비트의 유효성에 따라 상기 다중 비트 저장 소자로부터 상기 이진 광학 디스플레이 소자로 한번 이상 로딩된 각각의 비트를 로딩하도록 구성되고,
    상기 다중 비트 저장 소자는 상기 컬러 강도 값의 비트 수와 동일한 다수의 비트 저장 셀을 포함하는
    광학 디스플레이 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다중 비트 저장 소자는 상기 이진 광학 디스플레이 소자에 접속된 미러(mirror) 저장 셀을 더 포함하는
    광학 디스플레이 소자.
  4. 제 1 항에 있어서,
    상기 다수의 비트 저장 셀은 원형으로 상호접속되는
    광학 디스플레이 소자.
  5. 제 4 항에 있어서,
    상기 다중 비트 저장 소자는, 상기 컬러 강도 값의 다수의 비트의 다음 비트를 상기 다중 비트 저장 소자에 로딩하도록 어서트되는(asserted) 로드 라인과 상기 다수의 비트 저장 셀 사이에서 상기 다수의 비트를 회전시키도록 어서트되는 회전 라인을 구비한 제어 셀을 더 포함하는
    광학 디스플레이소자.
  6. 제 4 항에 있어서,
    상기 다수의 비트 저장 셀 중 상기 이진 광학 디스플레이 소자에 가장 인접한 비트 저장 셀이 상기 이진 광학 디스플레이 소자로 다음에 로딩될 상기 컬러 강도 값의 다수의 비트 중 하나의 비트를 저장하며, 상기 다수의 비트는 상기 이진 광학 디스플레이 소자로 다음에 로딩될 비트를 선택하기 위해 상기 다수의 비트 저장 셀 사이에서 회전되는
    광학 디스플레이 소자.
  7. 제 1 항에 있어서,
    상기 컬러 강도 값의 다수의 비트 중 하나는 상기 디스플레이 기간의 각 간격 동안 상기 다중 비트 저장 소자에서 상기 이진 광학 디스플레이 소자로 로딩되는
    광학 디스플레이 소자.
  8. 다수의 이진 광학 디스플레이 소자와,
    디스플레이 기간 동안 상기 이진 광학 디스플레이 소자에 의해 디스플레이될 이미지 픽셀의 컬러 강도 값의 다수의 비트를 다중 비트 저장 소자에 한번보다 많이 로딩하지 않고 저장하기 위한 상기 이진 광학 디스플레이 소자마다의 다중 비트 저장 소자를 포함하는
    디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 다수의 이진 광학 디스플레이 소자는 디스플레이될 다수의 이미지 픽셀에 대응하며, 이로써 각각의 다중 비트 저장 소자는 상기 다수의 이미지 픽셀 중 하나의 픽셀의 컬러 강도 값의 다수의 비트를 저장하는
    디스플레이 장치.
  10. 제 8 항에 있어서,
    상기 다수의 이진 광학 디스플레이 소자에 의해 디스플레이될 다수의 컬러 이미지 픽셀 각각은, 상기 컬러 이미지 픽셀의 다수의 컬러 구성요소 각각을 디스플레이하는 이진 광학 디스플레이 소자를 포함하는 복수의 상기 다수의 이진 광학 디스플레이 소자에 대응하며, 각 다중 비트 저장 소자는 상기 다수의 컬러 이미지 픽셀 중 하나의 픽셀의 컬러 구성요소의 컬러 강도 값의 다수의 비트를 저장하는
    디스플레이 장치.
KR1020040005140A 2003-01-28 2004-01-27 광학 디스플레이 소자 및 디스플레이 장치 KR101041699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/352,703 2003-01-28
US10/352,703 US6888657B2 (en) 2003-01-28 2003-01-28 Multiple-bit storage element for binary optical display element

Publications (2)

Publication Number Publication Date
KR20040069285A KR20040069285A (ko) 2004-08-05
KR101041699B1 true KR101041699B1 (ko) 2011-06-14

Family

ID=32655511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005140A KR101041699B1 (ko) 2003-01-28 2004-01-27 광학 디스플레이 소자 및 디스플레이 장치

Country Status (8)

Country Link
US (2) US6888657B2 (ko)
EP (1) EP1443485B1 (ko)
JP (2) JP2004234003A (ko)
KR (1) KR101041699B1 (ko)
CN (1) CN100359364C (ko)
DE (1) DE60311228T2 (ko)
SG (1) SG113487A1 (ko)
TW (1) TWI328141B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US20070052671A1 (en) * 2005-09-02 2007-03-08 Hewlett-Packard Development Company Lp Pixel element actuation
US20070064007A1 (en) * 2005-09-14 2007-03-22 Childers Winthrop D Image display system and method
JP5021209B2 (ja) * 2006-01-11 2012-09-05 真也 石田 Ｌｅｄ表示システム
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
US8674933B2 (en) * 2007-11-19 2014-03-18 Texas Instruments Incorporated Integrated system with computing and imaging capabilities
JP2009271910A (ja) * 2008-04-08 2009-11-19 Seiko Epson Corp 指示装置及び情報投射システム
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
US20110205259A1 (en) * 2008-10-28 2011-08-25 Pixtronix, Inc. System and method for selecting display modes
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
SG11202000389XA (en) * 2017-07-27 2020-02-27 Huawei Tech Co Ltd Multifocal display device and method
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
WO2019217242A1 (en) * 2018-05-08 2019-11-14 Apple Inc. Memory-in-pixel display
CN112019824B (zh) * 2019-05-30 2023-04-11 深圳光峰科技股份有限公司 显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112797A (ja) 1997-06-10 1999-01-06 Hitachi Ltd 液晶表示装置
JP2000267617A (ja) 1999-03-19 2000-09-29 Matsushita Electric Ind Co Ltd ディジタルディスプレイ用表示素子、ディジタルディスプレイ装置及びディジタルディスプレイの駆動方法
US20020018029A1 (en) * 2000-08-08 2002-02-14 Jun Koyama Electro-optical device and driving method of the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8715597D0 (en) * 1987-07-02 1987-08-12 Indep Broadcasting Authority Digital synchronisation
JPH01188898A (ja) * 1988-01-25 1989-07-28 Nec Corp 描画制御方式
US6208325B1 (en) * 1993-10-01 2001-03-27 Cirrus Logic, Inc. Image rotation for video displays
US5509129A (en) * 1993-11-30 1996-04-16 Guttag; Karl M. Long instruction word controlling plural independent processor operations
US5842004A (en) * 1995-08-04 1998-11-24 Sun Microsystems, Inc. Method and apparatus for decompression of compressed geometric three-dimensional graphics data
CA2184129A1 (en) * 1995-08-31 1997-03-01 Donald B. Doherty Bit-splitting for pulse width modulated spatial light modulator
US5729243A (en) * 1995-12-21 1998-03-17 Philips Electronics North-America Corporation Multi-frame-rate operation of digital light-modulators
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US20010043173A1 (en) * 1997-09-04 2001-11-22 Ronald Roy Troutman Field sequential gray in active matrix led display using complementary transistor pixel circuits
US6870572B1 (en) * 1999-03-04 2005-03-22 Infineon Technologies Ag Method and circuit for picture-in-picture superimposition
US7012717B1 (en) * 1999-12-30 2006-03-14 Texas Instruments Incorporated Multi-level dither screening on a split arithmetic logic unit processor
WO2001055969A1 (fr) * 2000-01-28 2001-08-02 Namco Ltd. Systeme de jeu et procede de creation d'image
TW544650B (en) * 2000-12-27 2003-08-01 Matsushita Electric Ind Co Ltd Matrix-type display device and driving method thereof
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
TW494270B (en) * 2001-12-06 2002-07-11 Optoma Corp Projection system to improve the ghost image of picture
US7031579B2 (en) * 2002-06-26 2006-04-18 L-3 Communications Corporation High resolution display component, system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112797A (ja) 1997-06-10 1999-01-06 Hitachi Ltd 液晶表示装置
JP2000267617A (ja) 1999-03-19 2000-09-29 Matsushita Electric Ind Co Ltd ディジタルディスプレイ用表示素子、ディジタルディスプレイ装置及びディジタルディスプレイの駆動方法
US20020018029A1 (en) * 2000-08-08 2002-02-14 Jun Koyama Electro-optical device and driving method of the same
JP2002123218A (ja) * 2000-08-08 2002-04-26 Semiconductor Energy Lab Co Ltd 発光装置およびその駆動方法

Also Published As

Publication number Publication date
JP5044757B2 (ja) 2012-10-10
DE60311228D1 (de) 2007-03-08
TWI328141B (en) 2010-08-01
CN100359364C (zh) 2008-01-02
TW200419294A (en) 2004-10-01
KR20040069285A (ko) 2004-08-05
US6888657B2 (en) 2005-05-03
DE60311228T2 (de) 2007-04-26
EP1443485B1 (en) 2007-01-17
EP1443485A3 (en) 2004-09-15
US7161609B2 (en) 2007-01-09
SG113487A1 (en) 2005-08-29
US20050062766A1 (en) 2005-03-24
JP2009116353A (ja) 2009-05-28
JP2004234003A (ja) 2004-08-19
US20040145793A1 (en) 2004-07-29
EP1443485A2 (en) 2004-08-04
CN1517745A (zh) 2004-08-04

Similar Documents

Publication Publication Date Title
JP5044757B2 (ja) バイナリ光学表示素子のためのマルチビット記憶素子
US5592188A (en) Method and system for accentuating intense white display areas in sequential DMD video systems
US6784898B2 (en) Mixed mode grayscale method for display system
US6462728B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US20030142274A1 (en) Dmd-based image display systems
EP0704835A2 (en) Error diffusion filter for DMD display
KR20020026862A (ko) 컬러 전기광학 디스플레이 디바이스내의 화소들의 개별열들에 전압들을 인가하는 장치
JP2009122364A (ja) 液晶表示装置およびその駆動方法
JP3869048B2 (ja) シーケンシャルｄｍｄビデオシステムにおける強い白表示領域を強調する方法およびシステム
US20070076019A1 (en) Modulating images for display
JP6200149B2 (ja) 液晶表示装置、及びその駆動方法
JPH11295700A (ja) 反射型液晶装置及び反射型プロジェクタ
KR20020057800A (ko) 컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치
JP3935209B2 (ja) デジタル光変調器の多フレーム速度作動
US20100079685A1 (en) Spatial light modulator performing a gamma correction
US7471300B2 (en) Progressive data delivery to spatial light modulators
JP2020052132A (ja) 電気光学装置及びその制御方法
JP2010250043A (ja) 電気光学装置
JP5375795B2 (ja) 液晶表示装置、液晶表示素子の駆動装置及び駆動方法
JP2002032049A (ja) 画像表示装置
WO2022030133A1 (ja) 駆動回路
US20060092147A1 (en) Pulse width modulation technique and apparatus for a display array
JP6939379B2 (ja) 表示装置の駆動装置、液晶表示装置、及び表示装置の駆動方法
JP2001337643A (ja) ディジタル画像表示装置
Van Kessel Electronics for DLP/sup TM/technology based projection systems

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 9