KR20020057800A - 컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치 - Google Patents

컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치 Download PDF

Info

Publication number
KR20020057800A
KR20020057800A KR1020017015221A KR20017015221A KR20020057800A KR 20020057800 A KR20020057800 A KR 20020057800A KR 1020017015221 A KR1020017015221 A KR 1020017015221A KR 20017015221 A KR20017015221 A KR 20017015221A KR 20020057800 A KR20020057800 A KR 20020057800A
Authority
KR
South Korea
Prior art keywords
column
clock
ramp
digital
display
Prior art date
Application number
KR1020017015221A
Other languages
English (en)
Inventor
페테르 얀쎈
루시안 에르. 알부
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20020057800A publication Critical patent/KR20020057800A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

투사된 광에 대한 변조기로서 작용하는 액정 디스플레이 디바이스와 같은 전자-광학 디스플레이 디바이스에 있어서, 모든 열에 대하여 인입 디지털 디스플레이 신호를 아날로그 신호로 변환시키기 위하여, 디스플레이의 각 열에 대해 범용 DAC 제어된 램프 생성기(22)는 트랙 및 홀드 회로(20)와 결합되어 사용된다. 행 어드레스 회로(16, 18)는 디스플레이의 각 행을 어드레스하며, 그에 의하여 이러한 아날로그 신호로 디스플레이 디바이스의 각 픽셀을 어드레스한다. DAC의 유한 변환 시간(사이클 시간) 및 트랙 및 홀드 회로의 유한 속도에 기인한 프레임 레이트의 증가에 대한 제한은, 각 램프 사이클 동안 다양한 아날로그 레벨 사이로부터 선택을 가능하게 하는 다중-위상 클락 및 멀티플렉서를 제공함으로서 극복된다.

Description

컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에 전압을 인가하는 ＤＡＣ-제어된 램프 생성기를 구비하는 장치{APPARATUS HAVING A DAC-CONTROLLED RAMP GENERATOR FOR APPLYING VOLTAGES TO INDIVIDUAL PIXELS IN A COLOR ELECTRO-OPTIC DISPLAY DEVICE}
컬러 디스플레이를 생산하기 위하여 다양한 컬러의 라이트 바(light bar)가 단일 전자-광학 광변조기 패널을 통하여 순차적으로 스크롤링 되는 컬러 디스플레이 시스템이 알려졌다. 예를 들어, 본 명세서에 참조를 위해 병합된, 공동으로 양도된 미국특허 제 5,532,763호를 참조하라.
이들 디스플레이 시스템은 특히 연속적으로 갱신된 연속된 프레임에 배열된이미지 정보 신호의 형태로, 컬러 비디오 정보와 같은 컬러 정보를 디스플레이 하는데 적합하고, 여기에서 각 프레임은 예를 들어, 적색, 녹색, 청색 서브-프레임과 같은 성분(component) 컬러 서브-프레임으로 구성된다.
연속된 프레임 기간 동안 이미지 신호에 따라 광(light)을 변조하기 위하여, 이들 시스템은 행열 매트릭스 어레이의 픽셀로 구성된 전자-광학 광변조기 패널을 사용한다. 이 아날로그 신호 정보는, 각 프레임 기간 동안 한 번에 한 행씩 상기 어레이의 픽셀 열에 인가된다.
이러한 타입의 시스템은 제이. 에이. 쉬미츠(J.A. Shimizu)의 "단일 패널 반사 LCD 투사기", 투사 디스플레이 V, 회보(proceeding) SPIE, Vol. 3634, pp. 197-206(1999) 간행물에 또한 개시된다. 이러한 시스템에서, 복수의 열 픽셀 구동 회로는, 복수의 사이클 동안 디지털-아날로그 변환기(DAC) 제어된 램프 생성기의 출력 버퍼에 의하여 반복해서 생성되는 공통 램프 신호를 수신한다. 각 열 구동기는 전자-광학 디스플레이 디바이스의 열에 있는 모든 픽셀에 연결된다. 각 램프 사이클 동안, 열 구동기는 원하는 픽셀 휘도 레벨에 대응하는, 규정된(prescribed) 전압을 각 열의 특정 행에 있는 픽셀에 인가한다.
한 열의 픽셀들은, 연속된 램프 사이클 동안 연속된 픽셀 행을 선택하는 행 제어 회로에 의해 선택된다.
이러한 타입의 시스템에서, DAC 제어된 램프 생성기 및/또는 열 구동 회로는 컬러 아티팩트(color artifact)와 플리커(flicker)를 줄이는데 바람직한 높은 프레임 레이트(frame rate)에서(120 프레임/초 보다 더 큰) 성능 "보틀넥(bottleneck)"이 된다. 프레임 레이트가 증가됨에 따라, DAC의 유한 변환 시간(사이클 타임) 및 열 구동기의 유한 스위칭 시간은 최대 동작 속도에 제한을 가한다.
일본특허 제 5-297833호는 위에서 상술된 시스템에 대해 여러 면에서 유사한 디스플레이를 위한 구동 회로를 개시한다. 이 경우에, 계단식으로(step wise) 증가하는(또는 감소하는) 파형이 샘플 및 홀드 회로(sample and hold circuit)에 인가된다. 계단 램프가 원하는 레벨에 도달될 때, 이 회로는 특정 행의 디스플레이 상의 픽셀에 제공되는 전압을 샘플하고 홀딩한다. 이 계단 램프는, 각각 거친(coarse) 스텝 및 세밀한(fine) 스텝으로 계단 램프를 변화시키는 두 개의 계단식의 파형 전압 회로에 의해 생성된다.
본 발명은 청구항 1의 전제부에서 한정된 컬러 디스플레이 디바이스에 관한 것이다. 각 픽셀 포인트에서 투사된 빛의 회색도(grey level)를 제어하기 위하여, 반사 모드 또는 투과 모드에서 이러한 디스플레이 디바이스는 광변조기(light modulator)로서 작용한다. 더욱 상세히 말하면, 본 발명은 톱니파 아날로그 신호를 생성하는 램프 생성기 회로 및 그러한 아날로그 신호로 디스플레이 디바이스의 각 픽셀을 어드레싱(addressing)하는 회로를 구비하는 이러한 컬러 디스플레이 시스템에 관한 것이다.
도 1은 본 발명에 관련된 타입의 아날로그 전자-광학 변조기 패널 및 그와 관련된 구동 회로에 대한 블록도.
도 2는 도 1의 시스템과 함께 사용될 수 있는 디지털-아날로그 변환기(DAC) 램프 생성기에 대한 블록도.
도 3은 도 2의 DAC 램프 생성기의 동작 및 본 발명의 사상을 예시하는 설명도(정확한 축척으로 도시되지 않음).
도 4는 본 발명에 따른 도 1의 시스템에 대한 디지털 제어 회로의 바람직한 실시예의 블록도.
본 발명의 주요한 목적은 하드웨어 비용의 증가없이 그리고 각 픽셀에 인가될 수 있는 회색도(휘도 레벨)의 수를 감소함이 없이 전자-광학 디스플레이의 프레임 레이트 증가를 허용하게 될 회로를 제공하는 것이다.
이러한 목적은 청구항 제 1항에 상술된 본 발명에 따른 디스플레이 시스템으로서 달성된다. 더 유익한 실시예는 종속항에서 상술된다. 이것은 다중위상(multiphase) 클락에 의해 생성된 복수의 위상-편이된 파형들 중에서 선택함으로써 수행된다.
그래서 본 발명은, 수직으로 열로 그리고 수평으로 행으로 배열된 픽셀의 매트릭스를 구비하는 전자-광학 디스플레이 디바이스의 각 픽셀에 다양한 레벨의 전압을 인가하기 위한 시스템의 속도의 개선을 가능하게 한다. 이 시스템은 다음을포함한다.
(a) 제 1 클락 타이밍 레이트에서 디지털 클락 타이밍 펄스 신호를 생산하기 위한 디지털 클락과,
(b) 클락 타이밍 펄스를 카운팅하고 규정된 수의 클락 펄스가 수신되자마자 램프 사이클 신호를 반복적으로 생산하기 위한, 디지털 클락에 연결된 디지털 카운터와,
(c) 각 램프 사이클 동안 실질적으로 단조(monotonic) 램프 전압 신호를 생산하기 위한, 디지털 카운터에 연결된 램프 생성기와,
(d) 정해진 램프 사이클 동안 상기 램프 전압 신호가 각 열 및 특정 행의 픽셀의 특별히 원하는 휘도 레벨에 거의 대응하는 규정된 값에 도달될 때, 상기 램프 전압 신호를 저장하기 위하여, 상기 디스플레이 디바이스 각 열의 픽셀에 연결된 샘플링 회로를 포함하고, 상기 디스플레이 디바이스의 각 열에 대해 하나(one)인 다수의 열 구동기(column driver)와,
(e) 상기 램프 전압 신호가 각각의 열에 대해 규정된 값에 도달된 후 다음 클락 타이밍 펄스를 수신하자마자 각각의 샘플링 회로들로 하여금 상기 램프 전압 신호를 샘플링하고 저장하도록 야기하기 위한, 상기 모든 열 구동기에 연결된 열 제어 회로(column control circuit)와,
(f) 열 구동기의 샘플링 회로에 저장된 전압 신호를 수신하는 하나 이상의 픽셀 행을 반복적으로 선택하기 위한 행 제어 회로(row control circuit).
본 발명에 따르면, 열 제어 회로는 (1)순간 램프 전압 신호를 저장하기 위해각 열 구동기의 샘플링 회로를 트리거링하는 트리거 펄스를 제공하는 복수의 위상-편이된 파형을 생산하기 위하여, 디지털 클락에 연결된 다중위상 클락과, (2)램프 전압 신호가 각 열에서의 특정 픽셀의 원하는 휘도 레벨에 가장 가깝게 대응되는 순간, 관련된 열 구동기가 트리거링하도록 야기하는 복수의 파형 중 하나를 선택하기 위하여 각 열에 대해 하나인 복수의 열 선택 회로를 포함한다.
바람직하게도, 디지털 카운터는 각 램프 사이클 동안 제 1 클락 타이밍 펄스 레이트로 연속된 스텝으로 변하고, 복수의 연속된 램프 사이클 동안 상기의 변화를 반복하는 제 2 디지털 신호를 생산한다. 그리고 램프 생성기는 제 2 디지털 신호에 대응하는 값을 갖는 제 1 전압 신호를 생산하는 디지털-아날로그 변환기(DAC)를 포함한다. 상기 제 1 전압 신호는, 갑작스럽게 값이 계단식으로 변할 수 있는데, 각 램프 사이클 동안 실질적으로 단조롭게 되기 위하여 필터에 의해 완만해질(smooth) 수 있다.
본 발명의 바람직한 실시예에서, 디지털 신호 소스는 제 1 클락 타이밍 레이트로 동작하는 제 1 클락 펄스 생성기, 제 1 클락 펄스 생성기에 연결되고 각 램프 사이클 동안 펄스 카운트를 DAC에 제공하는 제 1 카운터를 포함한다. 본 실시예에서, 열 제어 회로는 다음의 조합을 포함한다.
(1) 제 2 클락 타이밍 레이트로 동작하는 제 2 클락 펄스 생성기와,
(2) 제 2 클락 타이밍 레이트로 동작하고, 이에 의하여 생산된 클락 펄스를 카운팅하는 제 2 클락 펄스 생성기에 연결된 제 2 카운터와,
(3) 관련된 열의 특정 행에 있는 픽셀의 휘도 레벨에 대응하는 디지털 숫자를 수신하고 저장하기 위하여 디스플레이의 한 열과 각각 관련된 복수의 데이터 레지스터와,
(4) 카운터와 레지스터에 있는 디지털 숫자를 비교하고, 상기 숫자가 일치될 때 출력 신호를 생산하기 위하여 제 2 카운터와 데이터 레지스터에 연결된 비교기와,
(5) 클락 펄스 생성기에 의해 리셋되고 제 1 클락 타이밍 레이트로 한 클락 주기 동안 출력 신호를 저장하기 위하여 비교기에 연결된 마스터 래치(master latch)와,
(6) 서로에 대해 다른 위상을 갖는 복수의 제 3 클락 펄스 신호를 생산하기 위하여 제 2 클락 펄스 생성기에 연결된 다중위상 클락 구동기와,
(7) 제 3 클락 펄스 신호 중 하나를 선택하기 위하여 다중위상 클락 구동기로부터 복수의 제 3 클락 펄스 신호를 수신하도록 연결된 멀티플렉서와,
(8) 디스플레이의 한 열과 각각 관련되고, 멀티플렉서에 리셋되며, 마스터 래치에 연결된 복수의 슬레이브 래치(slave latch)로서, 각 슬레이브 래치는 열 구동기 중 하나를 제어하는 제 2 출력 신호를 생산하는 복수의 슬레이브 래치.
상기 배열은 열 제어 회로의 샘플링 레이트가 제 1 클락 펄스 생성기의 클락 펄스 레이트의 배수에 의해 증가되도록 허용하며, 그리하여 DAC의 변환 레이트 및/또는 디스플레이 디바이스의 열 구동기의 동작 속도의 증가없이 그레이 스케일 해상도(gray scale resolution)를 증가시킨다.
본 발명에 대한 충분한 이해를 위하여, 이제 수반된 도면에서 예시된 본 발명의 바람직한 실시예에 대한 아래의 상세한 설명을 참조해야 한다.
이제 본 발명의 바람직한 실시예가 도면의 도 1 내지 도 4를 참조하여 설명될 것이다. 여러 도면에서 동일한 소자는 동일한 참조 번호로서 도시되었다.
도 1은 전자-광학 디스플레이 디바이스를 제어하고 구동하는 전형적인 배열을 예시한다. 이 배열에서, 액정 디스플레이 또는 광변조기(10)는 수직으로 열로 그리고 수평으로 행으로 배열된 픽셀의 매트릭스를 구비한다. 이들 픽셀은 열 컨덕터(12)와 행 컨덕터(14)의 교차점에 위치된다. 열 컨덕터(12)는 각 열의 픽셀에 아날로그 전압을 제공하는 한편, 행 컨덕터(14)는 열 전압이 그 행의 픽셀에 제공되도록 허용하면서 관련된 각 행에 스위칭 전압을 제공한다.
행들은 연속된 행 구동기(18)들을 활성화하는 행 디코더(16)에 의해 규정된순서로 연속적으로 어드레싱된다.
열 전압은 트랙 및 홀드 회로로서 구현된 열 구동 회로(20)에 의해 제공된다. 이들 트랙 및 홀드 회로는 램프 생성기(22)로부터 램프 전압을 수신한다. 램프 생성기(22)는 클락(25)에 의해 생산된 펄스를 카운트하는 카운터(24)로부터 신호를 수신한다. 카운트는 최소수 또는 최대수로부터 시작되고, 그것이 각각 자신의 스케일의 반대편 끝에 있는 최대수 또는 최소수에 도달될 때까지 각각 증가하거나 감소한다. 그 때 카운터는 새로운 램프 사이클의 시작을 나타내는 "램프 사이클 신호"를 생산하고, 그리고 새로운 카운팅을 시작하기 위해서 리셋된다. 따라서 램프 생성기(22)는 램프 사이클 신호에 의해 결정된 반복되는 사이클로(즉 "톱니파 신호") 증가하는 램프 신호 또는 감소하는 램프 신호를 생산한다.
카운터(24)의 출력은 또한 각 열에 대해 하나인 다수의 비교기(26)에 제공된다. 이 때 상기 숫자는 각 비교기에서 관련된 열에 있는 픽셀의 원하는 휘도 레벨을 나타내는 디지털 숫자와 비교된다. 이 휘도 레벨을 나타내는 숫자는 시스템의 각 완전한 사이클이(complete cycle) 되는 동안 관련된 픽셀 레지스터(28)에 저장된다.
카운터(24)에 의해 제공된 카운트가 픽셀 레지스터에 저장된 디지털 숫자와 일치할 때, 각 비교기(26)는 그 열에 대해 트랙 및 홀드 회로(20)로 전달되는 펄스를 생산한다. 이러한 인에이블 펄스(enable pulse)를 수신하자마자, 관련된 열 구동기(20)는 램프 생성기(22)의 순간 출력에 일치하는 전압을 저장한다.
각 램프 사이클이 완료되자마자, 열 구동 회로에 저장된 전압은 행구동기(18)에 의해 선택된 특정 행의 픽셀에 제공된다.
도 2는 도 1의 회로에서 사용될 수 있는 램프 생성기(22)를 예시한다. 각 클락 펄스에 응답하여, 카운터(24)는 어드레스로서 룩-업 테이블(30)(LUT)에 제공되는 자신의 출력을 증가시킨다. LUT는 디지털 숫자인 상기 어드레스의 내용을 DAC(32)에 제공한다. 연속된 클락 펄스들 사이의 기간 동안, 상기 DAC는 디지털 숫자를 제 1 아날로그 전압 신호로 변환한다. 그 때 이 제 1 전압 신호는 제 1 신호의 전압"스텝들(steps)"를 제거하고, 각 램프 사이클 동안 거의 일정한 제 1 미분을 갖는 제 2 전압 신호를 생산하는 효과를 갖는 저역통과 필터(33)로 전달된다. 그 때 이 제 2 전압 신호는 램프 버퍼 증폭기(34)를 통하여 모든 열 구동기(20)(도 1)에 전체적으로 전달된다. 상기 버퍼 증폭기는 로드 및 다른 외란으로부터 램프 파형을 분리하는 역할을 한다. 버퍼 출력 스테이지(36)의 낮은 고유 임피던스(Zi)는 피드백에 의해 더 감소된다.
도 1의 시스템의 동작 속도는 (1) DAC(32)의 변환 시간, 즉 DAC가 디지털 숫자를 아날로그 전압으로 변환할 수 있는 최소 시간, 및 (2) 열 구동기의 동작 속도에, 즉 트랙 및 홀드 회로(20), 비교기(26), 및 열 레지스터(28)에, 의해 제한된다.
도 3은 도 2에 도시된 타입의 회로에 있는 룩-업 테이블(30)에 의하여, 10개의 디지털 숫자{x(44)로 표시된}로부터 생성된 램프 전압(40)(하위 라인)을 도시하며, 여기에서 각각의 전압은 연속적으로 이전의 전압보다 더 높다. 이 램프(40)에할당된 총시간은 15ns이기 때문에, 각 디지털 숫자는 1.5ns의 시간 구간내에 제공되고 변환되어야 한다. 만일 1.5ns의 변환 시간이 DAC에 요구되는 최소 시간이라면, 램프(40)는 빠른 레이트로 생성될 수 없다. 이것은 클락(25) 및 카운터(24)의 속도에 상한을 가하며, 따라서 도 1의 시스템의 프레임 레이트에 상한을 가한다.
본 발명에 따르면, 룩-업 테이블(30)은 카운터(24)로부터 받은 연속된 어드레스에 응답하여 DAC에 더 큰 전압 스텝을 제공하도록 프로그램 될 수 있다. 도 3의 램프 전압(42)(상위 라인)에 의해 표시된 것처럼, 이것은 램프 기간(램프 사이클 시간)이 감소되는 것을 허용하며, 그에 의하여 프레임 레이트는 증가된다. 알게될 것으로서, 램프(42)는 10개라기보다는 5개의 동일한 스텝{x에 의해 표시된 전압 레벨(46)}으로 생성된다. 비록 전체 램프는 램프(40)의 경우에서와 같이 15ns라기보다는 단지 10ns내에 생성될지라도, 각 스텝사이에서{각 램프(40 및 42)상에 x로 표시된} DAC 변환 시간은 램프(40)의 경우보다 램프(42)에 대해 더 길다.
도 3이 램프(40 및 42)에 대하여 상대적으로 거친 분해능을 도시하는 반면(각각 10개의 스텝과 5개의 스텝), 실제의 램프는 256스텝(8 비트) 또는 그보다 훨씬 더 큰(10 비트까지) 분해능으로 생성될 것임을 이해해야 한다.
본 발명은 디스플레이 성능을 희생하거나 비용의 증가없이 시스템의 프레임 레이트를 증가시키는 것을 가능하게 한다. 비록 두 개의 DAC를 제공하고 디스플레이 디바이스의 짝수 행과 홀수 행에 번갈아 이들을 이용하는 것이 가능할지라도, 이러한 변형은 실질적으로 디스플레이의 비용을 증가시킬 것이다. 또한, 열 구동기에서 느린 CMOS 로직 대신에 빠른 ECL 로직을 이용하는 것이 가능할 것이지만, 이것은 또한 시스템의 비용을 증가시킬 것이다.
본 발명에 따르면, 디스플레이의 해상도(회색도)는 열 구동기를 DAC의 클락 레이트보다 빠른 레이트로 램프 파형을 샘플링하도록 제어함으로서 증가될 수 있다. 따라서, 램프(40)에서 열 구동기는 DAC의 레이트보다 정확히 두 배의 레이트로 클락된다. 결과적으로, 열 구동기는 램프(40)상에 x(44)로 표시된 시간의 순간에서뿐만 아니라 또한 0(48)로 표시된 시간의 순간에서도 클락된다.
램프(42)는 열 구동기의 샘플링 레이트가 DAC의 클락 레이트의 4 배로 증가하는 경우를 예시한다. 이 경우에, 10ns 간격 동안 램프 전압 신호는 20 배(5 배라기보다는)로 샘플링된다.
본 발명의 특정 특성에 따르면, 열 구동기의 샘플링 레이트는 DAC 변환 속도 및/또는 열 구동기의 동작 속도의 증가없이 증가되는데, 이는 원하는 픽셀 휘도를 나타내는 데이터 워드의 최상위(most significant) 부분을 갖는 마스터 래치를 제어하고, 그리하여 최하위 부분을 갖는 슬레이브 래치를 제어함으로써 그리고 다중-위상 클락 및 멀티플렉서를 사용함으로써 이루어진다.
도 4는 이러한 사상을 구현하는 본 발명의 바람직한 실시예를 예시한다. 이전처럼, 카운터에 의해 구동된 램프 생성기(22)는 각 램프 사이클 동안 디스플레이의 모든 열 구동기(20)에 의해 트랙되는 아날로그 램프 전압을 생산한다. 도 4에는 명료함을 위해 단지 하나의 열 구동기가 도시된다. 카운터(24)가 열 데이터 레지스터(28)에 저장된 값에 도달될 때, 비교기(26)는 열 스위치를 활성화하는 신호를 출력한다. 샘플링 후, 즉 트랜지스터 스위치(Scol)를 개방한 후, 순간 램프 전압은 나머지 램프 사이클 동안 열 커패시터(Ccol)상에 저장되고, 그리고 나서 특정 행의 픽셀로 전달된다. 알려진 방법에서, 샘플링의 정확한(precise) 순간은 클락 펄스 생성기(25)에 의해 생산된 단일 클락 신호에 의하여 결정된다.
상기 실시예에서, 지연된 클락 신호는 위상-편이된 클락 펄스의 그룹으로부터 선택되고, 이는 한 클락 주기 내에 수 개의 아날로그 레벨로부터 선택을 가능하게 한다.
도 4에서 도시된 것처럼, 4 개의 라인 버스(60)상의 신호는 PLL-기반의 다중 위상 클락 구동 회로(62)에서 생성된다. 이 클락 구동기 회로는 제 1 클락 타이밍 레이트로 클락 펄스를 받고, 다른 상대 위상을 가진, 4 개의 위상 지연된 펄스를 생성한다. 별개의 라인(60)에 나타나는, 이들 위상-편이된 클락 펄스는 도 4의 하단에 예시된다. 열 데이터 레지스터(28)에 있는 데이터 워드의 두 개의 최하위 비트는(LSB)(전체 램프 사이클 동안 비트는 동일하게 유지되는) 4 개의 클락 라인 중 어느 라인이 샘플링을 위해 사용될 것인지를 결정한다. LSB 데이터에 의해 제어되는 멀티플렉서(64)는 LSB에 따른 적절한 클락 위상을 선택하고, 이전에 마스터 래치(68)에 의해 인에이블된 슬레이브 래치(66)를 트리거한다. 커패시터(Ccol)상의 순간 전압을 홀드하기 위하여 슬레이브 래치는 스위치(Scol)를 개방한다.
이와 같이, 컬러 전자-광학 디스플레이 디바이스의 각 픽셀에 전압을 인가하기 위한, 그러한 모든 목적과 장점을 충족하는 DAC 제어된 램프 생성기를 구비하는신규한 장치가 도시되었고 설명되었다. 하지만, 본 발명의 바람직한 실시예를 개시하는 본 명세서와 수반 도면을 고려한 후에, 본 발명의 많은 변경, 변형, 변화 및 다른 이용과 응용은 당업자에게 자명할 것이다. 본 발명의 사상과 범위를 벗어나지 않는 모든 그러한 변경, 변형, 변화, 및 다른 이용과 응용은 본 발명에 포함되는 것으로 간주되고, 다만 아래의 청구항에 의해 제한될 뿐이다.
상술한 바와 같이, 본 발명은 톱니파 아날로그 신호를 생성하는 램프 생성기 회로 및 그러한 아날로그 신호로 디스플레이 디바이스의 각 픽셀을 어드레싱하는 회로를 구비하는 이러한 컬러 디스플레이 시스템에 이용된다.

Claims (5)

  1. 수직으로 열(column)로 그리고 수평으로 행(row)으로 배열된 픽셀의 매트릭스를 구비하는 디스플레이 디바이스의 각 픽셀에 다양한 레벨의 전압을 인가하는 디스플레이 시스템으로서,
    상기 디스플레이 시스템은,
    (a) 제 1 클락 타이밍 레이트에서 디지털 클락 타이밍 펄스 신호를 생산하기 위한 디지털 클락(25)과,
    (b) 클락 타이밍 펄스를 카운팅하고, 규정된 수의 클락 펄스가 수신되자마자 램프 사이클 신호를 반복적으로 생산하기 위한, 상기 디지털 클락에 연결된 디지털 카운터(24)와,
    (c) 각 램프 사이클 동안 실질적으로 단조(monotonic) 램프 전압 신호를 생산하기 위한, 상기 디지털 카운터에 연결된 램프 생성기(22)와,
    (d) 정해진 램프 사이클 동안 상기 램프 전압 신호가 각 열 및 특정 행의 픽셀의 특별히 원하는 휘도 레벨에 거의 대응하는 규정된 값에 도달될 때, 상기 램프 전압 신호를 저장하기 위하여, 상기 디스플레이 디바이스 각 열의 픽셀에 연결된 샘플링 회로를 포함하고, 상기 디스플레이 디바이스의 각 열에 대해 하나(one)인 다수의 열 구동기(20)와,
    (e) 상기 램프 전압 신호가 각각의 열에 대해 규정된 값에 도달된 후, 다음 클락 타이밍 펄스를 수신하자마자 각각의 샘플링 회로들로 하여금 상기 램프 전압신호를 샘플링하고 저장하도록 야기하기 위한, 상기 모든 열 구동기에 연결된 열 제어 회로(26)와,
    (f) 상기 열 구동기의 샘플링 회로에 저장된 전압 신호를 수신하는 하나 이상의 픽셀 행을 반복적으로 선택하기 위한 행 제어 회로(16, 18)를
    포함하고,
    상기 열 제어 회로는,
    (1) 복수의 위상-편이된 파형을 생산하기 위하여, 상기 디지털 클락에 연결된 다중위상 클락(62)으로서, 상기 각 파형은 순간 램프 전압 신호를 저장하기 위해 상기 각 열 구동기의 샘플링 회로를 스위칭하는 트리거 펄스를 제공하는, 다중위상 클락(62)과,
    (2) 상기 램프 전압 신호가 각 열에서 특정 픽셀의 원하는 휘도 레벨에 가장 가깝게 대응되는 순간, 관련된 열 구동기가 스위칭하도록 야기하는 복수의 파형 중 하나를 선택하기 위한, 각 열에 대해 하나인 복수의 열 선택 회로(64, 66, 68)를 포함하는 것을 특징으로 하는, 디스플레이 시스템.
  2. 제 1항에 있어서, 상기 디지털 카운터는 각 램프 사이클 동안 제 1 클락 타이밍 펄스 레이트(rate)로 연속된 스텝의 값으로 변화하는, 그리고 복수의 연속된 램프 사이클 동안 그러한 변화를 반복하는 제 2 디지털 신호를 생산하고, 상기 램프 생성기는 상기 제 2 디지털 신호에 대응하는 값을 구비하는 제 1 전압 신호를 생산하기 위한 디지털-아날로그 변환기(DAC)(32)를 포함하는, 디스플레이 시스템.
  3. 제 2항에 있어서, 상기 램프 생성기는 각 램프 사이클 동안 상기 램프 전압을 생산하기 위해 상기 제 1 전압 신호를 완만하게(smooth)하기 위한, 상기 DAC에 연결된 필터(33)를 포함하는, 디스플레이 시스템.
  4. 제 2항에 있어서, 상기 열 제어 회로는,
    (1) 상기 관련된 열의 특정 행에 있는 하나의 픽셀의 원하는 휘도 레벨에 대응하는 디지털 숫자를 수신하고 저장하기 위한, 상기 디스플레이의 한 열과 각각 관련된 복수의 데이터 레지스터(28)와,
    (2) 상기 카운터와 상기 하나의 레지스터에 있는 디지털 숫자를 비교하고, 상기 숫자가 일치될 때 출력 신호를 생산하기 위한, 상기 디스플레이의 한 열과 각각 관련되고, 상기 디지털 카운터 및 상기 데이터 레지스터 중 각각 하나에 연결된 복수의 비교기(26)와,
    (3) 한 클락 주기 동안 상기 제 1 클락 타이밍 레이트로 상기 비교기의 출력 신호를 저장하기 위한, 상기 디스플레이의 한 열에 각각 관련되고, 상기 디지털 클락에 의해 리셋되며, 상기 비교기 중 각각 하나에 연결된 복수의 마스터 래치(master latch)(68)와,
    (4) 최하위 비트(LSB)에 따른 상기 위상-편이된 파형 중 하나를 선택하기 위한, 상기 디스플레이의 한 열에 각각 관련되고, 자신과 관련된 데이터 레지스터로부터 적어도 하나의 상기 LSB 및 상기 다중위상(multiphase) 클락으로부터 상기 복수의 위상-편이된 파형을 수신하도록 연결된 복수의 멀티플렉서(64)와,
    (5) 상기 디스플레이의 한 열과 각각 관련되고, 상기 멀티플렉서와 상기 마스터 래치에 의해 인에이블(enable)되는 복수의 슬레이브 래치(66)로서, 각 슬레이브 래치는 상기 열 구동기 중 하나를 제어하는 제 2 출력 신호를 생산하는 상기 복수의 슬레이브 래치(66)의
    조합을 포함하는, 디스플레이 시스템.
  5. 제 1항에 있어서, 상기 각각의 샘플링 회로는 트랙 및 홀드 회로(track and hold circuit)인, 디스플레이 시스템.
KR1020017015221A 2000-03-29 2001-03-15 컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치 KR20020057800A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/537,826 US6429858B1 (en) 2000-03-29 2000-03-29 Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US09/537,826 2000-03-29
PCT/EP2001/002914 WO2001073740A1 (en) 2000-03-29 2001-03-15 Apparatus having a dac-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device

Publications (1)

Publication Number Publication Date
KR20020057800A true KR20020057800A (ko) 2002-07-12

Family

ID=24144262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015221A KR20020057800A (ko) 2000-03-29 2001-03-15 컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치

Country Status (6)

Country Link
US (1) US6429858B1 (ko)
EP (1) EP1277196A1 (ko)
JP (1) JP2003529101A (ko)
KR (1) KR20020057800A (ko)
TW (1) TW575861B (ko)
WO (1) WO2001073740A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154497B2 (en) 2005-07-20 2012-04-10 Samsung Electronics Co., Ltd. Driving apparatus for display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7127631B2 (en) 2002-03-28 2006-10-24 Advanced Analogic Technologies, Inc. Single wire serial interface utilizing count of encoded clock pulses with reset
US6909427B2 (en) * 2002-06-10 2005-06-21 Koninklijke Philips Electronics N.V. Load adaptive column driver
US7126592B2 (en) * 2002-08-26 2006-10-24 Intel Corporation Forming modulated signals that digitally drive display elements
JP4155396B2 (ja) * 2002-12-26 2008-09-24 株式会社 日立ディスプレイズ 表示装置
KR100498489B1 (ko) * 2003-02-22 2005-07-01 삼성전자주식회사 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
US6995756B2 (en) * 2003-03-31 2006-02-07 Intel Corporation Methods and apparatus for driving pixels in a microdisplay
CA2526467C (en) * 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
KR100618582B1 (ko) * 2003-11-10 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
KR101026248B1 (ko) * 2004-09-21 2011-03-31 페어차일드코리아반도체 주식회사 역률 보상 회로
TWI315151B (en) * 2006-11-10 2009-09-21 Ind Tech Res Inst System and method of performing multi-scaled clocks for dynamic gamma correction
US8842028B2 (en) * 2009-02-16 2014-09-23 Telefonaktiebolaget L M Ericsson (Publ) Optical digital-to-analog converstion
JP2013231842A (ja) * 2012-04-27 2013-11-14 Canon Inc 電気光学表示装置および電子機器
US9681207B2 (en) * 2013-01-24 2017-06-13 Finisar Corporation Local buffers in a liquid crystal on silicon chip
CN115002367A (zh) * 2022-04-21 2022-09-02 昆明物理研究所 一种两步式单斜率模拟-数字转换电路及转换方法
CN116486741B (zh) * 2023-03-31 2023-11-10 北京伽略电子股份有限公司 一种oled屏幕显示驱动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275140B1 (en) * 1987-01-09 1995-07-19 Hitachi, Ltd. Method and circuit for scanning capacitive loads
US5122792A (en) * 1990-06-21 1992-06-16 David Sarnoff Research Center, Inc. Electronic time vernier circuit
US5489918A (en) * 1991-06-14 1996-02-06 Rockwell International Corporation Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages
WO1994000962A1 (en) * 1992-06-30 1994-01-06 Westinghouse Electric Corporation Gray-scale stepped ramp generator with individual step correction
US5572211A (en) * 1994-01-18 1996-11-05 Vivid Semiconductor, Inc. Integrated circuit for driving liquid crystal display using multi-level D/A converter
JPH08263012A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 駆動装置及び表示装置
US6011535A (en) * 1995-11-06 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and scanning circuit
US6067061A (en) * 1998-01-30 2000-05-23 Candescent Technologies Corporation Display column driver with chip-to-chip settling time matching means
US6329974B1 (en) * 1998-04-30 2001-12-11 Agilent Technologies, Inc. Electro-optical material-based display device having analog pixel drivers
US6137432A (en) * 1998-11-04 2000-10-24 I C Media Corporation Low-power column parallel ADC in CMOS image sensors
US6320565B1 (en) * 1999-08-17 2001-11-20 Philips Electronics North America Corporation DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154497B2 (en) 2005-07-20 2012-04-10 Samsung Electronics Co., Ltd. Driving apparatus for display device
US8264446B2 (en) 2005-07-20 2012-09-11 Samsung Electronics Co., Ltd. Driving apparatus for display device

Also Published As

Publication number Publication date
WO2001073740A1 (en) 2001-10-04
US6429858B1 (en) 2002-08-06
TW575861B (en) 2004-02-11
JP2003529101A (ja) 2003-09-30
EP1277196A1 (en) 2003-01-22

Similar Documents

Publication Publication Date Title
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US6462728B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
CA2063744C (en) Digital micromirror device architecture and timing for use in a pulse-width modulated display system
US6429858B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US5091722A (en) Gray scale display
US5555000A (en) Process and device for the control of a microtip fluorescent display
US6806854B2 (en) Display
JP2003507763A (ja) 画素表示手段を有するｄａｃ駆動回路付きのカラー電子光学表示装置
KR950010136B1 (ko) 표시장치의 구동회로
JP2004133402A (ja) ガンマ補正の駆動システム
JPH09512113A (ja) ディスプレイ装置駆動回路および方法
KR101340790B1 (ko) 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템
US5638091A (en) Process for the display of different grey levels and system for performing this process
KR100205385B1 (ko) 액정표시장치의 데이타 드라이버
JP2003529102A (ja) 反射液晶ディスプレイ用のデジタル制御された電流積分器
JPH07306660A (ja) 液晶表示装置の階調駆動回路及びその階調駆動方法
JP3544996B2 (ja) 多階調液晶表示装置
CN115053284A (zh) 动态像素调制
KR0182047B1 (ko) 프로그래머블 계조전압 발생장치
JPH04100089A (ja) アクティブマトリクス液晶ディスプレイの階調表示駆動回路
US20020063672A1 (en) Method of gray scale generation for displays using a sample and hold circuit with discharge
KR100413468B1 (ko) 데이터 비트분리형 디지털 구동 방식의 ｌｃｏｓ 프로젝터시스템
US20230386386A1 (en) Offset Drive Scheme For Digital Display
KR920022194A (ko) 액정디스플레이의 다단구동방법 및 회로
JPH0469392B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid