JP3233010B2

JP3233010B2 - 液晶表示装置

Info

Publication number: JP3233010B2
Application number: JP8234096A
Authority: JP
Inventors: 竜也大久保; 佳朗三上; 津村　　誠; 秀夫佐藤; 昇一廣田; 晶哉足立
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-04-04
Filing date: 1996-04-04
Publication date: 2001-11-26
Anticipated expiration: 2016-04-04
Also published as: JPH09274200A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関す
る。

【０００２】

【従来の技術】本発明の改善点を明確にするため、現在
のＴＦＴアクティブマトリクス駆動方式について以下に
説明する。なお、これまでに知られているアクティブマ
トリクスパネル技術については、小林駿介著、１９９０
年出版カラー液晶ディスプレイ（産業図書）に詳しく説
明されている。ＴＦＴアクティブマトリクス液晶ディス
プレイを駆動する際には走査電極により１フレーム時間
ごとに１回走査パルスが印加される。１フレーム時間と
しては１／６０秒程度がよく用いられ、このパルスは通
常パネルの上側から下に向かって順次タイミングをずら
しながら印加する。従って、画素構成として、６４０×
４８０ドットのカラーパネルでは、１画素が３ドットか
ら構成されるため、総ドット数は１９２０×４８０ドッ
トとなり、走査パルスの時間幅は約３５μｓである。一
方、信号電極には走査パルスが印加される１行分の画素
の液晶に印加する液晶駆動電圧を走査パルスに同期して
一斉に印加する。ゲートパルスを印加された選択画素で
は走査電極に接続されたTFTのゲート電極電圧が高くな
り、ＴＦＴがオン状態になる。このとき、液晶駆動電圧
は、ＴＦＴのソース，ドレイン間を経由して表示電極に
印加され、表示電極と、対向基板上に形成した対向電極
との間に形成される液晶容量と、画素に配置した負荷容
量とを合わせた、画素容量を充電する。この動作を繰り
返すことにより、パネル全面の画素容量には、フレーム
時間ごとに繰り返し液晶印加電圧が印加される。

【０００３】また、液晶を駆動するのは、交流電圧であ
る。そのため、フレーム時間ごとに極性反転した電圧を
信号電極に印加する。しかしながら、パネルにおける液
晶の電圧に対する透過特性は、同じ電位差の正極性を印
加したときと負極性を印加したときとで異なる。そのた
め、正極性と負極性とで階調差が生じているように見え
る。通常、液晶駆動周波数は６０ヘルツであるため、表
示は６０ヘルツで異なる階調を交互に出力してしまう。
この表示は、明滅が生じているように見える。この明滅
はフリッカと呼ばれ、表示を見づらくさせている。

【０００４】このフリッカを防止するため、隣合う画素
の駆動電圧極性を反転する駆動法がとられている。この
方法はミクロ的に見れば、隣り合う画素間で階調が異な
っている。しかし、隣りとの画素間隔が狭いため、人間
の目で隣り合う画素間の視野角が小さくなり、したがっ
て隣り合う画素間の階調差が認識されない。すなわち、
人間の目は、正極の階調と負極の階調を足して２で割っ
た平均化された平均階調で認識される。時間的に見れ
ば、一つの画素が正極のとき、その隣りの画素は負極で
あり、前述したように平均階調が表示される。交流波形
が反転したとき、その一つの画素は負極となり、その隣
りの画素は正極となるため、結局は先程の全く同じ平均
階調が表示されることになる。このような方法は列毎反
転とも呼ばれている。従来の方法は、互いに隣り合う信
号電極、上下に隣り合う画素の信号電極を反転させるた
め、走査パルス時間ごとに極性を反転した信号電圧を信
号電極に印加することにより良好な表示を得てきた。

【０００５】しかし、その結果パネルを駆動するための
電力の多くが、走査，信号配線の交差部容量、また、配
線と、対向基板上全面に形成した対向電極との間の液晶
の容量を駆動するために消費される。

【０００６】この電力を低減するために、走査電極と信
号電極で制御するデータ保持手段とこのデータ保持手段
の出力で制御するスイッチ手段を設け、このスイッチ手
段で表示電極の電圧を制御する方法がある。この方法
は、液晶端子の一方の電極である対向電極に液晶を駆動
するための交流電圧を印加し、他方の電極である表示電
極はスイッチ手段で制御する。つまり、スイッチ手段が
オン状態のとき液晶には対向電極の交流電圧が印加さ
れ、スイッチ手段がオフ状態のとき液晶には電圧が印加
されない。この方法は、データ保持手段で“１”，
“０”の二値の状態を保持し、信号電極の極性反転が不
要になるため、信号電極の容量を駆動する電力を削減で
きる。さらに、液晶印加電圧は対向電極の信号で交流化
するので、液晶印加電圧を交流化するための走査は不要
になる。このため、データ保持手段への書き込みは変化
したデータだけでよいので実質的な走査の周波数を低減
することができ、この点でも電力削減の効果がある。

【０００７】

【発明が解決しようとする課題】消費電力を低減する方
法として、画素にメモリ機能と、メモリの情報により液
晶駆動電圧を制御する機能を設け、書き換えが必要な画
素のみを選択的に書き換える駆動方式を提案した。しか
し、上記の方法は液晶端子の一方の電極である対向電極
に、液晶を駆動するための交流電圧を印加している。こ
のため、表示部の全画素が同一の位相で駆動され、フリ
ッカが目立ち十分な表示画質が得られなかった。

【０００８】本発明の目的は、消費電力を低減しても良
好な表示を達成できる表示装置を提供することにある。
また、消費電力を低減し、フリッカのない液晶表示装置
を提供することにある。

【０００９】

【課題を解決するための手段】本発明の液晶表示装置
は、画素内部のデータ保持手段と画素制御手段の間にタ
イミングスイッチを付加し、隣接する画素間でそのスイ
ッチをオンするタイミングをフリッカ防止電極駆動回路
でずらすことよって、隣接する画素間で液晶印加電圧の
位相をずらして極性を反転する。この場合、時間的にみ
ると、隣接する画素間で液晶印加電圧の極性が互いに逆
極性の状態と、極性がともに正極の状態と、ともに負極
の状態と三つの状態が存在する。すなわち、正極の時の
階調と負極の時の階調とそれらの平均階調との三つの階
調が時系列で表示されることになる。そこで、極性が反
転している状態つまり平均階調を表示している時間を長
くすることにより、フリッカを目立たなくさせること
で、上記課題を解決する。

【００１０】本発明の液晶表示装置は、液晶駆動電圧波
形の立ち下がり及び立ち上がりの直前で上記スイッチを
オンにさせるタイミング構成である。上記スイッチをオ
ンにさせた画素は、液晶駆動電圧が変位しても、液晶印
加電圧は変位しなく、上記スイッチをオンにさせたとき
の電位を保持している。上記スイッチの存在しない画素
で、液晶駆動電圧がそのまま印加される。このときの隣
接する画素間で液晶印加電圧の位相を比較すれば、位相
差が１８０度近く生じている。なぜならば、液晶駆動電
圧波形の立ち上がりエッジから次の立ち上がりエッジま
でを１周期とし３６０度とすると、上記スイッチの存在
する画素での液晶印加電圧の立ち上がりエッジが液晶駆
動電圧波形の立ち下がりエッジの直前であり、半周期ず
れているからである。位相差が１８０度という状態は、
隣接する画素間で極性が同じになっている瞬間がない。
すなわち、平均階調しか表示されない状態である。この
ように隣接する画素間で位相差を１８０度近くすること
によって、フリッカのない安定した表示が得られ、上記
課題を解決する。

【００１１】本発明の液晶表示装置は、タイミングスイ
ッチにｎチャネルとｐチャネルTFTを組み合わせる構成
により、隣接する画素間で液晶印加電圧の位相をずらす
タイミングスイッチを実現することで、上記の課題を解
決する。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の液
晶表示装置を詳しく説明する。

【００１３】図１は本発明における実施例の液晶表示装
置のブロック図である。図示していないＴＦＴ基板上に
形成した表示部１には画素２が縦ｍ×横ｎドットがマト
リクス状に配置される。各々の画素へアドレスＸ電極
３，アドレスＹ電極４及び信号電極５が配線される。画
素内部には、指定されたアドレスを認識するためのアン
ド回路６と、サンプリングコンデンサ７およびサンプリ
ングＴＦＴ８から構成する表示データ保持回路と、画素
駆動ＴＦＴ９と、表示電極１０が配置される。アドレス
Ｘ電極３はアドレスＸ選択回路、アドレスＹ電極４はア
ドレスＹ選択回路、信号電極５は信号データ書き込み回
路に接続されている。共通電極１１は、接地される。ま
た液晶をオフするために表示オフＴＦＴ１２が配置さ
れ、サンプリングコンデンサ７の電位状態により、対向
電極電圧を表示電極１０に伝達する。液晶を挟んでＴＦ
Ｔ基板上の表示電極１０に対向して設けた対向電極１３
は、対向電極駆動回路により駆動される。図示されてい
ないが、ＴＦＴ基板，対向基板の外には両側に偏光板、
及び片側にバックライトを配置して液晶表示装置が構成
される。

【００１４】一列おきの画素２に設けたＴＦＴスイッチ
１４とＴＦＴスイッチ１５は、フリッカ防止のための構
成である。それぞれのＴＦＴスイッチのゲートは、フリ
ッカ防止電極１６とフリッカ防止電極１７に接続され
る。二つの電極１６，１７は、フリッカ防止電極駆動回
路に接続される。フリッカ防止電極駆動回路は、ＴＦＴ
スイッチ１４とフリッカ防止オフスイッチ１５を駆動す
るためのタイミングパルス発生回路である。フリッカ防
止電極駆動回路の一実施例を図２に示し、そのタイミン
グチャートを図３に示す。単安定回路はモノステーブル
マルチバイブレータとも称される。その働きは、パルス
状の入力信号に対してその立ち下がりに同期して一定の
時間幅τを持つパルス状の信号を発生する。そして一定
時間間隔のパルス状信号を出力した後は出力状態は初期
状態に戻り、定常的な安定点は１（単）個である。出力
のパルス状信号の時間幅τは、外付けされるタイミング
用の容量ＣＴと抵抗ＲＴの値によって決定される。単安
定回路１８に図３のようなクロックＣＬＫを入力した場
合、その出力Ｑはクロックの立ち下がりでＶonのように
一定時間幅τのパルス状信号となる。その出力を全く同
じ単安定回路１９に入力する。するとその出力は、Ｖon
の立ち下がりでＶoff のように一定時間幅τのパルス状
信号となる。その出力信号によって、スイッチ２０はト
グル動作される。するとＶdrive のようなＶＬとＶＨの
二値をもつ方形波が得られ、対向電極が駆動できる。

【００１５】図４はアンド回路６の一実現例である。本
回路は、アンドＴＦＴ２１のゲートにアドレスＹ電極４
を、ソースにアドレスＸ電極３を接続する構成である。
本回路はアドレスＹ電極がハイレベルとなったとき、ア
ンドＴＦＴ２１がオン状態になり、アドレスＸ電極の電
位が出力に伝達されることにより、アンド回路を実現し
ている。

【００１６】図５は、図１の画素のアドレス(２ｉ−
１，ｊ)とその次の列のアドレス（２ｉ，ｊ）を拡大
し、示したものである。ｉおよびｊは、１≦ｉ≦ｎ／
２，１≦ｊ≦ｍの整数である。図６は、図５のタイミン
グチャートを表したものである。Ｖdrive は、対向電極
１３に送られる方形波状の液晶駆動電圧である。Ｖon
は、フリッカ防止電極駆動回路によってフリッカ防止電
極１６で送られるタイミングパルスであり、そのタイミ
ングパルスによってＴＦＴスイッチ１４をオンにする。
Ｖoff は、フリッカ防止電極駆動回路によってフリッカ
防止電極１７で送られるタイミングパルスであり、その
タイミングパルスによってＴＦＴスイッチ１５をオンす
る。ここで、ＶonはＶdrive における方形波の立ち上が
り及び立ち下がりの直前に出力され、Ｖoff はＶonの直
後に出力される。Ｖonのパルス時間幅は、ＴＦＴスイッ
チ１４がオンし、画素駆動ＴＦＴ９がオンするに必要な
時間である。Ｖoff のパルス時間幅は、ＴＦＴスイッチ
１５がオンし、画素駆動ＴＦＴ９がオフするに必要な時
間である。Ｖmemoryは、アドレス（２ｉ，ｊ）のサンプ
リングコンデンサ７の電圧波形の例である。Ｖlcは、ア
ドレス（２ｉ，ｊ）の液晶印加電圧である。ここで言葉
の定義として、液晶駆動電圧というのは対向電極駆動回
路で発生された電圧をいい、液晶印加電圧というのは画
素で表示電極１０と対向電極１３の間の電位差に相当
し、その間に存在する液晶に印加する電圧のことをい
う。

【００１７】図５および図６を用いて動作原理を説明す
る。ｔ０より前の時間でＶmemoryがローレベルであるの
で、ＴＦＴスイッチ１４およびＴＦＴスイッチ１５がど
のような状態にあっても画素駆動ＴＦＴ９はオンしな
い。また表示オフＴＦＴ１２がオンしているので、表示
電極１０にＶdrive が印加され、表示電極１０と対向電
極１３は同電位であり、液晶に電圧は印加されない。ｔ
０のタイミングでＶmemoryがハイレベルとなった場合、
表示オフＴＦＴ１２がオフする。しかし、表示電極１０
は電気的にどこにもつながっていない状態となり、また
表示電極１０に電荷の蓄積がなく、故に表示電極１０と
対向電極１３は同電位であり、液晶にはまだ電圧は印加
されない。Ｖonのタイミングパルスがｔ１で入ってきた
とき、ＴＦＴスイッチ１４はオンになる。ここでＴＦＴ
スイッチ１５はオフの状態であり、表示オフＴＦＴスイ
ッチ１２はオフの状態にあるので、画素駆動ＴＦＴ９は
Ｖmemory の電圧で制御されてオンする。すると、表示
電極１０は共通電極１１と接続され、対向電極１３との
間に電位差が生じる。したがって液晶印加電圧Ｖlcは、
Ｖdrive が印加される。Ｖonが再びオフレベルになる
と、ＴＦＴスイッチ１４はオフになる。そうなっても画
素駆動ＴＦＴ９のゲートに電荷が蓄積された状態なの
で、画素駆動ＴＦＴ９はオンしたままである。したがっ
てＶlcはＶdrive が印加されたままである。つぎに、ｔ
２でＶoff のタイミングパルスが入り、TFT スイッチ１
５がオンになり、画素駆動ＴＦＴ９のゲートがグランド
に接続されるので、画素駆動ＴＦＴ９はオフする。しか
し、表示電極１０の電荷が蓄積されたままの状態である
ため、表示電極１０と対向電極１３との電位差は変化せ
ず、故にＶlcは変化しない。ｔ３のタイミングでＶdriv
e の極性が変化しても、やはり表示電極１０に電荷が蓄
積されたままの状態なので、Ｖlcは変化しない。Ｖlcの
極性反転を行うために、Ｖdrive の立ち上がりｔ６の直
前のｔ４のタイミングで、ＴＦＴスイッチ１４をオン
し、画素駆動ＴＦＴ９をオンさせて、Ｖdrive の電圧を
Ｖlcに印加させる。そして、ｔ５のタイミングでＴＦＴ
スイッチ１５をオンし、画素駆動ＴＦＴ９をオフさせる
ことにより、Ｖlcの電圧が保持される。このようなスイ
ッチングを周期的に行うことにより、極性反転が繰り返
されＶlcは交流化される。このように上述のタイミング
でスイッチングを行うことにより、ＶlcとＶdrive を位
相の面で比較したとき、図６から分かるようにＶlcはＶ
drive より１８０度近く位相が遅れている。なぜなら
ば、液晶駆動電圧波形の立ち上がりエッジから次の立ち
上がりエッジまでを１周期とし３６０度とすると、スイ
ッチの存在する画素での液晶印加電圧の立ち上がりエッ
ジが液晶駆動電圧波形の立ち下がりエッジの直前であ
り、半周期ずれているからである。ｔ７のタイミングで
Ｖmemoryがローレベルとなった場合、表示オフＴＦＴ１
２がオンし、表示電極１０にＶdrive が印加され、表示
電極１０と対向電極１３は同電位となり、液晶に電圧が
印加されなくなることにより、液晶はオフする。

【００１８】一方、フリッカ防止スイッチの無い画素す
なわちアドレス（２ｉ，ｊ）で、その画素の液晶印加電
圧はＶdriveと同位相である。前述のように、ＶlcはＶd
riveより位相が１８０度遅れている。すなわち、フリッ
カ防止スイッチの有る画素と無い画素とで液晶印加電圧
の極性が反転している。またフリッカ防止スイッチの有
る画素と無い画素とは隣接している。実際には１８０度
近く遅れているということで、時間的にみると隣接する
画素間で液晶印加電圧の極性が反転しているときと、極
性が同じで正極のときと、負極のときと三つの状態が存
在する。隣りとの画素間隔が狭いため、人間の目で隣り
合う画素間の視野角が小さくなり、極性が反転している
場合、隣り合う画素間の階調差が認識されない。すなわ
ち、人間の目は、正極の階調と負極の階調を足して２で
割った平均化された平均階調で認識される。本実施例で
は平均階調と正極の時の階調と負極の時の階調の三つの
階調が時系列で表示されることになるが、隣接する画素
間で１８０度近いため、この平均階調の割合が大きく、
故にフリッカが防止される。

【００１９】なお、フリッカ防止のために画素に付加し
た構成は、一列おきだけでなく、一行おき、あるいは市
松模様のように配置しても、フリッカ防止のために付加
した画素と付加してない画素と隣接することが出来るの
で同様の効果が得られる。

【００２０】次に本発明の他の実施例について説明す
る。図７のような構成でもフリッカが防止される。

【００２１】図７の構成には、図１および図５の、ＴＦ
Ｔスイッチ１４とＴＦＴスイッチ１５の代わりに、フリ
ッカ防止スイッチ２２が配置される。

【００２２】そのスイッチのタイミング構成を、図８に
示す。Ｖdrive は、対向電極１３に送られる方形波交流
電圧である。Ｖonは、フリッカ防止スイッチ２２がグラ
ンドレベルからアドレス（２ｉ−１，ｊ）のサンプリン
グコンデンサ７のレベルにスイッチするタイミングパル
スである。ここでＶonは、Ｖdrive の立ち上がり及び立
ち下がりの直前に出力される。Ｖmemoryはアドレス（２
ｉ−１，ｊ）のサンプリングコンデンサ７の電圧であ
る。Ｖlcは、アドレス（２ｉ−１，ｊ）の液晶印加電圧
である。

【００２３】その動作原理を説明する。Ｖonがハイレベ
ルのときフリッカ防止スイッチ２２がオンになるので、
画素駆動ＴＦＴ９はＶmemoryの電圧で制御される。その
時のＶdrive の電圧が、アドレス(２ｉ−１，ｊ)の液晶
にＶlcのように印加される。そして、Ｖonが再びオフレ
ベルになると、フリッカ防止スイッチ２２がオフにな
り、画素駆動ＴＦＴ９はオフになる。すると、Ｖdrive
が極性反転しても、Ｖlcの極性は変わらず前の電位を保
持したままとなる。以下同様にＶonのタイミングでフリ
ッカ防止スイッチ２２をオンすることで、Ｖlcは交流化
され、Ｖdrive とＶlcは位相が約１８０度ずれる。

【００２４】一方、フリッカ防止スイッチの無い画素す
なわちアドレス(２ｉ，ｊ)で、その画素の液晶印加電圧
はＶdrive と同位相である。前述のように、ＶlcはＶdr
iveより位相が１８０度遅れている。すなわち、フリッ
カ防止スイッチの有る画素と無い画素とで液晶印加電圧
の極性が反転していることである。故にフリッカが防止
される。

【００２５】その他の実施例についても説明する。図９
のような構成でもフリッカが防止される。

【００２６】図９の構成は、図１あるいは図５のＴＦＴ
スイッチ１４とＴＦＴスイッチ１５の代わりに、ｎチャ
ネルＴＦＴ２３とｐチャネルＴＦＴ２４を用い、フリッ
カ防止電極１６にそれらのゲートが接続され、ｐチャネ
ルＴＦＴ２４のドレインはグランドに接続されている。

【００２７】そのスイッチのタイミング構成を図１０に
示す。Ｖdrive は、対向電極１３に送られる方形波交流
電圧である。Ｖonは、フリッカ防止電極駆動回路によっ
てフリッカ防止電極１６で送られるタイミングパルスで
ある。ここでＶonは、Ｖdrive の立ち上がり及び立ち下
がりの直前に出力される。Ｖmemoryは、アドレス（２ｉ
−１，ｊ）のサンプリングコンデンサ７の電圧である。
Ｖlcは、アドレス（２ｉ−１，ｊ）の液晶印加電圧であ
る。

【００２８】ＶonのタイミングパルスがｎチャネルＴＦ
Ｔ２３とｐチャネルＴＦＴ２４に入ってきたとき、ｐチ
ャネルＴＦＴ２４はオフし、ｎチャネルＴＦＴ２３はオ
ンする。それによって、画素駆動ＴＦＴ９のゲートとサ
ンプリングコンデンサ７がつながり、画素駆動ＴＦＴ９
はＶmemoryで制御される。画素駆動ＴＦＴ９がオンし、
表示電極１０がグランドにつながるので、液晶駆動電圧
Ｖdrive がそのアドレス（２ｉ−１，ｊ）の液晶に印加
される。Ｖonが再びオフレベルになると、ｎチャネルＴ
ＦＴ２３がオフになり、ｐチャネルＴＦＴ２４はオンに
なることで、画素駆動ＴＦＴ９はオフになる。すると、
表示電極１０には電荷が蓄積されたままなので、Ｖdriv
e の極性が変化しても、Ｖlcは前の電位を保持したまま
となる。次のＶonのパルスでＶlcの極性が反転し、この
ようなスイッチングを周期的に行うことにより、Ｖlcは
交流化される。上述のタイミングでスイッチングを行う
ことにより、ＶlcはＶdrive より１８０度近く位相差が
生じる。

【００２９】一方、フリッカ防止スイッチの無い画素、
すなわち、アドレス（２ｉ，ｊ）で、その画素の液晶印
加電圧はＶdrive と同位相である。前述のように、Ｖlc
はＶdrive より位相が１８０度遅れている。すなわち、
フリッカ防止スイッチの有る画素と無い画素とで液晶印
加電圧の極性が反転している。故にフリッカが防止され
る。

【００３０】ただし、ｎチャネルＴＦＴおよび、ｐチャ
ネルＴＦＴの動作特性で、図１１のようにオンオフの電
圧特性は、しきい値電圧が重ならないようにする。なぜ
ならば、両方のＴＦＴがオンになってしまう電圧値が存
在すると、サンプリングコンデンサ７の電荷がグランド
に落ちてしまい、正常な表示データが失われてしまうか
らである。

【００３１】

【発明の効果】本発明によれば、第１に画素内に表示情
報を保つメモリ機能があり、表示を書き替えない場合に
は走査電極及び信号電極を駆動しなくてもよい。そのた
め、パネルの消費電力を低減することができる。

【００３２】第２に画素内にフリッカ防止スイッチを設
けることにより、液晶駆動電圧の位相を容易にずらすこ
とが実現でき、フリッカを防止することができる。

【００３３】第３にフリッカ防止スイッチを効果的にス
イッチングするタイミングにより、隣接する画素間で１
８０度近い反転駆動が実現でき、フリッカを防止するこ
とができる。

【００３４】第４にタイミングスイッチに、ｎチャネル
とｐチャネルＴＦＴを組み合わせる構成により、タイミ
ングスイッチのより確実な動作及び低消費電力が実現
し、フリッカを防止することができる。

【図面の簡単な説明】

【図１】液晶表示素子の回路図。

【図２】フリッカ防止電極駆動回路図。

【図３】図２のパルスのタイミングチャート。

【図４】アンドシンボル記号の等価回路図。

【図５】画素構成を示す回路図。

【図６】図５の構成図の液晶表示素子の動作波形図。

【図７】フリッカ防止スイッチを用いた画素構成の回路
図。

【図８】図７の構成図の液晶表示素子の動作波形図。

【図９】ｐチャネルＴＦＴを用いた画素構成を示す回路
図。

【図１０】図９の構成図の液晶表示素子の動作波形図。

【図１１】ｎチャネル，ｐチャネルＴＦＴの特性図。

【符号の説明】

１…表示領域、２…画素部，３…アドレスＸ電極、４…
アドレスＹ電極、５…信号電極、６…アンド回路、７…
サンプリングコンデンサ、８…サンプリングＴＦＴ、９
…画素駆動ＴＦＴ、１０…表示電極、１１…共通電極、
１２…表示オフＴＦＴ、１３…対向電極、１４，１５…
ＴＦＴスイッチ、１６，１７…フリッカ防止電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤秀夫茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者廣田昇一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者足立晶哉茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (56)参考文献特開平５−142573（ＪＰ，Ａ) 特開平３−229221（ＪＰ，Ａ) 特開平６−160893（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1362 G02F 1/1343 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】複数の第１の走査電極と、該複数の第１の
走査電極に交差した複数の第２の走査電極と、該複数の
第２の走査電極に平行に配置した複数の信号電極と、前
記第１及び第２の走査電極のそれぞれの交点に少なくと
も一つの表示電極を有する画素回路を形成したＴＦＴ基
板と、前記ＴＦＴ基板に対向する面に透明電極を形成し
た対向基板と、前記ＴＦＴ基板と前記対向基板との間に
挟持した液晶を有し、前記透明電極に印加した交流方形
波の液晶駆動電圧を前記画素回路でスイッチ制御するこ
とで画像を表示する液晶表示装置において、前記画素回路は、前記複数の第１の走査電極、前記複数の第２の走査電極
及び前期複数の信号電極に囲まれた領域に対応した各画
素に配置されており、前記第１及び第２の走査電極の論理積を得る演算手段
と、該演算手段の出力をゲート電極に接続し、前記信号
電極にソース電極を接続した少なくとも一つのサンプリ
ングＴＦＴ素子と、前記サンプリングＴＦＴ素子のドレ
イン電極と共通電極の間に配置したコンデンサによる表
示データ保持手段と、該表示データ保持手段及びサンプ
リングＴＦＴ素子のドレイン電極にゲート電極を、前記
共通電極にドレイン電極を、前記表示電極にソース電極
を接続した少なくとも一つの画素駆動ＴＦＴ素子による
画素制御手段、を有する第１の画素回路を有しており、前記第１の画素回路の前記表示データ保持手段と、前記
画素制御手段との間の信号伝達を切離すタイミングスイ
ッチ手段を有する第２の画素回路を、表示領域を構成す
る複数の画素の水平方向およびまたは垂直方向の交互の
画素に配置していることを特徴とする液晶表示装置。
【請求項２】請求項１において、前記第２の画素回路の前記タイミングスイッチ手段をオ
ン状態とし、前記表示データ保持手段と前記画素制御手
段との間で信号が伝達するように制御するタイミング
を、前記液晶駆動電圧の方形波で上位電圧から下位電圧
に移行する直前および下位電圧から上位電圧に移行する
直前とし、液晶印加電圧が前記第１の画素回路と前記第
２の画素回路とで位相が１８０度近くずれるタイミング
構成とする液晶表示装置。
【請求項３】請求項２において、前記タイミングスイッチ手段として、前記表示データ保
持手段と前記画素制御手段との間に主回路を接続したｎ
チャネルの第１のスイッチＴＦＴと、画素駆動手段ＴＦ
Ｔのゲートと、基準電位との間に主回路を接続したｐチ
ャネルの第２のスイッチＴＦＴを設け、前記ｎチャネル
の第１のスイッチＴＦＴと前記ｐチャネルの第２のスイ
ッチＴＦＴのゲートを同一の制御線で駆動する構成とす
る液晶表示装置。
【請求項４】請求項１において、タイミングスイッチ手
段はＴＦＴ素子であって、前記第１の画素回路の前記表
示データ保持手段と前記画素制御手段との間に主回路を
接続し、ゲートにスイッチを制御する交流化制御電圧を
印加することを特徴とする液晶表示装置。
【請求項５】請求項１において、タイミングスイッチ手
段は回路切替え素子であって、前記第１の画素回路の前
記表示データ保持手段と前記画素制御手段の間を接続す
るか、あるいは前記画素駆動ＴＦＴをオフするよう制御
することを特徴とする液晶表示装置。
【請求項６】請求項５において、前記タイミングスイッ
チ手段をｐチャンネルＴＦＴ及びｎチャンネルＴＦＴを
用いて構成することを特徴とする液晶表示装置。