WO2006049245A1

WO2006049245A1 - 液晶表示装置およびその駆動方法

Info

Publication number: WO2006049245A1
Application number: PCT/JP2005/020290
Authority: WO
Inventors: Kentaro Irie; Fumikazu Shimoshikiryoh
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2004-11-05
Filing date: 2005-11-04
Publication date: 2006-05-11
Also published as: CN101053009A; CN101053009B; KR20070051264A; US20080158203A1; JP5129314B2; US8310424B2; KR100869200B1; EP1818903A4; EP1818903A1; JP4642031B2; JP2011065176A; JPWO2006049245A1

Abstract

　本発明の液晶表示装置は、液晶層と、液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、画素は、供給された少なくとも１つの表示信号電圧に対して、第１輝度となる第１副画素と、第１輝度と異なる第２輝度となる第２副画素とを備える液晶表示パネル１０と、トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路４０と、トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路３０と、第１輝度が第２輝度よりも大きい第１モードと、第１輝度が第２輝度よりも小さい第２モードとの間のモード切替を行う輝度切替回路構成６０とを備える。そのことによって画素分割構造を有する液晶表示装置の信頼性を向上させる。

Description

液晶表示装置およびその駆動方法

技術分野

[0001] 本発明は、液晶表示装置およびその駆動方法に関する。

背景技術

[0002] 従来、 TNモードの液晶表示装置が使用されていたが、 TNモードよりも視角特性の優れた VAモードや IPSモードの液晶表示装置の利用が広がっている。近年、さらに視野角特性を改善した MVAモードや S— IPSモードの液晶表示装置力 TVゃモ- ターに使用されている。

[0003] VAモードは IPSモードに比べて、黒表示の品位が高いため、高コントラスト比の表示を実現できるという利点を有している。しかしながら、 γ特性の視角依存性が IPSモードよりも大き、と、う欠点を有して、る。

[0004] そこで、特許文献 1には、各画素を複数の副画素に分割し、副画素ごとに異なる電圧を供給することによって、 y特性における視角依存性を平均化する方法が提案されている。上記特許文献 1に記載されている液晶表示装置は、画素が有する複数の副画素のそれぞれに表示信号電圧が独立に供給される構成を有している。すなわち、画素が 2つの副画素（第 1副画素および第 2副画素）を有する場合、第 1副画素に表示信号電圧を供給するソースバスラインと別に第 2副画素に表示信号電圧を供給するソースバスラインを設ける必要がある。従って、画素を 2分割すると、ソースバスラインおよびソース駆動回路の数が 2倍になる。また、第 1副画素と第 2副画素との供給する互いに異なる表示信号電圧は、表示すべきデータごとに 2つずつ予め決められており、ルックアップテーブルに格納されて、る。

[0005] これに対し、特許文献 2や特許文献 3には、供給された少なくとも 1つの表示信号電圧に対して、互いに異なる輝度となる複数の副画素を備える液晶表示装置が記載されている。この液晶表示装置においては、第 1副画素と第 2副画素とに共通のソースバスラインカ共通の表示信号電圧が供給されるので、ソースバスラインやソース駆動回路の数を分割数に応じて増加させる必要が無、と、う利点を有して、る。特許文献 1：特開 2003— 295160号公報

特許文献 2 :特開 2004— 62146号公報

特許文献 3：特開 2004 - 78157号公報

特許文献 4：特開平 6— 332009号公報

発明の開示

発明が解決しょうとする課題

[0006] し力しながら、本発明者が特許文献 2および 3に記載されている液晶表示装置を試作し評価したところ、十分な信頼性が得られないことがあり、この信頼性の低下は、液晶層に DC電圧が印加されることに起因することが分力つた。

[0007] 一般に、液晶表示装置は、表示モードに拘らず、液晶層に DC電圧が印加されるのを防止するために、交流駆動される。すなわち、液晶層に生成される電界の向きを一定時間ごとに反転させることによって、時間平均したときに一定方向の電界 (DC電圧 )が残らないように駆動される。アクティブマトリクス型液晶表示装置の各画素の液晶層に印加される電圧は、対向電極に供給される共通電圧 (Vcom)と画素電極に供給される表示信号電圧との差に相当するので、交流駆動においては、対向電極に供給される共通電圧を基準としたときの表示信号電圧の極性を一定時間ごとに反転させていることになる。表示信号電圧の極性を反転させる周期は、例えば一垂直走査期間 (典型的には入力画像信号の 1フレーム期間)である。

[0008] トランジスタを用いるアクティブマトリクス型液晶表示装置では、トランジスタが非導通状態となった直後に、ゲートとドレインとの間の寄生容量 (Cgd)等の影響による「引き込み電圧（ドレイン引き込み電圧）」と呼ばれる電圧が液晶層に印加される。弓 Iき込み電圧は、液晶容量 (副画素電極 Z液晶層 Z対向電極によって構成される容量、画素容量は液晶容量と補助容量とで構成される。）の大きさに依存し、液晶容量は電圧に依存する。したがって、引き込み電圧による DC電圧の発生を防止するためには、表示すべきデータ (画像データ、入力画像信号)ごとに、引き込み電圧をキャンセルするように表示信号電圧が設定される。

[0009] しカゝしながら、上記特許文献 2や特許文献 3に記載されてヽるような、供給された 1 つの表示信号電圧に対して、互いに異なる輝度となる複数の副画素を備える液晶表示装置においては、副画素毎に供給する印加電圧を調節することができないので、引き込み電圧による DCの発生を防止することができず、十分な信頼性が得られないことがある。

[0010] 本発明は上記課題を解決するためになされたものであり、その主な目的は、画素分割構造を有する液晶表示装置の信頼性を向上させることにある。

課題を解決するための手段

[0011] 本発明の液晶表示装置は、液晶層と、前記液晶層に電圧を印加する複数の電極と

、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し

、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、第 1輝度となる第 1副画素と、前記第 1輝度と異なる第 2輝度となる第 2副画素とを備える液晶表示パネルと、前記トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路と、前記トランジスタのゲートに接続されたゲートバスラインに走查信号電圧を供給するゲート駆動回路と、前記第 1輝度が前記第 2輝度よりも大きい第 1モードと、前記第 1輝度が前記第 2輝度よりも小さい第 2モードとの間のモード切替を行う輝度切替回路構成とを備えることを特徴とする。

[0012] なお、ここで用いた「第 1輝度」および「第 2輝度」は固定された輝度レベルを指すのではなぐそれぞれ副画素を特定するために用いている。すなわちある表示状態 (あるフレーム）において、第 1輝度で表示している副画素を第 1副画素（例えば後述する SP1)とし、第 1輝度と異なる第 2輝度で表示している副画素を第 2副画素 (例えば SP 2)とする。輝度が異なる 2つの副画素のいずれを第 1副画素としてもよい。このようにして決められた第 1副画素および第 2副画素は、第 1輝度が第 2輝度よりも大きい (第 1副画素が第 2副画素よりも明るい)第 1モードと、第 1輝度が第 2輝度より小さい (第 1 副画素が第 2副画素よりも暗い)第 2モードとの間で切り替えられる。

[0013] 前記モード切替は、前記第 1モードと前記第 2モードとをランダムに選択することによって行われてもよいし、前記第 1モードから前記第 2モードへ、または、前記第 2モードから前記第 1モードへ強制的に切替ることによって行われてもよい。また、輝度切替回路構成は、輝度切替のための輝度切替回路を付加的に設けることによって構成しても良いし、既存の回路 (例えば、ソース駆動回路、補助容量電圧発生回路)および Zまたはこれらの組み合わせによって構成してもよい。

[0014] ある実施形態において、前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とを更に有し、前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第 1 副画素および前記第 2副画素ごとに電気的に独立であり、前記第 1副画素および前記第 2副画素のそれぞれに対応して設けられた 2つのスイッチング素子を有し、前記 2つのスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によつてオン Zオフ制御され、前記 2つのスイッチング素子がオン状態にあるときに、前記第 1副画素および前記第 2副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインカ表示信号電圧が供給され、前記 2つのスイッチング素子がオフ状態とされた後に、前記第 1副画素および前記第 2副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第 1副画素と前記第 2副画素とで異なり、そのことによって前記第 1輝度と前記第 2輝度とが異なる。

[0015] ある実施形態において、前記輝度切替回路構成は、前記第 1副画素および前記第 2副画素のそれぞれの前記補助容量対向電極に印加する電圧の位相を反転させる回路を有する。

[0016] ある実施形態において、前記輝度切替回路構成は、前記第 1副画素および前記第

2副画素のそれぞれに供給する表示信号電圧の位相を反転させる回路を有する。

[0017] ある実施形態において、前記輝度切替回路構成は、入力画像信号の 2フレーム以上の時間間隔をおいて前記モード切替を行う。

[0018] ある実施形態にぉ、て、前記輝度切替回路構成は、前記モード切替を行った後の経過時間をカウントする回路を更に有し、所定の時間が経過するたびに、前記モード切替を行う。 [0019] ある実施形態において、前記第 1モードの動作時間と前記第 2モードの動作時間を積算する回路を更に有し、前記輝度切替回路構成は、前記第 1モードの積算動作時間と前記第 2モードの積算動作時間との差が所定の値を超えたときに、前記モード切替を行う。

[0020] ある実施形態において、前記輝度切替回路構成は、前記第 1輝度と前記第 2輝度との差が所定の値を超えたときに、前記モード切替を行う。

[0021] ある実施形態において、全画面の平均輝度を求める回路を更に有し、前記輝度切替回路構成は、前記平均輝度の値が所定の範囲内にあるときに、前記モード切替を行う。

[0022] ある実施形態において、前記所定の範囲内は、前記第 1輝度と前記第 2輝度の差 Z前記第 1輝度と前記第 2輝度との平均輝度の値が最大値の 90%以下である階調に相当する。

[0023] ある実施形態において、前記輝度切替回路構成は、操作者による所定の操作に応じて、前記モード切替を行う。

[0024] ある実施形態において、前記輝度切替回路構成は、入力画像信号に所定の変化が生じた場合に、前記モード切替を行う。

[0025] ある実施形態において、前記輝度切替回路構成は、所定の条件が満足されたときに、輝度切替信号を発生する輝度切替信号発生回路を更に有し、前記輝度切替回路構成は、前記輝度切替信号に応じて前記モード切替を行う。

[0026] ある実施形態において、前記輝度切替信号発生回路は、異なる条件に応じてそれぞれトリガー信号を発生する複数のトリガー信号発生回路と、前記複数のトリガー発生回路から出力された前記複数のトリガー信号に基づいて、前記輝度切替信号を発生する信号発生回路とを備える。

[0027] ある実施形態において、前記第 1副画素と前記第 2副画素の面積は略等しい。

[0028] ある実施形態において、前記画素は、第 3副画素をさらに有する。前記第 3副画素は、第 1副画素または第 2副画素と同じ輝度であってもよいし、異なってもよい。

[0029] 本発明の他の液晶表示装置は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、互いに異なる輝度で表示を行う 2つの副画素を含む複数の副画素を備える液晶表示パネルと、前記トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路と、前記トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路と、前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う輝度切替回路構成とを備えることを特徴とする。

[0030] ある実施形態にぉ、て、前記複数の副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とをさらに有し、前記対向電極は、前記複数の副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記複数の副画素ごとに電気的に独立であり、前記複数の副画素のそれぞれに対応して設けられた複数のスイッチング素子を有し、前記複数のスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン Zオフ制御され、前記複数のスイッチング素子がオン状態にあるときに、前記複数の副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインカ表示信号電圧が供給され、前記複数のスィッチング素子がオフ状態とされた後に、前記複数の副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記 2つの副画素とで異なり、そのことによって前記 2つの副画素の輝度が互いに異なる構成を有する。

[0031] ある実施形態において、前記複数の副画素のうち最高輝度となる副画素と最低輝度となる副画素の面積は互、に略等、。

[0032] ある実施形態にぉ、て、前記複数の副画素のそれぞれの面積は略等、。

[0033] 本発明の液晶表示装置の駆動方法は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、第 1 輝度となる第 1副画素と、前記第 1輝度と異なる第 2輝度となる第 2副画素とを備える液晶表示パネルの駆動方法であって、前記第 1輝度が前記第 2輝度よりも大きい第 1 モードと、前記第 1輝度が前記第 2輝度よりも小さい第 2モードとの間のモード切替を行う工程を包含することを特徴とする。

[0034] 本発明の他の液晶表示装置の駆動方法は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、互いに異なる輝度で表示を行う 2つの副画素を含む複数の副画素を備える液晶表示パネルの駆動方法であって、前記複数の副画素のうち最も輝度が大き、副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う工程を包含することを特徴とする。

[0035] 前記モード切替を入力画像信号の 2フレーム以上の時間間隔をお、て行うことが好ましい。

[0036] ある実施形態において、前記モード切替は、前記第 1モードと前記第 2モードとをランダムに選択することによって行われる。

[0037] ある実施形態において、前記モード切替は、前記第 1モードから前記第 2モードへ

、または、前記第 2モードから前記第 1モードへ強制的に切替ることによって行われる発明の効果

[0038] 本発明の液晶表示装置は、その画素が、互いに異なる輝度となる 2つの副画素（明副画素および暗副画素）を備え、それによつて γ特性の視角依存性を改善する。画素分割の方法には種々のものがあるが、例えば特許文献 2または 3に記載されている方法を採用すると、供給された少なくとも 1つの表示信号電圧に対して互いに異なる輝度となる 2つの副画素を比較的簡単な構成で得ることができる。さらに、 2つの副画素の輝度の関係を反対にするモード切替を行うので、副画素に発生する DC電圧が平均化される。従って、副画素電極に供給する表示信号電圧 (および対向電圧)を調整することにより、副画素に発生する DC電圧が平均化によって殆ど零となるよう〖こすることが可能となり、液晶表示装置の信頼性が向上する。

[0039] 副画素間の輝度関係を変更するモード切替動作は、副画素に発生する DC電圧を平均化するためのものであり、典型的には数十分力数時間以上の間隔で切替動作を行えばよく、どんなに短くとも 2垂直走査期間以上に設定され、液晶の応答時間よりも長く設定されることが好ましい。ここで応答時間とは、画素の液晶層に所定の電圧が供給されてから、当該画素が供給された電圧に対応する輝度に到達するまでの時間を指し、典型的には数ミリ秒力数十ミリ秒である。

[0040] なお、特許文献 1にも、輝度の異なる副画素を切替えることが好ましい旨記載されているが、これはフリツ力を防止するためである。 1フレーム期間内で入れ替えることが好ましいと記載されているように、人間の視覚の時間分解能に対して十分に速く切替る必要があり、 2フレーム以上の間隔で切替えるとフリツ力を防止する効果は得られない。

図面の簡単な説明

[0041] [図 1] (a)は、本発明による実施形態の液晶表示装置が有する画素分割構造を示す模式図であり、（b)は通常の画素を示す模式図である。

[図 2]本発明による実施形態の液晶表示装置が有する画素の電気的な構成を模式的に示す図である。

[図 3]画素分割構造にぉ、て、副画素の液晶層に DC成分が印加される現象を説明するための図である。

圆 4]画素分割構造を有する従来の液晶表示装置における表示状態 (動作状態)を示す図である。

[図 5]本発明による実施形態の液晶表示装置における表示状態 (動作状態)を示す図である。

[図 6]本発明による実施形態の液晶表示装置にぉ、て、副画素の液晶層に印加される DC成分が低減される原理を説明するための図であり、各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。

[図 7]本発明による他の実施形態の液晶表示装置にお!、て、副画素の液晶層に印加される DC成分が低減される原理を説明するための図であり、各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。

[図 8]本発明による実施形態の MVAモード液晶表示装置における副画素の間の輝度差の階調依存性を示すグラフである。

[図 9]本発明による実施形態の MVAモード液晶表示装置における副画素間のドレイン引き込み電圧 Vdの差の階調依存性を示すグラフである。

[図 10]本発明による実施形態の MVAモード液晶表示装置における明暗のモード切替周期に対する各表示階調における明副画素と暗副画素の輝度差の到達率の変化を示すグラフである。

[図 11]本発明による実施形態の MVAモード液晶表示装置における副画素間の輝度差を平均輝度で除した値 (F値)の階調依存性を示すグラフである。

圆 12]本発明による実施形態の液晶表示装置の回路構成を示す模式図である。

[図 13]図 12に示した液晶表示装置の輝度切替回路 60として好適に用いられる輝度切替回路 60Aの構成を示す模式図である。

圆 14]本発明による他の実施形態の液晶表示装置の回路構成を示す模式図である

[図 15A]図 14に示した液晶表示装置の輝度切替回路 60として好適に用いられる輝度切替回路 60Bの構成を示す模式図である。

[図 15B]図 14に示した液晶表示装置の輝度切替回路 60の機能を含む、 CS信号発生回路 50Aの構成を示す模式図である。

[図 15C]図 15Bに示した CS信号発生回路 50Aの動作を説明するための各信号の電圧波形を示す図である。

圆 16]本発明による実施形態 1の液晶表示装置における表示状態 (動作状態)を示す図である。

圆 17]本発明による実施形態 1の液晶表示装置の等価回路を示す図である。

圆 18]図 17に示した液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターン A)。

圆 19]図 17に示した液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターン B)。 [図 20]本発明による実施形態 2の液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターン A)。

[図 21]本発明による実施形態 2の液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターン B)。

[図 22]本発明による実施形態 3の液晶表示装置の画素分割構造を示す模式図である。

[図 23]本発明による実施形態 3の液晶表示装置の等価回路を示す図である。

[図 24]本発明による実施形態 3の液晶表示装置に用いられる輝度切替回路 60Cの構成を示す模式図である。

[図 25]本発明による実施形態 3の液晶表示装置における表示状態 (動作状態)を示す図である。

[図 26]本発明による実施形態 3の液晶表示装置における各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。

[図 27]本発明による実施形態 3の他の液晶表示装置における各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。

符号の説明

[0042] 10 液晶表示パネル

20 表示制御部

30 ゲート駆動回路

40 ソース駆動回路

50 補助容量対向電圧発生回路 (CS信号発生回路）

60、 60A、 60B、 60C 輝度切替回路

発明を実施するための最良の形態

[0043] 以下、図面を参照しながら、本発明による実施形態の液晶表示装置およびその駆動方法を説明する。ここでは、画素を 2つの副画素に分割した構成を例示し、本発明の実施形態を説明するが、本発明はこれに限られず、分割数 (各画素の副画素の数

)は 3以上であってもよい。

[0044] 本発明による実施形態の液晶表示装置は、図 1 (a)に模式的に示すように画素分割構造を有する。すなわち、図 1 (b)に示す 1つの画素 Pが 2つの副画素 SP1および SP2〖こ分割されており、それぞれの副画素 SP1および SP2に異なる電圧を供給できるように構成されている。副画素 SP1および SP2に供給する電圧を異ならせ、各副画素に異なる γ特性を持たせることにより、 y特性の視角依存性を改善する。

[0045] 互いに異なる電圧を供給することができる 2つの副画素を設けるために、単純に画素数を 2倍した構成としても良いが、それではコストが高くなるので、種々の構成が提案されているが、本実施形態では、特許文献 2に記載されている構成を採用する。これに対し、例えば、特許文献 4に記載されているように、一方の副画素の液晶容量に直列に接続された付加的な容量を設け、副画素間で容量分割される電圧の内、一方の液晶容量に印加される電圧を低下させる構成を採用すると、 2つの副画素間の輝度の関係は固定され、輝度の関係を反対にすることはできない。

[0046] 図 2に本発明の実施形態の液晶表示装置が有する画素の電気的な構成を模式的に示す。

[0047] 図 2に示すように、画素 Pは、副画素 SP1と副画素 SP2とに分割されている。副画素 SP1および SP2を構成する副画素電極 11aおよび l ibには、それぞれ対応する TF T14a、 TFT14b、および補助容量 CS1、 CS2が接続されている。 TFT14aおよび T FT14bのゲート電極は共通のゲートバスライン（走査線） 12に接続され、 TFT14aおよび TFT14bのソース電極は共通の（同一の）ソースバスライン (信号線） 13に接続されている。補助容量 CS1および CS2は、それぞれ対応する CSバスライン (補助容量配線） 15aおよび CSバスライン 15bに接続されている。補助容量 CS1および CS2は、それぞれ副画素電極 11aおよび l ibに電気的に接続された補助容量電極と、 CS バスライン 15aおよび 15bに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示、例えばゲート絶縁膜）によって形成されている。補助容量 CS1および CS2の補助容量対向電極は互いに独立しており、それぞれ CSバスライン 15aおよび 15bから互いに異なる補助容量対向電圧 (「CS信号」とも、う。）が供給され得る構造を有して、る。

[0048] 副画素電極 11aおよび副画素電極 l ibに、共通のソースバスライン 13から表示信号電圧が供給され、 TFT14aおよび TFT14bがオフ状態とされたあと、補助容量 CS 1および CS2の補助容量対向電極の電圧（すなわち、 CSバスライン 15aまたは CSバスライン 15bから供給される電圧)の変化量 (変化の方向および大きさによって規定される）を異ならせることによって、それぞれの副画素 SP1および SP2の液晶容量に印加される実効電圧が異なる状態、すなわち、輝度が異なる状態が得られる。この構成を採用すると、 1本のソースバスライン 13から 2つの副画素 SP1および SP2に表示信号電圧を供給することができるので、ソースバスラインの数およびソースドライバの数を増加することなぐ副画素 SP1および SP2の輝度を互いに異ならせることができる。例えば、副画素 SP1は供給されたある表示信号電圧について副画素 SP2よりも大きい輝度で表示する。ここで、副画素 SP1は全ての表示信号電圧（階調表示信号）に対して副画素 SP2よりも大きい輝度で表示する必要はなぐ少なくとも 1つの中間調の表示信号電圧に対して大きい輝度で表示すればよい。典型的には、黒 (最低階調 )および白（最高階調)を除く全ての中間調において、副画素 SP1は副画素 SP2よりも大きい輝度で表示を行う。

[0049] し力しながら、このような画素分割構成を採用すると、副画素ごとに独立に表示信号電圧を調整することが出来な、ため、複数の副画素のそれぞれにつ、て引き込み電圧 Vdをキャンセルすることができず、 DC電圧が印加されるという問題が発生する。

[0050] ここで、この現象を少し詳しく説明する。

[0051] 引き込み電圧 Vdは下の（1)式のようになる。ここで、 VgHと VgLはそれぞれ TFTのゲートオンとゲートオフ時の電圧、 Cgdは TFTのゲートとドレインとの間に生じる寄生容量、 Clc (V)は液晶容量の静電容量 (容量値)、 Ccsは補助容量の静電容量 (容量値)を示す。なお、液晶容量の静電容量 Clcは液晶層に印加する電圧の大きさに依存する。これは誘電率異方性を有する液晶分子の配向方向が電圧によって変化するためであり、表示する輝度によって液晶容量の静電容量は異なることになる。

[0052] Vd = (VgH - VgL) X Cgd/ (Clc (V) + Cgd + Ccs)

•••(1)

[0053] 式（1)からわ力るように、引き込み電圧 Vdは、液晶容量の静電容量に依存する、すなわち、表示する輝度（階調）に依存する。

[0054] Vdが階調によって異なるため、ドレイン電圧の DCレベル (交流駆動する場合の副画素電極の電位の中央値であり、ドレイン電圧の実効レベルともいう。）も階調によつて異なる。従って、全ての階調に対して対向電圧のレベルを一定にすると、液晶層に DC成分が印加される階調が生じることになる。これを防ぐために、従来から、階調に応じて表示信号電圧 (ソース電圧またはドレイン電圧)の中央値 (それぞれの階調で交流駆動する場合の副画素電極の電位の中央値)をその階調の Vdを補償するように設定し、ドレイン電圧の DCレベルと対向電圧とを略一致させ、液晶層に DC成分が印加されな、ようにして、るのである。

[0055] しカゝしながら、特許文献 2または特許文献 3に記載されているような画素分割技術を採用すると、図 3に示すように、副画素 SP1 (ここでは明副画素）と副画素 SP2 (ここでは喑副画素）とで Vdが異なるために、副画素 SP1のドレイン電圧の DCレベルを対向電圧と一致させると、副画素 SP2のドレイン電圧の DCレベルは対向電圧と一致せず、副画素 SP2の液晶層に DC成分が印加されることになる。

[0056] また、上記画素分割技術では、副画素間の輝度の順序は、予め決められた順序で一定しており、例えば、図 4に示すように、副画素 SP1が明副画素で、副画素 SP2が暗副画素のパターン (以下、「パターン A」という。）が、液晶表示装置を動作させる限り常に全表示期間に亘つて維持されるため、少なくとも一方の副画素の液晶層（および配向膜）に DC成分が印加され、分極を生じる。その結果として、液晶表示装置の信頼性に問題が生じる。

[0057] なお、図 4に示した例では、ちらつき (フリツ力）を視認し難くするために、明るい副画素 SP1同士および暗い副画素 SP2同士が行方向および列方向において隣接しないように、副画素 SP1および SP2を巿松模様状に配列している。

[0058] 本発明による実施形態の液晶表示装置は、画素分割された液晶表示装置において、明副画素と暗副画素とを入れ換えることによって、各副画素の液晶層に DC成分が継続的に印加されることを抑制 ·防止する。

[0059] 本発明による実施形態の液晶表示装置では、図 5に示すように、副画素 SP1が明副画素で副画素 SP2が喑副画素のパターン Aで表示するモード 1と、副画素 SP1が暗副画素で副画素 SP2が明副画素のパターン Bで表示するモード 2とを切替えることによって、副画素 SP1または SP2の液晶層に印加される DC成分を低減する。すなわち、副画素 SP1 (第 1輝度）が明るい表示を行い、副画素 SP2 (第 2輝度）が暗い（第 2輝度 <第 1輝度)表示を行うのがパターン Aであり、副画素 SP1 (第 1輝度）が暗い表示を行い、副画素 SP2 (第 2輝度）が明るい (第 2輝度 >第 1輝度)表示を行うのがパターン Bであり、副画素 SP1と副画素 SP2との間の輝度関係を逆にすることによつて、 DC成分を低減する。すなわち、本発明による実施形態の液晶表示装置は、第 1輝度が第 2輝度よりも大きい第 1モードと、第 1輝度が第 2輝度よりも小さい第 2モードとの間のモード切替を行う輝度切替回路構成を備えている。

[0060] パターン Aとパターン Bにおける各副画素のドレイン電圧の DCレベルと対向電圧（「対向レベル」ともいう）を図 6に示す。図 6には、明副画素のドレイン電圧の DCレベルを対向電圧と一致させた場合を示してヽる。

[0061] 図 6に示すように、パターン Aにおいては、明副画素である副画素 SP1のドレイン電圧の DCレベルが対向レベルと一致しているので、喑副画素である副画素 SP2のドレイン電圧の DCレベルはドレイン引き込み量の差の分、対向レベルとズレが生じ、畐 IJ 画素 SP2の液晶層に DC成分が印加される。一方、パターン Bにおいては、副画素 S P2が明副画素となるため、暗副画素である副画素 SP1の液晶層に DC成分が印加されること〖こなる。

[0062] このパターン Aで表示を行うモード 1とパターン Bで表示を行うモード 2との間でモード切替えを行うと、 DC成分が副画素 SP1および SP2の内のどちらか一方の副画素に «続して DC成分が印加されることが無ぐ DC成分が副画素 SP1および SP2の間で平均化され、その結果、液晶表示装置の信頼性を向上することができる。なお、ドレイン電圧の DCレベルと対向レベルとの相対関係の設定（対向レベルの設定と!/、うこともある）は、ドレイン電圧として副画素電極に印加される表示信号電圧および対向電圧を設定することによって行われる。

[0063] 図 6に示した例では、対向電極の電圧レベルと明副画素のドレイン電圧の DCレべルとを一致させた例を示した力対向レベルと喑副画素のドレイン電圧の DCレベルとを一致させても同様の効果が得られる。

[0064] さら〖こ、図 7に示すように、対向電極の電圧レベルを明副画素のドレイン電圧の DC レベルと喑副画素のドレイン電圧の DCレベルの丁度中間のレベルに合わせてもよい。

[0065] 図 7に示すように、パターン Aでは明副画素である副画素 SP1のドレイン電圧の DC レベルと喑副画素である副画素 SP2のドレイン電圧の DCレベルとの中央のレベルを対向電圧のレベルとすると、副画素 SP1には + Δνの DC成分が印加され、副画素 S P2には Δνの DC成分が印加される。

[0066] 一方、パターン Bでは、対向電圧のレベルはパターン Aと同様のまま、副画素 SP1 を喑副画素とし、副画素 SP2を明副画素とするので、パターン Aとは逆に、副画素 S P1には Δνの DC成分が印加され、副画素 SP2には + Δνの DC成分が印加される。

[0067] このパターン Aで表示を行うモード 1とパターン Bで表示を行うモード 2との間でモード切替えを行うと、副画素 SP1および副画素 SP2のそれぞれの液晶層に印加される DC成分は、モード 1で表示している間に発生する DC成分とモード 2で表示している間に発生する DC成分とが互いに打ち消し合い、時間平均として DC成分の印加をなくすことができる。

[0068] ここでは、各画素が 2つの副画素に分割された実施形態の液晶表示装置を例示したが、画素を 3以上の副画素に分割した場合にも本発明を同様に適用できる。例えば、互いに輝度が異なる 3つの副画素に分割した場合、最も輝度が大きい副画素と、最も輝度が小さい副画素との 2つの副画素を、それぞれ上記の明副画素および暗副画素として（中間の輝度の副画素は固定して）、上述のように構成してもよい。あるいは、 3つの副画素に分割し、例えば、その内の 1つを明副画素とし、他の 2つを喑副画素（同じ輝度を表示する）とした場合、 2つの暗副画素のドレイン電圧の DCレベルを対向レベルに合わせてもよい。また、 1つの副画素を喑副画素とし、 2つを明副画素とした場合は、 2つの明副画素のドレイン電圧の DCレベルを対向レベルに合わせてもよい。画素を 3つの副画素に分割する場合、画素内における副画素の輝度順序に対応する 3つの異なるパターンで表示を行う 3つのモード間で切替えを行うことによつて、各副画素の液晶層に印加される DC成分を低減することができる。いずれの場合においても、画素に含まれる少なくとも 2つの副画素は互いに輝度が異なり、これら 2つの副画素間の輝度の大小関係が逆の 2つのモードで表示が行なわれる。 [0069] 本実施形態の液晶表示装置は、以下のように特徴づけることもできる。

[0070] 本発明の実施形態の液晶表示装置が備える画素は、供給された少なくとも 1つの表示信号電圧に対して、互いに異なる輝度で表示を行う 2つの副画素を含む複数の副画素を有しており、上記輝度切替回路構成は、複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行つているということができる。例えば、画素を列方向に沿って 2つの副画素に分割した場合には、明副画素が上側に位置するモードと明副画素が下側に位置するモードとの間でモード切替を行う。また、画素の列方向に沿って 3つの副画素に分割した場合、明副画素が上側に位置するモードと、明副画素が中央に位置するモードと、明副画素が下側に位置するモードとの間でモード切替を行う。

[0071] 一般に、 VAモードの液晶表示装置は、黒および白に近、、低、階調と高!ヽ階調において γ特性の視角依存性が小さぐ中間調において γ特性の視角依存性が大きい。図 2に示した画素分割構造は、 MVAモードなどの垂直配向モード (VAモード )の液晶表示装置の γ特性の視角依存性を改善するために好適である。 MVAモードでは、図 2に示した画素分割構造を採用すると、図 8に示すように、各副画素の間の輝度差を中間の階調で大きぐ低い階調と高い階調において小さくすることができる。そのため、この画素分割構造は、図 9に示すように、明副画素と暗副画素との間のドレイン引き込み電圧 Vdの差が、低階調と高階調では小さぐ中間調で大きい。

[0072] 図 10に、図 2に示した画素分割構造を有する MVAモードの液晶表示装置における明暗の輝度切替 (上記モード 1とモード 2との間の切替)周期に対する各表示階調における明副画素と暗副画素の輝度差の到達率の変化を示す。ここでは、 60Hz駆動を行った場合を例示しており、 1フレーム = 16. 7msである。図 10には、明副画素と喑副画素との輝度差が大き、、中間調での結果を示して、る。

[0073] 画素分割方式は、輝度差のある複数の副画素で 1つの画素を構成することにより視野角特性を改善するので、明副画素と暗副画素との輝度差はある程度以上ないと、その効果が得られない。図 10を見ると、輝度差の到達率が 90%を超えるのは切替え周期が 2フレーム以降であり、応答の遅い低階調では、 90%を超えるのは 5フレームである。したがって、明暗の輝度切替えを 1フレームごとに行うと、液晶の応答が 1フレーム内で完了しない場合には、明暗副画素の輝度差が小さくなる、あるいは消失するので好ましくない。すなわち、 MVAモード等の一般的な液晶表示装置の場合、明暗の輝度の切替え周期を 2フレーム以上毎、好ましくは 5フレーム以上とすることが好ましい。なお、輝度の切替えは一定の時間間隔を開けて (周期的に)行う必要はなく、輝度切替えの間隔が 2周期以上、好ましくは 5周期以上であれば、切替えのタイミングは任意であってよい。但し、上述したように、各モード (輝度パターン)での表示時間が異なると、副画素間の DC成分の平均化またはキャンセルが十分に行われなヽので、各モードでの表示時間の合計が等しくなるように制御することが好ましい。なお、ここでは、 1フレームが 16. 7msecの場合を例に説明したが、 1フレーム（画像を書き換える期間）が長い場合には、 1フレームでモード切替を行ってもよい。

[0074] 次に、明暗の輝度の切替えのタイミングについて詳細に説明する。

[0075] 上述したように、本発明による実施形態の液晶表示装置では、 2フレーム以上の時間おきに各副画素の明暗を切替える。この輝度切替 (モード切替)を行うタイミングとして、 2フレーム以上の一定の時間間隔で行ってもよいが、表示している画像によつては、観察者が違和感を覚える可能性がある。この違和感を無くすために、以下のタイミングをトリガーとして、明暗副画素を切替えることが好ましい。垂直同期信号 Vsyn cや水平同期信号 Hsyncを用いずに、下記 Aから Cのタイミングで必要に応じてトリガ一信号を発生させ、モード切替を行うようにする。

[0076] A: 一定時間おきではある力フレーム単位ではなぐ 30分や 1時間という比較的長い時間単位で行う。切替を数フレーム単位や秒単位で頻繁に行うと、観察者がモード切替による違和感を生じる頻度が増すため、 30分や 1時間のような、比較的長い周期で切替を行うことが好ま、。

[0077] B: 明副画素と暗副画素との輝度差が無い、または小さいときに行う。

[0078] 明副画素と暗副画素との輝度差が小さいまたは無い場合、モード切替えを行っても各副画素の輝度は変化しな、ため違和感を覚えることはな、。実際の表示画面では、白や黒のベタ画面が出現することは少ないため、明副画素と暗副画素の輝度差が所定の値よりも小さい場合に切替えを行うように設定する。図 8に示したように、明副画素と暗副画素との輝度差が小さいのは、低階調と高階調であるので、画面全体の表示階調の平均値がある階調以上またはある階調以下の場合にモード切替えを行う。例えば、表示階調の平均値を算出し、ある閾値に達したときをトリガーとしてモード切替えを行えばよい。後に説明するように、明暗の輝度差は CS電圧 (振幅電圧）により変化するため、モード切替を行うトリガーとなる閾値は CS電圧に応じて適宜決定すればよい。

[0079] 具体的には、例えば、以下のようにして閾値を決定することができる。

[0080] 閾値を決定するために、明副画素と暗副画素との輝度差を判別するパラメーターとして次式に示す Fを用いる。

[0081] F= Δ Ι / lave

[0082] Δ Iは明副画素と暗副画素との輝度差であり、 laveは明副画素と暗副画素との平均輝度である。

[0083] 図 11に、縦軸に F値、横軸に階調をとつたグラフを示す。 100階調付近の中間調で

Fが大きぐこれを中心に低階調と高階調側で Fが小さい。

[0084] 閾値となる輝度差 Fthを次式のように Fの最大値 (Fmax)の X%とする。

[0085] Fth=XZlOO * Fmax ( *は乗算を表す）

[0086] この閾値を決定する Xは、液晶パネルや駆動条件により適宜決定すればよい。図 1 1からわかるように、 50〜 120階調では F値がほぼ一定になっており、 50階調以下、 120階調以上で急激に F値が減少している。したがって、例えば、 X= 90%を閾値とすることができ、より好ましくは X= 50%である。

[0087] F = Fthとなるときの低階調側の閾値を YthL、高階調側を YthHとすると、図 11から YthL= 16、 YthH= 166となる。表示画面の平均階調 Yaveを算出し、 Yave≤Y thL、 Yave≥YthHのとき、モード切替を行う。例えば、画面全体の表示階調の平均値が Yave≤ 16、 Yave≥ 166のときモード切替を行う条件とすることができる。

[0088] C：電源 ONZOFF時、チャンネル切替え時、入力切替え時のように、操作者による所定の操作に応じて画面全体が切り替わるタイミング、または、 CM画像が挿入されたときなど入力画像信号に所定の変化が生じた場合、画面全体が切り替わるため、明副画素と暗副画素が切り替わっても画面全体の切り替わりと区別できないので、観察者が違和感を覚えることはな、。 [0089] 上述したように、パターン A (副画素 SP1 :明、副画素 SP2 :暗）で表示するモード 1 とパターン B (副画素 SP1：暗、副画素 SP2：明）で表示するモード 2との表示時間を互いに等しくすることが、各副画素に DC成分が印加されるのを最も効果的に防止できるが、上述のタイミングをトリガーとしてモード切替えを行うと、一般に各モードでの表示時間が一致しない。そこで、例えば、積算カウンターでパターン Aとパターン Bの表示時間をカウントし、それぞれの表示時間が互いに等しくなるように、上記の条件で発生したトリガー信号を取捨選択し、表示時間が長くなるにつれて表示時間が互いに等しくなるようにすることが好ましい。例えば、モード切替を行った後の経過時間をカウントする回路を設け、所定の時間が経過するたびに、モード切替を行うようにする。あるいは、モード 1の積算動作時間とモード 2の積算動作時間との差が所定の値を超えたときに、モード切替を行うようにしてもよい。

[0090] 上述のように、モード 1からモード 2へ、またはモード 2からモード 1へ強制的にモード切替を行ってもよいが、モード 1とモード 2とをランダムに選択することによって行つてもよい。すなわち、上記タイミングにおいて、パターン Aとパターン Bの選択 (切り替え）をランダムに 1Z2の確率で行ってもよい。ランダムに行うことにより時間平均として 2つのモードの表示時間を等しくすることができる。たとえば、電源を ONするたびに、モード 1およびモード 2のいずれかをランダムにかつ 1Z2の確率で選択するように構成してちょい。

[0091] 次に、図 2に示した画素分割構造を有する本実施形態の液晶表示装置において、輝度切替えを行うための具体的な回路構成を説明する。

[0092] 図 2に示した画素分割構造を有する液晶表示装置では、副画素電極 11aおよび副画素電極 l ibに、共通のソースバスライン 13から表示信号電圧が供給され、 TFT14 aおよび TFT14bがオフ状態とされたあと、補助容量 CS1および CS2の補助容量対向電極の電圧（すなわち、 CSバスライン 15aまたは CSバスライン 15bから供給される電圧)の変化量 (変化の方向および大きさによって規定される）を異ならせることによつて、それぞれの副画素 SP1および SP2の液晶容量に印加される実効電圧が異なる状態、すなわち、輝度が異なる状態が得られる。従って、副画素 SP1および副画素 SP2のそれぞれの補助容量対向電極に印加する電圧の位相を反転させる、または、副画素 SPlおよび副画素 SP2のそれぞれに供給する表示信号電圧の位相を反転させることよって、副画素 SP1と副画素 SP2との輝度を切替える (輝度の大小関係を逆にする）ことができる。

[0093] 本発明による実施形態による液晶表示装置は、例えば、図 12に示す構成を有すること〖こよって、モード切替 (輝度切替)を行う。

[0094] 図 12に示した液晶表示装置は、画素 Pが 2つの副画素 SP1および SP2を含む液晶表示パネル 10と、入力画像信号を受け取り液晶表示パネル 10に所定の駆動信号を供給する表示制御部 20とを有している。表示制御部 20は、ゲート駆動回路 30、ソース駆動回路 40、補助容量対向電圧発生回路 50および輝度切替回路 60に所定のタイミングで所定の信号を供給する。ここでは、輝度切替回路 60がモード切替のトリガー信号を生成し、ソース駆動回路 40から液晶表示パネル 10に出力される表示信号電圧 (ソース電圧）の位相を反転させる。

[0095] 図 12に示した輝度切替回路 60として、例えば、図 13に示す輝度切替回路 60Aを好適に用いることができる。

[0096] 輝度切替回路 60Aは、輝度切替信号発生回路 62と、極性切替回路 66と、積算回路 64とを有している。ソース極性制御信号発生回路 20aは、例えば図 12の表示制御部 20に含まれる。

[0097] 水平同期信号 Hsyncと垂直同期信号 Vsyncをソース極性制御信号発生回路 20a に入力し、極性が異なる（すなわち位相が 180° 異なる） PolAと PolB信号 (表示信号電圧）を発生する。輝度切替回路 60Aの極性切替回路 66は、この 2つの極性が異なる表示信号電圧のうちに、ずれか一方をソース駆動回路 40に出力する。この極性の選択を輝度切替信号に基づいて行うことによって、モード切替を行う。

[0098] 輝度切替信号発生回路 62は、少なくとも 1つのトリガー信号発生回路 62aと、信号発生回路 62bとを有しており、トリガー信号発生回路 62aは、上述した条件のいずれかを満足したときに、それぞれトリガー信号を発生する。信号発生回路 62bは、積算回路 64からの所定の信号を受けたときに、輝度切替信号を極性回路に出力する。すなわち、信号発生回路 62bは、積算回路 64からの信号に応じて、トリガー信号を取捨選択し、各モードでの積算動作時間が等しくなるように、モード切替を行う。 [0099] 例えば、全画面の平均階調を算出し、平均階調が所定の閾値の条件を満たすときに、トリガー信号発生回路 62aがトリガー信号を出力し、信号発生回路 62bに入力される。極性切替回路 66が Pol信号を切替え、パターン Bの表示にしたとき、積算回路 64に信号を送り、積算回路 64でパターン Aのカウントを記憶して、カウンターをリセットし、パターン Bの表示時間のカウントを開始する。パターン Bのカウントが記憶したパターン Aのカウントに満たない場合は、トリガー信号が信号発生回路 62bに入力されても、信号発生回路 62bは輝度切替信号を出力しない。ノターン Bのカウントが記憶したパターン Aのカウントと一致したときに、積算回路 64から信号発生回路 62bに信号を送り、輝度切替信号の発生のスタンバイをする。このスタンバイ状態でトリガー信号がトリガー信号発生回路 62aから信号発生回路 62bに入力されると、輝度切替信号が極性切替回路 66に入力され、 Pol信号を切替、パターン Aの表示を行い、同時にパターン Bのカウントを記憶し、カウンターをリセットし、ノターン Aのカウントを開始する。

[0100] この動作を繰り返すことにより、パターン Aとパターン Bの表示時間をほぼ等しくすることができる。ただし、画素分割による視野角改善効果を発揮するためには、パターン Aとパターン Bの切替を 2フレーム以上毎で行うように、設定する。

[0101] 本発明による他の実施形態による液晶表示装置は、例えば、図 14に示す構成を有すること〖こよって、モード切替 (輝度切替)を行う。

[0102] 図 14に示した液晶表示装置は、補助容量対向電圧発生回路 50で発生された補助容量対向電圧 (CS電圧）の位相を反転させることによって、モードを切替える輝度切替回路 60を有している。

[0103] 図 14に示した輝度切替回路 60として、例えば、図 15Aに示す輝度切替回路 60B を好適に用いることができる。

[0104] 輝度切替回路 60Bは、輝度切替信号発生回路 62と、積算回路 64および位相切替回路 68とを有している。輝度切替信号発生回路 62は、少なくとも 1つのトリガー信号発生回路 62aと、信号発生回路 62bとを有し、トリガー信号発生回路 62aは、上述した条件のいずれかを満足したときにトリガー信号を発生する。信号発生回路 62bは、積算回路 64からの所定の信号を受けたときに、輝度切替信号を極性回路に出力する。すなわち、信号発生回路 62bは、積算回路 64からの信号に応じて、トリガー信号を取捨選択し、各モードでの積算動作時間が等しくなるように、モード切替を行う。

[0105] ここでは、 CS信号の位相を反転させることによりモード切替を行う。

[0106] CS信号発生回路 50は、水平同期信号 Hsyncと垂直同期信号 Vsyncから、位相が互いに異なる CS信号 (補助容量対向電圧) CSAと CSBとを生成する。この位相の異なる 2つの CS信号は、位相切替回路 68を通して液晶表示パネルの補助容量配線 CS1または CS2に伝送される。この位相切替回路 68で、補助容量配線 CS1および CS2に CSAと CSBのどちらの CS信号を出力するかを切替る、すなわち、モード切替を行う。

[0107] 例えば、積算回路 64が算出した全画面の平均階調が閾値の条件を満たすときに、トリガー信号発生回路 62aが切替えを行うトリガー信号を出力し、信号発生回路 62b に入力される。

[0108] 位相切替回路 68で CS信号を切替え、パターン Bの表示にしたとき、積算回路 64 に信号を送り、積算回路 64でパターン Aのカウントを記憶し、カウンターをリセットして、パターン Bの表示時間のカウントを開始する。パターン Bのカウントがパターン Aのカウントに満たない場合は、トリガー信号が信号発生回路 62bに入力されても、輝度切替信号を出力しな、。パターン Bのカウントが記憶して、るパターン Aのカウントと一致したときに積算回路 64から信号発生回路 62bに信号を送り、輝度切替信号発生のスタンバイをする。このスタンバイ状態でトリガー信号が信号発生回路 62bに入力されると、輝度切替信号が位相切替回路 68に入力され、 CS信号の位相を切替え、パターン Aの表示を行い、同時にパターン Bのカウントを記憶し、カウンターをリセットしてパターン Aのカウントを行う。この動作を繰り返すことにより、パターン Aとパターン Bの表示時間をほぼ等しく制御することができる。ただし、画素分割による視野角改善効果を発揮するためには、パターン Aとパターン Bの切替を 2フレーム以上毎で行う必要があるため、トリガー信号が 1フレーム間隔である場合は CS信号を切替えないように設定しておく。

[0109] 上記の例では、輝度切替回路 60を付加的に設けることによって、輝度切替を行う構成を示したが、既存の回路を用いて、輝度切替を行う回路を構成することも出来る [0110] 図 15Bおよび図 15Cを参照しながら、図 14に示した液晶表示装置の輝度切替回路 60の機能を含む、 CS信号発生回路 50Aの構成と動作を説明する。図 15Bは、 C S信号発生回路 50Aの構成を示す模式図であり、図 15Cは、 CS信号発生回路 50A の動作を説明するための各信号の電圧波形を示す図である。

[0111] 図 15Bに示すように、 CS信号発生回路 50Aは、 CS信号回路 52と極性信号発生回路 54とを有している。 CS信号回路 52は例えば 2つの電圧レベルの間を振動する振幅電圧 (「振動電圧」ともヽぅ。 )を生成する。

[0112] 極性信号発生回路 54は、ゲートスタートパルス GSPとカウント信号 CNTとを受け取り、 CS極性反転用信号 Polを出力する。カウント信号 CNTは 1フレームに対して十分に短い周期を有しており、例えばゲートクロック信号を用いることができる。

[0113] CS信号回路 52は、 CS極性反転用信号 Polが示す極性に応じて、振幅電圧の極性を決定して CS信号として出力する。

[0114] ここで、図 15Cを参照して各信号のタイミングを説明する。

[0115] 液晶表示装置の電源が投入されると、カウンター信号 CNTの生成が開始され極性信号発生回路 54に入力される。その後、不定時間後に、ゲートスタートパルス GSP が極性信号発生回路 54に入力される。

[0116] パターン Aとパターン Bとでは、電源投入後からゲートスタートパルス GSPが入力されるまでの時間が異なっており、この時間の違いによって、パターン Aとパターン Bとが選択される。

[0117] 例えば、パターン Aでは、ゲートスタートパノレス GSPが H (High)のときにカウンター信号 CNTが L (Low)であれば、 CS極性反転信号 Polの初期状態を Lとし、その後、 CS極性反転用信号 Polは 1フレーム毎（ゲートスタートパルスが Hとなる毎）に Hと Lとが反転する。

[0118] 一方、パターン Bでは、ゲートスタートパルス GSPが H (High)のときにカウンタ一信号 CNTが H (High)であれば、 CS極性反転信号 Polの初期状態を Hとし、その後、 CS極性反転用信号 Polは 1フレーム毎（ゲートスタートパルスが Hとなる毎）に Hと Lとが反転する。 [0119] このように設定されている CS極性反転用信号 Polが CS信号回路 52に入力されると、出力される CS信号の極性が CS反転信号 Polの極性に応じて選択されることになる

[0120] 図 15Cに示したように、 CS信号回路 52に入力される CS極性反転用信号 Polがパターン Aの場合、 CSバスライン CS1 (例えば、図 2の副画素 SP1に接続されている C Sバスライン 15a)には一意的にパターン Aに示す極性の CS信号が出力される。一方、 CS信号回路 52に入力される CS極性反転用信号 Polがパターン Bの場合、 CSバスライン CS1 (例えば、図 2の副画素 SP1に接続されている CSバスライン 15a)には一意的にパターン Bに示す極性の CS信号が出力される。このとき、他方の CSバスライン CS2 (図 2の副画素 SP2に接続されている CSバスライン 15b)には、パターン A および Bのいずれの場合も、 CS1に出力される CS信号の極性を反転した信号力CS 信号として出力される。

[0121] このように構成されていると、電源が投入された時点力もゲートスタートパルス GSP が極性信号発生回路 54に入力される時点までの時間が不定であるので、ゲートスタートパルス GSPが Hの時のカウンター信号 CNTが Hである力 Lであるかはランダムである。従って、パターン Aが選択される力、パターン Bが選択されるかは、ランダムであり、何れが選択される確率も 1Z2である。

[0122] 従って、このような輝度切替回路構成を有する液晶表示装置を長期間使用すれば、時間平均として 2つのモードの表示時間が等しくなる。

[0123] 輝度切替をランダムに行う上記の構成は、ソース信号電圧の極性を切替えること〖こよって輝度切替を行う構成にも適用できる。

[0124] 以下に、ネガ型液晶を用いたノーマリーブラックの MVAモードの液晶表示装置の実施形態を説明する。

[0125] (実施形態 1)

図 2に示すように本実施形態に力かる液晶表示装置は、 1画素を複数の副画素に分割した画素構造であり、アクティブマトリクス型の液晶表示装置である。ここでは、 1 画素を 2つの副画素に分割した例を示す力 3つ以上の副画素に分割していてもよい。 [0126] 図 16に示すように、副画素 SP1が明副画素、副画素 SP2が喑副画素である表示をパターン Aとし、明暗表示を入れ換えて、副画素 SP1が喑副画素、副画素 SP2が明副画素となる表示をパターン Bとして、パターン Aとパターン Bを交互に切替える。

[0127] 駆動方法について、図 17に示した液晶表示装置の等価回路と各バスラインの電圧のタイミングを示した図 18、図 19を用いて説明する。本実施形態では 1フレーム = 16 . 7msで駆動を行う。

[0128] 図 18に示すパターン Aでは副画素 SP1が明副画素、副画素 SP2が喑副画素となる各バスラインの電圧のタイミングであり、図 19のパターン Bでは副画素 SP 1が喑副画素、副画素 SP2が明副画素となる各バスラインの電圧のタイミングである。 Vgはゲート電圧、 Vsはソース電圧、 Vcslと Vcs2は副画素 SP1と副画素 SP2それぞれの補助容量の電圧、 Vic 1と Vlc2はそれぞれ副画素 SP 1と副画素 SP2の画素電極の電圧を示す。一般に液晶が分極しないようにフレーム反転、ライン反転、ドット反転といつた交流駆動を行う。

[0129] 本実施形態では図 18、図 19に示すように nフレーム目にソース電圧の中央値 Vsc に対して、プラス極性としてソース電圧に Vspを与え、次の（n+ 1)フレーム目にマイナス極性としてソース電圧に Vsnを与え、図 16に示すようにフレームごとにドット反転駆動を行う。 CS1と CS2〖こは、電圧を振幅電圧 Vadで振幅させ、 CS1と CS2の位相を 180度ずらした信号を入力する。

[0130] まず、図 18に示すパターン Aにおける nフレーム目のときの各信号の電圧の経時変化を説明する。

[0131] 時刻 T1のとき、 Vgが VgLから VgHに変化し、両副画素の TFTが ON状態となり、副画素 SP1、副画素 SP2と補助容量 CS1、 CS2に Vspの電圧が充電される。

[0132] 時刻 T2のとき、 Vgが VgHから VgLに変化し、両副画素の TFTが OFF状態となり、副画素 SP1、副画素 SP2と補助容量 CS1、 CS 2がソースバスラインと電気的に絶縁される。なお、この直後に寄生容量等の影響による引き込み現象のために、副画素 S P 1と副画素 SP2のそれぞれに Vdbと Vddの弓 Iき込み電圧が発生し、各副画素の電圧は

Vic 1 = Vsp -Vdb Vlc2=Vsp-Vdd

となる。引き込み電圧 Vdbと Vddについては後で詳細に説明する。

[0133] またこのとき、

Vcs丄 =Vcom— Vad

Vcs 2= Vcom+Vad

である。

[0134] 次に時刻 T3のとき、補助容量バスライン CS1の電圧 Vcslが Vcom— Vadから Vco m+Vadへ変化し、補助容量バスライン CS 2の電圧、 Vcs2が Vcom+Vadから Vco m— Vadへ変化する。このとき各副画素の画素電圧 Vlclと Vlc2は、

Vlcl =Vsp— Vdb + 2水 K水 Vad

Vlc2=Vsp— Vdd— 2水 K水 Vad

となる。ただし、 K = Ccs/ (Clc (V) +Ccs)である。

[0135] 時刻 T4では、 Vcslが Vcom+Vadから Vcom— Vadへ変化し、 Vcs2が Vcom— Vadから Vcom+Vadへ変化する。このとき副画素電圧 Vlclと Vlc2は、

Vlcl =Vsp- Vdb

Vlc2=Vsp-Vdd

となる。

[0136] 時刻 T5では、 Vcslが Vcom— Vadから Vcom+Vadへ変化し、 Vcs2が Vcom+ Vadから Vcom— Vadへ変化する。このとき副画素電圧 Vlclと Vlc2は、

Vlcl =Vsp— Vdb + 2水 K水 Vad

Vlc2=Vsp— Vdd— 2水 K水 Vad

となる。

[0137] 後は、次に Vg=VgHとなり書き込みが行われるまで、水平書き込み時間 1Hの整数倍ごとに、 Vcsl, Vcs2と Vlcl、 Vlc2は時刻 T4と時刻 T5を交互に繰り返す。したがって、 Vlclと Vlc2の実効値は、

Vlcl =Vsp- Vdb + K水 Vad

Vlc2=Vsp- Vdd K水 Vad

となる。 [0138] nフレーム目にお、て、各副画素の液晶層に印加される実効電圧は、 VI = Vsp - Vdb +K * Vad- Vcom (2)

V2 = Vsp - Vdd - K * Vad - Vcom (3)

となるため、副画素 SP1が明副画素、副画素 SP2が喑副画素となる。

[0139] 次に、図 18のパターン Aにおける（n+ 1)フレーム目のときの各信号の電圧の経時変化を説明する。

[0140] (n+ 1)フレーム目では、極性を反転させるため、 Vsを反転させる。時刻 T1のとき、 Vgが VgLから VgHに変化し、両副画素の TFTが ON状態となり、補助容量 CS1、 C S2に Vsnの電圧が充電される。

[0141] 時刻 T2では、 nフレーム目と同様に両副画素の TFTが OFF状態となり、この直後に副画素 SP 1と副画素 SP2のそれぞれに Vdbと Vddの弓 Iき込み電圧が発生し、各副画素の電圧は、

Vic 1 = Vsn -Vdb

Vic 2= Vsn -Vdd

となる。

[0142] 時刻 T3のとき、補助容量バスライン CS1の電圧 Vcslが Vcom+Vadから Vcom— Vadへ変化し、補助容量バスライン CS2の電圧、 Vcs2が Vcom—Vac^^Vcom + Vadへ変化する。このとき各副画素の画素電圧 Vlclと Vlc2は、

Vlcl =Vsn— Vdb— 2水 K水 Vad

Vlc2=Vsn— Vdd+ 2水 K水 Vad

となる。

[0143] 時刻 T4では、 Vcslが Vcom— Vadから Vcom+Vadへ変化し、 Vcs2が Vcom+ Vadから Vcom— Vadへ変化する。このとき副画素電圧 Vlclと Vlc2は、

Vlcl = Vsn -Vdb

Vic 2= Vsn -Vdd

となる。

[0144] 時刻 T5では、 Vcslが Vcom+Vadから Vcom— Vadへ変化し、 Vcs2が Vcom— Vadから Vcom+Vadへ変化する。このとき副画素電圧 Vlclと Vlc2は、 Vlcl =Vsn— Vdb— 2水 K水 Vad

Vlc2=Vsn— Vdd+ 2水 K水 Vad

となる。

[0145] 後は、 nフレームと同様に、 Vcsl、 Vcs2と Vlcl、 Vic 2は時刻 T4と時刻 T5を交互に繰り返す。よって、 Vlclと Vlc2の実効値は、

Vlcl =Vsn- Vdb K水 Vad

Vlc2=Vsn— Vdd+K水 Vad

となる。

[0146] (n+ 1)フレーム目の各副画素の液晶層に印加される実効電圧は、

Vl =Vsn-Vdb-K*Vad-Vcom (4)

V2 = Vsn - Vdd + K * Vad - Vcom (5)

となるため、副画素 SPlが明副画素、副画素 SP2が喑副画素となる。

[0147] +極性である nフレーム目と極性である（n+ 1)フレーム目の副画素 SP1と副画素 SP2の画素電極に印加される電圧の DC電圧はそれぞれ、

Vldc=Vsc-Vdb (6)

V2dc=Vsc-Vdd (7)

となる。ただし、 Vscはソース電圧の中央値であり、 Vsc= (Vsp+Vsn) /2である。

[0148] ここで、時刻 T2で生じる副画素 SP1と副画素 SP2の引き込み電圧 Vdbと Vddとについて説明する。引き込み電圧は（1)式に示すように液晶の容量 Clc (V)が影響する。液晶層に印加される電圧が変化すると、誘電率異方性を有する液晶分子の配向方向が変化するため、 Clc (V)は変化する。時刻 T2では、副画素 SP1と副画素 SP2 の各副画素電極の電圧は nフレーム目では Vsp、 (n+ 1)フレーム目では Vsnであるから、液晶が ΔΤ=Τ2— T1 以内に応答し、遷移を完了すれば、各液晶容量は Clc 1 (V) =Clc2 (V)となり、（1)式力ら Vdb = Vddとなる。

[0149] し力しながら、 VgHである時間（ ΔΤ)はおよそ 10 μ secと非常に短いのに対して、液晶の応答は msecオーダーであるため、 ΔΤ以内に液晶は応答を完了できず、時刻 T2において液晶は、 T1より前の状態からほぼ変位していない。本実施形態のパターン Aでは、副画素 SP1が明副画素、副画素 SP2が喑副画素であるので、 Vlcl > Vlc2となり、誘電率異方性が負の液晶（すなわち、ネガ型液晶）では Clcl (V) >Clc 2 (V)となる。よって、時刻 T2においても Clcl (V) >Clc2 (V)となり、（1)式力 Vdb <Vddとなる。

[0150] したがって、副画素 SP1と副画素 SP2の画素電極に印加される電圧の DC電圧 VI dcと V2dcは (6) (7)式力も Vide > V2dcとなる。

[0151] 対向電圧 Vcomを副画素 SP1の画素電極に印加される電圧の DC電圧 Videに一致させると、

Vide = Vcom =Vsc-Vdb

となる。

[0152] 一方、 V2dcく Vcomとなるため、副画素 SP1を明副画素、副画素 SP2を喑副画素として表示し続けると、副画素 SP1のドレイン電圧の DCレベルと対向レベルが一致し、副画素 SP2のドレイン電圧の DCレベルと対向レベルがずれる。

[0153] 2フレーム以上の後に、パターン Bの表示に切替えるために、図 19に示すように CS の入力信号の Vcsl、 Vcs2ともに位相を 180度ずらす。このとき、 nフレーム目の Vic 1と Vlc2の実効値は、

Vlcl =Vsp- Vdd K水 Vad

Vlc2=Vsp- Vdb + K水 Vad

となる。 (n+ 1)フレーム目の Vlclおよび Vlc2の実効値はそれぞれ、

Vlcl =Vsn- Vdd + K水 Vad

Vlc2=Vsn-Vdb-K*Vad

となる。

[0154] +極性である nフレーム目と一極性である（n+ 1)フレーム目の副画素 SP1と副画素 SP2の画素電極に印加される電圧の DC電圧はそれぞれ、

Vldc=Vsc-Vdd (8)

V2dc=Vsc-Vdb (9)

パターン Bでは、副画素 SP1が喑副画素、副画素 SP2が明副画素であるので、 Vlcl く Vlc2となり、ネガ型液晶ではじ 1 ) <じ 2 )となる。よって、時刻 T2においても Clc 1 (V) < Clc 2 (V)となり、（ 1 )式力ら Vdd > Vdbとなる。 [0155] 対向電圧は Vcom=Vsc— Vdbなので、 V2dcと一致する。副画素 SP1を喑副画素、副画素 SP2を明副画素として表示するパターン Bでは、副画素 SP2のドレイン電圧の DCレベルと対向レベルが一致し、副画素 SP1のドレイン電圧の DCレベルと対向レベルが一致しない。

[0156] パターン Aとパターン Bの表示を繰り返すことにより、図 6にドレイン電圧の DCレべルと対向電圧の関係に示すように、一方の副画素への継続的な DC印加を防止することができる。 Vcom=Vsc—Vddとしても同様の効果が得られる。

[0157] 画素分割による視野角改善効果を発揮するためには、パターン Aとパターン Bとの切替を 2フレーム以上の時間間隔で行うことが好ましい。また、頻繁に切替を行うと、観察者に違和感を与える可能性があるため、フレーム単位や秒単位の切替は避けたほうがよい。例えば、本実施形態では切替間隔を 1時間ごとに行う。もちろん、図 14、図 15Aおよび図 15Bを参照しながら説明した構成を用いて、上述した条件 Bやじのタイミングでモード切替を行ってもょ、。

[0158] [実施形態 2]

本実施形態の液晶表示装置は実施形態 1で説明した図 17とほぼ同じ構成であるので詳細は省略する。本実施形態では、図 16に示すパターン Aとパターン Bにおける明副画素と暗副画素の切替えをソース信号の極性を切替えることにより行う。パターン Aとパターン Bにおける各信号の電圧波形を図 20と図 21に示す。図中の記号等は実施形態 1と同様である。本実施形態では実施形態 1と同様に 1フレーム = 16. 7 msで駆動を行う。

[0159] 図 20に示すように、パターン Aでは、 nフレーム目に Vsp、 (n+ 1)フレーム目に Vs nのソース信号を入力する。よって、 nフレーム目における Vlclと Vlc2の実効値は、

Vlcl =Vsp- Vdb + K水 Vad

Vlc2=Vsp- Vdd K水 Vad

となる。（n+ 1)フレーム目における Vlclと Vlc2の実効値は、

Vlcl =Vsn- Vdb K水 Vad

Vlc2=Vsn— Vdd+K水 Vad

となる。よって、パターン Aでは副画素 SP1が明副画素、副画素 SP2が喑副画素となる。

[0160] 図 21に示すように、パターン Bでは、 nフレーム目に Vsn、 (n+ 1)フレーム目に Vsp のソース信号を入力する。よって、 nフレーム目における Vic 1と Vlc2の実効値は、

Vlcl =Vsn- Vdd + K水 Vad

Vlc2=Vsn-Vdb-K*Vad

となる。（n+ 1)フレーム目における Vlclと Vlc2の実効値は、

Vic 1 = Vsp- Vdd K水 Vad

Vic 2= Vsp- Vdb + K水 Vad

となる。よって、パターン Bでは副画素 SP1が喑副画素、副画素 SP2が明副画素となる。

[0161] パターン Aにおける副画素 SP1と副画素 SP2の Vlclと Vlc2の DC電圧は、

Vldc=Vsc-Vdb

V2dc=Vsc-Vdd

であり、パターン Bにおける副画素 SP1と副画素 SP2の Vlclと Vlc2の DC電圧は、 Vldc=Vsc-Vdd

V2dc=Vsc-Vdb

である。ただし、 Vscはソース電圧の中央値であり、 Vsc= (Vsp+Vsn) Z2である。また、実施形態 1で述べたように、 Vdbく Vddである。

[0162] 対向電圧 Vcom=Vldc=Vsc—Vdbとすると、パターン Aでは副画素 SP1が最適対向となり、副画素 SP2が最適対向からずれる。パターン Bに切替えると、副画素 SP 1の対向がずれ、副画素 SP2が最適対向となる。したがって、一方の副画素への継続的な DC印加を防止できる。 Vcom=V2dcとしても同様の効果が得られる。

[0163] ソースの極性を反転させることによるモードの切替は、例えば、図 12および図 13を参照しながら説明した輝度切替回路 60を用いて行うことができる。

[0164] また、本実施形態ではドット反転駆動のためソース信号の極性をフレームごとに反転して、る。パターン Aとパターン Bの切替をソース信号の極性を反転させて行うと、パターン切替時のみドット反転による極性反転が起こらない。そのため、ドット反転による DC印加防止ゃフリツ力防止の効果を低減させないためにパターン Aとパターン B の切替は頻繁に行なわないほうがよい。したがって、本実施形態では切替間隔を 30 分以上となるように設定しておく。もちろん、上述した条件 Bや Cのタイミングでモード切替を行ってもよい。

[0165] [実施形態 3]

本実施形態の液晶表示装置は図 22に示すように、 1画素を 3つの副画素に分割したものである。図 23に示す等価回路のように、 1本のゲートバスラインと 1本のソースノスラインで 3副画素を駆動させる。実施形態 1および 2と同様に、各副画素はそれぞれ CSバスラインの振幅電圧により、印加電圧を変化させる。副画素の数が多い方力視野角特性は改善されるが、透過率低下等の弊害もあるため、使用目的に合わせて適宜選択すればよい。

[0166] 一般に画素分割技術では、 1画素当りの暗副画素の面積比が大きいほうが、視角特性が良くなるため、本実施形態では、図 25に示すように、パターン Aでは副画素 S P1が明副画素、副画素 SP2と副画素 SP3が喑副画素であり、パターン Bでは副画素 SP1と SP3力音副画素、副画素 SP2が明副画素であり、パターン Cでは副画素 SP3 が明副画素、副画素 SP1と副画素 SP2が喑副画素とする。明るい画素と暗い画素を時間おきに入れ換えるため、パターン A、パターン B、パターン Cの順に表示を 2フレーム以上の間隔で切替える。本実施形態では実施形態 1と同様に 1フレーム = 16. 7 msで駆動を行う。

[0167] 明副画素と暗副画素の表示の切替方法として、 CS信号の位相をずらす、または、ソース電圧を反転させる、のいずれを用いてもよい。例えば、 CS信号の位相をずらす構成を採用する場合は、図 24に示す輝度切替回路 60Cを用いることが出来る。輝度切替回路 60Cは、図 15Aに示した輝度切替回路 60Bと基本的に同じ構成を有し、位相切替回路 68が 3つの副画素のそれぞれに対応する 3つの CSバスラインに、極性の異なる 2種類の CS信号 CSAまたは CSBを出力できるように構成されている点で異なる。

[0168] 本実施形態では、あらかじめ設定した時間 (カウント）に達した後に、トリガー入力で切替を行う。位相の異なる CS信号 CSAと CSBは水平同期信号 Hsyncと垂直同期信号 Vsyncから CS信号発生回路 50を通して生成する。この位相の異なる 2つの CS 信号が位相切替回路 68を通して CS1か CS2か CS3に伝送される。この位相切替回路 68で CS1と CS2と CS3に CSAと CSBのどちらの CS信号を出力するかを切替る、つまりパターン A、パターン B、パターン Cの切替を行う。

[0169] 例えば、算出した全画面の平均階調が閾値の条件を満たすときに、切替えを行うトリガ一信号を出力し、信号発生回路 62bに入力される。位相切替回路 68で CS信号を切替、パターン Aからパターン Bの表示に変更したとき、積算回路 64に信号を送り、積算回路 64でパターン Aのカウントを終了し、カウンターをリセットして、パターン B の表示時間のカウントを開始する。ノターン Bのカウントが設定したカウントに満たない場合は、トリガー信号が信号発生回路 62bに入力されても、制御信号を出力しない。ノターン Bのカウントが設定したカウントと一致したときに積算回路 64から信号発生回路 62bに信号を送り、輝度切替信号のスタンノィをする。このスタンノィ状態でトリガ一信号が信号発生回路 62bに入力されると、輝度切替信号が位相切替回路 68 に入力され、 CS信号の位相を切替、パターン Cの表示を行い、同時にパターン Bのカウントを終了し、カウンターをリセットし、ノターン Cのカウントを開始する。カウントが設定値になった後に入力されたトリガー信号で位相切替回路 68が動作して、パターン Aへの切替を行う。この時、ノターン Cのカウントを終え、カウンターをリセットして、パターン Aのカウントを開始する。この動作を繰り返すことにより、パターン Aとパターン Bとパターン Cの表示時間を設定した時間に制御することができる。ただし、画素分割による視野角改善効果を発揮するためには、パターン Aとパターン Bとパターン C の切替を 2フレーム以上毎で行う必要があるため、設定カウントは 2フレーム以上とする。

[0170] 図 26に各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す。本実施形態では、明副画素にくらべ暗副画素の面積比が大きいので、 DC印加が起こる面積を小さくするために暗副画素のドレイン電圧の DCレベルに対向電圧を調整する。

[0171] パターン Aでは副画素 SP2および副画素 SP3に対して最適な対向レベルであり、副画素 SP1で対向レベルがずれ、 DC成分の印加が起こる。パターン Bに切替えると、副画素 SP1および副画素 SP3に対して最適な対向レベルとなり、副画素 SP2で D C成分が印加されることになる。ノターン Cに切替えると、副画素 SP1および副画素 S P2で最適な対向レベルとなり、副画素 SP3で DC成分が印加されることになる。これらパターン A〜Cを相互に切替えることにより、特定の副画素への «続的な DC成分の印加を防止できる。

[0172] 副画素のドレイン電圧の DCレベルと対向レベルの設定の方法は、上記の例に限られず、図 27に示すように設定してもよい。

[0173] 図 27に各副画素のドレイン電圧の DCレべノレと対向電極の電圧レべノレを示す。ここでは、明副画素と暗副画素のドレイン電圧の DCレベルの差を Δνとしたとき、明副画素のドレイン電圧の DCレベルを対向電圧に対して + 2Ζ3 Δνとし、喑副画素のドレイン電圧の DCレベルを対向レベルに対して 1Z3 AVと設定する。

[0174] パターン Αでは副画素 SP1に + 2Ζ3 Δν、副画素 SP2と副画素 SP3に 1Ζ3 Δ Vの DCが印加される。パターン Bでは副画素 SP2に + 2Ζ3 Δν、副画素 SP1と副画素 SP3に 1Z3 AVの DCが印加される。パターン Cでは副画素 SP3に + 2Z3 Δν、副画素 SP1と副画素 SP2に 1Z3 AVの DCが印加される。各副画素 SP1, SP2, SP3においてはパターン A、 B、 Cの表示時間を等しくすることにより時間平均で DC成分の印加をキャンセルすることができ、 DC印加の防止を図れる。

[0175] 上記の例では、各画素を 2または 3つの副画素に分割した例を説明した力 4以上の副画素に分割した場合にも本発明の効果が得られることは言うまでもない。産業上の利用可能性

[0176] 本発明によると、 1つの画素を複数の副画素で構成する画素分割構造を有する液晶表示装置において、副画素に発生する DC電圧が平均化によって殆ど零となるようにすることが可能となり、液晶表示装置の信頼性が向上する。本発明は、液晶テレビなどの大画面の液晶表示装置の表示品位と信頼性を向上する。

Claims

請求の範囲

[1] 液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、第 1輝度となる第 1副画素と、前記第 1輝度と異なる第 2輝度となる第 2副画素とを備える液晶表示パネルと、

前記トランジスタのソースに接続されたソースノスラインに表示信号電圧を供給するソース駆動回路と、

前記トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路と、

前記第 1輝度が前記第 2輝度よりも大きい第 1モードと、前記第 1輝度が前記第 2輝度よりも小さい第 2モードとの間のモード切替を行う輝度切替回路構成と

を備える液晶表示装置。

[2] 前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、

前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とをさらに有し、

前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第 1副画素および前記第 2副画素ごとに電気的に独立であり、

前記第 1副画素および前記第 2副画素のそれぞれに対応して設けられた 2つのスィツチング素子を有し、

前記 2つのスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン Zオフ制御され、前記 2つのスイッチング素子がオン状態にあるときに、前記第 1副画素および前記第 2副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインカ表示信号電圧が供給され、前記 2つのスイッチング素子がオフ状態とされた後に、前記第 1副画素および前記第 2 副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第 1副画素と前記第 2副画素とで異なり、そのことによって前記第 1輝度と前記第 2輝度とが異なる、請求項 1に記載の液晶表示装置。

[3] 前記輝度切替回路構成は、前記第 1副画素および前記第 2副画素のそれぞれの前記補助容量対向電極に印加する電圧の位相を反転させる回路を有する、請求項

2に記載の液晶表示装置。

[4] 前記輝度切替回路構成は、前記第 1副画素および前記第 2副画素のそれぞれに供給する表示信号電圧の位相を反転させる回路を有する、請求項 2に記載の液晶表示装置。

[5] 前記輝度切替回路構成は、入力画像信号の 2フレーム以上の時間間隔をおいて前記モード切替を行う、請求項 1から 4のいずれかに記載の液晶表示装置。

[6] 前記輝度切替回路構成は、前記モード切替を行った後の経過時間をカウントする回路を更に有し、所定の時間が経過するたびに、前記モード切替を行う、請求項 1から 5の、ずれかに記載の液晶表示装置。

[7] 前記第 1モードの動作時間と前記第 2モードの動作時間を積算する回路を更に有し、

前記輝度切替回路構成は、前記第 1モードの積算動作時間と前記第 2モードの積算動作時間との差が所定の値を超えたときに、前記モード切替を行う、請求項 1から 6の、ずれかに記載の液晶表示装置。

[8] 前記輝度切替回路構成は、前記第 1輝度と前記第 2輝度との差が所定の値を超えたときに、前記モード切替を行う、請求項 1から 7のいずれかに記載の液晶表示装置

[9] 全画面の平均輝度を求める回路を更に有し、前記輝度切替回路構成は、前記平均輝度の値が所定の範囲内にあるときに、前記モード切替を行う、請求項 1から 8のいずれかに記載の液晶表示装置。

[10] 前記所定の範囲内は、前記第 1輝度と前記第 2輝度の差 Z前記第 1輝度と前記第 2輝度との平均輝度の値が最大値の 90%以下である階調に相当する、請求項 9に記載の液晶表示装置。

[11] 前記輝度切替回路構成は、操作者による所定の操作に応じて、前記モード切替を行う、請求項 1から 10のいずれかに記載の液晶表示装置。

[12] 前記輝度切替回路構成は、入力画像信号に所定の変化が生じた場合に、前記モード切替を行う、請求項 1から 11のいずれかに記載の液晶表示装置。

[13] 前記輝度切替回路構成は、所定の条件が満足されたときに、輝度切替信号を発生する輝度切替信号発生回路を更に有し、前記輝度切替回路構成は、前記輝度切替信号に応じて、前記モード切替を行う、請求項 1から 12のいずれかに記載の液晶表示装置。

[14] 前記輝度切替信号発生回路は、異なる条件に応じてそれぞれトリガー信号を発生する複数のトリガー信号発生回路と、前記複数のトリガー発生回路力出力された前記複数のトリガー信号に基づいて前記輝度切替信号を発生する信号発生回路とを備える、請求項 13に記載の液晶表示装置。

[15] 前記モード切替は、前記第 1モードと前記第 2モードとをランダムに選択することによって行われる、請求項 1から 14のいずれかに記載の液晶表示装置。

[16] 前記モード切替は、前記第 1モードから前記第 2モードへ、または、前記第 2モード力も前記第 1モードへ強制的に切替ることによって行われる、請求項 1から 14のいずれかに記載の液晶表示装置。

[17] 前記第 1副画素と前記第 2副画素の面積は略等しい、請求項 1から 16のいずれかに記載の液晶表示装置。

[18] 前記画素は、第 3副画素をさらに有する、請求項 1から 16のいずれかに記載の液晶表示装置。

[19] 液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、互ヽに異なる輝度で表示を行う 2つの副画素を含む複数の副画素を備える液晶表示パネルと、

前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う輝度切替回路構成と、

を備える液晶表示装置。

[20] 前記複数の副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、

前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、

前記対向電極は、前記複数の副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記複数の副画素ごとに電気的に独立であり、

前記複数の副画素のそれぞれに対応して設けられた複数のスイッチング素子を有し、

前記複数のスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン zオフ制御され、前記複数のスイッチング素子がオン状態にあるときに、前記複数の副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインカ表示信号電圧が供給され、前記複数のスィッチング素子がオフ状態とされた後に、前記複数の副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記 2つの副画素とで異なり、そのことによって前記 2つの副画素の輝度が互いに異なる、請求項 19に記載の液晶表示装置。

[21] 前記複数の副画素のうち最高輝度となる副画素と最低輝度となる副画素の面積は互いに略等しい、請求項 19または 20に記載の液晶表示装置。

[22] 前記複数の副画素のそれぞれの面積は略等しい、請求項 19から 21のいずれかに記載の液晶表示装置。

[23] 液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、第 1輝度となる第 1副画素と、前記第 1輝度と異なる第 2輝度となる第 2副画素とを備える液晶表示パネルの駆動方法であって、前記第 1輝度が前記第 2輝度よりも大きい第 1モードと、前記第 1輝度が前記第 2輝度よりも小さい第 2モードとの間のモード切替を行う工程を包含する駆動方法。

[24] 液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも 1つの表示信号電圧に対して、互ヽに異なる輝度で表示を行う 2つの副画素を含む複数の副画素を備える液晶表示パネルの駆動方法であって、

前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う工程を包含する駆動方法。

[25] 前記モード切替を入力画像信号の 2フレーム以上の時間間隔をお、て行う請求項 23または 24に記載の駆動方法。

[26] 前記モード切替は、前記第 1モードと前記第 2モードとをランダムに選択することによって行われる、請求項 23から 25のいずれかに記載の駆動方法。

[27] 前記モード切替は、前記第 1モードから前記第 2モードへ、または、前記第 2モード力も前記第 1モードへ強制的に切替ることによって行われる、請求項 23から 25のいずれかに記載の駆動方法。