JP2003005716A - 画像表示装置及びその駆動方法 - Google Patents
画像表示装置及びその駆動方法Info
- Publication number
- JP2003005716A JP2003005716A JP2001183615A JP2001183615A JP2003005716A JP 2003005716 A JP2003005716 A JP 2003005716A JP 2001183615 A JP2001183615 A JP 2001183615A JP 2001183615 A JP2001183615 A JP 2001183615A JP 2003005716 A JP2003005716 A JP 2003005716A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- lines
- line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 表示領域に対して非表示領域の占有面積をよ
り小さくすること。 【解決手段】 信号線Ｓ１〜Ｓ６に出力線Ｘ１〜Ｘ６を
接続し、各出力線Ｘ１〜Ｘ６と交差する方向に階調電圧
線ＬＶ１〜ＬＶｎを配線し、１本の階調電圧線に対し
て、２本のスイッチ駆動線Ｄ１−１、Ｄ１−２を配線
し、出力線Ｘ１〜Ｘ６と並行にトリガ線Ｑ１〜Ｑ３を配
線し、各配線が交差する交差点近傍にスイッチ回路ＳＷ
を設け、多階調の画像データを入力するデコーダ３から
１本のスイッチ駆動線にのみ“１”のデータを出力し、
他のスイッチ駆動線には“０”のデータを出力し、トリ
ガ線Ｑ１〜Ｑ３に順次トリガパルスを出力し、スイッチ
回路ＳＷのうち、“１”のスイッチ駆動線に接続された
スイッチ回路に“１”のデータを記憶し、“１”のデー
タが記憶されたスイッチ回路に接続された階調電圧線か
らの階調電圧を出力線を介して信号線Ｓ１〜Ｓ６に順次
出力する。
り小さくすること。 【解決手段】 信号線Ｓ１〜Ｓ６に出力線Ｘ１〜Ｘ６を
接続し、各出力線Ｘ１〜Ｘ６と交差する方向に階調電圧
線ＬＶ１〜ＬＶｎを配線し、１本の階調電圧線に対し
て、２本のスイッチ駆動線Ｄ１−１、Ｄ１−２を配線
し、出力線Ｘ１〜Ｘ６と並行にトリガ線Ｑ１〜Ｑ３を配
線し、各配線が交差する交差点近傍にスイッチ回路ＳＷ
を設け、多階調の画像データを入力するデコーダ３から
１本のスイッチ駆動線にのみ“１”のデータを出力し、
他のスイッチ駆動線には“０”のデータを出力し、トリ
ガ線Ｑ１〜Ｑ３に順次トリガパルスを出力し、スイッチ
回路ＳＷのうち、“１”のスイッチ駆動線に接続された
スイッチ回路に“１”のデータを記憶し、“１”のデー
タが記憶されたスイッチ回路に接続された階調電圧線か
らの階調電圧を出力線を介して信号線Ｓ１〜Ｓ６に順次
出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像表示装置およ
びその駆動方法に係り、特に、多階調のデジタル信号に
したがって画像を表示するに好適な画像表示装置および
その駆動方法に関する。
びその駆動方法に係り、特に、多階調のデジタル信号に
したがって画像を表示するに好適な画像表示装置および
その駆動方法に関する。
【０００２】
【従来の技術】従来、画像表示装置として、各種画像表
示するための表示領域に、複数の信号線と複数の走査線
とをマクリクス状に配置するとともに各信号線と各走査
線とが互いに交差する交差点近傍の各領域にスイッチ素
子を介して各信号線と各走査線に接続された画素を配置
し、非表示領域に、走査線を駆動するための走査回路や
信号線を駆動するための駆動回路を配置するようにした
ものが知られている。駆動回路としては、例えば、Ｅｘ
ｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １
９９７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅ
ｓ ａｎｄ Ｍａｔｅｒｉａｌｓ ｐｐ．３４８−３４
９ Ｆｉｇ２ｎに記載されているように、６ビット６４
階調のデジタル信号を入力し、このデジタル信号にした
がって６４階調の電圧を発生するように構成されてい
る。
示するための表示領域に、複数の信号線と複数の走査線
とをマクリクス状に配置するとともに各信号線と各走査
線とが互いに交差する交差点近傍の各領域にスイッチ素
子を介して各信号線と各走査線に接続された画素を配置
し、非表示領域に、走査線を駆動するための走査回路や
信号線を駆動するための駆動回路を配置するようにした
ものが知られている。駆動回路としては、例えば、Ｅｘ
ｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １
９９７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅ
ｓ ａｎｄ Ｍａｔｅｒｉａｌｓ ｐｐ．３４８−３４
９ Ｆｉｇ２ｎに記載されているように、６ビット６４
階調のデジタル信号を入力し、このデジタル信号にした
がって６４階調の電圧を発生するように構成されてい
る。
【０００３】具体的には、この駆動回路は、シフトレジ
スタ、データバス、２個のラッチ、ＤＡ変換回路を備え
て構成されており、シフトレジスタと一方のラッチとの
間に６ビットのバイナリデータを転送するためのデータ
バスが配置され、一方のラッチが各データバスに接続さ
れている。この場合、一本の信号線を駆動するためのラ
ッチは６系統に分かれており、各系統の入力側がそれぞ
れデータバスに接続されている。すなわちデータバスと
一方のラッチとは６本の線で接続されている。そして６
本のデータバスに入力された６ビットのバイナリデータ
は、シフトレジスタから出力されるラッチパレスによっ
て一方のラッチに記憶され、全てのラッチにデータが記
憶されたあと、ラッチパルスによって一方のラッチに記
憶されたデータが他方のラッチに転送されて記憶される
ようになっている。他方のラッチに記憶されたデータは
再びラッチされるまで保持され、他方のラッチに記憶さ
れたデータはＤＡ変換回路で６４種類の階調電圧のうち
１つの階調電圧に変換され、変換された１つの階調電圧
が信号線に出力されるようになっている。
スタ、データバス、２個のラッチ、ＤＡ変換回路を備え
て構成されており、シフトレジスタと一方のラッチとの
間に６ビットのバイナリデータを転送するためのデータ
バスが配置され、一方のラッチが各データバスに接続さ
れている。この場合、一本の信号線を駆動するためのラ
ッチは６系統に分かれており、各系統の入力側がそれぞ
れデータバスに接続されている。すなわちデータバスと
一方のラッチとは６本の線で接続されている。そして６
本のデータバスに入力された６ビットのバイナリデータ
は、シフトレジスタから出力されるラッチパレスによっ
て一方のラッチに記憶され、全てのラッチにデータが記
憶されたあと、ラッチパルスによって一方のラッチに記
憶されたデータが他方のラッチに転送されて記憶される
ようになっている。他方のラッチに記憶されたデータは
再びラッチされるまで保持され、他方のラッチに記憶さ
れたデータはＤＡ変換回路で６４種類の階調電圧のうち
１つの階調電圧に変換され、変換された１つの階調電圧
が信号線に出力されるようになっている。
【０００４】
【発明が解決しようとする課題】画像表示装置に駆動回
路を内蔵する場合、画像表示装置の表示階調数、つまり
データのビット数が多くなると、データ線の増加に伴っ
て駆動回路の作成範囲が大きくなる。しかし、表示階調
数の増加に合わせて駆動回路の作成範囲を大きくしたの
では、非表示領域が大きくなるので、駆動回路の作成範
囲を制限する必要がある。例えば、カラー縦ストライプ
の画素で、２００画素／インチの精細度の画像表示装置
を実現するには、信号線の間隔は、２．５４ｍｍ÷２０
０÷３色≠約４２μｍであり、この間に、１本の信号線
を駆動するための回路を配置する必要がある。
路を内蔵する場合、画像表示装置の表示階調数、つまり
データのビット数が多くなると、データ線の増加に伴っ
て駆動回路の作成範囲が大きくなる。しかし、表示階調
数の増加に合わせて駆動回路の作成範囲を大きくしたの
では、非表示領域が大きくなるので、駆動回路の作成範
囲を制限する必要がある。例えば、カラー縦ストライプ
の画素で、２００画素／インチの精細度の画像表示装置
を実現するには、信号線の間隔は、２．５４ｍｍ÷２０
０÷３色≠約４２μｍであり、この間に、１本の信号線
を駆動するための回路を配置する必要がある。
【０００５】ところが、２００画素／インチの精細度の
画像表示装置を実現するために、従来の構成を採用した
ときには、配線数が多いため、信号線の間隔を要求され
た寸法にすることができない。
画像表示装置を実現するために、従来の構成を採用した
ときには、配線数が多いため、信号線の間隔を要求され
た寸法にすることができない。
【０００６】すなわち、従来技術では、データバスと一
方のラッチとを６本の線で接続し、一方のラッチと他方
のラッチとを６本の線で接続し、他方のラッチとＤＡ変
換回路とを６本の線で接続し、６ビットのバイナリデー
タをＤＡ変換回路に転送する構成になっている。しか
も、薄膜トランジスタ（以下、ＴＦＴと称する。）のゲ
ート電極に使われるゲートメタル、ＴＦＴのソース電
極、ドレイン電極と接続する配線メタルの２種類が使わ
れ、３種類以上を使うことは工程数が増え、コストが高
くなるので一般的には好ましくない。このため、２つの
ラッチを間にしてデータバスとＤＡ変換回路とを結ぶ６
本の配線（縦方向の配線）と、この縦方向の配線とＤＡ
変換回路において交差する方向に配線された横方向の階
調電圧線群とをそれぞれ一層の配線層を用いることにな
り、縦方向の６本の配線はオーバーラップできず、並列
に配線することが余儀なくされる。したがって、レイア
ウトルールとしてスペース４μｍ、配線４μｍの場合、
６本配線するために、（４＋４）×６本＝４８μｍの幅
が必要になり、要求されている線幅である４２μｍを超
えてしまう。
方のラッチとを６本の線で接続し、一方のラッチと他方
のラッチとを６本の線で接続し、他方のラッチとＤＡ変
換回路とを６本の線で接続し、６ビットのバイナリデー
タをＤＡ変換回路に転送する構成になっている。しか
も、薄膜トランジスタ（以下、ＴＦＴと称する。）のゲ
ート電極に使われるゲートメタル、ＴＦＴのソース電
極、ドレイン電極と接続する配線メタルの２種類が使わ
れ、３種類以上を使うことは工程数が増え、コストが高
くなるので一般的には好ましくない。このため、２つの
ラッチを間にしてデータバスとＤＡ変換回路とを結ぶ６
本の配線（縦方向の配線）と、この縦方向の配線とＤＡ
変換回路において交差する方向に配線された横方向の階
調電圧線群とをそれぞれ一層の配線層を用いることにな
り、縦方向の６本の配線はオーバーラップできず、並列
に配線することが余儀なくされる。したがって、レイア
ウトルールとしてスペース４μｍ、配線４μｍの場合、
６本配線するために、（４＋４）×６本＝４８μｍの幅
が必要になり、要求されている線幅である４２μｍを超
えてしまう。
【０００７】また、ＴＦＴの個数も階調数の増加に大き
く影響され、データのビット数がｋビットの場合、ＤＡ
変換回路だけで、ＴＦＴの個数がｋ×２のｋ乗個（６ビ
ットの場合、３８４個）のＴＦＴを配置する必要があ
る。さらに、ｋビットのラッチ回路を２回路分配置する
ためには、１μｍ以下のレイアウトルールで形成しない
限り現実的には不可能である。
く影響され、データのビット数がｋビットの場合、ＤＡ
変換回路だけで、ＴＦＴの個数がｋ×２のｋ乗個（６ビ
ットの場合、３８４個）のＴＦＴを配置する必要があ
る。さらに、ｋビットのラッチ回路を２回路分配置する
ためには、１μｍ以下のレイアウトルールで形成しない
限り現実的には不可能である。
【０００８】また、画像表示装置に内蔵する駆動回路
は、消費電力をできる限り抑える必要がある。すなわ
ち、画像表示装置の消費電力は適用製品のバッテリーに
よる稼動時間などに大きく関わるからである。駆動回路
で消費される電力の１つにデータバスで消費される消費
電力がある。データバスは外部からの入力データをラッ
チに伝える機能を果たす。データバスはデータ転送速度
が高速であり、最も消費電力の大きな配線の１つであ
る。このデータバスでの消費電力は配線容量、データの
変化回数および信号電圧の二乗に比例するので、データ
バスの電力を減らすには、配線容量、データの変化回
数、信号電圧を削減することが有効である。データバス
の配線容量のうち、配線交差容量が大きな容量を示す。
は、消費電力をできる限り抑える必要がある。すなわ
ち、画像表示装置の消費電力は適用製品のバッテリーに
よる稼動時間などに大きく関わるからである。駆動回路
で消費される電力の１つにデータバスで消費される消費
電力がある。データバスは外部からの入力データをラッ
チに伝える機能を果たす。データバスはデータ転送速度
が高速であり、最も消費電力の大きな配線の１つであ
る。このデータバスでの消費電力は配線容量、データの
変化回数および信号電圧の二乗に比例するので、データ
バスの電力を減らすには、配線容量、データの変化回
数、信号電圧を削減することが有効である。データバス
の配線容量のうち、配線交差容量が大きな容量を示す。
【０００９】ここで、データバスの配線数をｋとする
と、従来技術のように、データバスから一方のラッチに
データを取り出す箇所で、１信号線当たり、データバス
同士の交差による配線交差部としてｋ−１箇所（６ビッ
トでは５箇所）の交差が必要になる。またデータの変化
回数（“０”のデータが“１”に変化するかまたは
“１”のデータが“０”のデータに変化する回数）は、
データバスの配線本数をｋとしたとき、１データ当たり
の平均のデータ変化はｋ／２（６ビットでは３）とな
り、最大のデータ変化回数はｋ（６ビットでは６）とな
る。
と、従来技術のように、データバスから一方のラッチに
データを取り出す箇所で、１信号線当たり、データバス
同士の交差による配線交差部としてｋ−１箇所（６ビッ
トでは５箇所）の交差が必要になる。またデータの変化
回数（“０”のデータが“１”に変化するかまたは
“１”のデータが“０”のデータに変化する回数）は、
データバスの配線本数をｋとしたとき、１データ当たり
の平均のデータ変化はｋ／２（６ビットでは３）とな
り、最大のデータ変化回数はｋ（６ビットでは６）とな
る。
【００１０】本発明の課題は、高精細で多階調な画像を
表示するための表示領域に対して非表示領域の占有面積
をより小さくすることができる画像表示装置およびその
駆動方法を提供することにある。
表示するための表示領域に対して非表示領域の占有面積
をより小さくすることができる画像表示装置およびその
駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、複数の信号線と複数の走査線がマトリク
ス状に配置されているとともに各信号線と各走査線とが
互いに交差する交差点近傍の各領域にスイッチ素子を介
して前記各信号線と前記各走査線に接続された画素を有
する画像表示手段と、アナログ値による階調電圧が表示
階調に対応して印加された階調電圧線群と、デジタル値
による高階調の画像データに従って前記いずれかの階調
電圧線を選択するためのスイッチ駆動信号を出力するデ
コーダ手段と、前記画像データに従ってトリガ信号を順
次出力するトリガ信号出力手段と、前記トリガ信号の入
力を条件に前記スイッチ駆動信号に応答して指定の階調
電圧線を選択し前記指定の階調電圧線からの階調電圧を
指定の信号線に出力する複数のスイッチ手段とを備えて
なる画像表示装置を構成したものである。
に、本発明は、複数の信号線と複数の走査線がマトリク
ス状に配置されているとともに各信号線と各走査線とが
互いに交差する交差点近傍の各領域にスイッチ素子を介
して前記各信号線と前記各走査線に接続された画素を有
する画像表示手段と、アナログ値による階調電圧が表示
階調に対応して印加された階調電圧線群と、デジタル値
による高階調の画像データに従って前記いずれかの階調
電圧線を選択するためのスイッチ駆動信号を出力するデ
コーダ手段と、前記画像データに従ってトリガ信号を順
次出力するトリガ信号出力手段と、前記トリガ信号の入
力を条件に前記スイッチ駆動信号に応答して指定の階調
電圧線を選択し前記指定の階調電圧線からの階調電圧を
指定の信号線に出力する複数のスイッチ手段とを備えて
なる画像表示装置を構成したものである。
【００１２】前記画像表示装置を構成するに際しては、
以下の要素を付加することができる。
以下の要素を付加することができる。
【００１３】（１）前記デコーダ手段は複数に分割さ
れ、各分割されたデコーダ手段は相対向して配置されて
なる。
れ、各分割されたデコーダ手段は相対向して配置されて
なる。
【００１４】（２）前記デコーダ手段には前記スイッチ
駆動信号を伝送する複数のスイッチ駆動線が接続され、
前記トリガ信号出力手段には前記トリガ信号を伝送する
複数のトリガ線が接続され、前記複数のスイッチ手段に
はそれぞれ指定の階調電圧を指定の信号線に伝送する出
力線が接続されてなる。
駆動信号を伝送する複数のスイッチ駆動線が接続され、
前記トリガ信号出力手段には前記トリガ信号を伝送する
複数のトリガ線が接続され、前記複数のスイッチ手段に
はそれぞれ指定の階調電圧を指定の信号線に伝送する出
力線が接続されてなる。
【００１５】（３）前記複数のスイッチ駆動線と前記階
調電圧線群は、前記複数のトリガ線と前記各出力線にそ
れぞれ交差して配置されてなる。
調電圧線群は、前記複数のトリガ線と前記各出力線にそ
れぞれ交差して配置されてなる。
【００１６】（４）前記階調電圧線群は、それぞれ前記
複数のスイッチ駆動線に沿って並列に配置されてなる。
複数のスイッチ駆動線に沿って並列に配置されてなる。
【００１７】（５）前記階調電圧線群の１本の階調電圧
線に対して、１本のスイッチ駆動線が並列に配置されて
なる。
線に対して、１本のスイッチ駆動線が並列に配置されて
なる。
【００１８】（６）前記階調電圧線群の１本の階調電圧
線に対して、前記１本の階調電圧線を間にして２本のス
イッチ駆動線が並列に配置されてなる。
線に対して、前記１本の階調電圧線を間にして２本のス
イッチ駆動線が並列に配置されてなる。
【００１９】（７）前記階調電圧線群と前記複数のスイ
ッチ駆動線は、同じ配線層に形成されてなる。
ッチ駆動線は、同じ配線層に形成されてなる。
【００２０】（８）前記複数のトリガ線と前記各出力線
は、同じ配線層に形成されてなる。
は、同じ配線層に形成されてなる。
【００２１】（９）前記各出力線と前記複数の信号線と
の間には、前記各出力線から出力電圧を複数の信号線に
分配する分配手段が配置されてなる。
の間には、前記各出力線から出力電圧を複数の信号線に
分配する分配手段が配置されてなる。
【００２２】（１０）前記階調電圧線群と前記複数のス
イッチ駆動線は、アルミニウムあるいは銅による配線材
料で形成されてなる。
イッチ駆動線は、アルミニウムあるいは銅による配線材
料で形成されてなる。
【００２３】（１１）表示階調数をｎとしたときに、前
記階調電圧線群の配線本数は、ｎ以上で２ｎ以下であ
る。
記階調電圧線群の配線本数は、ｎ以上で２ｎ以下であ
る。
【００２４】（１２）前記画像表示手段と、前記階調電
圧線群と、前記複数のスイッチ手段および前記トリガ信
号出力手段は、同一の基板上に形成されてなる。
圧線群と、前記複数のスイッチ手段および前記トリガ信
号出力手段は、同一の基板上に形成されてなる。
【００２５】（１３）前記デコーダ手段は、前記基板の
表面に接着あるいは前記基板の周辺に配置されてなる。
表面に接着あるいは前記基板の周辺に配置されてなる。
【００２６】（１４）前記画像表示手段と、前記階調電
圧線群と、前記複数のスイッチ手段と、前記デコーダ手
段および前記トリガ信号出力手段は、同一の基板上に形
成されてなる。
圧線群と、前記複数のスイッチ手段と、前記デコーダ手
段および前記トリガ信号出力手段は、同一の基板上に形
成されてなる。
【００２７】（１５）前記トリガ信号出力手段は、シフ
トレジスタ回路を用いて形成されてなる。
トレジスタ回路を用いて形成されてなる。
【００２８】（１６）前記複数のスイッチ手段は、前記
トリガ信号の入力により導通して前記スイッチ駆動信号
を伝送する第１の薄膜トランジスタと、前記第１の薄膜
トランジスタの出力によるスイッチ駆動信号により導通
して階調電圧を前記出力線に伝送する第２の薄膜トラン
ジスタとをそれぞれ備えてなる。
トリガ信号の入力により導通して前記スイッチ駆動信号
を伝送する第１の薄膜トランジスタと、前記第１の薄膜
トランジスタの出力によるスイッチ駆動信号により導通
して階調電圧を前記出力線に伝送する第２の薄膜トラン
ジスタとをそれぞれ備えてなる。
【００２９】（１７）前記複数のスイッチ手段は、前記
第１の薄膜トランジスタの出力によるスイッチ駆動信号
を保持するコンデンサをそれぞれ備えてなる。
第１の薄膜トランジスタの出力によるスイッチ駆動信号
を保持するコンデンサをそれぞれ備えてなる。
【００３０】（１８）前記コンデンサは、前記階調電圧
線群のいずれか一つの階調電圧線と、前記階調電圧線群
とは異なる配線層に形成された電極とをオーバラップさ
せて形成した静電容量である。
線群のいずれか一つの階調電圧線と、前記階調電圧線群
とは異なる配線層に形成された電極とをオーバラップさ
せて形成した静電容量である。
【００３１】（１９）前記複数のスイッチ手段は、前記
第１の薄膜トランジスタの出力によるスイッチ駆動信号
を少なくとも１ビットの情報として記憶する記憶手段を
それぞれ備えてなる。
第１の薄膜トランジスタの出力によるスイッチ駆動信号
を少なくとも１ビットの情報として記憶する記憶手段を
それぞれ備えてなる。
【００３２】（２０）前記複数のスイッチ手段は、各ス
イッチ駆動線と各トリガ線とが互いに交差する交差点近
傍の領域毎にそれぞれ配置されてなる。
イッチ駆動線と各トリガ線とが互いに交差する交差点近
傍の領域毎にそれぞれ配置されてなる。
【００３３】（２１）前記第１の薄膜トランジスタと前
記第２の薄膜トランジスタは、前記階調電圧線の階調電
圧が前記スイッチ駆動線の信号電圧に対して相対的に低
いときにはｎチャネル薄膜トランジスタを用いて形成さ
れ、前記階調電圧線の階調電圧が前記スイッチ駆動線の
信号電圧に対して相対的に高いときにはｐチャネル薄膜
トランジスタを用いて形成されてなる。
記第２の薄膜トランジスタは、前記階調電圧線の階調電
圧が前記スイッチ駆動線の信号電圧に対して相対的に低
いときにはｎチャネル薄膜トランジスタを用いて形成さ
れ、前記階調電圧線の階調電圧が前記スイッチ駆動線の
信号電圧に対して相対的に高いときにはｐチャネル薄膜
トランジスタを用いて形成されてなる。
【００３４】（２１）前記複数のスイッチ手段は、前記
スイッチ駆動信号を増幅する電圧レベル変換手段をそれ
ぞれ備えてなる。
スイッチ駆動信号を増幅する電圧レベル変換手段をそれ
ぞれ備えてなる。
【００３５】（２２）前記電圧レベル変換手段に特定の
電圧や共通の信号を供給する配線をそれぞれ前記階調電
圧線群に並列に配置してなる。
電圧や共通の信号を供給する配線をそれぞれ前記階調電
圧線群に並列に配置してなる。
【００３６】（２３）前記階調電圧群にそれぞれ相異な
る電圧を印加する電圧発生手段を備えてなる。
る電圧を印加する電圧発生手段を備えてなる。
【００３７】（２４）前記電圧発生手段は、電圧源に直
列接続された複数のラダー抵抗で構成されてなる。
列接続された複数のラダー抵抗で構成されてなる。
【００３８】（２５）前記電圧発生手段は、前記画像表
示手段と、前記階調電圧線群と、前記複数のスイッチ手
段および前記トリガ信号出力手段とともに同一の基板上
に形成されてなる。
示手段と、前記階調電圧線群と、前記複数のスイッチ手
段および前記トリガ信号出力手段とともに同一の基板上
に形成されてなる。
【００３９】（２６）前記画素は、透明な絶縁基板を含
む一対の基板間に挟持された液晶を備え、前記画素に接
続されたスイッチ素子からの電圧に対応して前記液晶の
光透過率が変化してなる。
む一対の基板間に挟持された液晶を備え、前記画素に接
続されたスイッチ素子からの電圧に対応して前記液晶の
光透過率が変化してなる。
【００４０】（２７）前記画素は、絶縁基板上に形成さ
れた発光膜を備え、前記画素に接続されたスイッチ素子
からの電圧に対応して前記発光膜の発光強度が変化して
なる。
れた発光膜を備え、前記画素に接続されたスイッチ素子
からの電圧に対応して前記発光膜の発光強度が変化して
なる。
【００４１】（２８）前記複数の走査線に順次走査パル
ス信号を出力する走査手段を備えてなる。
ス信号を出力する走査手段を備えてなる。
【００４２】（２９）前記デコーダ手段が前記複数のス
イッチ駆動線にスイッチ駆動信号を出力する際の駆動周
波数を、前記トリガ信号出力手段が前記トリガ信号を出
力する際の駆動周波数の２倍以上に設定する。
イッチ駆動線にスイッチ駆動信号を出力する際の駆動周
波数を、前記トリガ信号出力手段が前記トリガ信号を出
力する際の駆動周波数の２倍以上に設定する。
【００４３】（３０）前記デコーダ手段に入力される階
調データに関する同時のデータの切り替わりは２以下で
あって、前記デコーダ手段は前記階調データに従って単
一のスイッチ駆動線を選択するためのスイッチ駆動信号
を順次出力する。
調データに関する同時のデータの切り替わりは２以下で
あって、前記デコーダ手段は前記階調データに従って単
一のスイッチ駆動線を選択するためのスイッチ駆動信号
を順次出力する。
【００４４】前記した手段によれば、階調データをアナ
ログ信号に変換するためのデジタル・アナログ変換機能
と信号線を選択するための機能をデコード手段に持た
せ、デコーダ手段の出力によるスイッチ駆動信号とトリ
ガ信号出力手段の出力によるトリガ信号にしたがって指
定の階調電圧線を選択し、選択した階調電圧線からの階
調電圧を指定の信号線に出力するようにしたため、高精
細で多階調な画像を表示するための表示領域に対して、
信号線を駆動するために非表示領域に配置された駆動回
路の占有面積をより小さくすることができる。
ログ信号に変換するためのデジタル・アナログ変換機能
と信号線を選択するための機能をデコード手段に持た
せ、デコーダ手段の出力によるスイッチ駆動信号とトリ
ガ信号出力手段の出力によるトリガ信号にしたがって指
定の階調電圧線を選択し、選択した階調電圧線からの階
調電圧を指定の信号線に出力するようにしたため、高精
細で多階調な画像を表示するための表示領域に対して、
信号線を駆動するために非表示領域に配置された駆動回
路の占有面積をより小さくすることができる。
【００４５】また、単一の階調電圧線を選択するために
デコーダ手段を用いているため、スイッチ駆動線のうち
データの変化するスイッチ駆動線は最大２であり、デー
タの変化回数が少なくなり、データが変化するごとに配
線間の容量が充放電しても、変化回数の低減によって消
費電力を少なくすることができる。
デコーダ手段を用いているため、スイッチ駆動線のうち
データの変化するスイッチ駆動線は最大２であり、デー
タの変化回数が少なくなり、データが変化するごとに配
線間の容量が充放電しても、変化回数の低減によって消
費電力を少なくすることができる。
【００４６】さらに、多階調の画像を表示するに際し
て、交差配線、つまり交差配線容量を少なくすることが
できるので、高速な信号が伝送されるスイッチ駆動線で
の電力の消費を少なくすることができる。
て、交差配線、つまり交差配線容量を少なくすることが
できるので、高速な信号が伝送されるスイッチ駆動線で
の電力の消費を少なくすることができる。
【００４７】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は本発明の一実施形態を示す
画像表示装置の要部構成図である。図１において、絶縁
基板１の上には、シフトレジスタ２、デコーダ３、ＤＡ
変換部４、走査回路５、表示領域６が形成されている。
表示領域６は、高精細で多階調の画像を表示するための
領域として形成されており、この表示領域６には、複数
の信号線Ｓ１〜Ｓ６、複数の走査線Ｇ１〜Ｇ２がマトリ
クス状に配線され、各信号線と各走査線とが互いに交差
する交差点近傍の各領域にスイッチ素子としての画素Ｔ
ＦＴ７、画素８が形成されている。画素ＴＦＴ７のゲー
ト電極は走査線Ｇ１〜Ｇ２に接続され、ソース電極は各
信号線Ｓ１〜Ｓ６に接続され、ドレイン電極は画素８に
それぞれ接続されている。
に基づいて説明する。図１は本発明の一実施形態を示す
画像表示装置の要部構成図である。図１において、絶縁
基板１の上には、シフトレジスタ２、デコーダ３、ＤＡ
変換部４、走査回路５、表示領域６が形成されている。
表示領域６は、高精細で多階調の画像を表示するための
領域として形成されており、この表示領域６には、複数
の信号線Ｓ１〜Ｓ６、複数の走査線Ｇ１〜Ｇ２がマトリ
クス状に配線され、各信号線と各走査線とが互いに交差
する交差点近傍の各領域にスイッチ素子としての画素Ｔ
ＦＴ７、画素８が形成されている。画素ＴＦＴ７のゲー
ト電極は走査線Ｇ１〜Ｇ２に接続され、ソース電極は各
信号線Ｓ１〜Ｓ６に接続され、ドレイン電極は画素８に
それぞれ接続されている。
【００４８】なお、本実施形態においては、説明を簡単
にするために、信号線として６本、走査線として２本、
画素ＴＦＴ７、画素８として６×２個のものを示してい
るが、これらの個数は、実際には画素８の個数によって
決まるようになっている。例えば、画像表示装置の表示
情報量がカラーＶＧＡの場合、画素８、および画素ＴＦ
Ｔ７の個数は６４０×４８０×３（赤、緑、青）個であ
るから、信号線は６４０×３（赤、緑、青）本、走査線
は４８０本である。
にするために、信号線として６本、走査線として２本、
画素ＴＦＴ７、画素８として６×２個のものを示してい
るが、これらの個数は、実際には画素８の個数によって
決まるようになっている。例えば、画像表示装置の表示
情報量がカラーＶＧＡの場合、画素８、および画素ＴＦ
Ｔ７の個数は６４０×４８０×３（赤、緑、青）個であ
るから、信号線は６４０×３（赤、緑、青）本、走査線
は４８０本である。
【００４９】表示領域６に対して、非表示領域には、各
走査線Ｇ１、Ｇ２に順次走査パルスを出力する走査回路
５が設けられているとともに、信号線Ｓ１〜Ｓ６を駆動
するための駆動回路としてシフトレジスタ２、デコーダ
３、ＤＡ変換部４が形成されている。
走査線Ｇ１、Ｇ２に順次走査パルスを出力する走査回路
５が設けられているとともに、信号線Ｓ１〜Ｓ６を駆動
するための駆動回路としてシフトレジスタ２、デコーダ
３、ＤＡ変換部４が形成されている。
【００５０】ＤＡ変換部４は、多階調の階調データをア
ナログ値による階調電圧に変換するために、階調電圧線
群としてｎ本の階調電圧線ＬＶ１〜ＬＶｎ、２×ｎ本の
スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−
２、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ６を備えて構
成されており、スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ
１−２〜Ｄｎ−２はデコーダ３の出力部に、トリガ線Ｑ
１〜Ｑ３はレジスタ２の出力部に、出力線Ｘ１〜Ｘ６は
信号線Ｓ１〜Ｓ６にそれぞれ接続されている。
ナログ値による階調電圧に変換するために、階調電圧線
群としてｎ本の階調電圧線ＬＶ１〜ＬＶｎ、２×ｎ本の
スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−
２、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ６を備えて構
成されており、スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ
１−２〜Ｄｎ−２はデコーダ３の出力部に、トリガ線Ｑ
１〜Ｑ３はレジスタ２の出力部に、出力線Ｘ１〜Ｘ６は
信号線Ｓ１〜Ｓ６にそれぞれ接続されている。
【００５１】スイッチ駆動線と階調電圧線の配置の関係
は、任意の自然数ｉ≦ｎに対して、ｉ番目の階調電圧線
ＬＶｉの両側にスイッチ駆動線Ｄｉ−１とＤｉ−２が並
行して配置されている。すなわち、１本の階調電圧線に
対してその両側に２本のスイッチ駆動線が配置されてお
り、各スイッチ駆動線間の領域を有効に活用するように
なっている。
は、任意の自然数ｉ≦ｎに対して、ｉ番目の階調電圧線
ＬＶｉの両側にスイッチ駆動線Ｄｉ−１とＤｉ−２が並
行して配置されている。すなわち、１本の階調電圧線に
対してその両側に２本のスイッチ駆動線が配置されてお
り、各スイッチ駆動線間の領域を有効に活用するように
なっている。
【００５２】さらに各スイッチ駆動線に対してトリガ線
Ｑ１〜Ｑｎが交差する方向に配線されているとともに、
１本のトリガ線に対して２本の出力線が並行に配置され
ており、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ６と各ス
イッチ駆動線または階調電圧線とが交差する交差点近傍
の領域にそれぞれスイッチ回路ＳＷが設けられている。
Ｑ１〜Ｑｎが交差する方向に配線されているとともに、
１本のトリガ線に対して２本の出力線が並行に配置され
ており、トリガ線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ６と各ス
イッチ駆動線または階調電圧線とが交差する交差点近傍
の領域にそれぞれスイッチ回路ＳＷが設けられている。
【００５３】階調電圧線ＬＶ１〜ＬＶｎには表示階調に
対応した階調電圧として、相異なる電圧Ｖ１〜Ｖｎが印
加されている。各階調電圧線は、例えば、アルミニウム
あるいは銅を用いた低抵抗率の配線材料を用いて構成さ
れており、各階調電圧線の端末は電圧発生手段に接続さ
れている。
対応した階調電圧として、相異なる電圧Ｖ１〜Ｖｎが印
加されている。各階調電圧線は、例えば、アルミニウム
あるいは銅を用いた低抵抗率の配線材料を用いて構成さ
れており、各階調電圧線の端末は電圧発生手段に接続さ
れている。
【００５４】この電圧発生手段としては、例えば、図２
に示すように、階調数と等しいｎ個の電圧源によって電
圧を発生するものを用いることができる。また図３に示
すように、電圧Ｖ１、Ｖｎを発生する電圧源の間にラダ
ー抵抗２１を複数個直列に接続し、複数のラダー抵抗２
１によって電圧を分圧し、電圧Ｖ１、Ｖｎ、および分圧
された電圧をそれぞれ階調電圧Ｖ１〜Ｖｎとして順次階
調電圧線ＬＶ１〜ＬＶｎに印加するものを用いることが
できる。なお、階調電圧線ＬＶ１〜ＬＶｎを並べる順番
や供給する電圧Ｖ１〜Ｖｎの順番は特に限定されるもの
ではない。
に示すように、階調数と等しいｎ個の電圧源によって電
圧を発生するものを用いることができる。また図３に示
すように、電圧Ｖ１、Ｖｎを発生する電圧源の間にラダ
ー抵抗２１を複数個直列に接続し、複数のラダー抵抗２
１によって電圧を分圧し、電圧Ｖ１、Ｖｎ、および分圧
された電圧をそれぞれ階調電圧Ｖ１〜Ｖｎとして順次階
調電圧線ＬＶ１〜ＬＶｎに印加するものを用いることが
できる。なお、階調電圧線ＬＶ１〜ＬＶｎを並べる順番
や供給する電圧Ｖ１〜Ｖｎの順番は特に限定されるもの
ではない。
【００５５】スイッチ回路ＳＷは、ｎチャネルのＴＦＴ
ｔｒ１、ｎチャネルのＴＦＴｔｒ２、コンデンサ（静電
容量）Ｃｍを備えて構成されている。ＴＦＴｔｒ１は第
１の薄膜トランジスタとして、ゲート電極がトリガ線Ｑ
１に、ソース電極が階調電圧線Ｄ１−１に、ドレイン電
極が容量Ｃｍの一端に接続されており、トリガ線Ｑ１を
伝送するトリガ信号に同期して導通し、スイッチ駆動線
Ｄ１−１のデータ（スイッチ駆動信号）をコンデンサＣ
ｍにサンプリングする構成になっている。コンデンサＣ
ｍは１ビットのデータを記憶する記憶手段として他方の
端子が階調電圧線ＬＶ１に接続されており、交流的に接
地に近い状態を形成している。
ｔｒ１、ｎチャネルのＴＦＴｔｒ２、コンデンサ（静電
容量）Ｃｍを備えて構成されている。ＴＦＴｔｒ１は第
１の薄膜トランジスタとして、ゲート電極がトリガ線Ｑ
１に、ソース電極が階調電圧線Ｄ１−１に、ドレイン電
極が容量Ｃｍの一端に接続されており、トリガ線Ｑ１を
伝送するトリガ信号に同期して導通し、スイッチ駆動線
Ｄ１−１のデータ（スイッチ駆動信号）をコンデンサＣ
ｍにサンプリングする構成になっている。コンデンサＣ
ｍは１ビットのデータを記憶する記憶手段として他方の
端子が階調電圧線ＬＶ１に接続されており、交流的に接
地に近い状態を形成している。
【００５６】なお、交流的に接地に近い条件が得られな
い場合は、図４に示すように、コンデンサＣｍの一方の
端子を階調電圧線ＬＶ１とは別に、接地配線２２に接続
する構成を採用することもできる。
い場合は、図４に示すように、コンデンサＣｍの一方の
端子を階調電圧線ＬＶ１とは別に、接地配線２２に接続
する構成を採用することもできる。
【００５７】ＴＦＴｔｒ１のドレイン電極は、第２の薄
膜トランジスタとしてのＴＦＴｔｒ２のゲート電極に接
続されている。ＴＦＴｔｒ２のソース電極とドレイン電
極はそれぞれ階調電圧線ＬＶ１と出力線Ｘ１に接続され
ており、コンデンサＣｍにサンプリングされたデータに
よってＯＮ／ＯＦＦ制御されるスイッチを構成してい
る。すなわち、ＴＦＴｔｒ２は、コンデンサＣｍに高い
電圧が印加されているときにはＯＮ（導通）し、低い電
圧が印加されているときにはＯＦＦ（非導通）になる。
膜トランジスタとしてのＴＦＴｔｒ２のゲート電極に接
続されている。ＴＦＴｔｒ２のソース電極とドレイン電
極はそれぞれ階調電圧線ＬＶ１と出力線Ｘ１に接続され
ており、コンデンサＣｍにサンプリングされたデータに
よってＯＮ／ＯＦＦ制御されるスイッチを構成してい
る。すなわち、ＴＦＴｔｒ２は、コンデンサＣｍに高い
電圧が印加されているときにはＯＮ（導通）し、低い電
圧が印加されているときにはＯＦＦ（非導通）になる。
【００５８】スイッチ回路ＳＷは、トリガ信号の入力を
条件に、スイッチ駆動線からのデータ（スイッチ駆動信
号）に応答して指定の階調電圧線ＬＶ１を選択し、指定
の階調電圧線ＬＶ１からの階調電圧Ｖ１を、出力線Ｘ１
を介して信号線Ｓ１に出力するスイッチ手段として構成
されている。なお、出力線Ｘ１〜Ｘ６、スイッチ駆動線
Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２の全ての交点
にマトリクス状に配置されたスイッチ回路も同様に構成
されている。
条件に、スイッチ駆動線からのデータ（スイッチ駆動信
号）に応答して指定の階調電圧線ＬＶ１を選択し、指定
の階調電圧線ＬＶ１からの階調電圧Ｖ１を、出力線Ｘ１
を介して信号線Ｓ１に出力するスイッチ手段として構成
されている。なお、出力線Ｘ１〜Ｘ６、スイッチ駆動線
Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２の全ての交点
にマトリクス状に配置されたスイッチ回路も同様に構成
されている。
【００５９】デコーダ３は、デジタル値による多階調の
画像データ（ｎビットの画像データ、例えば、６ビット
６４階調の画像データ）にしたがっていずれかの階調電
圧線を選択するためのスイッチ駆動信号を出力するデコ
ーダ手段として構成されており、本実施形態におけるデ
コーダ３は、多階調の画像データにしたがって２本のス
イッチ駆動線に“１”のデータ（スイッチ駆動信号）を
出力するために、２系統分のデータ線Ｄａｔａ−１、Ｄ
ａｔａ−２から画像データが入力されるようになってい
る。
画像データ（ｎビットの画像データ、例えば、６ビット
６４階調の画像データ）にしたがっていずれかの階調電
圧線を選択するためのスイッチ駆動信号を出力するデコ
ーダ手段として構成されており、本実施形態におけるデ
コーダ３は、多階調の画像データにしたがって２本のス
イッチ駆動線に“１”のデータ（スイッチ駆動信号）を
出力するために、２系統分のデータ線Ｄａｔａ−１、Ｄ
ａｔａ−２から画像データが入力されるようになってい
る。
【００６０】すなわち、デコーダ３は、図５に示すよう
に、２つのデコーダ１１、１２を備えて構成されてお
り、各デコーダ１１、１２は入力端子Ａ−１、Ａ−２に
それぞれデータ線Ｄａｔａ−１、Ｄａｔａ−２から高階
調の画像データが入力されたときに、図６に示す論理に
したがって、２系統の出力端子Ｙ１−１〜Ｙｎ−１、Ｙ
１−２〜Ｙｎ−２のうち、各系統毎に単一の出力端子に
のみ“１”の信号（スイッチ駆動信号）を出力し、他の
出力端子には“０”の信号を出力するようになってい
る。
に、２つのデコーダ１１、１２を備えて構成されてお
り、各デコーダ１１、１２は入力端子Ａ−１、Ａ−２に
それぞれデータ線Ｄａｔａ−１、Ｄａｔａ−２から高階
調の画像データが入力されたときに、図６に示す論理に
したがって、２系統の出力端子Ｙ１−１〜Ｙｎ−１、Ｙ
１−２〜Ｙｎ−２のうち、各系統毎に単一の出力端子に
のみ“１”の信号（スイッチ駆動信号）を出力し、他の
出力端子には“０”の信号を出力するようになってい
る。
【００６１】なお、“１”は高い電圧を、“０”は低い
電圧を意味する。また、入力ｉｎはバイナリデータであ
る。またｉｎに入力するデータは説明を分かりやすくす
るために、１からｎまで表しているが、ｎ種類ある符号
であればどの符号でもよく、例えば、０から（ｎ−１）
までの数字を用いることもできる。またデコーダ３の入
力には入力端子としてＡ−１とＡ−２の２系統あるが、
デコーダ１１、１２の入力端子の前にセパレータを設け
て１系統にすることもできる。
電圧を意味する。また、入力ｉｎはバイナリデータであ
る。またｉｎに入力するデータは説明を分かりやすくす
るために、１からｎまで表しているが、ｎ種類ある符号
であればどの符号でもよく、例えば、０から（ｎ−１）
までの数字を用いることもできる。またデコーダ３の入
力には入力端子としてＡ−１とＡ−２の２系統あるが、
デコーダ１１、１２の入力端子の前にセパレータを設け
て１系統にすることもできる。
【００６２】また、デコーダ３を１箇所にまとめて配置
しているが、デコーダ１１、１２を、ＤＡ変換部４を間
にしてその両側に配置することもできる。また、デコー
ダ３としては、図７に示すように、外部ＩＣ２３とし
て、絶縁基板１の外部に配置し、フレキシブルケーブル
（ＦＰＣ）２４を介して絶縁基板１と外部ＩＣ２３とを
接続する構成を採用することもできる。また、外部ＩＣ
２３を絶縁基板１の表面に直接実装することもできる。
しているが、デコーダ１１、１２を、ＤＡ変換部４を間
にしてその両側に配置することもできる。また、デコー
ダ３としては、図７に示すように、外部ＩＣ２３とし
て、絶縁基板１の外部に配置し、フレキシブルケーブル
（ＦＰＣ）２４を介して絶縁基板１と外部ＩＣ２３とを
接続する構成を採用することもできる。また、外部ＩＣ
２３を絶縁基板１の表面に直接実装することもできる。
【００６３】シフトレジスタ２は、画像データに同期し
てトリガ信号を順次出力するトリガ信号出力手段とし
て、例えば、図８に示すように、インバータ、クロック
ドインバータ、ＡＮＤゲートを用いて構成されている。
インバータ、クロックドインバータ、ＡＮＤゲートは、
図９（ａ）〜（ｃ）に示すように、ＴＦＴを用いた回路
によって構成することができる。このシフトレジスタ２
は、図１０に示すように、クロックＣＫと逆相クロック
ＣＫＮおよびスタートパルスＳＴに応答して、ＡＮＤゲ
ートから順次トリガ信号（トリガパルス）ｑ１、ｑ２、
ｑ３を順次発生するようになっている。なお、シフトレ
ジスタ２の回路では、トリガパルスｑ１〜ｑ３が順次出
力されるが、この順番は入力データと信号線との関係で
決まるものであり、この順番は特に限定されるものでは
ない。
てトリガ信号を順次出力するトリガ信号出力手段とし
て、例えば、図８に示すように、インバータ、クロック
ドインバータ、ＡＮＤゲートを用いて構成されている。
インバータ、クロックドインバータ、ＡＮＤゲートは、
図９（ａ）〜（ｃ）に示すように、ＴＦＴを用いた回路
によって構成することができる。このシフトレジスタ２
は、図１０に示すように、クロックＣＫと逆相クロック
ＣＫＮおよびスタートパルスＳＴに応答して、ＡＮＤゲ
ートから順次トリガ信号（トリガパルス）ｑ１、ｑ２、
ｑ３を順次発生するようになっている。なお、シフトレ
ジスタ２の回路では、トリガパルスｑ１〜ｑ３が順次出
力されるが、この順番は入力データと信号線との関係で
決まるものであり、この順番は特に限定されるものでは
ない。
【００６４】走査回路５は、例えば、シフトレジスタ２
と同様の回路で構成され、走査線Ｇ１〜Ｇ２に走査パル
ス信号を順次出力する走査手段として構成されている。
と同様の回路で構成され、走査線Ｇ１〜Ｇ２に走査パル
ス信号を順次出力する走査手段として構成されている。
【００６５】ＤＡ変換部４のスイッチ回路ＳＷに用いる
ＴＦＴとしてｎチャネルのものを用いるものについて述
べたが、図１１に示すように、ＤＡ変換部４にｎチャネ
ルＴＦＴを用いたスイッチ回路ＳＷと、ｐチャネルＴＦ
Ｔを用いたスイッチ回路ＳＷｐを混在させる構成を採用
することができる。すなわち、階調電圧線ＬＶｉの階調
電圧がスイッチ駆動線Ｄｉの信号電圧に対して比較的低
い場合はｎチャネルＴＦＴｔｒ２を用い、階調電圧ＬＶ
ｊの階調電圧がスイッチ駆動線Ｄｊの信号電圧に対して
比較的高い場合はｐチャネルＴＦＴｔｒ２ｐを用いるこ
とで、スイッチ駆動線の信号電源を低く抑えることがで
きる。この場合、ｐチャネルＴＦＴを用いたスイッチ回
路ＳＷｐをデコーダ３に接続するに際しては、デコーダ
３の出力論理を反転するために、デコーダ３とスイッチ
回路ＳＷｐとの間にインバータ２５を設けるか、あるい
はデコーダ３内部で論理を反転する構成を採用すること
ができる。
ＴＦＴとしてｎチャネルのものを用いるものについて述
べたが、図１１に示すように、ＤＡ変換部４にｎチャネ
ルＴＦＴを用いたスイッチ回路ＳＷと、ｐチャネルＴＦ
Ｔを用いたスイッチ回路ＳＷｐを混在させる構成を採用
することができる。すなわち、階調電圧線ＬＶｉの階調
電圧がスイッチ駆動線Ｄｉの信号電圧に対して比較的低
い場合はｎチャネルＴＦＴｔｒ２を用い、階調電圧ＬＶ
ｊの階調電圧がスイッチ駆動線Ｄｊの信号電圧に対して
比較的高い場合はｐチャネルＴＦＴｔｒ２ｐを用いるこ
とで、スイッチ駆動線の信号電源を低く抑えることがで
きる。この場合、ｐチャネルＴＦＴを用いたスイッチ回
路ＳＷｐをデコーダ３に接続するに際しては、デコーダ
３の出力論理を反転するために、デコーダ３とスイッチ
回路ＳＷｐとの間にインバータ２５を設けるか、あるい
はデコーダ３内部で論理を反転する構成を採用すること
ができる。
【００６６】次に、画像表示装置を液晶表示装置装置と
して用いる場合、表示領域６に配置される画素８は、図
１２に示すように、画素ＴＦＴ７でサンプリングされた
電圧を保持するコンデンサ２７と、絶縁基板１と相対向
して配置される基板（透明基板）との間に挟まれた液晶
層２９によって構成することができる。コンデンサ２７
は、一端が接地線２８に接続されており、画素ＴＦＴ７
でサンプリングされた電圧を１フレーム期間安定に保持
することができる。液晶層２９の一端はコモン電極３０
に接続されており、コンデンサ２７に保持された電圧と
コモン電極３０に印加される電圧Ｖｃとの差電圧を液晶
層２９に印加することで、液晶層（液晶）２９の光透過
率が変化し、画像を表示することができる。
して用いる場合、表示領域６に配置される画素８は、図
１２に示すように、画素ＴＦＴ７でサンプリングされた
電圧を保持するコンデンサ２７と、絶縁基板１と相対向
して配置される基板（透明基板）との間に挟まれた液晶
層２９によって構成することができる。コンデンサ２７
は、一端が接地線２８に接続されており、画素ＴＦＴ７
でサンプリングされた電圧を１フレーム期間安定に保持
することができる。液晶層２９の一端はコモン電極３０
に接続されており、コンデンサ２７に保持された電圧と
コモン電極３０に印加される電圧Ｖｃとの差電圧を液晶
層２９に印加することで、液晶層（液晶）２９の光透過
率が変化し、画像を表示することができる。
【００６７】一方、画像表示装置を自発光型表示装置と
して用いる場合、画素８は、図１３に示すように、画素
ＴＦＴ７でサンプリングされた電圧を保持するコンデン
サ３１と、画素ＴＦＴ７でサンプリングされた電圧を電
流に変換する電圧電流変換回路３２、発光層３２で構成
することができる。コンデンサ３１と発光層３３の一端
はそれぞれ接地線３４に接続され、電圧電流変換回路３
２には電源線３５から電圧が印加されている。電源線３
５と接地線３４との間に外部から電圧が印加されたとき
に、サンプリングされた電圧がコンデンサ３１に保持さ
れると、保持された電圧に対応して発光層３３の発光強
度が変化し、画像を表示することができる。
して用いる場合、画素８は、図１３に示すように、画素
ＴＦＴ７でサンプリングされた電圧を保持するコンデン
サ３１と、画素ＴＦＴ７でサンプリングされた電圧を電
流に変換する電圧電流変換回路３２、発光層３２で構成
することができる。コンデンサ３１と発光層３３の一端
はそれぞれ接地線３４に接続され、電圧電流変換回路３
２には電源線３５から電圧が印加されている。電源線３
５と接地線３４との間に外部から電圧が印加されたとき
に、サンプリングされた電圧がコンデンサ３１に保持さ
れると、保持された電圧に対応して発光層３３の発光強
度が変化し、画像を表示することができる。
【００６８】表示領域６に画像を表示するに際しては、
画像表示装置の各回路は図１４に示すように動作する。
まず、デコーダ３に多階調の画像データとして、データ
線Ｄａｔａ−１に奇数番目の画像データが入力され、デ
ータ線Ｄａｔａ−２には偶数番目の画像データが入力さ
れる。例えば、表示領域６に表示すべき横１行の画像デ
ータ＃１〜＃６が左から右に順に〔２，３，４，２，
１，ｎ〕の場合、データ線Ｄａｔａ−１には、〔２，
４，１〕、データ線Ｄａｔａ−２には〔３，２、ｎ〕の
順に画像データが入力される。画像データがデコーダ３
でデコードされると、画像データによって選択されたス
イッチ駆動線として、スイッチ駆動線Ｄ１−１〜Ｄｎ−
１のうち１本が“１”になるとともに、スイッチ駆動線
Ｄ１−２〜Ｄｎ−２のうち１本が“１”になる。この画
像データの入力に同期して、シフトレジスタ２からは、
トリガ線Ｑ１〜Ｑ３に順次トリガパルスが出力される。
トリガパルスが順次出力されると、トリガ線Ｑ１〜Ｑ３
に接続されたｎチャネルＴＦＴｔｒ１がＯＮとなり、ス
イッチ駆動線のデータが順次サンプリングされ、各トリ
ガ線Ｑ１〜Ｑ３に接続されたスイッチ回路ＳＷのうち、
スイッチ駆動線に“１”のデータが出力されたスイッチ
回路ＳＷには画像データに対応して“１”のデータが記
憶され、スイッチ駆動線に“０”のデータが出力された
スイッチ回路ＳＷには“０”のデータが記憶され、これ
らのデータは再びタンプリングされるまで保持される。
その間、“１”のデータを記憶したスイッチ回路ＳＷの
ＴＦＴｔｒ２がＯＮになり、階調電圧線ＬＶ１〜ＬＶｎ
のうち、“１”のデータを記憶したスイッチ回路ＳＷに
接続された階調電圧線の階調電圧が出力線に出力され
る。
画像表示装置の各回路は図１４に示すように動作する。
まず、デコーダ３に多階調の画像データとして、データ
線Ｄａｔａ−１に奇数番目の画像データが入力され、デ
ータ線Ｄａｔａ−２には偶数番目の画像データが入力さ
れる。例えば、表示領域６に表示すべき横１行の画像デ
ータ＃１〜＃６が左から右に順に〔２，３，４，２，
１，ｎ〕の場合、データ線Ｄａｔａ−１には、〔２，
４，１〕、データ線Ｄａｔａ−２には〔３，２、ｎ〕の
順に画像データが入力される。画像データがデコーダ３
でデコードされると、画像データによって選択されたス
イッチ駆動線として、スイッチ駆動線Ｄ１−１〜Ｄｎ−
１のうち１本が“１”になるとともに、スイッチ駆動線
Ｄ１−２〜Ｄｎ−２のうち１本が“１”になる。この画
像データの入力に同期して、シフトレジスタ２からは、
トリガ線Ｑ１〜Ｑ３に順次トリガパルスが出力される。
トリガパルスが順次出力されると、トリガ線Ｑ１〜Ｑ３
に接続されたｎチャネルＴＦＴｔｒ１がＯＮとなり、ス
イッチ駆動線のデータが順次サンプリングされ、各トリ
ガ線Ｑ１〜Ｑ３に接続されたスイッチ回路ＳＷのうち、
スイッチ駆動線に“１”のデータが出力されたスイッチ
回路ＳＷには画像データに対応して“１”のデータが記
憶され、スイッチ駆動線に“０”のデータが出力された
スイッチ回路ＳＷには“０”のデータが記憶され、これ
らのデータは再びタンプリングされるまで保持される。
その間、“１”のデータを記憶したスイッチ回路ＳＷの
ＴＦＴｔｒ２がＯＮになり、階調電圧線ＬＶ１〜ＬＶｎ
のうち、“１”のデータを記憶したスイッチ回路ＳＷに
接続された階調電圧線の階調電圧が出力線に出力され
る。
【００６９】すなわち、時間ｔ０から始まるトリガパル
スにしたがって、出力線Ｘ１〜Ｘ６には順次階調電圧が
出力され、各階調電圧は信号線Ｓ１〜Ｓ６に供給され
る。そして最初のトリガパルスがトリガ線Ｑ３から発生
する時間ｔ１で全ての信号線Ｓ１〜Ｓ６にそれぞれ画像
データ〔２，３，４，２，１，ｎ〕に対応した階調電圧
〔Ｖ２，Ｖ３，Ｖ４，Ｖ２，Ｖ１，Ｖｎ〕が供給され
る。
スにしたがって、出力線Ｘ１〜Ｘ６には順次階調電圧が
出力され、各階調電圧は信号線Ｓ１〜Ｓ６に供給され
る。そして最初のトリガパルスがトリガ線Ｑ３から発生
する時間ｔ１で全ての信号線Ｓ１〜Ｓ６にそれぞれ画像
データ〔２，３，４，２，１，ｎ〕に対応した階調電圧
〔Ｖ２，Ｖ３，Ｖ４，Ｖ２，Ｖ１，Ｖｎ〕が供給され
る。
【００７０】各信号線Ｓ１〜Ｓ６に階調電圧が印加され
る過程で、走査回路５から各走査線Ｇ１、Ｇに１ライン
期間ごとに順次走査パルスが出力される。１ライン期間
は時間ｔ０〜ｔ２およびｔ２〜ｔ４のそれぞれの期間で
あり、時間ｔ０〜ｔ２の１ライン期間は走査線Ｇ１が
“１”になり、時間ｔ２〜ｒ４の１ライン期間は走査線
Ｇ２が“１”になる。
る過程で、走査回路５から各走査線Ｇ１、Ｇに１ライン
期間ごとに順次走査パルスが出力される。１ライン期間
は時間ｔ０〜ｔ２およびｔ２〜ｔ４のそれぞれの期間で
あり、時間ｔ０〜ｔ２の１ライン期間は走査線Ｇ１が
“１”になり、時間ｔ２〜ｒ４の１ライン期間は走査線
Ｇ２が“１”になる。
【００７１】走査線Ｇ１が“１”のときに、走査線Ｇ１
に接続された１行の画素ＴＦＴ７ではソース電極−ドレ
イン電極間は導通状態となり、遅くとも時間ｔ１〜ｔ２
の間に１行目の画素８に信号線Ｓ１〜Ｓ６からの階調電
圧が書き込まれる。
に接続された１行の画素ＴＦＴ７ではソース電極−ドレ
イン電極間は導通状態となり、遅くとも時間ｔ１〜ｔ２
の間に１行目の画素８に信号線Ｓ１〜Ｓ６からの階調電
圧が書き込まれる。
【００７２】同様にして、時間ｔ２〜ｔ４の間では、時
間ｔ３までに全ての信号線Ｓ１〜Ｓ６にそれぞれ画像デ
ータ〔２，１，ｎ，４，３，１〕に対応した階調電圧
〔Ｖ２，Ｖ１，Ｖｎ，Ｖ４，Ｖ３，Ｖ１〕が供給され、
２行目の画素８に、遅くとも時間ｔ３〜ｔ４の間に信号
線Ｓ１〜Ｓ６からの階調電圧が書き込まれる。以上の動
作を繰り返すことで、全ての表示領域６の画素８に目的
の電圧が印加され、表示領域６の全体に画像を表示する
ことができる。
間ｔ３までに全ての信号線Ｓ１〜Ｓ６にそれぞれ画像デ
ータ〔２，１，ｎ，４，３，１〕に対応した階調電圧
〔Ｖ２，Ｖ１，Ｖｎ，Ｖ４，Ｖ３，Ｖ１〕が供給され、
２行目の画素８に、遅くとも時間ｔ３〜ｔ４の間に信号
線Ｓ１〜Ｓ６からの階調電圧が書き込まれる。以上の動
作を繰り返すことで、全ての表示領域６の画素８に目的
の電圧が印加され、表示領域６の全体に画像を表示する
ことができる。
【００７３】画像表示装置を駆動するに際しては、デコ
ーダ３の駆動周波数は、データ線Ｄａｔａ−１およびＤ
ａｔａ−２から入力される画像データの周波数と同じで
ある。一方、スイッチ回路ＳＷは１ライン期間に１回、
トリガ線のトリガパルスにより駆動される。この場合、
１ライン期間には、少なくとも２つのデータが入力され
るので、デコーダ３の駆動周波数はスイッチ回路ＳＷの
駆動周波数の２倍以上になる。
ーダ３の駆動周波数は、データ線Ｄａｔａ−１およびＤ
ａｔａ−２から入力される画像データの周波数と同じで
ある。一方、スイッチ回路ＳＷは１ライン期間に１回、
トリガ線のトリガパルスにより駆動される。この場合、
１ライン期間には、少なくとも２つのデータが入力され
るので、デコーダ３の駆動周波数はスイッチ回路ＳＷの
駆動周波数の２倍以上になる。
【００７４】ここで、画像表示装置を液晶表示装置とし
て用いる場合、画素８に供給する電圧は１フィールドご
とに極性が反転する交流電圧を用いる必要があり、この
交流電圧を液晶に与えてその実効値の電圧で光透過率を
変化させる必要がある。１フィールド期間ごとに極性が
反転する交流電圧を画素に印加するに際しては、次の２
つの方法のうちいずれかの方法を採用することができ
る。
て用いる場合、画素８に供給する電圧は１フィールドご
とに極性が反転する交流電圧を用いる必要があり、この
交流電圧を液晶に与えてその実効値の電圧で光透過率を
変化させる必要がある。１フィールド期間ごとに極性が
反転する交流電圧を画素に印加するに際しては、次の２
つの方法のうちいずれかの方法を採用することができ
る。
【００７５】交流化の第１の方法としては、図１５に示
すように、コモン電極３０（図１２のコモン電極３０）
に印加される電圧Ｖｃを固定し、画素８の電圧を１フィ
ールド期間ごとに反転させる方法である。Ｖ１は最高電
圧で、Ｖｎは最低電圧である。画素８に高い交流電圧値
Ｖｍａｘを印加する場合は、（１）のラインのように、
１フィールド期間ごとに電圧Ｖ１と電圧Ｖｎをそれぞれ
出力する。一方、画素８に低い交流電圧値Ｖｍｉｎを印
加する場合は、（２）のラインのように、１フィールド
期間ごとにＶ（ｎ／２）とＶ〔（ｎ／２）＋１〕をそれ
ぞれ出力する。
すように、コモン電極３０（図１２のコモン電極３０）
に印加される電圧Ｖｃを固定し、画素８の電圧を１フィ
ールド期間ごとに反転させる方法である。Ｖ１は最高電
圧で、Ｖｎは最低電圧である。画素８に高い交流電圧値
Ｖｍａｘを印加する場合は、（１）のラインのように、
１フィールド期間ごとに電圧Ｖ１と電圧Ｖｎをそれぞれ
出力する。一方、画素８に低い交流電圧値Ｖｍｉｎを印
加する場合は、（２）のラインのように、１フィールド
期間ごとにＶ（ｎ／２）とＶ〔（ｎ／２）＋１〕をそれ
ぞれ出力する。
【００７６】この場合、デコーダ１１、１２は、図１６
の論理にしたがって動作することになる。すなわち、奇
数番目のフィールド期間と偶数番目のフィールド期間で
出力がｏｕｔ−１〜ｏｕｔ−（ｎ／２）と、ｏｕｔ−
（（ｎ／２）＋１）〜ｏｕｔ−ｎの出力が切り替わる。
また、この場合、ｎは画像表示装置の表示可能な階調数
の２倍である。例えば、階調ビット数が６ビットの場
合、階調数は６４なので、ｎ＝１２８である。また階調
電圧線に１フィールドごとに２値の電圧を交互に供給す
ることにより交流化する方法がある。この場合は、ｎは
画像表示装置が表示可能な階調数と同じである。例え
ば、階調ビット数が６ビットの場合、階調数は６４なの
で、ｎ＝６４である。
の論理にしたがって動作することになる。すなわち、奇
数番目のフィールド期間と偶数番目のフィールド期間で
出力がｏｕｔ−１〜ｏｕｔ−（ｎ／２）と、ｏｕｔ−
（（ｎ／２）＋１）〜ｏｕｔ−ｎの出力が切り替わる。
また、この場合、ｎは画像表示装置の表示可能な階調数
の２倍である。例えば、階調ビット数が６ビットの場
合、階調数は６４なので、ｎ＝１２８である。また階調
電圧線に１フィールドごとに２値の電圧を交互に供給す
ることにより交流化する方法がある。この場合は、ｎは
画像表示装置が表示可能な階調数と同じである。例え
ば、階調ビット数が６ビットの場合、階調数は６４なの
で、ｎ＝６４である。
【００７７】交流化の第２の方法としては、図１７に示
すように、コモン電圧（図１２のコモン電極３０に印加
される電圧）Ｖｃを交流化する方法がある。この場合、
階調電圧線の電圧範囲が狭くなり、回路の低電圧化、低
消費電力化に都合が良い。Ｖ１は最高電圧を示し、Ｖｎ
は最低電圧を示す。画素の高い交流電圧値Ｖｍａｘを印
加する場合は、（１）のラインのように、コモン電圧Ｖ
ｃが低い電圧であるフィールド期間ごとに電圧Ｖ１を出
力し、コモン電圧Ｖｃが高い電圧であるフィールド期間
ごとに電圧Ｖｎをそれぞれ出力する。画素８に近い交流
電圧値Ｖｍａｘを印加する場合は、（２）のラインのよ
うに、（１）のラインと逆の組合わせで電圧が出力され
る。
すように、コモン電圧（図１２のコモン電極３０に印加
される電圧）Ｖｃを交流化する方法がある。この場合、
階調電圧線の電圧範囲が狭くなり、回路の低電圧化、低
消費電力化に都合が良い。Ｖ１は最高電圧を示し、Ｖｎ
は最低電圧を示す。画素の高い交流電圧値Ｖｍａｘを印
加する場合は、（１）のラインのように、コモン電圧Ｖ
ｃが低い電圧であるフィールド期間ごとに電圧Ｖ１を出
力し、コモン電圧Ｖｃが高い電圧であるフィールド期間
ごとに電圧Ｖｎをそれぞれ出力する。画素８に近い交流
電圧値Ｖｍａｘを印加する場合は、（２）のラインのよ
うに、（１）のラインと逆の組合わせで電圧が出力され
る。
【００７８】階調数を８として入力データに対して階調
電圧が非対象の場合には、図１８に示すような特性の階
調電圧を用いることができる。図１８では、偶数番目の
フィールド期間では８通り、奇数番目のフィールド期間
では８通りの出力電圧があり、そのうち４つが同じ電圧
を取り得るので、４つの電圧を奇数番目のフィールド期
間と偶数番目のフィールド期間で共用することができ
る。すなわち、各フィールド期間で電圧を共用しないと
きには１８通りの電圧を必要とするのに対して、各フィ
ールド期間で電圧Ｖ１、Ｖ５、Ｖ８、Ｖ１２を共用する
ことで、１２通りの階調電圧を用いることで、階調電圧
を発生させることができ、階調電圧線の数はｎ＝１２に
なる。この場合、デコーダ１１、１２は、図１９に示す
論理にしたがって動作することになる。例えば、奇数番
目のフィールド期間では、階調１に対して電圧Ｖ１を選
択するための信号が出力され、階調２に対しては電圧Ｖ
５を出力するための信号が出力され、同様に、階調３、
５、６、７、８に対して、電圧Ｖ７、Ｖ８、Ｖ９、Ｖ１
０、Ｖ１１、Ｖ１２を順次選択するための信号が出力さ
れる。
電圧が非対象の場合には、図１８に示すような特性の階
調電圧を用いることができる。図１８では、偶数番目の
フィールド期間では８通り、奇数番目のフィールド期間
では８通りの出力電圧があり、そのうち４つが同じ電圧
を取り得るので、４つの電圧を奇数番目のフィールド期
間と偶数番目のフィールド期間で共用することができ
る。すなわち、各フィールド期間で電圧を共用しないと
きには１８通りの電圧を必要とするのに対して、各フィ
ールド期間で電圧Ｖ１、Ｖ５、Ｖ８、Ｖ１２を共用する
ことで、１２通りの階調電圧を用いることで、階調電圧
を発生させることができ、階調電圧線の数はｎ＝１２に
なる。この場合、デコーダ１１、１２は、図１９に示す
論理にしたがって動作することになる。例えば、奇数番
目のフィールド期間では、階調１に対して電圧Ｖ１を選
択するための信号が出力され、階調２に対しては電圧Ｖ
５を出力するための信号が出力され、同様に、階調３、
５、６、７、８に対して、電圧Ｖ７、Ｖ８、Ｖ９、Ｖ１
０、Ｖ１１、Ｖ１２を順次選択するための信号が出力さ
れる。
【００７９】なお、階調数は任意の数でもあってもよ
く、奇数番目と偶数番目のフィールド期間で共用できる
電圧の数により、必要な電圧の数、つまり階調電圧線の
数ｎが決まり、最大で階調数の２倍、最小で階調数の１
倍である。
く、奇数番目と偶数番目のフィールド期間で共用できる
電圧の数により、必要な電圧の数、つまり階調電圧線の
数ｎが決まり、最大で階調数の２倍、最小で階調数の１
倍である。
【００８０】次に、ＤＡ変換部４の回路レイアウト例を
図２０に示す。この回路レイアウト例は、スイッチ回路
ＳＷを紙面横方向に２回路分、紙面縦方向に４回路分を
含む領域のみを記述している。階調電圧線ＬＶ１、ＬＶ
２と、スイッチ駆動線Ｄ１−１、Ｄ１−２、Ｄ２−１、
Ｄ２−２は同一の層に形成した金属配線で紙面横方向に
沿って配線されている。スイッチ駆動線は高速な信号を
伝え、階調電圧線は交流的に接地するが、配線長は紙面
横方向に長く配線する必要があるため、紙面横方向の配
線であるスイッチ駆動線と階調電圧線はアルミニウムあ
るいは銅で形成して抵抗を低くするのが好ましい。トリ
ガ線Ｑ１、Ｑ２と出力線Ｘ１〜Ｘ４は、ＴＦＴのゲート
部を形成する金属配線と同一層の金属配線を用い、階調
電圧線とスイッチ駆動線とが交差する紙面縦方向に配線
されている。またスイッチ駆動線Ｄ１−１と階調電圧線
ＬＶ１との間、階調電圧線ＬＶ１とスイッチ駆動線Ｄ１
−２との間、スイッチ駆動線Ｄ２−１と階調電圧線ＬＶ
２との間、階調電圧線ＬＶ２とスイッチ駆動線Ｄ２−２
との間にそれぞれスイッチ回路ＳＷが形成されている。
各スイッチ回路ＳＷには、２つのｎチャネルＴＦＴｔｒ
１とｔｒ２を形成し、金属配線、ゲート金属膜を用い
て、図４に示す回路図にしたがって配線されている。Ｔ
ＦＴｔｒ１とｔｒ２はポリシリコン膜とゲート金属膜と
の交差部に形成されている。ポリシリコン膜はゲート金
属膜との交差部近傍以外はリンがドープされ、ｎチャネ
ルＴＦＴになっている。コンデンサＣｍは階調電圧線の
金属配線と、ゲート金属膜（階調電圧線とは異なる配線
層に形成された電極）とをオーバーラップさせた領域に
形成されている。
図２０に示す。この回路レイアウト例は、スイッチ回路
ＳＷを紙面横方向に２回路分、紙面縦方向に４回路分を
含む領域のみを記述している。階調電圧線ＬＶ１、ＬＶ
２と、スイッチ駆動線Ｄ１−１、Ｄ１−２、Ｄ２−１、
Ｄ２−２は同一の層に形成した金属配線で紙面横方向に
沿って配線されている。スイッチ駆動線は高速な信号を
伝え、階調電圧線は交流的に接地するが、配線長は紙面
横方向に長く配線する必要があるため、紙面横方向の配
線であるスイッチ駆動線と階調電圧線はアルミニウムあ
るいは銅で形成して抵抗を低くするのが好ましい。トリ
ガ線Ｑ１、Ｑ２と出力線Ｘ１〜Ｘ４は、ＴＦＴのゲート
部を形成する金属配線と同一層の金属配線を用い、階調
電圧線とスイッチ駆動線とが交差する紙面縦方向に配線
されている。またスイッチ駆動線Ｄ１−１と階調電圧線
ＬＶ１との間、階調電圧線ＬＶ１とスイッチ駆動線Ｄ１
−２との間、スイッチ駆動線Ｄ２−１と階調電圧線ＬＶ
２との間、階調電圧線ＬＶ２とスイッチ駆動線Ｄ２−２
との間にそれぞれスイッチ回路ＳＷが形成されている。
各スイッチ回路ＳＷには、２つのｎチャネルＴＦＴｔｒ
１とｔｒ２を形成し、金属配線、ゲート金属膜を用い
て、図４に示す回路図にしたがって配線されている。Ｔ
ＦＴｔｒ１とｔｒ２はポリシリコン膜とゲート金属膜と
の交差部に形成されている。ポリシリコン膜はゲート金
属膜との交差部近傍以外はリンがドープされ、ｎチャネ
ルＴＦＴになっている。コンデンサＣｍは階調電圧線の
金属配線と、ゲート金属膜（階調電圧線とは異なる配線
層に形成された電極）とをオーバーラップさせた領域に
形成されている。
【００８１】金属配線のレイアウトルールはスペース４
μｍ、線幅４μｍになっている。紙面横方向のスイッチ
回路ＳＷのピッチは８４μｍになっている。スイッチ回
路ＳＷの１ピッチは２画素分になるため、画素ピッチは
その半分の４２μｍになり、画像表示装置のピッチは２
００画素／インチを超える高精細度にすることが可能に
なる。すなわち、階調数が増加すると、スイッチ回路Ｓ
Ｗと階調電圧線、スイッチ駆動線が増加するが、本実施
形態によれば、階調数の増加によっても出力線、トリガ
線は増加しないため、このピッチは階調ビット数の増加
に影響されないことになる。
μｍ、線幅４μｍになっている。紙面横方向のスイッチ
回路ＳＷのピッチは８４μｍになっている。スイッチ回
路ＳＷの１ピッチは２画素分になるため、画素ピッチは
その半分の４２μｍになり、画像表示装置のピッチは２
００画素／インチを超える高精細度にすることが可能に
なる。すなわち、階調数が増加すると、スイッチ回路Ｓ
Ｗと階調電圧線、スイッチ駆動線が増加するが、本実施
形態によれば、階調数の増加によっても出力線、トリガ
線は増加しないため、このピッチは階調ビット数の増加
に影響されないことになる。
【００８２】また本実施形態においては、多階調表示の
画像表示装置であっても、階調数に関わらず、紙面縦方
向の配線は、１信号線当たり１．５本（２本の信号線Ｓ
１、Ｓ２に対して縦方向の配線は出力線Ｘ１、Ｘ２、ト
リガ線Ｑ１の３本となり、縦方向の配線は、１信号線当
たり１．５本となる。）と変わらないので、配線に必要
なスペースは、例えば、レイアウトルールがスペース４
μｍ、ライン幅４μｍの場合、（４＋４）×１．５本＝
１２μｍの幅で済むので、２００画素／インチの画像表
示装置でも、１ライン当たり３０μｍの回路作成スペー
スを持つことができる。したがって、画像表示装置をカ
ラー縦ストライプ画素で十分に２００画素／インチを超
えるような高精細化を図ることができる。
画像表示装置であっても、階調数に関わらず、紙面縦方
向の配線は、１信号線当たり１．５本（２本の信号線Ｓ
１、Ｓ２に対して縦方向の配線は出力線Ｘ１、Ｘ２、ト
リガ線Ｑ１の３本となり、縦方向の配線は、１信号線当
たり１．５本となる。）と変わらないので、配線に必要
なスペースは、例えば、レイアウトルールがスペース４
μｍ、ライン幅４μｍの場合、（４＋４）×１．５本＝
１２μｍの幅で済むので、２００画素／インチの画像表
示装置でも、１ライン当たり３０μｍの回路作成スペー
スを持つことができる。したがって、画像表示装置をカ
ラー縦ストライプ画素で十分に２００画素／インチを超
えるような高精細化を図ることができる。
【００８３】また階調ビット数は６ビットの場合でも、
信号線１列当たりのＤＡ変換部４のトランジスタ数は２
×６４＝１２５個となり、少なくできる。ＤＡ変換部４
の紙面縦方向の幅は５２μｍ×６４＝３．５８４ｍｍに
なり、画像表示装置の非表示領域の占有面積をより小さ
くすることができる。
信号線１列当たりのＤＡ変換部４のトランジスタ数は２
×６４＝１２５個となり、少なくできる。ＤＡ変換部４
の紙面縦方向の幅は５２μｍ×６４＝３．５８４ｍｍに
なり、画像表示装置の非表示領域の占有面積をより小さ
くすることができる。
【００８４】またスイッチ駆動線の交差配線数は信号線
２本当たり、図２０の交差部４１〜４３に示すように、
３箇所であり、信号線１本当たりに換算しても１．５本
である。すなわち交差する配線は出力配線２本とトリガ
線１本だけである。さらに各階調電圧線の両側に２本の
スイッチ駆動線を並行に配線しているため、スイッチ駆
動線同士で互いに交差することはない。したがって、こ
の交差配線数は階調数ｎが増加しても変わらない。した
がって、多階調表示の画像表示装置であっても、交差配
線、つまり交差配線容量を少なくすることができ、高速
な信号が伝送されるスイッチ駆動線での電力の消費を少
なくすることができる。
２本当たり、図２０の交差部４１〜４３に示すように、
３箇所であり、信号線１本当たりに換算しても１．５本
である。すなわち交差する配線は出力配線２本とトリガ
線１本だけである。さらに各階調電圧線の両側に２本の
スイッチ駆動線を並行に配線しているため、スイッチ駆
動線同士で互いに交差することはない。したがって、こ
の交差配線数は階調数ｎが増加しても変わらない。した
がって、多階調表示の画像表示装置であっても、交差配
線、つまり交差配線容量を少なくすることができ、高速
な信号が伝送されるスイッチ駆動線での電力の消費を少
なくすることができる。
【００８５】また本実施形態においては、デコーダ１
１、１２にそれぞれ接続されるｎ本のスイッチ駆動線に
おける状態の変化数は、最大で２、平均値は２×（１−
（１／ｎ））となる。なお、１／ｎは同じデータが発生
する確率を示している。
１、１２にそれぞれ接続されるｎ本のスイッチ駆動線に
おける状態の変化数は、最大で２、平均値は２×（１−
（１／ｎ））となる。なお、１／ｎは同じデータが発生
する確率を示している。
【００８６】このように、本実施形態では、最大値は階
調ビット数２ビット以上で、平均値は階調ビット数４ビ
ット以上で変化数は少なくなる。すなわち、デコーダ１
１、１２によってそれぞれ単一のスイッチ駆動線にのみ
“１”の信号を出力するようにしているため、データの
変化回数を少なくすることができる。
調ビット数２ビット以上で、平均値は階調ビット数４ビ
ット以上で変化数は少なくなる。すなわち、デコーダ１
１、１２によってそれぞれ単一のスイッチ駆動線にのみ
“１”の信号を出力するようにしているため、データの
変化回数を少なくすることができる。
【００８７】したがって、多階調のデータをデータバス
でバイナリデータとして入力する従来の方式に比べ、本
実施形態によれば、消費電力の最大値は２ビット以上
で、平均値は４ビット以上となり、多階調な画像を表示
する場合でも、消費電力を少なくすることができる。
でバイナリデータとして入力する従来の方式に比べ、本
実施形態によれば、消費電力の最大値は２ビット以上
で、平均値は４ビット以上となり、多階調な画像を表示
する場合でも、消費電力を少なくすることができる。
【００８８】また本実施形態によれば、デコーダ３を、
図７に示すように、外部ＩＣ２３として構成した場合、
外部ＩＣ２３と画像表示装置との間を接続するフレキシ
ブルケーブルの寄生容量を駆動する消費電力も同様に低
減することができ、フレキシブルケーブル２４などの外
部配線での高速な信号の消費電力も低減することができ
る。
図７に示すように、外部ＩＣ２３として構成した場合、
外部ＩＣ２３と画像表示装置との間を接続するフレキシ
ブルケーブルの寄生容量を駆動する消費電力も同様に低
減することができ、フレキシブルケーブル２４などの外
部配線での高速な信号の消費電力も低減することができ
る。
【００８９】次に、本発明の第２実施形態を図２１にし
たがって説明する。本実施形態は、絶縁基板５１の非表
示領域に、ＤＡ変換部４の代わりに、ＤＡ変換部５４を
設け、デコーダ３の代わりに、デコーダ５３を設けたも
のであり、他の構成は図１に示すものと同様である。な
お、図２１では、信号線Ｓ１〜Ｓ３に関連するもののみ
が示されている。
たがって説明する。本実施形態は、絶縁基板５１の非表
示領域に、ＤＡ変換部４の代わりに、ＤＡ変換部５４を
設け、デコーダ３の代わりに、デコーダ５３を設けたも
のであり、他の構成は図１に示すものと同様である。な
お、図２１では、信号線Ｓ１〜Ｓ３に関連するもののみ
が示されている。
【００９０】デコーダ５３は、多階調の画像データがデ
ータ線Ｄａｔａに入力されたときに、ｎ本のスイッチ駆
動線Ｄ１〜Ｄｎうち１本のスイッチ駆動線に対して
“１”のデータ（スイッチ駆動信号）を出力し、その他
のスイッチ駆動線に対しては、“０”のデータを出力す
るように構成されている。
ータ線Ｄａｔａに入力されたときに、ｎ本のスイッチ駆
動線Ｄ１〜Ｄｎうち１本のスイッチ駆動線に対して
“１”のデータ（スイッチ駆動信号）を出力し、その他
のスイッチ駆動線に対しては、“０”のデータを出力す
るように構成されている。
【００９１】ＤＡ変換部５４は、ｎ本の階調電圧線ＬＶ
１〜ＬＶｎ、ｎ本のスイッチ駆動線Ｄ１〜Ｄｎ、トリガ
線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ３、接地線ＧＮＤ、パル
ス線ＬＰを備えており、各スイッチ駆動線と並行に接地
線ＧＮＤ、パルス線ＬＰ、階調電圧線ＬＶ１〜ＬＶｎが
配線され、これらの配線と交差する方向にトリガ線Ｑ１
〜Ｑ３と出力線Ｘ１〜Ｘ３がそれぞれ並行に配線され、
各線が互いに交差する交差点近傍の領域にそれぞれスイ
ッチ回路ＳＬが形成されている。
１〜ＬＶｎ、ｎ本のスイッチ駆動線Ｄ１〜Ｄｎ、トリガ
線Ｑ１〜Ｑ３、出力線Ｘ１〜Ｘ３、接地線ＧＮＤ、パル
ス線ＬＰを備えており、各スイッチ駆動線と並行に接地
線ＧＮＤ、パルス線ＬＰ、階調電圧線ＬＶ１〜ＬＶｎが
配線され、これらの配線と交差する方向にトリガ線Ｑ１
〜Ｑ３と出力線Ｘ１〜Ｘ３がそれぞれ並行に配線され、
各線が互いに交差する交差点近傍の領域にそれぞれスイ
ッチ回路ＳＬが形成されている。
【００９２】スイッチ駆動線Ｄ１〜Ｄｎはデコーダ５３
の出力部に、トリガ線Ｑ１〜Ｑ３はシフトレジスタ２の
出力部に、出力線Ｘ１〜Ｘ３は信号線Ｓ１〜Ｓ３にそれ
ぞれ接続されている。
の出力部に、トリガ線Ｑ１〜Ｑ３はシフトレジスタ２の
出力部に、出力線Ｘ１〜Ｘ３は信号線Ｓ１〜Ｓ３にそれ
ぞれ接続されている。
【００９３】各スイッチ駆動線と各階調電圧線の配置の
関係は、任意の自然数ｉ≦ｎに対して、ｉ番目の階調電
圧線ＬＶｉに並行してスイッチ駆動線Ｄｉが配置されて
いる。各階調電圧線ＬＶ１〜ＬＶｎには、前記実施形態
と同様に、表示階調に対応した階調電圧として、相異な
る電圧Ｖ１〜Ｖｎが印加されている。接地線ＧＮＤには
データ“０”に対応する低い電圧が印加されており、パ
ルス線ＬＰにはスイッチ回路ＳＬでレベルシフト動作に
必要なパルスが供給されている。
関係は、任意の自然数ｉ≦ｎに対して、ｉ番目の階調電
圧線ＬＶｉに並行してスイッチ駆動線Ｄｉが配置されて
いる。各階調電圧線ＬＶ１〜ＬＶｎには、前記実施形態
と同様に、表示階調に対応した階調電圧として、相異な
る電圧Ｖ１〜Ｖｎが印加されている。接地線ＧＮＤには
データ“０”に対応する低い電圧が印加されており、パ
ルス線ＬＰにはスイッチ回路ＳＬでレベルシフト動作に
必要なパルスが供給されている。
【００９４】スイッチ回路ＳＬは、ｎチャネルのＴＦＴ
ｔｒ３〜ｔｒ６およびコンデンサ（静電容量）Ｃ１で構
成されている。このスイッチ回路ＳＬはトリガ信号とス
イッチ駆動線からのデータ（スイッチ駆動信号）に応答
して指定の階調電圧線を選択するスイッチ手段としての
機能を備えているとともに、スイッチ駆動線の電圧を増
幅するレベルシフター（電圧レベル変換手段）としての
機能を備えて構成されている。ＴＦＴｔｒ３およびＴＦ
Ｔｔｒ５のゲート電極はトリガ線Ｑ１に接続されてお
り、トリガ線Ｑ１からトリガパルス（トリガ信号）が入
力されたときに、このトリガパルスに同期して、コンデ
ンサＣ１の一端ａにスイッチ駆動線Ｄ１の電圧をサンプ
リングし、コンデンサＣ１の一端ｂに接地線ＧＮＤの電
圧をサンプリングする構成になっている。コンデンサＣ
１の両端はＴＦＴｔｒ４のゲート電極とドレイン電極に
それぞれ接続されており、パルス線ＬＰのパルスによっ
てｂ点の電圧をレベルシフトする構成になっている。
ｔｒ３〜ｔｒ６およびコンデンサ（静電容量）Ｃ１で構
成されている。このスイッチ回路ＳＬはトリガ信号とス
イッチ駆動線からのデータ（スイッチ駆動信号）に応答
して指定の階調電圧線を選択するスイッチ手段としての
機能を備えているとともに、スイッチ駆動線の電圧を増
幅するレベルシフター（電圧レベル変換手段）としての
機能を備えて構成されている。ＴＦＴｔｒ３およびＴＦ
Ｔｔｒ５のゲート電極はトリガ線Ｑ１に接続されてお
り、トリガ線Ｑ１からトリガパルス（トリガ信号）が入
力されたときに、このトリガパルスに同期して、コンデ
ンサＣ１の一端ａにスイッチ駆動線Ｄ１の電圧をサンプ
リングし、コンデンサＣ１の一端ｂに接地線ＧＮＤの電
圧をサンプリングする構成になっている。コンデンサＣ
１の両端はＴＦＴｔｒ４のゲート電極とドレイン電極に
それぞれ接続されており、パルス線ＬＰのパルスによっ
てｂ点の電圧をレベルシフトする構成になっている。
【００９５】一方、ＴＦＴｔｒ６のソース電極とドレイ
ン電極はそれぞれ階調電圧線ＬＶ１と出力線Ｘ１に接続
されており、ｂ点の電圧で階調電圧線ＬＶ１と出力線Ｘ
１との間でＯＮ／ＯＦＦ制御するスイッチを構成してい
る。すなわち、ＴＦＴｔｒ６は、ｂ点に高い電圧が印加
されているときはＯＮ（導通）し、低い電圧が印加され
ているときはＯＦＦ（非導通）になる。なお、各出力配
線Ｘ１〜Ｘ３、スイッチ駆動線Ｄ１〜Ｄｎの全ての交点
にマトリクス状に配置されてスイッチ回路ＳＬも同様に
構成されている。
ン電極はそれぞれ階調電圧線ＬＶ１と出力線Ｘ１に接続
されており、ｂ点の電圧で階調電圧線ＬＶ１と出力線Ｘ
１との間でＯＮ／ＯＦＦ制御するスイッチを構成してい
る。すなわち、ＴＦＴｔｒ６は、ｂ点に高い電圧が印加
されているときはＯＮ（導通）し、低い電圧が印加され
ているときはＯＦＦ（非導通）になる。なお、各出力配
線Ｘ１〜Ｘ３、スイッチ駆動線Ｄ１〜Ｄｎの全ての交点
にマトリクス状に配置されてスイッチ回路ＳＬも同様に
構成されている。
【００９６】次に、スイッチ回路ＳＬにおけるレベルシ
フト動作を図２２にしたがって説明する。まず、スイッ
チ回路ＳＬに接続されたトリガ線Ｑ１に回路の電圧ＶＤ
Ｄのパルスが入力されると、前述したように、ａ点には
スイッチ駆動線Ｄ１をサンプリングした電圧が発生し、
ｂ点には接地線ＧＮＤをサンプリングした電圧である０
Ｖが発生する。スイッチ駆動線の論理は“１”または
“０”であり、“１”の電圧はＶＤＤより小さく、最低
ＴＦＴｔｒ３のしきい値電圧よりも大きい電圧Ｖｓｉｇ
であり、通常は３Ｖよりも小さい電圧である。このた
め、スイッチ駆動線の電圧が“１”のときに、このスイ
ッチ駆動線の電圧をサンプリングすると、ａ点の電圧は
Ｖｓｉｇになり、スイッチ駆動線の電圧が“０”のとき
にスイッチ駆動線をサンプリングすると、ａ点の電圧は
０Ｖになる。サンプリング完了後にパルス線ＬＰに電圧
ＶＤＤのパルスを入力する。このとき、ａ点の電圧がＶ
ｓｉｇの場合、ＴＦＴｔｒ４がＯＮであるため、ｂ点の
電圧が上昇し、コンデンサＣ１によってａ点の電圧も上
昇し、さらに、ｂ点の電圧上昇を加速する。そして、最
終的に、ｂ点の電圧はＶＤＤ、ａ点の電圧はＶｓｉｇ＋
ＶＤＤになって安定する。ａ点の電圧が０Ｖの場合に
は、ＴＦＴｔｒ４がＯＦＦであるため、ｂ点の電圧は０
Ｖのままである。
フト動作を図２２にしたがって説明する。まず、スイッ
チ回路ＳＬに接続されたトリガ線Ｑ１に回路の電圧ＶＤ
Ｄのパルスが入力されると、前述したように、ａ点には
スイッチ駆動線Ｄ１をサンプリングした電圧が発生し、
ｂ点には接地線ＧＮＤをサンプリングした電圧である０
Ｖが発生する。スイッチ駆動線の論理は“１”または
“０”であり、“１”の電圧はＶＤＤより小さく、最低
ＴＦＴｔｒ３のしきい値電圧よりも大きい電圧Ｖｓｉｇ
であり、通常は３Ｖよりも小さい電圧である。このた
め、スイッチ駆動線の電圧が“１”のときに、このスイ
ッチ駆動線の電圧をサンプリングすると、ａ点の電圧は
Ｖｓｉｇになり、スイッチ駆動線の電圧が“０”のとき
にスイッチ駆動線をサンプリングすると、ａ点の電圧は
０Ｖになる。サンプリング完了後にパルス線ＬＰに電圧
ＶＤＤのパルスを入力する。このとき、ａ点の電圧がＶ
ｓｉｇの場合、ＴＦＴｔｒ４がＯＮであるため、ｂ点の
電圧が上昇し、コンデンサＣ１によってａ点の電圧も上
昇し、さらに、ｂ点の電圧上昇を加速する。そして、最
終的に、ｂ点の電圧はＶＤＤ、ａ点の電圧はＶｓｉｇ＋
ＶＤＤになって安定する。ａ点の電圧が０Ｖの場合に
は、ＴＦＴｔｒ４がＯＦＦであるため、ｂ点の電圧は０
Ｖのままである。
【００９７】以上の動作により、スイッチ回路ＳＬは振
幅Ｖｓｉｇであったスイッチ駆動線の電圧を振幅ＶＤＤ
の信号に変換することができる。このため、ＶＤＤの電
圧が高いときには、ＴＦＴｔｒ６では、より広い範囲の
階調電圧線の電圧をＯＮ／ＯＦＦ制御できることにな
る。
幅Ｖｓｉｇであったスイッチ駆動線の電圧を振幅ＶＤＤ
の信号に変換することができる。このため、ＶＤＤの電
圧が高いときには、ＴＦＴｔｒ６では、より広い範囲の
階調電圧線の電圧をＯＮ／ＯＦＦ制御できることにな
る。
【００９８】次に、画像表示時には、画像表示装置の各
回路は、図２３のように動作する。まず、デコーダ５３
の入力端子に多階調の画像データがデータ線Ｄａｔａに
入力された場合、例えば、表示すべき横１行の画像デー
タ＃１〜＃３が左から右に順に〔２，４，１〕の場合、
データ線Ｄａｔａから入力した画像データはデコーダ５
３でデコードされ、デコードされたときの論理にしたが
って、スイッチ駆動線Ｄ１〜Ｄｎのうち１本のスイッチ
駆動線に“１”の信号が出力され、他のスイッチ駆動線
には“０”の信号が出力される。この画像データの入力
に同期して、シフトレジスタ２からトリガ線Ｑ１〜Ｑ３
に順次トリガパルスが出力されると、トリガ線Ｑ１〜Ｑ
４に接続されたＴＦＴｔｒ３、ＴＦＴｔｒ５がＯＮにな
り、スイッチ回路ＳＬのうち、“１”のデータを出力し
たスイッチ駆動線に接続されたスイッチ回路ＳＬに
“１”のデータが記憶され、他のスイッチ回路ＳＬには
“０”のデータが記憶され、これらのデータは再びサン
プリングされるまで保持される。その間、“１”のデー
タを記憶したスイッチ回路ＳＬのＴＦＴＦｔｒ６がＯＮ
になり、階調電圧線Ｖ１〜Ｖｎのうち、“１”のデータ
を記憶したスイッチ回路ＳＬに接続された１本の階調電
圧線からの階調電圧が出力線に出力される。
回路は、図２３のように動作する。まず、デコーダ５３
の入力端子に多階調の画像データがデータ線Ｄａｔａに
入力された場合、例えば、表示すべき横１行の画像デー
タ＃１〜＃３が左から右に順に〔２，４，１〕の場合、
データ線Ｄａｔａから入力した画像データはデコーダ５
３でデコードされ、デコードされたときの論理にしたが
って、スイッチ駆動線Ｄ１〜Ｄｎのうち１本のスイッチ
駆動線に“１”の信号が出力され、他のスイッチ駆動線
には“０”の信号が出力される。この画像データの入力
に同期して、シフトレジスタ２からトリガ線Ｑ１〜Ｑ３
に順次トリガパルスが出力されると、トリガ線Ｑ１〜Ｑ
４に接続されたＴＦＴｔｒ３、ＴＦＴｔｒ５がＯＮにな
り、スイッチ回路ＳＬのうち、“１”のデータを出力し
たスイッチ駆動線に接続されたスイッチ回路ＳＬに
“１”のデータが記憶され、他のスイッチ回路ＳＬには
“０”のデータが記憶され、これらのデータは再びサン
プリングされるまで保持される。その間、“１”のデー
タを記憶したスイッチ回路ＳＬのＴＦＴＦｔｒ６がＯＮ
になり、階調電圧線Ｖ１〜Ｖｎのうち、“１”のデータ
を記憶したスイッチ回路ＳＬに接続された１本の階調電
圧線からの階調電圧が出力線に出力される。
【００９９】各トリガ線Ｑ１〜Ｑ３に出力されるトリガ
パルスの発生が完了したｔ１のあとに、パルス線ＬＰに
パルスが入力されると、“１”のデータを記憶している
スイッチ回路ＳＬでは、前述したように、レベルシフト
動作が実行され、全ての出力線Ｘ１〜Ｘ３に階調電圧が
発生する。したがって、全ての信号線Ｓ１〜Ｓ３にそれ
ぞれ画像データ〔２，４，１〕に対応した階調電圧〔Ｖ
２，Ｖ４，Ｖ１〕が供給される。
パルスの発生が完了したｔ１のあとに、パルス線ＬＰに
パルスが入力されると、“１”のデータを記憶している
スイッチ回路ＳＬでは、前述したように、レベルシフト
動作が実行され、全ての出力線Ｘ１〜Ｘ３に階調電圧が
発生する。したがって、全ての信号線Ｓ１〜Ｓ３にそれ
ぞれ画像データ〔２，４，１〕に対応した階調電圧〔Ｖ
２，Ｖ４，Ｖ１〕が供給される。
【０１００】各信号線Ｓ１〜Ｓ３に階調電圧が供給され
る過程で、走査回路５から各走査線Ｇ１、Ｇ２に１ライ
ン期間ごとに順次走査パルスが出力される。１ライン期
間はｔ０〜ｔ２およびｔ２〜ｔ４のそれぞれの期間であ
り、時間ｔ０〜ｔ２の１ライン期間には走査配線Ｇ１が
“１”になり、時間ｔ２〜ｔ４の１ライン期間は走査線
Ｇ２が“１”になる。そして走査線Ｇ１が“１”のとき
に、走査線Ｇ１に接続された画素ＴＦＴ７ではソース電
極−ドレイン電極間は導通状態となり、遅くとも時間ｔ
２までに１行目の画素８に信号線Ｓ１〜Ｓ３からの階調
電圧が書き込まれる。
る過程で、走査回路５から各走査線Ｇ１、Ｇ２に１ライ
ン期間ごとに順次走査パルスが出力される。１ライン期
間はｔ０〜ｔ２およびｔ２〜ｔ４のそれぞれの期間であ
り、時間ｔ０〜ｔ２の１ライン期間には走査配線Ｇ１が
“１”になり、時間ｔ２〜ｔ４の１ライン期間は走査線
Ｇ２が“１”になる。そして走査線Ｇ１が“１”のとき
に、走査線Ｇ１に接続された画素ＴＦＴ７ではソース電
極−ドレイン電極間は導通状態となり、遅くとも時間ｔ
２までに１行目の画素８に信号線Ｓ１〜Ｓ３からの階調
電圧が書き込まれる。
【０１０１】同様にして、時間ｔ２〜ｔ４の１ライン期
間では、時間ｔ３〜ｔ４の間に全ての信号線Ｓ１〜Ｓ３
にそれぞれ画像データ〔２，ｎ，３〕に対応した階調電
圧〔Ｖ２，Ｖｎ，Ｖ３〕が供給され、２行目の画素８
に、遅くとも時間ｔ４までに信号線Ｓ１〜Ｓ３からの階
調電圧が書き込まれる。以上の動作を繰り返すことで、
全ての表示領域６の画素８全体に目的の電圧が印加さ
れ、画像を表示することができる。
間では、時間ｔ３〜ｔ４の間に全ての信号線Ｓ１〜Ｓ３
にそれぞれ画像データ〔２，ｎ，３〕に対応した階調電
圧〔Ｖ２，Ｖｎ，Ｖ３〕が供給され、２行目の画素８
に、遅くとも時間ｔ４までに信号線Ｓ１〜Ｓ３からの階
調電圧が書き込まれる。以上の動作を繰り返すことで、
全ての表示領域６の画素８全体に目的の電圧が印加さ
れ、画像を表示することができる。
【０１０２】本実施形態における画像表示装置を駆動す
るに際しては、デコーダ５３の駆動周波数は、データ線
Ｄａｔａから入力される画像データの周波数と同じであ
る。一方、スイッチ回路ＳＬは１ライン期間に１回、ト
リガ線のトリガパルスによって駆動される。また１ライ
ン期間には少なくとも２つのデータが入力されるので、
デコーダ５３の駆動周波数はスイッチ回路ＳＬの駆動周
波数の２倍以上になる。
るに際しては、デコーダ５３の駆動周波数は、データ線
Ｄａｔａから入力される画像データの周波数と同じであ
る。一方、スイッチ回路ＳＬは１ライン期間に１回、ト
リガ線のトリガパルスによって駆動される。また１ライ
ン期間には少なくとも２つのデータが入力されるので、
デコーダ５３の駆動周波数はスイッチ回路ＳＬの駆動周
波数の２倍以上になる。
【０１０３】また本実施形態における画像表示装置を液
晶表示装置として用いる場合、各画素８に供給する電圧
として１フィールド期間ごとに極性が反転する交流電圧
を用い、この交流電圧による実効値電圧を液晶に与える
ことで液晶の光透過率を変化させることができる。そし
て交流化を行うに際しては、前記実施形態と同様の方法
を採用することができる。
晶表示装置として用いる場合、各画素８に供給する電圧
として１フィールド期間ごとに極性が反転する交流電圧
を用い、この交流電圧による実効値電圧を液晶に与える
ことで液晶の光透過率を変化させることができる。そし
て交流化を行うに際しては、前記実施形態と同様の方法
を採用することができる。
【０１０４】次に、本実施形態におけるＤＡ変換部５４
の回路レイアウト例を図２４に示す。この回路レイアウ
ト例は、スイッチ回路ＳＬを紙面横方向に２回路分、紙
面縦方向に２回路分含む領域のみを記述している。階調
電圧線ＬＶ１、ＬＶ２と、スイッチ駆動線Ｄ１、Ｄ２、
接地線ＧＮＤ、パルス線ＬＰを同一の層に形成した金属
配線で紙面横方向に配線されている。スイッチ駆動線は
高速な信号を伝え、階調電圧線は交流的に接地される
が、配線長は紙面横方向に長く配線する必要があるた
め、紙面横方向の配線はアルミニウムあるいは銅で形成
して抵抗を低くするのが好ましい。トリガ線Ｑ１、Ｑ２
と出力線Ｘ１、Ｘ２は、ＴＦＴのゲート部を形成する金
属配線と同一層の金属配線を用い、階調電圧線とスイッ
チ駆動線にそれぞれ交差するように紙面縦方向に配線さ
れている。スイッチ駆動線Ｄ１と階調電圧線ＬＶ１との
間、スイッチ駆動線Ｄ２と階調電圧線ＬＶ２との間にそ
れぞれスイッチ回路ＳＬが形成されている。
の回路レイアウト例を図２４に示す。この回路レイアウ
ト例は、スイッチ回路ＳＬを紙面横方向に２回路分、紙
面縦方向に２回路分含む領域のみを記述している。階調
電圧線ＬＶ１、ＬＶ２と、スイッチ駆動線Ｄ１、Ｄ２、
接地線ＧＮＤ、パルス線ＬＰを同一の層に形成した金属
配線で紙面横方向に配線されている。スイッチ駆動線は
高速な信号を伝え、階調電圧線は交流的に接地される
が、配線長は紙面横方向に長く配線する必要があるた
め、紙面横方向の配線はアルミニウムあるいは銅で形成
して抵抗を低くするのが好ましい。トリガ線Ｑ１、Ｑ２
と出力線Ｘ１、Ｘ２は、ＴＦＴのゲート部を形成する金
属配線と同一層の金属配線を用い、階調電圧線とスイッ
チ駆動線にそれぞれ交差するように紙面縦方向に配線さ
れている。スイッチ駆動線Ｄ１と階調電圧線ＬＶ１との
間、スイッチ駆動線Ｄ２と階調電圧線ＬＶ２との間にそ
れぞれスイッチ回路ＳＬが形成されている。
【０１０５】スイッチ回路ＳＬには４つのｎチャネルＴ
ＦＴｔｒ３〜ｔｒ６を形成し、金属配線、ゲート金属膜
を用いて、図２１の回路図にしたがって配線している。
ＴＦＴｔｒ１とＴＦＴｔｒ２はポリシリコン膜とゲート
金属膜との交差部に形成されている。ポリシリコン膜は
ゲート金属膜との交差点近傍の領域以外はリンがドープ
され、ｎチャネルＴＦＴになっている。コンデンサＣ１
は金属配線とゲート金属膜とがオーバーラップする領域
に形成されている。
ＦＴｔｒ３〜ｔｒ６を形成し、金属配線、ゲート金属膜
を用いて、図２１の回路図にしたがって配線している。
ＴＦＴｔｒ１とＴＦＴｔｒ２はポリシリコン膜とゲート
金属膜との交差部に形成されている。ポリシリコン膜は
ゲート金属膜との交差点近傍の領域以外はリンがドープ
され、ｎチャネルＴＦＴになっている。コンデンサＣ１
は金属配線とゲート金属膜とがオーバーラップする領域
に形成されている。
【０１０６】金属配線のレイアウトルールはスペース４
μｍ、線幅４μｍに設定されている。紙面横方向のスイ
ッチ回路ＳＬのピッチは６４μｍになっている。したが
って、回路レイアウト例で画像表示装置をカラー縦スト
ライプ画素で約１３０画素／インチの高精細度にするこ
とが可能になる。この場合、階調数が増加するにしたが
ってスイッチ回路ＳＬと階調電圧線、スイッチ駆動線は
増加するが、出力配線、トリガ線は増加しないため、こ
のピッチは階調ビット数の増加には影響されない。
μｍ、線幅４μｍに設定されている。紙面横方向のスイ
ッチ回路ＳＬのピッチは６４μｍになっている。したが
って、回路レイアウト例で画像表示装置をカラー縦スト
ライプ画素で約１３０画素／インチの高精細度にするこ
とが可能になる。この場合、階調数が増加するにしたが
ってスイッチ回路ＳＬと階調電圧線、スイッチ駆動線は
増加するが、出力配線、トリガ線は増加しないため、こ
のピッチは階調ビット数の増加には影響されない。
【０１０７】すなわち、多階調表示の画像表示であって
も、階調数によらず紙面縦方向の配線は１信号線当たり
２本と一定で変わらない。このため配線に必要なスペー
スは、例えば、レイアウトルールがスペース４μｍ、ラ
イン幅４μｍの場合、（４＋４）×２本＝１６μｍの幅
で済み、４２μｍよりも小さくなる。したがって、図２
４のレイアウト例では、約１３０画素／インチの精細度
であるが、２００画素／インチを超える高精細度も実現
可能である。
も、階調数によらず紙面縦方向の配線は１信号線当たり
２本と一定で変わらない。このため配線に必要なスペー
スは、例えば、レイアウトルールがスペース４μｍ、ラ
イン幅４μｍの場合、（４＋４）×２本＝１６μｍの幅
で済み、４２μｍよりも小さくなる。したがって、図２
４のレイアウト例では、約１３０画素／インチの精細度
であるが、２００画素／インチを超える高精細度も実現
可能である。
【０１０８】また本実施形態におけるスイッチ駆動線の
交差配線数は信号線１本当たり、図２４の交差部４４、
４５に示すように、２箇所である。交差する配線は出力
線２本と、トリガ線１本である。さらに各階調電圧線の
両側に２本のスイッチ駆動線を並行に設けているため、
スイッチ駆動線同士で互いに交差することはない。
交差配線数は信号線１本当たり、図２４の交差部４４、
４５に示すように、２箇所である。交差する配線は出力
線２本と、トリガ線１本である。さらに各階調電圧線の
両側に２本のスイッチ駆動線を並行に設けているため、
スイッチ駆動線同士で互いに交差することはない。
【０１０９】さらに、接地線ＧＮＤ、パルス線ＬＰなど
の電源配線や共通の信号線が増えた場合で、スイッチ駆
動線と並行に配置することが可能なため、スイッチ駆動
線の交差配線数を増やすことはない。したがって、交差
配線数は階調数ｎが増加しても変わらない。ゆえに、多
階調表示の画像表示装置であっても、交差配線、つまり
交差配線容量を少なくすることができ、高速な信号が伝
送されるスイッチ駆動線での消費電力を少なくすること
ができる。
の電源配線や共通の信号線が増えた場合で、スイッチ駆
動線と並行に配置することが可能なため、スイッチ駆動
線の交差配線数を増やすことはない。したがって、交差
配線数は階調数ｎが増加しても変わらない。ゆえに、多
階調表示の画像表示装置であっても、交差配線、つまり
交差配線容量を少なくすることができ、高速な信号が伝
送されるスイッチ駆動線での消費電力を少なくすること
ができる。
【０１１０】また本実施形態においては、１つのデコー
ダ５３に接続されるｎ本のスイッチ駆動線におけるデー
タの変化回数は、最大２、平均値は２×（１−（１／
ｎ））となる。すなわち、本実施形態では、最大値は階
調ビット数２ビット以上で、平均値は階調ビット数４ビ
ット以上で変化数は少なくなる。
ダ５３に接続されるｎ本のスイッチ駆動線におけるデー
タの変化回数は、最大２、平均値は２×（１−（１／
ｎ））となる。すなわち、本実施形態では、最大値は階
調ビット数２ビット以上で、平均値は階調ビット数４ビ
ット以上で変化数は少なくなる。
【０１１１】したがって多階調な画像データをデータバ
スでバイナリデータとして入力する従来方式に比べて、
本実施形態によれば、消費電力の最大値は２ビット以上
で、平均値は４ビット以上となり、多階調な画像を表示
する場合でも消費電力を少なくすることができる。
スでバイナリデータとして入力する従来方式に比べて、
本実施形態によれば、消費電力の最大値は２ビット以上
で、平均値は４ビット以上となり、多階調な画像を表示
する場合でも消費電力を少なくすることができる。
【０１１２】さらに、デコーダ５３を外部ＩＣ２３とし
て構成した場合、外部ＩＣ２３と画像表示装置とを接続
するフレキシブルケーブルでの寄生容量を駆動する消費
電力も低減することができ、フレキシブルケーブルなど
の外部配線での高速な信号の消費電力も低減することが
できる。
て構成した場合、外部ＩＣ２３と画像表示装置とを接続
するフレキシブルケーブルでの寄生容量を駆動する消費
電力も低減することができ、フレキシブルケーブルなど
の外部配線での高速な信号の消費電力も低減することが
できる。
【０１１３】また、本実施形態によれば、スイッチ駆動
線の“１”の論理電圧をＴＦＴｔｒ３のしきい値電圧ま
で下げることができるので、スイッチ駆動線の信号電圧
振幅を小さくすることができ、スイッチ駆動線における
消費電力をより小さくすることができる。
線の“１”の論理電圧をＴＦＴｔｒ３のしきい値電圧ま
で下げることができるので、スイッチ駆動線の信号電圧
振幅を小さくすることができ、スイッチ駆動線における
消費電力をより小さくすることができる。
【０１１４】次に、本発明の第３実施形態を図２５にし
たがって説明する。本実施形態は、絶縁基板６１の非表
示領域に、シフトレジスタ２の代わりにシフトレジスタ
６２、６３を形成し、デコーダ３の代わりにデコーダ６
４、６５を形成し、ＤＡ変換部４の代わりに、ＤＡ変換
部６６を形成したものであり、他の構成は図１のものと
同様である。なお、本実施形態では、信号線Ｓ１〜Ｓ４
に関連するところのみを示している。
たがって説明する。本実施形態は、絶縁基板６１の非表
示領域に、シフトレジスタ２の代わりにシフトレジスタ
６２、６３を形成し、デコーダ３の代わりにデコーダ６
４、６５を形成し、ＤＡ変換部４の代わりに、ＤＡ変換
部６６を形成したものであり、他の構成は図１のものと
同様である。なお、本実施形態では、信号線Ｓ１〜Ｓ４
に関連するところのみを示している。
【０１１５】シフトレジスタ６２、６３は、第１実施形
態と同様に、インバータ、クロックドインバータ、ＡＮ
Ｄゲートを用いて構成されており、トリガ線Ｑ１、Ｑ
２、Ｑ３、Ｑ４に画像データの入力に同期してトリガパ
ルスを順次出力するように構成されている。
態と同様に、インバータ、クロックドインバータ、ＡＮ
Ｄゲートを用いて構成されており、トリガ線Ｑ１、Ｑ
２、Ｑ３、Ｑ４に画像データの入力に同期してトリガパ
ルスを順次出力するように構成されている。
【０１１６】デコーダ６４は、図５に示すデコーダ１１
と同一のもので構成されており、デコーダ６５は、図５
に示すデコーダ１２と同一のもので構成されており、多
階調の画像データに応答して、スイッチ駆動線Ｄ１−１
〜Ｄｎ−１またはＤ１−２〜Ｄｎ−２のうち１本のスイ
ッチ駆動線に“１”のデータを出力し、他のスイッチ駆
動線に“０”のデータを出力するようになっている。そ
して各デコーダ６４、６５はＤＡ変換部６６を間にして
相対向して配置されている。また各デコーダ６４、６５
としては、図７のように、外部ＩＣ２３として構成する
こともできる。
と同一のもので構成されており、デコーダ６５は、図５
に示すデコーダ１２と同一のもので構成されており、多
階調の画像データに応答して、スイッチ駆動線Ｄ１−１
〜Ｄｎ−１またはＤ１−２〜Ｄｎ−２のうち１本のスイ
ッチ駆動線に“１”のデータを出力し、他のスイッチ駆
動線に“０”のデータを出力するようになっている。そ
して各デコーダ６４、６５はＤＡ変換部６６を間にして
相対向して配置されている。また各デコーダ６４、６５
としては、図７のように、外部ＩＣ２３として構成する
こともできる。
【０１１７】ＤＡ変換部６６は、ｎ本の階調電圧線ＬＶ
１〜ＬＶｎ、２×ｎ本のスイッチ駆動線Ｄ１−１〜Ｄｎ
−１、Ｄ１−２〜Ｄｎ−２、トリガ線Ｑ１〜Ｑ４、出力
線Ｘ１〜Ｘ４を備えて構成されており、スイッチ駆動線
Ｄ１−１〜Ｄｎ−１はデコーダ６４の出力部に、スイッ
チ駆動線Ｄ１−２〜Ｄｎ−２はデコーダ６５の出力部
に、トリガ線Ｑ１〜Ｑ４はシフトレジスタ６２、６３の
出力部に、出力線Ｘ１〜Ｘ４は信号線Ｓ１〜Ｓ４にそれ
ぞれ接続されている。
１〜ＬＶｎ、２×ｎ本のスイッチ駆動線Ｄ１−１〜Ｄｎ
−１、Ｄ１−２〜Ｄｎ−２、トリガ線Ｑ１〜Ｑ４、出力
線Ｘ１〜Ｘ４を備えて構成されており、スイッチ駆動線
Ｄ１−１〜Ｄｎ−１はデコーダ６４の出力部に、スイッ
チ駆動線Ｄ１−２〜Ｄｎ−２はデコーダ６５の出力部
に、トリガ線Ｑ１〜Ｑ４はシフトレジスタ６２、６３の
出力部に、出力線Ｘ１〜Ｘ４は信号線Ｓ１〜Ｓ４にそれ
ぞれ接続されている。
【０１１８】スイッチ駆動線Ｄ１−１〜Ｄｎ−１、Ｄ１
−２〜Ｄｎ−２は各階調電圧線ＬＶ１〜ＬＶｎと並行に
配置され、これらの配線と交差する方向にトリガ線Ｑ１
〜Ｑ４、出力線Ｘ１〜Ｘ４が配置されている。そして各
配線が交差する交差点近傍の領域にそれぞれスイッチ回
路ＳＷが形されている。階調電圧線ＬＶ１〜ＬＶｎに
は、表示階調に対応した階調電圧として、相異なる電圧
Ｖ１〜Ｖｎが印加されている。
−２〜Ｄｎ−２は各階調電圧線ＬＶ１〜ＬＶｎと並行に
配置され、これらの配線と交差する方向にトリガ線Ｑ１
〜Ｑ４、出力線Ｘ１〜Ｘ４が配置されている。そして各
配線が交差する交差点近傍の領域にそれぞれスイッチ回
路ＳＷが形されている。階調電圧線ＬＶ１〜ＬＶｎに
は、表示階調に対応した階調電圧として、相異なる電圧
Ｖ１〜Ｖｎが印加されている。
【０１１９】スイッチ回路ＳＷは、第１実施形態と同様
に、ｎチャネルのＴＦＴｔｒ１、ＴＦＴｔｒ２、コンデ
ンサＣｍで構成されている。ただし、出力線Ｘ１、Ｘ２
に接続されたスイッチ回路ＳＷはスイッチ駆動線Ｄ１−
１〜Ｄｎ−１に接続され、出力線Ｘ３、Ｘ４に接続され
たスイッチ回路ＳＷはスイッチ駆動線Ｄ１−２〜Ｄｎ−
２に接続されている。
に、ｎチャネルのＴＦＴｔｒ１、ＴＦＴｔｒ２、コンデ
ンサＣｍで構成されている。ただし、出力線Ｘ１、Ｘ２
に接続されたスイッチ回路ＳＷはスイッチ駆動線Ｄ１−
１〜Ｄｎ−１に接続され、出力線Ｘ３、Ｘ４に接続され
たスイッチ回路ＳＷはスイッチ駆動線Ｄ１−２〜Ｄｎ−
２に接続されている。
【０１２０】本実施形態においては、スイッチ駆動線を
２つの領域に分けているが、階調電圧線は共通である。
このため階調電圧の微小な差による画像のむらが発生す
るのを防止することができる。なお、スイッチ駆動線の
領域を２つ以上に分けることもできる。
２つの領域に分けているが、階調電圧線は共通である。
このため階調電圧の微小な差による画像のむらが発生す
るのを防止することができる。なお、スイッチ駆動線の
領域を２つ以上に分けることもできる。
【０１２１】次に、表示領域６に画像を表示するに際し
ては、画像表示装置の各回路は図２６のように動作す
る。まず、デコーダ６４、６５の入力端子に多階調の画
像データとして、データ線Ｄａｔａ１から画面左半分の
画像データが入力され、データ線Ｄａｔａ−２から画面
の右半分の画像データが入力された場合、例えば、表示
すべき横１行の画像データ＃１〜＃４が左から右の順に
〔２，４，３，２〕の場合、データ線Ｄａｔａ−１から
は、〔２，４〕、データ線からＤａｔａ−２からは
〔３，２〕の順に画像データが入力される。これらの画
像データはデコーダ６５、６５でそれぞれデコードさ
れ、デコードされるたときの論理にしたがって、スイッ
チ駆動線Ｄ１−１〜Ｄｎ−１のうち１本が“１”とな
り、スイッチ駆動線Ｄ１−２〜Ｄｎ−２のうち１本が
“１”になり、他のスイッチ駆動線は“０”になる。
ては、画像表示装置の各回路は図２６のように動作す
る。まず、デコーダ６４、６５の入力端子に多階調の画
像データとして、データ線Ｄａｔａ１から画面左半分の
画像データが入力され、データ線Ｄａｔａ−２から画面
の右半分の画像データが入力された場合、例えば、表示
すべき横１行の画像データ＃１〜＃４が左から右の順に
〔２，４，３，２〕の場合、データ線Ｄａｔａ−１から
は、〔２，４〕、データ線からＤａｔａ−２からは
〔３，２〕の順に画像データが入力される。これらの画
像データはデコーダ６５、６５でそれぞれデコードさ
れ、デコードされるたときの論理にしたがって、スイッ
チ駆動線Ｄ１−１〜Ｄｎ−１のうち１本が“１”とな
り、スイッチ駆動線Ｄ１−２〜Ｄｎ−２のうち１本が
“１”になり、他のスイッチ駆動線は“０”になる。
【０１２２】このとき、画像データの入力に同期して、
シフトレジスタ６２、６３からはトリガ線Ｑ１、Ｑ２、
トリガ線Ｑ３、Ｑ４に順次トリガパルスが出力される。
各トリガ線にトリガパルスが順次出力されると、トリガ
パルスが入力されたスイッチ回路ＳＷのうち、“１”の
スイッチ駆動線に接続されたスイッチ回路ＳＷに“１”
のデータが記憶され、“０”のスイッチ駆動線に接続さ
れた他の全てのスイッチ回路ＳＷには“０”のデータが
記憶され、これらのデータは再びサンプリングされるま
で保持されている。その間、“１”を記憶したスイッチ
回路ＳＷのＴＦＴｔｒ２がＯＮになり、階調電圧線Ｖ１
〜Ｖｎのうち、“１”を記憶したスイッチ回路ＳＷに接
続された１本の階調電圧線に対応した階調電圧がそれぞ
れ出力線に出力される。
シフトレジスタ６２、６３からはトリガ線Ｑ１、Ｑ２、
トリガ線Ｑ３、Ｑ４に順次トリガパルスが出力される。
各トリガ線にトリガパルスが順次出力されると、トリガ
パルスが入力されたスイッチ回路ＳＷのうち、“１”の
スイッチ駆動線に接続されたスイッチ回路ＳＷに“１”
のデータが記憶され、“０”のスイッチ駆動線に接続さ
れた他の全てのスイッチ回路ＳＷには“０”のデータが
記憶され、これらのデータは再びサンプリングされるま
で保持されている。その間、“１”を記憶したスイッチ
回路ＳＷのＴＦＴｔｒ２がＯＮになり、階調電圧線Ｖ１
〜Ｖｎのうち、“１”を記憶したスイッチ回路ＳＷに接
続された１本の階調電圧線に対応した階調電圧がそれぞ
れ出力線に出力される。
【０１２３】すなわち、時間ｔ０から始まるトリガパル
スにしたがって、出力線Ｘ１〜Ｘ４には順次階調電圧が
出力され、この階調電圧は信号線Ｓ１〜Ｓ４に供給され
る。そして最終のトリガパルスがトリガ線Ｑ２に出力さ
れてトリガパルスの発生が終了する時間ｔ１で全ての信
号線Ｓ１〜Ｓ４にそれぞれ画像データ〔２，４，３，
２〕に対応した階調電圧〔Ｖ２，Ｖ４，Ｖ３，Ｖ２〕が
供給される。
スにしたがって、出力線Ｘ１〜Ｘ４には順次階調電圧が
出力され、この階調電圧は信号線Ｓ１〜Ｓ４に供給され
る。そして最終のトリガパルスがトリガ線Ｑ２に出力さ
れてトリガパルスの発生が終了する時間ｔ１で全ての信
号線Ｓ１〜Ｓ４にそれぞれ画像データ〔２，４，３，
２〕に対応した階調電圧〔Ｖ２，Ｖ４，Ｖ３，Ｖ２〕が
供給される。
【０１２４】各信号線に階調電圧が供給される過程で、
走査回路５から走査線Ｇ１、Ｇ２に順次走査パルスが１
ライン期間ごとに出力される。１ライン期間は時間ｔ０
〜ｔ２および時間ｔ２〜ｔ４のそれぞれ期間であり、時
間ｔ０〜ｔ２の１ライン期間には走査線Ｇ１が“１”に
なり、時間ｔ２〜ｔ４の１ライン期間は走査線Ｇ２が
“１”になる。走査線Ｇ１が“１”のときには、走査線
Ｇ１に接続された１行の画素ＴＦＴ７ではソース電極−
ドレイン電極間は導通状態となり、遅くとも、時間ｔ１
〜ｔ２の間に１行目の画素８に信号線Ｓ１〜Ｓ４からの
階調電圧が書き込まれる。
走査回路５から走査線Ｇ１、Ｇ２に順次走査パルスが１
ライン期間ごとに出力される。１ライン期間は時間ｔ０
〜ｔ２および時間ｔ２〜ｔ４のそれぞれ期間であり、時
間ｔ０〜ｔ２の１ライン期間には走査線Ｇ１が“１”に
なり、時間ｔ２〜ｔ４の１ライン期間は走査線Ｇ２が
“１”になる。走査線Ｇ１が“１”のときには、走査線
Ｇ１に接続された１行の画素ＴＦＴ７ではソース電極−
ドレイン電極間は導通状態となり、遅くとも、時間ｔ１
〜ｔ２の間に１行目の画素８に信号線Ｓ１〜Ｓ４からの
階調電圧が書き込まれる。
【０１２５】同様にして、時間ｔ２〜ｔ４の間では、時
間ｔ３までに全ての信号線Ｓ１〜Ｓ６にそれぞれ画像デ
ータ〔２，ｎ，１，４〕に対応した階調電圧〔Ｖ２，Ｖ
ｎ，Ｖ１，Ｖ４〕が供給され、２行目の画素８に、遅く
とも時間ｔ３〜ｔ４の間に信号線Ｓ１〜Ｓ４の階調電圧
が書き込まれる。以上の動作を繰り返すことで、全ての
表示領域６の画素８に目的の電圧が印加され、画像を表
示することができる。
間ｔ３までに全ての信号線Ｓ１〜Ｓ６にそれぞれ画像デ
ータ〔２，ｎ，１，４〕に対応した階調電圧〔Ｖ２，Ｖ
ｎ，Ｖ１，Ｖ４〕が供給され、２行目の画素８に、遅く
とも時間ｔ３〜ｔ４の間に信号線Ｓ１〜Ｓ４の階調電圧
が書き込まれる。以上の動作を繰り返すことで、全ての
表示領域６の画素８に目的の電圧が印加され、画像を表
示することができる。
【０１２６】本実施形態における画像表示装置を駆動す
るに際しては、デコーダ６４、６５の周波数は、データ
線Ｄｔａ−１およびＤｔａ−２から入力される画像デー
タの周波数と同じである。一方、スイッチ回路ＳＷは１
ライン期間に１回、トリガ線のトリガパルスによって駆
動される。このため、１ライン期間には少なくとも２つ
のデータが入力されるので、デコーダ６４、６５の駆動
周波数はスイッチ回路ＳＷの駆動周波数の２倍以上にな
る。
るに際しては、デコーダ６４、６５の周波数は、データ
線Ｄｔａ−１およびＤｔａ−２から入力される画像デー
タの周波数と同じである。一方、スイッチ回路ＳＷは１
ライン期間に１回、トリガ線のトリガパルスによって駆
動される。このため、１ライン期間には少なくとも２つ
のデータが入力されるので、デコーダ６４、６５の駆動
周波数はスイッチ回路ＳＷの駆動周波数の２倍以上にな
る。
【０１２７】また本実施形態における画像表示装置を液
晶表示装置として用いる場合、各画素８に供給する電圧
として１フィールド期間ごとに極性が反転する交流電圧
を印加し、交流電圧の実効値電圧で液晶を駆動すること
で、液晶の光透過率が変化することになる。このときの
交流化の方法は、前記第１実施形態と同様な方法を用い
ることができる。
晶表示装置として用いる場合、各画素８に供給する電圧
として１フィールド期間ごとに極性が反転する交流電圧
を印加し、交流電圧の実効値電圧で液晶を駆動すること
で、液晶の光透過率が変化することになる。このときの
交流化の方法は、前記第１実施形態と同様な方法を用い
ることができる。
【０１２８】また、本実施形態においては、出力配線Ｘ
１と信号線Ｓ１は互いに直結しているが、図２７に示す
ように、１本の出力線からの電圧を２本の信号線Ｓ１−
１、Ｓ１−２に分配する分配手段としての分配回路３６
を配置することもできる。なお、出力線Ｘ２についても
同様である。このような回路構成を採用することによ
り、ＤＡ変換部６６の回路素子を削減することができ
る。ただし、１ライン期間に、図２６の１ライン期間の
２回分の動作を行う必要があるので、回路動作は２倍の
速度になる。また２つ以上の信号線に分配することもで
きる。
１と信号線Ｓ１は互いに直結しているが、図２７に示す
ように、１本の出力線からの電圧を２本の信号線Ｓ１−
１、Ｓ１−２に分配する分配手段としての分配回路３６
を配置することもできる。なお、出力線Ｘ２についても
同様である。このような回路構成を採用することによ
り、ＤＡ変換部６６の回路素子を削減することができ
る。ただし、１ライン期間に、図２６の１ライン期間の
２回分の動作を行う必要があるので、回路動作は２倍の
速度になる。また２つ以上の信号線に分配することもで
きる。
【０１２９】本実施形態によれば、多階調表示の画像表
示装置であっても、階調数によらず、紙面縦方向の配線
は１信号線当たり２本と一定で変わらない。このため、
配線に必要なスペースは、例えば、レイアウトルールが
スペース４μｍ、ライン幅が４μｍの場合、（４＋４）
×２本＝１６μｍの幅で済み、４２μｍよりも小さくす
ることができる。したがって、本実施形態でも、２００
画素／インチを超える高い精細度の画像を実現すること
ができる。
示装置であっても、階調数によらず、紙面縦方向の配線
は１信号線当たり２本と一定で変わらない。このため、
配線に必要なスペースは、例えば、レイアウトルールが
スペース４μｍ、ライン幅が４μｍの場合、（４＋４）
×２本＝１６μｍの幅で済み、４２μｍよりも小さくす
ることができる。したがって、本実施形態でも、２００
画素／インチを超える高い精細度の画像を実現すること
ができる。
【０１３０】また本実施形態におけるスイッチ駆動線の
交差配線数は第２実施形態と同様に、信号線１本当たり
２箇所である。交差する配線は、出力配線２本とトリガ
線１本だけである。また階調電圧線の両側に２本のスイ
ッチ駆動線を並行に設けているため、スイッチ駆動線同
士で互いに交差することはない。したがって、交差配線
数は階調数ｎが増加しても変わらない。このため、多階
調表示の画像表示装置であっても、交差配線、つまり交
差配線容量が少なくなり、高速な信号は伝送されるスイ
ッチ駆動線での消費電力を少なくすることができる。
交差配線数は第２実施形態と同様に、信号線１本当たり
２箇所である。交差する配線は、出力配線２本とトリガ
線１本だけである。また階調電圧線の両側に２本のスイ
ッチ駆動線を並行に設けているため、スイッチ駆動線同
士で互いに交差することはない。したがって、交差配線
数は階調数ｎが増加しても変わらない。このため、多階
調表示の画像表示装置であっても、交差配線、つまり交
差配線容量が少なくなり、高速な信号は伝送されるスイ
ッチ駆動線での消費電力を少なくすることができる。
【０１３１】また本実施形態においては、１つのデコー
ダ６４、６５にそれぞれ接続するｎ本のスイッチ駆動線
でのデータの変化数（状態の変化数）は、最大２、平均
値は２×（１−（１／ｎ））となる。すなわち、本実施
形態では、最大値は階調ビット数２ビット以上で、平均
値は階調ビット数４ビット以上で変化数を少なくするこ
とができる。
ダ６４、６５にそれぞれ接続するｎ本のスイッチ駆動線
でのデータの変化数（状態の変化数）は、最大２、平均
値は２×（１−（１／ｎ））となる。すなわち、本実施
形態では、最大値は階調ビット数２ビット以上で、平均
値は階調ビット数４ビット以上で変化数を少なくするこ
とができる。
【０１３２】したがって、多階調のデータをデータバス
でバイナリデータとして入力する従来方式に比べ、本実
施形態によれば、消費電力の最大値は２ビット以上、平
均値は４ビット以上となり、多階調な画像を表示する画
像表示装置でも消費電力を少なくすることができる。
でバイナリデータとして入力する従来方式に比べ、本実
施形態によれば、消費電力の最大値は２ビット以上、平
均値は４ビット以上となり、多階調な画像を表示する画
像表示装置でも消費電力を少なくすることができる。
【０１３３】さらに、デコーダ６４、６５を外部ＩＣ２
３として構成した場合、外部ＩＣと画像表示装置とを接
続するフレキシブルケーブルの寄生容量を駆動する消費
電力も同様に低減することができ、フレキシブルケーブ
ルなど外部配線での高速な信号の消費電力を低減するこ
とができる。
３として構成した場合、外部ＩＣと画像表示装置とを接
続するフレキシブルケーブルの寄生容量を駆動する消費
電力も同様に低減することができ、フレキシブルケーブ
ルなど外部配線での高速な信号の消費電力を低減するこ
とができる。
【０１３４】
【発明の効果】以上説明したように、本発明によれば、
高精細で多階調な画像を表示するための表示領域に対し
て非表示領域の占有面積をより小さくすることができ
る。
高精細で多階調な画像を表示するための表示領域に対し
て非表示領域の占有面積をより小さくすることができ
る。
【図１】本発明の第１実施形態を示す画像表示装置の要
部構成図である。
部構成図である。
【図２】複数の電圧源によって階調電圧を発生する方法
を説明するための図である。
を説明するための図である。
【図３】ラダー抵抗を用いて階調電圧を発生する方法を
説明するための図である。
説明するための図である。
【図４】本発明に係る画像表示装置に用いられるスイッ
チ回路の他の実施形態を示す回路図である。
チ回路の他の実施形態を示す回路図である。
【図５】本発明に係る画像表示装置に用いられるデコー
ダのブロック構成図である。
ダのブロック構成図である。
【図６】図５に示すデコーダの論理を説明するための図
である。
である。
【図７】図１に示すデコーダを外部ＩＣとして用いたと
きのブロック構成図である。
きのブロック構成図である。
【図８】本発明に係る画像表示装置のシフトレジスタの
回路構成図である。
回路構成図である。
【図９】図８に示すシフトレジスタの構成要素を説明す
るための図である。
るための図である。
【図１０】図８に示すシフトレジスタの動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図１１】本発明に係る画像表示装置に用いるスイッチ
回路の他の実施形態を示す回路構成図である。
回路の他の実施形態を示す回路構成図である。
【図１２】本発明に係る画像表示装置を液晶表示装置と
して用いた場合の画素の構成図である。
して用いた場合の画素の構成図である。
【図１３】本発明に係る画像表示装置を自発光型表示装
置として用いた場合の画素の構成図である。
置として用いた場合の画素の構成図である。
【図１４】本発明に係る画像表示装置の動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図１５】本発明に係る画像表示装置を液晶表示装置と
して用いるときの交流化方法を説明するための図であ
る。
して用いるときの交流化方法を説明するための図であ
る。
【図１６】本発明に係る画像表示装置を液晶表示装置と
して用いる場合のデコーダの論理を説明するための図で
ある。
して用いる場合のデコーダの論理を説明するための図で
ある。
【図１７】本発明に係る画像表示装置を液晶表示装置装
置として用いる場合の他の交流化方法を説明するための
図である。
置として用いる場合の他の交流化方法を説明するための
図である。
【図１８】本発明に係る画像表示装置を液晶表示装置と
して用いる場合の階調と電圧との関係を説明するための
図である。
して用いる場合の階調と電圧との関係を説明するための
図である。
【図１９】本発明に係る画像表示装置を液晶表示装置と
して用いる場合のデコーダの論理を説明するための図で
ある。
して用いる場合のデコーダの論理を説明するための図で
ある。
【図２０】本発明に係る画像表示装置のＤＡ変換部の回
路レイアウトを示す図である。
路レイアウトを示す図である。
【図２１】本発明に係る画像表示装置の第２実施形態を
示す要部構成図である。
示す要部構成図である。
【図２２】図２１に示す装置に用いるスイッチ回路のレ
ベル変換動作を説明するための図である。
ベル変換動作を説明するための図である。
【図２３】図２１に示す装置の動作を説明するためのタ
イムチャートである。
イムチャートである。
【図２４】図２１に示す装置のＤＡ変換部の回路レイア
ウトを説明するための図である。
ウトを説明するための図である。
【図２５】本発明に係る画像表示装置の第３実施形態を
示す要部構成図である。
示す要部構成図である。
【図２６】図２５に示す装置の動作を説明するためのタ
イムチャートである。
イムチャートである。
【図２７】本発明に係る画像表示装置の分配回路を示す
回路構成図である。
回路構成図である。
１ 絶縁基板
２ シフトレジスタ
３ デコーダ
４ ＤＡ変換部
５ 走査回路
６ 表示領域
７ 画素ＴＦＴ
８ 画素
Ｑ１〜Ｑ３ トリガ線
ＬＶ１〜ＬＶｎ 階調電圧線
Ｄ１−１〜Ｄｎ−１、Ｄ１−２〜Ｄｎ−２ スイッチ駆
動線 Ｘ１〜Ｘ６ 出力線 Ｓ１〜Ｓ６ 信号線 Ｇ１、Ｇ２ 走査線 ＳＷ スイッチ回路 ｔｒ１、ｔｒ２ ｎチャネルＴＦＴ Ｃｍ コンデンサ
動線 Ｘ１〜Ｘ６ 出力線 Ｓ１〜Ｓ６ 信号線 Ｇ１、Ｇ２ 走査線 ＳＷ スイッチ回路 ｔｒ１、ｔｒ２ ｎチャネルＴＦＴ Ｃｍ コンデンサ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ
６２３ ６２３Ｅ
６２３Ｈ
６２４ ６２４Ｂ
６８０ ６８０Ｇ
(72)発明者 三上 佳朗
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
Ｆターム(参考） 2H093 NA31 NA51 NC22 NC23 NC26
NC34 ND42
5C006 BB16 BC11 BC20 BF03 BF34
BF43 BF46 EB05 FA47 FA56
5C080 AA10 BB05 DD26 DD30 EE29
JJ02 JJ03 JJ04 JJ06
5C094 AA15 BA03 BA29 BA43 CA19
DB01 DB04 EA04 EA07 EB02
Claims (32)
- 【請求項１】 複数の信号線と複数の走査線がマトリク
ス状に配置されているとともに各信号線と各走査線とが
互いに交差する交差点近傍の各領域にスイッチ素子を介
して前記各信号線と前記各走査線に接続された画素を有
する画像表示手段と、アナログ値による階調電圧が表示
階調に対応して印加された階調電圧線群と、デジタル値
による高階調の画像データに従って前記いずれかの階調
電圧線を選択するためのスイッチ駆動信号を出力するデ
コーダ手段と、前記画像データに従ってトリガ信号を順
次出力するトリガ信号出力手段と、前記トリガ信号の入
力を条件に前記スイッチ駆動信号に応答して指定の階調
電圧線を選択し前記指定の階調電圧線からの階調電圧を
指定の信号線に出力する複数のスイッチ手段とを備えて
なる画像表示装置。 - 【請求項２】 請求項１項に記載の画像表示装置におい
て、前記デコーダ手段は複数に分割され、各分割された
デコーダ手段は相対向して配置されてなることを特徴と
する画像表示装置。 - 【請求項３】 請求項１または２に記載の画像表示装置
において、前記デコーダ手段には前記スイッチ駆動信号
を伝送する複数のスイッチ駆動線が接続され、前記トリ
ガ信号出力手段には前記トリガ信号を伝送する複数のト
リガ線が接続され、前記複数のスイッチ手段にはそれぞ
れ指定の階調電圧を指定の信号線に伝送する出力線が接
続されてなることを特徴とする画像表示装置。 - 【請求項４】 請求項３に記載の画像表示装置におい
て、前記複数のスイッチ駆動線と前記階調電圧線群は、
前記複数のトリガ線と前記各出力線にそれぞれ交差して
配置されてなることを特徴とする画像表示装置。 - 【請求項５】 請求項４に記載の画像表示装置におい
て、前記階調電圧線群は、それぞれ前記複数のスイッチ
駆動線に沿って並列に配置されてなることを特徴とする
画像表示装置。 - 【請求項６】 請求項４に記載の画像表示装置におい
て、前記階調電圧線群の１本の階調電圧線に対して、１
本のスイッチ駆動線が並列に配置されてなることを特徴
とする画像表示装置。 - 【請求項７】 請求項４に記載の画像表示装置におい
て、前記階調電圧線群の１本の階調電圧線に対して、前
記１本の階調電圧線を間にして２本のスイッチ駆動線が
並列に配置されてなることを特徴とする画像表示装置。 - 【請求項８】 請求項３、４、５、６または７のうちい
ずれか１項に記載の画像表示装置において、前記階調電
圧線群と前記複数のスイッチ駆動線は、同じ配線層に形
成されてなることを特徴とする画像表示装置。 - 【請求項９】 請求項３、４、５、６、７または８のう
ちいずれか１項に記載の画像表示装置において、前記複
数のトリガ線と前記各出力線は、同じ配線層に形成され
てなることを特徴とする画像表示装置。 - 【請求項１０】 請求項３、４、５、６、７、８または
９のうちいずれか１項に記載の画像表示装置において、
前記各出力線と前記複数の信号線との間には、前記各出
力線から出力電圧を複数の信号線に分配する分配手段が
配置されてなることを特徴とする画像表示装置。 - 【請求項１１】 請求項８に記載の画像表示装置におい
て、前記階調電圧線群と前記複数のスイッチ駆動線は、
アルミニウムあるいは銅による配線材料で形成されてな
ることを特徴とする画像表示装置。 - 【請求項１２】 請求項１〜１１のうちいずれか１項に
記載の画像表示装置において、表示階調数をｎとしたと
きに、前記階調電圧線群の配線本数は、ｎ以上で２ｎ以
下であることを特徴とする画像表示装置。 - 【請求項１３】 請求項１〜１２のうちいずれか１項に
記載の画像表示装置において、前記画像表示手段と、前
記階調電圧線群と、前記複数のスイッチ手段および前記
トリガ信号出力手段は、同一の基板上に形成されてなる
ことを特徴とする画像表示装置。 - 【請求項１４】 請求項１３に記載の画像表示装置にお
いて、前記デコーダ手段は、前記基板の表面に接着ある
いは前記基板の周辺に配置されてなることを特徴とする
画像表示装置。 - 【請求項１５】 請求項１〜１２のうちいずれか１項に
記載の画像表示装置において、前記画像表示手段と、前
記階調電圧線群と、前記複数のスイッチ手段と、前記デ
コーダ手段および前記トリガ信号出力手段は、同一の基
板上に形成されてなることを特徴とする画像表示装置。 - 【請求項１６】 請求項１〜１５のうちいずれか１項に
記載の画像表示装置において、前記トリガ信号出力手段
は、シフトレジスタ回路を用いて形成されてなることを
特徴とする画像表示装置。 - 【請求項１７】 請求項１〜１６のうちいずれか１項に
記載の画像表示装置において、前記複数のスイッチ手段
は、前記トリガ信号の入力により導通して前記スイッチ
駆動信号を伝送する第１の薄膜トランジスタと、前記第
１の薄膜トランジスタの出力によるスイッチ駆動信号に
より導通して階調電圧を前記出力線に伝送する第２の薄
膜トランジスタとをそれぞれ備えてなることを特徴とす
る画像表示装置。 - 【請求項１８】 請求項１７に記載の画像表示装置にお
いて、前記複数のスイッチ手段は、前記第１の薄膜トラ
ンジスタの出力によるスイッチ駆動信号を保持するコン
デンサをそれぞれ備えてなることを特徴とする画像表示
装置。 - 【請求項１９】 請求項１８に記載の画像表示装置にお
いて、前記コンデンサは、前記階調電圧線群のいずれか
一つの階調電圧線と、前記階調電圧線群とは異なる配線
層に形成された電極とをオーバラップさせて形成した静
電容量であることを特徴とする画像表示装置。 - 【請求項２０】 請求項１７に記載の画像表示装置にお
いて、前記複数のスイッチ手段は、前記第１の薄膜トラ
ンジスタの出力によるスイッチ駆動信号を少なくとも１
ビットの情報として記憶する記憶手段をそれぞれ備えて
なることを特徴とする画像表示装置。 - 【請求項２１】 請求項１７、１８、１９または２０の
うちいずれか１項に記載の画像表示装置において、前記
複数のスイッチ手段は、各スイッチ駆動線と各トリガ線
とが互いに交差する交差点近傍の領域毎にそれぞれ配置
されてなることを特徴とする画像表示装置。 - 【請求項２２】 請求項１７、１８、１９、２０または
２１のうちいずれか１項に記載の画像表示装置におい
て、前記第１の薄膜トランジスタと前記第２の薄膜トラ
ンジスタは、前記階調電圧線の階調電圧が前記スイッチ
駆動線の信号電圧に対して相対的に低いときにはｎチャ
ネル薄膜トランジスタを用いて形成され、前記階調電圧
線の階調電圧が前記スイッチ駆動線の信号電圧に対して
相対的に高いときにはｐチャネル薄膜トランジスタを用
いて形成されてなることを特徴とする画像表示装置。 - 【請求項２３】 請求項１７、１８、１９、２０、２１
または２２のうちいずれか１項に記載の画像表示装置に
おいて、前記複数のスイッチ手段は、前記スイッチ駆動
信号を増幅する電圧レベル変換手段をそれぞれ備えてな
ることを特徴とする画像表示装置。 - 【請求項２４】 請求項２３のうちいずれか１項に記載
の画像表示装置において、前記電圧レベル変換手段に特
定の電圧や共通の信号を供給する配線をそれぞれ前記階
調電圧線群に並列に配置してなることを特徴とする画像
表示装置。 - 【請求項２５】 請求項１〜２４のうちいずれか１項に
記載の画像表示装置において、前記階調電圧群にそれぞ
れ相異なる電圧を印加する電圧発生手段を備えてなるこ
とを特徴とする画像表示装置。 - 【請求項２６】 請求項１〜２４のうちいずれか１項に
記載の画像表示装置において、前記電圧発生手段は、電
圧源に直列接続された複数のラダー抵抗で構成されてな
ることを特徴とする画像表示装置。 - 【請求項２７】 請求項２５または２６に記載の画像表
示装置において、前記電圧発生手段は、前記画像表示手
段と、前記階調電圧線群と、前記複数のスイッチ手段お
よび前記トリガ信号出力手段とともに同一の基板上に形
成されてなることを特徴とする画像表示装置。 - 【請求項２８】 請求項１〜２７のうちいずれか１項に
記載の画像表示装置において、前記画素は、透明な絶縁
基板を含む一対の基板間に挟持された液晶を備え、前記
画素に接続されたスイッチ素子からの電圧に対応して前
記液晶の光透過率が変化してなることを特徴とする画像
表示装置。 - 【請求項２９】 請求項１〜２７のうちいずれか１項に
記載の画像表示装置において、前記画素は、絶縁基板上
に形成された発光膜を備え、前記画素に接続されたスイ
ッチ素子からの電圧に対応して前記発光膜の発光強度が
変化してなることを特徴とする画像表示装置。 - 【請求項３０】 請求項１〜２９のうちいずれか１項に
記載の画像表示装置において、前記複数の走査線に順次
走査パルス信号を出力する走査手段を備えてなることを
特徴とする画像表示装置。 - 【請求項３１】 請求項１〜３０のうちいずれか１項に
記載の画像表示装置を駆動するに際して、前記デコーダ
手段が前記複数のスイッチ駆動線にスイッチ駆動信号を
出力する際の駆動周波数を、前記トリガ信号出力手段が
前記トリガ信号を出力する際の駆動周波数の２倍以上に
設定することを特徴とする画像表示装置の駆動方法。 - 【請求項３２】 請求項３１に記載の画像表示装置の駆
動方法において、前記デコーダ手段に入力される階調デ
ータに関する同時のデータの切り替わりは２以下であっ
て、前記デコーダ手段は前記階調データに従って単一の
スイッチ駆動線を選択するためのスイッチ駆動信号を順
次出力することを特徴とする画像表示装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183615A JP3800401B2 (ja) | 2001-06-18 | 2001-06-18 | 画像表示装置及びその駆動方法 |
| US09/932,113 US7084847B2 (en) | 2001-06-18 | 2001-08-20 | Image display apparatus and driving method thereof |
| CNB011251573A CN1222919C (zh) | 2001-06-18 | 2001-08-30 | 图象显示装置及其驱动方法 |
| KR1020010052727A KR100832666B1 (ko) | 2001-06-18 | 2001-08-30 | 화상 표시 장치 및 그 구동 방법 |
| TW090122109A TW594137B (en) | 2001-06-18 | 2001-09-06 | Image display apparatus and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183615A JP3800401B2 (ja) | 2001-06-18 | 2001-06-18 | 画像表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003005716A true JP2003005716A (ja) | 2003-01-08 |
| JP3800401B2 JP3800401B2 (ja) | 2006-07-26 |
Family
ID=19023543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183615A Expired - Fee Related JP3800401B2 (ja) | 2001-06-18 | 2001-06-18 | 画像表示装置及びその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7084847B2 (ja) |
| JP (1) | JP3800401B2 (ja) |
| KR (1) | KR100832666B1 (ja) |
| CN (1) | CN1222919C (ja) |
| TW (1) | TW594137B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006145926A (ja) * | 2004-11-22 | 2006-06-08 | Hitachi Displays Ltd | 画像表示装置及びその駆動回路 |
| US7724246B2 (en) | 2005-08-08 | 2010-05-25 | Hitachi Displays, Ltd. | Image display device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004085806A (ja) * | 2002-08-26 | 2004-03-18 | Nec Yamagata Ltd | 表示パネルの駆動装置 |
| KR100885019B1 (ko) * | 2002-10-29 | 2009-02-20 | 삼성전자주식회사 | 액정 표시 장치 |
| US6979242B2 (en) * | 2003-05-29 | 2005-12-27 | Chungwha Picture Tubes, Ltd. | Manufacturing method and structure of copper lines for a liquid crystal panel |
| EP1544842B1 (en) * | 2003-12-18 | 2018-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7944414B2 (en) * | 2004-05-28 | 2011-05-17 | Casio Computer Co., Ltd. | Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus |
| JP4203659B2 (ja) * | 2004-05-28 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| TWI449009B (zh) * | 2005-12-02 | 2014-08-11 | Semiconductor Energy Lab | 顯示裝置和使用該顯示裝置的電子裝置 |
| JP4712668B2 (ja) * | 2005-12-08 | 2011-06-29 | シャープ株式会社 | 表示駆動用集積回路及び表示駆動用集積回路の配線配置決定方法 |
| KR101368591B1 (ko) | 2007-04-24 | 2014-02-28 | 캐보트 코포레이션 | 저구조 카본 블랙 및 그의 제조 방법 |
| JP6028332B2 (ja) * | 2012-01-12 | 2016-11-16 | セイコーエプソン株式会社 | 液晶装置、及び電子機器 |
| JP7528558B2 (ja) * | 2020-06-25 | 2024-08-06 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806718B2 (ja) | 1992-11-25 | 1998-09-30 | シャープ株式会社 | 表示装置の駆動方法及び駆動回路 |
| US5574475A (en) * | 1993-10-18 | 1996-11-12 | Crystal Semiconductor Corporation | Signal driver circuit for liquid crystal displays |
| US5604510A (en) * | 1995-01-10 | 1997-02-18 | Palomar Technologies Corporation | Liquid crystal display drive with voltage translation |
| JP3256110B2 (ja) * | 1995-09-28 | 2002-02-12 | シャープ株式会社 | 液晶表示装置 |
| JP3501939B2 (ja) * | 1997-06-04 | 2004-03-02 | シャープ株式会社 | アクティブマトリクス型画像表示装置 |
| JP3977498B2 (ja) * | 1997-11-19 | 2007-09-19 | 沖電気工業株式会社 | 液晶セルの駆動回路 |
| JPH11338439A (ja) * | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
| JP3718607B2 (ja) * | 1999-07-21 | 2005-11-24 | 株式会社日立製作所 | 液晶表示装置及び映像信号線駆動装置 |
| US6307322B1 (en) * | 1999-12-28 | 2001-10-23 | Sarnoff Corporation | Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage |
| US7301520B2 (en) * | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
-
2001
- 2001-06-18 JP JP2001183615A patent/JP3800401B2/ja not_active Expired - Fee Related
- 2001-08-20 US US09/932,113 patent/US7084847B2/en not_active Expired - Fee Related
- 2001-08-30 CN CNB011251573A patent/CN1222919C/zh not_active Expired - Fee Related
- 2001-08-30 KR KR1020010052727A patent/KR100832666B1/ko not_active IP Right Cessation
- 2001-09-06 TW TW090122109A patent/TW594137B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006145926A (ja) * | 2004-11-22 | 2006-06-08 | Hitachi Displays Ltd | 画像表示装置及びその駆動回路 |
| US7236422B2 (en) | 2004-11-22 | 2007-06-26 | Hitachi Displays, Ltd. | Image display device and the driver circuit thereof |
| KR101138626B1 (ko) | 2004-11-22 | 2012-05-17 | 파나소닉 액정 디스플레이 주식회사 | 화상 표시 장치 및 그 구동 회로 |
| US7724246B2 (en) | 2005-08-08 | 2010-05-25 | Hitachi Displays, Ltd. | Image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100832666B1 (ko) | 2008-05-27 |
| TW594137B (en) | 2004-06-21 |
| JP3800401B2 (ja) | 2006-07-26 |
| US7084847B2 (en) | 2006-08-01 |
| CN1392531A (zh) | 2003-01-22 |
| CN1222919C (zh) | 2005-10-12 |
| US20030001870A1 (en) | 2003-01-02 |
| KR20020096810A (ko) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564283B1 (ko) | 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법 | |
| US7369124B2 (en) | Display device and method for driving the same | |
| USRE39366E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
| JP3807322B2 (ja) | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 | |
| US7808493B2 (en) | Displaying apparatus using data line driving circuit and data line driving method | |
| JP3277106B2 (ja) | 表示装置の駆動装置 | |
| KR101236484B1 (ko) | 표시장치 및 휴대단말 | |
| JP4367308B2 (ja) | 表示ドライバ、電気光学装置、電子機器及びガンマ補正方法 | |
| JPH09114420A (ja) | 液晶表示装置及びデータライン・ドライバ | |
| KR101022566B1 (ko) | 액정 표시 장치 | |
| JP3800401B2 (ja) | 画像表示装置及びその駆動方法 | |
| WO2007069715A1 (ja) | 表示装置およびその駆動方法 | |
| JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| KR100480857B1 (ko) | 구동 회로 및 화상 표시 장치 | |
| JP4321502B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| US6989844B2 (en) | Image display | |
| JP2007010871A (ja) | 表示信号処理装置および液晶表示装置 | |
| JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP2003150121A (ja) | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 | |
| JP2004163903A (ja) | メモリ回路、表示回路、および表示装置 | |
| JPH04237090A (ja) | フラットディスプレイの階調駆動回路 | |
| JP2013109130A (ja) | 電気光学装置、電子機器および制御方法 | |
| JP2006018087A (ja) | 画像表示装置 | |
| JP2001305512A (ja) | 液晶表示駆動装置及び携帯電話機 | |
| JP2003202547A (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |