KR100832666B1 - 화상 표시 장치 및 그 구동 방법 - Google Patents

화상 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100832666B1
KR100832666B1 KR1020010052727A KR20010052727A KR100832666B1 KR 100832666 B1 KR100832666 B1 KR 100832666B1 KR 1020010052727 A KR1020010052727 A KR 1020010052727A KR 20010052727 A KR20010052727 A KR 20010052727A KR 100832666 B1 KR100832666 B1 KR 100832666B1
Authority
KR
South Korea
Prior art keywords
line
lines
signal
switch
voltage
Prior art date
Application number
KR1020010052727A
Other languages
English (en)
Other versions
KR20020096810A (ko
Inventor
가게야마히로시
아끼모또하지메
미까미요시로
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020096810A publication Critical patent/KR20020096810A/ko
Application granted granted Critical
Publication of KR100832666B1 publication Critical patent/KR100832666B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

신호선 S1∼S6에 출력선 X1∼X6을 접속하고, 각 출력선 X1∼X6과 교차하는 방향으로 계조 전압선 LV1∼LVn을 배선한다. 1개의 계조 전압선에 대하여, 2개의 스위치 구동선 D1-1, D1-2를 배선한다. 출력선 X1∼X6과 병행으로 트리거선 Q1∼Q3을 배선한다. 각 배선이 교차하는 교차점 근방에 스위치 회로 SW를 설치한다. 다계조 화상 데이터를 입력하는 디코더(3)로부터 1개의 스위치 구동선에만 "1"의 데이터를 출력하고, 다른 스위치 구동선에는 "0"의 데이터를 출력한다. 트리거선 Q1∼Q3에 순차적으로 트리거 펄스를 출력한다. 스위치 회로 SW 중, "1"의 스위치 구동선에 접속된 스위치 회로에 "1"의 데이터를 기억한다. "1"의 데이터가 기억된 스위치 회로에 접속된 계조 전압선으로부터의 계조 전압을 출력선을 통해 신호선 S1∼S6으로 순차적으로 출력한다.
시프트 레지스터, 주사 회로, 스위치 회로, 디코더, 컨덴서

Description

화상 표시 장치 및 그 구동 방법{IMAGE DISPLAY APPARATUS AND DRIVING METHOD THEREOF}
도 1은 본 발명의 제1 실시예를 나타내는 화상 표시 장치의 주요부 구성도.
도 2는 복수의 전압원에 의해 계조 전압을 발생하는 방법을 설명하기 위한 도면.
도 3은 래더 저항을 이용하여 계조 전압을 발생하는 방법을 설명하기 위한 도면.
도 4는 본 발명에 따른 화상 표시 장치에 이용되는 스위치 회로의 다른 실시예를 나타내는 회로도.
도 5는 본 발명에 따른 화상 표시 장치에 이용되는 디코더의 블록 구성도.
도 6은 도 5에 도시한 디코더의 논리를 설명하기 위한 도면.
도 7은 도 1에 도시한 디코더를 외부 IC로서 이용했을 때의 블록 구성도.
도 8은 본 발명에 따른 화상 표시 장치의 시프트 레지스터의 회로 구성도.
도 9a 내지 도 9c는 도 8에 도시한 시프트 레지스터의 구성 요소를 설명하기 위한 도면.
도 10은 도 8에 도시한 시프트 레지스터의 동작을 설명하기 위한 타임 차트.
도 11은 본 발명에 따른 화상 표시 장치에 이용하는 스위치 회로의 다른 실 시예를 나타내는 회로 구성도.
도 12는 본 발명에 따른 화상 표시 장치를 액정 표시 장치로서 이용한 경우의 화소의 구성도.
도 13은 본 발명에 따른 화상 표시 장치를 자발광형 표시 장치로서 이용한 경우의 화소의 구성도.
도 14는 본 발명에 따른 화상 표시 장치의 동작을 설명하기 위한 타임차트.
도 15는 본 발명에 따른 화상 표시 장치를 액정 표시 장치로서 이용할 때의 교류화 방법을 설명하기 위한 도면.
도 16은 본 발명에 따른 화상 표시 장치를 액정 표시 장치로서 이용하는 경우의 디코더의 논리를 설명하기 위한 도면.
도 17은 본 발명에 따른 화상 표시 장치를 액정 표시 장치 장치로서 이용하는 경우의 다른 교류화 방법을 설명하기 위한 도면.
도 18은 본 발명에 따른 화상 표시 장치를 액정 표시 장치로서 이용하는 경우의 계조와 전압과의 관계를 설명하기 위한 도면.
도 19는 본 발명에 따른 화상 표시 장치를 액정 표시 장치로서 이용하는 경우의 디코더의 논리를 설명하기 위한 도면.
도 20은 본 발명에 따른 화상 표시 장치의 DA 변환부의 회로 레이아웃을 나타내는 도면.
도 21은 본 발명에 따른 화상 표시 장치의 제2 실시예를 나타내는 주요부 구성도.
도 22는 도 21에 도시한 장치에 이용하는 스위치 회로의 레벨 변환 동작을 설명하기 위한 도면.
도 23은 도 21에 도시한 장치의 동작을 설명하기 위한 타임차트.
도 24는 도 21에 도시한 장치의 DA 변환부의 회로 레이아웃을 설명하기 위한 도면.
도 25는 본 발명에 따른 화상 표시 장치의 제3 실시예를 나타내는 주요부 구성도.
도 26은 도 25에 도시한 장치의 동작을 설명하기 위한 타임차트.
도 27은 본 발명에 따른 화상 표시 장치의 분배 회로를 나타내는 회로 구성도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 절연 기판
2 : 시프트 레지스터
3 : 디코더
4 : DA 변환부
7 : 화소 TFT
23 : 외부 IC
본 발명은 화상 표시 장치 및 그 구동 방법에 관한 것으로, 특히 다계조 디지털 신호에 따라서 화상을 표시하는 데 적합한 화상 표시 장치 및 그 구동 방법에 관한다.
종래, 화상 표시 장치로서, 화상을 표시하기 위한 표시 영역에 복수의 신호선과 복수의 주사선을 매트릭스형으로 배치함과 함께, 각 신호선과 각 주사선이 서로 교차하는 교차점 근방의 각 영역에 스위치 소자를 개재하여 각 신호선과 각 주사선에 접속된 화소를 배치하고, 비표시 영역에 주사선을 구동하기 위한 주사 회로나 신호선을 구동하기 위한 구동 회로를 배치하도록 한 것이 알려져 있다. 구동 회로로서는 예를 들면, Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials pp.348-349 Fig 2n에 기재된 바와 같이 6비트 64계조의 디지털 신호를 입력하고, 이 디지털 신호에 따라 64계조의 전압을 발생하도록 구성되어 있다.
구체적으로는 이 구동 회로는 시프트 레지스터, 데이터 버스, 2개의 래치 DA 변환 회로를 구비하여 구성되어 있고, 시프트 레지스터와 한쪽 래치 간에 6비트의 바이너리 데이터(binary data)를 전송하기 위한 데이터 버스가 배치되고, 한쪽 래치가 각 데이터 버스에 접속되어 있다. 이 경우, 1개의 신호선을 구동하기 위한 래치는 6계통으로 분리되어 있고, 각 계통의 입력측이 각각 데이터 버스에 접속되어 있다. 즉 데이터 버스와 한쪽 래치는 6개의 선으로 접속되어 있다. 6개의 데이터 버스에 입력된 6비트의 바이너리 데이터는 시프트 레지스터로부터 출력되는 래치 펄스에 의해 한쪽 래치에 기억되고, 모든 래치에 데이터가 기억된 후, 래치 펄스에 의해 한쪽 래치에 기억된 데이터가 다른쪽 래치로 전송되어 기억되도록 되어 있다. 다른쪽 래치에 기억된 데이터는 다시 래치될 때까지 보유되고, 다른쪽 래치에 기억된 데이터는 DA 변환 회로에서 64종류의 계조 전압 중 하나인 계조 전압으로 변환되며, 변환된 하나의 계조 전압이 신호선으로 출력되도록 되어 있다.
화상 표시 장치에 구동 회로를 내장하는 경우, 화상 표시 장치의 표시 계조수(즉, 데이터의 비트수)가 많아지면, 데이터선의 증가에 따라 구동 회로의 작성 범위가 커진다. 그러나, 표시 계조수의 증가에 따라 구동 회로의 작성 범위를 크게 하면 비표시 영역이 커지기 때문에, 구동 회로의 작성 범위를 제한할 필요가 있다. 예를 들면, 가로 컬러 스트라이프의 화소로 200화소/인치의 정밀도의 화상을 실현하기 위해서는 신호선 간격은 2.54㎜÷200÷3색 ≒ 42㎛이고, 그 사이에, 1개의 신호선을 구동하기 위한 회로를 배치할 필요가 있다.
그런데, 200화소/인치의 정밀도의 화상 표시 장치를 실현하기 위해서, 종래의 구성을 채택했을 때는 배선수가 많기 때문에, 신호선의 간격을 요구된 치수로 할 수 없다.
즉, 종래 기술에서는 데이터 버스와 한쪽 래치를 6개의 선으로 접속하고, 한쪽 래치와 다른쪽 래치를 6개의 선으로 접속하며, 다른쪽 래치와 DA 변환 회로를 6개의 선으로 접속하고, 6비트의 바이너리 데이터를 DA 변환 회로로 전송하는 구성으로 되어 있다. 게다가 박막 트랜지스터(이하 TFT로 칭함)의 게이트 전극에 사용되는 게이트 메탈과, TFT의 소스 전극, 드레인 전극과 접속하는 메탈의 2종류가 사용되고, 3종류 이상을 사용하면 공정 수가 증가되어 비용이 증가되기 때문에 일반적으로 바람직하지 않다. 이 때문에, 2개의 래치를 사이로 두고 데이터 버스와 DA 변환 회로를 연결하는 6개의 배선(세로 방향의 배선)과, 이 세로 방향의 배선과 DA 변환 회로에서 교차되는 방향으로 배선된 가로 방향의 계조 전압선군을 각각 한층의 배선층을 이용하게 되고, 세로 방향의 6개의 배선은 중첩할 수 없으며, 병렬로 배열하는 것이 부득이하다. 따라서, 레이아웃 룰로서 스페이스 4㎛, 배선 4㎛인 경우, 6개를 배선하기 위해 (4+4)×6개=48㎛의 폭이 필요하게 되고, 요구된 선폭인 42㎛를 초과하게 된다.
또한, TFT의 개수도 계조수의 증가에 크게 영향을 받고, 데이터의 비트수가 k비트인 경우, DA 변환 회로에서만 TFT의 개수가 k×2k개(6비트인 경우, 384개)의 TFT를 배치할 필요가 있다. 또한, k비트의 래치 회로를 2 회로분 배치하기 위해서는 1㎛ 이하의 레이아웃 룰로 형성하지 않는 한 현실적으로 불가능하다.
또한, 화상 표시 장치에 내장하는 구동 회로는 소비 전력을 가능한 한 억제할 필요가 있다. 즉 화상 표시 장치의 소비 전력은 적용 제품의 배터리에 의해 가동 시간 등에 크게 관계되기 때문이다. 구동 회로에서 소비되는 전력의 하나로 데이터 버스에서 소비되는 소비 전력이 있다. 데이터 버스는 외부로부터의 입력 데이터를 래치로 전달하는 기능을 완수한다. 데이터 버스는 데이터 전송 속도가 고속이며, 가장 소비 전력이 큰 배선 중 하나이다. 이 데이터 버스에서의 소비 전력은 배선 용량, 데이터의 변화 횟수 및 신호 전압의 제곱에 비례하기 때문에, 데이 터 버스의 전력을 줄이기 위해서는 배선 용량, 데이터의 변화 횟수, 신호 전압을 삭감하는 것이 유효하다. 데이터 버스의 배선 용량 중, 배선 교차 용량이 큰 용량을 나타낸다.
여기서, 데이터 버스의 배선수를 k로 하면, 종래 기술과 같이 데이터 버스로부터 한쪽 래치로 데이터를 추출하는 개소에서, 하나의 신호선당, 데이터 버스들 간의 교차에 의한 배선 교차부로서 k-1개소(6비트에서는 5개소)의 교차가 필요하게 된다. 또한 데이터의 변화 횟수("0"의 데이터가 "1"로 변화되거나 또는 "1"의 데이터가 "0"의 데이터로 변화되는 횟수)는 데이터 버스의 배선 개수를 k로 하였을 때, 하나의 데이터당 평균 데이터 변화는 k/2(6비트에서는 3)가 되고, 최대의 데이터 변화 횟수는 k(6비트에서는 6)가 된다.
본 발명의 목적은 고정밀로 다계조 화상을 표시하기 위한 표시 영역에 대하여 비표시 영역의 점유 면적을 보다 작게 할 수 있는 화상 표시 장치 및 그 구동 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명은 복수의 신호선과 복수의 주사선이 매트릭스형으로 배치되어 있음과 함께, 각 신호선과 각 주사선이 서로 교차하는 교차점 근방의 각 영역에 스위치 소자를 개재하여 상기 각 신호선과 상기 각 주사선에 접속된 화소를 갖는 화상 표시 수단과,
아날로그 값에 의한 다계조 전압이 표시 계조에 대응하여 인가된 계조 전압선군과,
디지털 값에 의한 고계조의 화상 데이터에 따라 상기 어느 하나의 계조 전압선군을 선택하기 위한 스위치 구동 신호를 출력하는 디코더 수단과,
상기 화상 데이터에 따라 트리거 신호을 순차적으로 출력하는 트리거 신호 출력 수단과,
상기 트리거 신호의 입력을 조건으로 상기 스위치 구동 신호에 응답하여 지정 계조 전압선을 선택하고 상기 지정 계조 전압선으로부터의 계조 전압을 지정 신호선으로 출력하는 복수의 스위치 수단을 포함하는 화상 표시 장치를 구성한다.
상기 화상 표시 장치를 구성하는 데 있어서는 이하의 요소를 부가할 수 있다.
(1) 상기 디코더 수단은 복수로 분할되고, 각 분할된 디코더 수단은 서로 대향하여 배치된다.
(2) 상기 디코더 수단에는 상기 스위치 구동 신호를 전송하는 복수의 스위치 구동선이 접속되며, 상기 트리거 신호 출력 수단에는 상기 트리거 신호를 전송하는 복수의 트리거선이 접속되고, 상기 복수의 스위치 수단에는 각각 지정 계조 전압을 지정 신호선으로 전송하는 출력선이 접속된다.
(3) 상기 복수의 스위치 구동선과 상기 계조 전압선군은 상기 복수의 트리거선과 상기 각 출력선 각각에 교차 배치된다.
(4) 상기 계조 전압선군은 각각 상기 복수의 스위치 구동선을 따라서 병렬로 배치된다.
(5) 상기 계조 전압선군의 1개의 계조 전압선에 대하여, 1개의 스위치 구동 선이 병렬로 배치된다.
(6) 상기 계조 전압선군의 1개의 계조 전압선에 대하여, 상기 1개의 계조 전압선을 사이에 두고 2개의 스위치 구동선이 병렬로 배치된다.
(7) 상기 계조 전압선군과 상기 복수의 스위치 구동선은 동일한 배선층에 형성된다.
(8) 상기 복수의 트리거선과 상기 각 출력선은 동일한 배선층에 형성된다.
(9) 상기 각 출력선과 상기 복수의 신호선 간에는 상기 각 출력선으로부터 출력 전압을 복수의 신호선으로 분배하는 분배 수단이 배치된다.
(10) 상기 계조 전압선군과 상기 복수의 스위치 구동선은 알루미늄 혹은 구리에 의한 배선 재료로 형성된다.
(11) 표시 계조수를 n으로 하였을 때, 상기 계조 전압선군의 배선 개수는 n 이상 2n 이하이다.
(12) 상기 화상 표시 수단과, 상기 계조 전압선군과, 상기 복수의 스위치 수단 및 상기 트리거 신호 출력 수단은 동일한 기판 상에 형성된다.
(13) 상기 디코더 수단은 상기 기판의 표면에 접착 혹은 상기 기판의 주변에 배치된다.
(14) 상기 화상 표시 수단과, 상기 계조 전압선군과, 상기 복수의 스위치 수단과, 상기 디코더 수단 및 상기 트리거 신호 출력 수단은 동일한 기판 상에 형성된다.
(15) 상기 트리거 신호 출력 수단은 시프트 레지스터 회로를 이용하여 형성 된다.
(16) 상기 복수의 스위치 수단은 상기 트리거 신호의 입력에 의해 도통되어 상기 스위치 구동 신호를 전송하는 제1 박막 트랜지스터와, 상기 제1 박막 트랜지스터의 출력에 의한 스위치 구동 신호에 의해 도통되어 계조 전압을 상기 출력선으로 전송하는 제2 박막 트랜지스터를 각각 포함한다.
(17) 상기 복수의 스위치 수단은 상기 제1 박막 트랜지스터의 출력에 의한 스위치 구동 신호를 보유하는 컨덴서를 각각 포함하고 있다.
(18) 상기 컨덴서는 상기 계조 전압선군 중 어느 하나의 계조 전압선과, 상기 계조 전압선군과는 상이한 배선층에 형성된 전극을 중첩시켜 형성한 정전 용량이다.
(19) 상기 복수의 스위치 수단은 상기 제1 박막 트랜지스터의 출력에 의한 스위치 구동 신호를 적어도 1비트의 정보로서 기억하는 기억 수단을 각각 포함한다.
(20) 상기 복수의 스위치 수단은 각 스위치 구동선과 각 트리거선이 서로 교차하는 교차점 근방의 영역마다 각각 배치된다.
(21) 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 상기 계조 전압선의 계조 전압이 상기 스위치 구동선의 신호 전압에 비해 상대적으로 낮을 때는 n채널 박막 트랜지스터를 이용하여 형성되고, 상기 계조 전압선의 계조 전압이 상기 스위치 구동선의 신호 전압에 비해 상대적으로 높을 때는 p채널 박막 트랜지스터를 이용하여 형성된다.
(22) 상기 복수의 스위치 수단은 상기 스위치 구동 신호를 증폭하는 전압 레벨 변환 수단을 각각 포함한다.
(23) 상기 전압 레벨 변환 수단에 특정 전압이나 공통 신호를 공급하는 배선을 각각 상기 계조 전압선군에 병렬로 배치한다.
(24) 상기 계조 전압군 각각에 상이한 전압을 인가하는 전압 발생 수단을 포함한다.
(25) 상기 전압 발생 수단은 전압원에 직렬 접속된 복수의 래더 저항으로 구성된다.
(26) 상기 전압 발생 수단은 상기 화상 표시 수단과, 상기 계조 전압선군과, 상기 복수의 스위치 수단 및 상기 트리거 신호 출력 수단과 함께, 동일한 기판 상에 형성된다.
(27) 상기 화소는 투명한 절연 기판을 포함하는 한 쌍의 기판 사이에 샌드위치된 액정을 구비하고, 상기 화소에 접속된 스위치 소자로부터의 전압에 대응하여 상기 액정의 광 투과율이 변화된다.
(28) 상기 화소는 절연 기판 상에 형성된 발광막을 구비하고, 상기 화소에 접속된 스위치 소자로부터의 전압에 대응하여 상기 발광막의 발광 강도가 변화된다.
(29) 상기 복수의 주사선으로 순차적으로 주사 펄스 신호를 출력하는 주사 수단을 포함한다.
(30) 상기 디코더 수단이 상기 복수의 스위치 구동선에서 스위치 구동 신호 를 출력할 때의 구동 주파수를, 상기 트리거 신호 출력 수단이 상기 트리거 신호를 출력할 때의 구동 주파수의 2배 이상으로 설정한다.
(31) 상기 디코더 수단에 입력되는 계조 데이터에 관련되는 동시 데이터의 전환은 2 이하이고, 상기 디코더 수단은 상기 계조 데이터에 따라 단일의 스위치 구동선을 선택하기 위한 스위치 구동 신호를 순차적으로 출력한다.
상기한 수단에 따르면, 계조 데이터를 아날로그 신호로 변환하기 위한 디지털/아날로그 변환 기능과 신호선을 선택하기 위한 기능을 디코딩 수단에 갖게 하고, 디코더 수단의 출력에 의한 스위치 구동 신호와 트리거 신호 출력 수단의 출력에 의한 트리거 신호에 따라서 지정 계조 전압선을 선택하고, 선택한 계조 전압선으로부터의 계조 전압을 지정 신호선으로 출력하도록 하였기 때문에, 고정밀로 다계조 화상을 표시하기 위한 표시 영역에 대하여, 신호선을 구동하기 위해 비표시 영역에 배치된 구동 회로의 점유 면적을 보다 작게 할 수 있다.
또한, 단일의 계조 전압선을 선택하기 위해 디코더 수단을 이용하고 있기 때문에, 스위치 구동선 중 데이터가 변화되는 스위치 구동선은 최대 2이며, 데이터의 변화 횟수가 적어지고, 데이터가 변화될 때마다 배선 간의 용량이 충방전되어도 변화 횟수의 저감에 의해 소비 전력을 적게 할 수 있다.
또한, 다계조 화상을 표시하는 데 있어서, 교차 배선, 즉 교차 배선 용량을 적게 할 수 있기 때문에, 고속 신호가 전송되는 스위치 구동선에서의 전력 소비를 적게 할 수 있다.
<실시예>
이하, 본 발명의 일 실시예를 도면에 기초하여 설명한다. 도 1은 본 발명의 일 실시예를 나타내는 화상 표시 장치의 주요부 구성도이다. 도 1에 있어서, 절연 기판(1) 상에는 시프트 레지스터(2), 디코더(3), DA 변환부(4), 주사 회로(5), 표시 영역(6)이 형성되어 있다. 표시 영역(6)은 고정밀로 다계조 화상을 표시하기 위한 영역으로서 형성되어 있다. 이 표시 영역(6)에는 복수의 신호선 S1∼S6, 복수의 주사선 G1∼G2가 매트릭스형으로 배선되고, 각 신호선과 각 주사선이 서로 교차하는 교차점 근방의 각 영역에 스위치로서의 화소 TFT(7)와, 화소(8)가 형성되어 있다. 화소 TFT(7)의 게이트 전극은 주사선 G1∼G2에 접속되고, 소스 전극은 각 신호선 S1∼S6에 접속되며, 드레인 전극은 화소(8) 각각에 접속되어 있다.
또, 본 실시예에 있어서는 설명을 간단하게 하기 위해, 신호선으로서 6개, 주사선으로서 2개, 화소 TFT(7) 및 화소(8)로서 6×2개를 나타내고 있지만, 이들 개수는 실제로는 화소(8)의 개수에 의해 결정된다. 예를 들면, 화상 표시 장치의 표시 정보량이 컬러 VGA인 경우, 화소(8) 및 화소 TFT(7)의 개수는 640×480×3(적, 녹, 청)개이기 때문에, 신호선은 640×3(적, 녹, 청)개, 주사선은 480개이다.
표시 영역(6)에 대하여, 비표시 영역에는 각 주사선 G1, G2에 순차적으로 주사 펄스를 출력하는 주사 회로(5)가 설치되어 있음과 함께, 신호선 S1∼S6을 구동하기 위한 구동 회로로서 시프트 레지스터(2), 디코더(3), DA 변환부(4)가 형성되어 있다.
DA 변환부(4)는 다계조 계조 데이터를 아날로그 값에 의한 계조 전압으로 변환하기 위해, 계조 전압선군으로서 n개의 계조 전압선 LV1∼LVn, 2×n개의 스위치 구동선 D1-1∼Dn-1, D1-2∼Dn-2, 트리거선 Q1∼Q3, 출력선 X1∼X6을 구비하여 구성되어 있다. 스위치 구동선 D1-1∼Dn-1, D1-2∼Dn-2는 디코더(3)의 출력부에, 트리거선 Q1∼Q3은 레지스터(2)의 출력부에, 출력선 X1∼X6은 신호선 S1∼S6 각각에 접속되어 있다.
스위치 구동선과 계조 전압선의 배치 관계는 임의의 자연수 i≤n에 대하여, i번째의 계조 전압선 LVi의 양측에 스위치 구동선 Di-1과 Di-2가 병행하여 배치되어 있다. 즉, 1개의 계조 전압선에 대하여 그 양측에 2개의 스위치 구동선이 배치되어 있고, 각 스위치 구동선 간의 영역을 유효하게 활용하도록 되어 있다.
또한 각 스위치 구동선에 대하여 트리거선 Q1∼Qn이 교차하는 방향으로 배선되어 있음과 함께, 1개의 트리거선에 대하여 2개의 출력선이 병행으로 배치되어 있고, 트리거선 Q1∼Q3, 출력선 X1∼X6과 각 스위치 구동선 또는 계조 전압선이 교차하는 교차점 근방의 영역 각각에 스위치 회로 SW가 설치되어 있다.
계조 전압선 LV1∼LVn에는 표시 계조에 대응한 계조 전압으로서 상이한 전압 V1∼Vn이 인가되어 있다. 각 계조 전압선은, 예를 들면, 알루미늄 혹은 구리를 이용한 저저항율의 배선 재료를 이용하여 구성되어 있고, 각 계조 전압선의 단말은 전압 발생 수단에 접속되어 있다.
이 전압 발생 수단으로서는 예를 들면, 도 2에 도시한 바와 같이 계조수와 동일한 n개의 전압원에 의해 전압을 발생하는 것을 이용할 수 있다. 또한 도 3에 도시한 바와 같이 전압 V1, Vn을 발생하는 전압원 간에 래더 저항(21)을 여러개 직렬로 접속하여 복수의 래더 저항(21)에 의해 전압을 분압하고, 전압 V1, Vn, 및 분 압된 전압을 각각 계조 전압 V1∼Vn으로서 순차적으로 계조 전압선 LV1∼LVn에 인가하는 것을 이용할 수 있다. 또, 계조 전압선 LV1∼LVn을 배열하는 순서나 공급하는 전압 V1∼Vn의 순서는 특별히 한정되는 것은 아니다.
스위치 회로 SW는 n채널의 TFT tr1, n채널의 TFT tr2, 컨덴서(정전 용량) Cm을 구비하여 구성되어 있다. TFT tr1은 제1 박막 트랜지스터로서, 게이트 전극이 트리거선 Q1에, 소스 전극이 계조 전압선 D1-1에, 드레인 전극이 컨덴서 Cm의 일단에 접속되어 있고, 트리거선 Q1을 전송하는 트리거 신호에 동기하여 도통하며, 스위치 구동선 D1-1의 데이터(스위치 구동 신호)를 컨덴서 Cm에 샘플링하는 구조로 되어 있다. 컨덴서 Cm은 1비트의 데이터를 기억하는 기억 수단으로서 다른쪽 단자가 계조 전압선 LV1에 접속되어 있고, 교류적으로 접지에 가까운 상태를 형성하고 있다.
또, 교류 상태에서 접지에 가까운 조건이 얻어지지 않은 경우에는 도 4에 도시한 바와 같이 컨덴서 Cm의 한쪽 단자를 계조 전압선 LV1과는 달리, 접지 배선(22)에 접속하는 구성을 채택할 수도 있다.
TFT tr1의 드레인 전극은 제2 박막 트랜지스터로서의 TFT tr2의 게이트 전극에 접속되어 있다. TFT tr2의 소스 전극과 드레인 전극은 각각 계조 전압선 LV1과 출력선 X1에 접속되어 있고, 컨덴서 Cm에 샘플링된 데이터에 의해 ON/OFF 제어되는 스위치를 구성하고 있다. 즉, TFT tr2는 컨덴서 Cm에 높은 전압이 인가되어 있을 때는 ON(도통)되고, 낮은 전압이 인가되어 있을 때는 OFF(비도통)된다.
스위치 회로 SW는 트리거 신호의 입력을 조건으로, 스위치 구동선으로부터의 데이터(스위치 구동 신호)에 응답하여 지정 계조 전압선 LV1을 선택하고, 지정 계조 전압선 LV1로부터의 계조 전압 V1을 출력선 X1을 통해 신호선 S1로 출력하는 스위치 수단으로서 구성되어 있다. 또, 출력선 X1∼X6, 스위치 구동선 D1-1∼Dn-1, D1-2∼Dn-2의 모든 교점에 매트릭스형으로 배치된 스위치 회로도 마찬가지로 구성되어 있다.
디코더(3)는 디지털 값에 의한 다계조 화상 데이터(n비트의 화상 데이터 예를 들면, 6비트 64계조의 화상 데이터)에 따라 어느 하나의 계조 전압선을 선택하기 위한 스위치 구동 신호를 출력하는 디코더 수단으로서 구성되어 있다. 본 실시예에서의 디코더(3)는 다계조 화상 데이터에 따라 2개의 스위치 구동선으로 "1"의 데이터(스위치 구동 신호)를 출력하기 위해, 2계통분의 데이터선 Data-1, Data-2로부터 화상 데이터가 입력되도록 되어 있다.
즉, 디코더(3)는 도 5에 도시한 바와 같이 2개의 디코더(11, 12)를 구비하여 구성되어 있다. 각 디코더(11, 12)는 입력 단자 A-1, A-2 각각에 데이터선 Data-1, Data-2로부터 고계조의 화상 데이터가 입력되었을 때, 도 6에 도시한 논리에 따라서, 2계통의 출력 단자 Y1-1∼Yn-1, Y1-2∼Yn-2 중, 각 계통마다 단일의 출력 단자에만 "1"의 신호(스위치 구동 신호)를 출력하고, 다른 출력 단자에는 "0"의 신호를 출력하도록 되어 있다.
또, "1"은 높은 전압을, "0"은 낮은 전압을 의미한다. 또한, 입력 in은 바이너리 데이터이다. 또한 in에 입력하는 데이터는 설명을 알기 쉽게 하기 위해, 1에서 n까지 나타내고 있지만, n종류가 있는 부호이면 어떤 부호라도 좋고, 예를 들면, 0에서 (n-1)까지의 숫자를 이용할 수도 있다. 또한 디코더(3)의 입력에는 입력 단자로서 A-1과 A-2 2계통이 있지만, 디코더(11, 12)의 입력 단자 앞에 세퍼레이터(seperator)를 설치하여 1계통으로 할 수도 있다.
또한, 디코더(3)를 1개소로 통합하여 배치하고 있지만, 디코더(11, 12)를 DA 변환부(4)를 사이에 두고 그 양측에 배치할 수도 있다. 또한, 디코더(3)로서는 도 7에 도시한 바와 같이 외부 IC(23)로서 절연 기판(1)의 외부에 배치하고, 플렉시블 케이블(FPC: 24)을 통해 절연 기판(1)과 외부 IC(23)를 접속하는 구성을 채택할 수도 있다. 또한, 외부 IC(23)를 절연 기판(1)의 표면에 직접 실장할 수도 있다.
시프트 레지스터(2)는 화상 데이터에 동기하여 트리거 신호를 순차적으로 출력하는 신호 출력 수단으로서, 예를 들면, 도 8에 도시한 바와 같이 인버터, 클럭 인버터, AND 게이트를 이용하여 구성되어 있다. 인버터, 클럭 인버터, AND 게이트는 도 9a 내지 도 9c에 도시한 바와 같이 TFT를 이용한 회로에 의해 구성할 수 있다. 이 시트프 레지스터(2)는 도 10에 도시한 바와 같이 클럭 CK와 역상 클럭 CKN 및 스타트 펄스 ST에 응답하여 AND 게이트로부터 트리거 신호(트리거 펄스) q1, q2, q3을 순차적으로 발생하도록 되어 있다. 또, 시프트 레지스터(2)의 회로에서는 트리거 펄스 q1∼q3이 순차적으로 출력되지만, 이 순서는 입력 데이터와 신호선과의 관계로 결정되는 것이며, 이 순서는 특별히 한정되는 것은 아니다.
주사 회로(5)는 예를 들면, 시프트 레지스터(2)와 동일한 회로로 구성되며, 주사선 G1∼G2에 주사 펄스 신호를 순차적으로 출력하는 주사 수단으로서 구성되어 있다.
DA 변환부(4)의 스위치 회로 SW에 이용하는 TFT로서 n채널의 것을 이용하는 것에 대하여 진술하였지만, 도 11에 도시한 바와 같이 DA 변환부(4)에 n채널 TFT를 이용한 스위치 회로 SW와, p채널 TFT를 이용한 스위치 회로 SWp를 혼재시키는 구성을 채택할 수 있다. 즉, 계조 전압선 LVi의 계조 전압이 스위치 구동선 Di의 신호 전압에 대하여 비교적 낮은 경우에는 n채널 TFT tr2를 이용하고, 계조 전압 LVj의 계조 전압이 스위치 구동선 Dj의 신호 전압에 대하여 비교적 높은 경우에는 p채널 TFT tr2p를 이용함으로써, 스위치 구동선의 신호 전원을 낮게 억제할 수 있다. 이 경우, p채널 TFT를 이용한 스위치 회로 SWp를 디코더(3)에 접속하는 데 있어서, 디코더(3)의 출력 논리를 반전시키기 위해 디코더(3)와 스위치 회로 SWp 간에 인버터(25)를 설치하거나, 혹은 디코더(3) 내부에서 논리를 반전시키는 구성을 채택할 수 있다.
다음으로, 화상 표시 장치를 액정 표시 장치 장치로서 이용하는 경우, 표시 영역(6)에 배치되는 화소(8)는 도 12에 도시한 바와 같이 화소 TFT(7)에서 샘플링된 전압을 보유하는 컨덴서(27)와, 절연 기판(1)과 서로 대향하여 배치되는 기판(투명 기판) 사이에 샌드위치된 액정층(29)에 의해 구성할 수 있다. 컨덴서(27)는 일단이 접지선(28)에 접속되어 있고, 화소 TFT(7)에서 샘플링된 전압을 1 프레임 기간 동안 안정적으로 보유할 수 있다. 액정층(29)의 일단은 공통 전극(30)에 접속되어 있고, 컨덴서(27)에 보유된 전압과 공통 전극(30)에 인가되는 전압 Vc와의 차 전압을 액정층(29)에 인가함으로써, 액정층(액정: 29)의 광 투과율이 변화되어 화상을 표시할 수 있다.
한편, 화상 표시 장치를 자발광형 표시 장치로서 이용하는 경우, 화소(8)는 도 13에 도시한 바와 같이 화소 TFT(7)에서 샘플링된 전압을 보유하는 컨덴서(31)와, 화소 TFT(7)에서 샘플링된 전압을 전류로 변환하는 전압 전류 변환 회로(32), 발광층(33)으로 구성할 수 있다. 컨덴서(31)와 발광층(33)의 일단은 각각 접지선(34)에 접속되고, 전압 전류 변환 회로(32)에는 전원선(35)으로부터 전압이 인가되어 있다. 전원선(35)과 접지선(34) 간에 외부로부터 전압이 인가되었을 때, 샘플링된 전압이 컨덴서(31)에 보유되면, 보유된 전압에 대응하여 발광층(33)의 발광 강도가 변화되어 화상을 표시할 수 있다.
표시 영역(6)에 화상을 표시하는 데 있어서, 화상 표시 장치의 각 회로는 도 14에 도시한 바와 같이 동작한다. 우선, 디코더(3)에 다계조 화상 데이터로서, 데이터선 Data-1에 홀수번째의 화상 데이터가 입력되고, 데이터선 Data-2에는 짝수번째의 화상 데이터가 입력된다. 예를 들면, 표시 영역(6)에 표시해야 할 가로 1행의 화상 데이터 #1∼#6이 좌측에서 우측으로 순서대로〔2, 3, 4, 2, 1, n〕인 경우, 데이터선 Data-1에는〔2, 4, 1〕, 데이터선 Data-2에는〔3, 2, n〕의 순으로 화상 데이터가 입력된다. 화상 데이터가 디코더(3)에서 디코딩되면, 화상 데이터에 의해 선택된 스위치 구동선으로서 스위치 구동선 D1-1∼Dn-1 중 1개가 "1"이 됨과 함께, 스위치 구동선 D1-2∼Dn-2 중 1개가 "1"이 된다. 이 화상 데이터의 입력에 동기하여, 시프트 레지스터(2)로부터는 트리거선 Q1∼Q3으로 트리거 펄스가 순차적으로 출력된다. 트리거 펄스가 순차적으로 출력되면, 트리거선 Q1∼Q3에 접속된 n채널 TFT tr1이 ON이 되고, 스위치 구동선의 데이터가 순차적으로 샘플링되며, 각 트리거선 Q1∼Q3에 접속된 스위치 회로 SW 중, 스위치 구동선에 "1"의 데이터가 출력된 스위치 회로 SW에는 화상 데이터에 대응하여 "1"의 데이터가 기억되고, 스위치 구동선에 "0"의 데이터가 출력된 스위치 회로 SW에는 "0"의 데이터가 기억되며, 이들 데이터는 다시 샘플링될 때까지 보유된다. 그 동안, "1"의 데이터를 기억한 스위치 회로 SW의 TFT tr2가 ON이 되고, 계조 전압선 LV1∼LVn 중, "1"의 데이터를 기억한 스위치 회로 SW에 접속된 계조 전압선의 계조 전압이 출력선으로 출력된다.
즉, 시간 t0으로부터 시작되는 트리거 펄스에 따라서, 출력선 X1∼X6에는 순차적으로 계조 전압이 출력되고, 각 계조 전압은 신호선 S1∼S6으로 공급된다. 최초의 트리거 펄스가 트리거선 Q3으로부터 발생하는 시간 t1에서 모든 신호선 S1∼S6 각각에 화상 데이터〔2, 3, 4, 2, 1, n〕에 대응한 계조 전압〔V2, V3, V4, V2, V1, Vn〕이 공급된다.
각 신호선 S1∼S6에 계조 전압이 인가되는 과정에서, 주사 회로(5)로부터 각 주사선 G1, G2에 1 라인 기간마다 순차적으로 주사 펄스가 출력된다. 1 라인 기간은 각각의 시간 t0∼t2 및 t2∼t4 기간이며, 시간 t0∼t2의 1 라인 기간은 주사선 G1이 "1"이 되고, 시간 t2∼t4의 1 라인 기간은 주사선 G2가 "1"이 된다.
주사선 G1이 "1"일 때, 주사선 G1에 접속된 1행의 화소 TFT(7)에서는 소스 전극-드레인 전극 간은 도통 상태가 되고, 늦어도 시간 t1∼t2 사이에 1행째의 화소(8)에 신호선 S1∼S6으로부터의 계조 전압이 기입된다.
마찬가지로, 시간 t2∼t4 사이에서는 시간 t3까지 모든 신호선 S1∼S6 각각 에 화상 데이터〔2, 1, n, 4, 3, 1〕에 대응한 계조 전압〔V2, V1, Vn, V4, V3, V1〕이 공급되고, 2행째의 화소(8)에, 늦어도 시간 t3∼t4 사이에 신호선 S1∼S6으로부터의 계조 전압이 기입된다. 이상의 동작을 반복함으로써, 모든 표시 영역(6)의 화소(8)에 목적의 전압이 인가되며 표시 영역(6) 전체에 화상을 표시할 수 있다.
화상 표시 장치를 구동하는 데 있어서는 디코더(3)의 구동 주파수는 데이터선 Data-1 및 Data-2로부터 입력되는 화상 데이터의 주파수와 동일하다. 한편, 스위치 회로 SW는 1 라인 기간에 1회, 트리거선의 트리거 펄스에 의해 구동된다. 이 경우, 1 라인 기간에는 적어도 2개의 데이터가 입력되기 때문에, 디코더(3)의 구동 주파수는 스위치 회로 SW의 구동 주파수의 2배 이상이 된다.
여기서, 화상 표시 장치를 액정 표시 장치로서 이용하는 경우, 화소(8)에 공급하는 전압은 1필드마다 극성이 반전되는 교류 전압을 이용할 필요가 있고, 이 교류 전압을 액정에 제공하여 그 실효치의 전압으로 광 투과율을 변화시킬 필요가 있다. 1필드 기간마다 극성이 반전되는 교류 전압을 화소에 인가하는 데 있어서는 다음의 2개의 방법 중 어느 하나의 방법을 채택할 수 있다.
교류화의 제1 방법으로서는 도 15에 도시한 바와 같이 공통 전극(30)[도 12의 공통 전극(30)]에 인가되는 전압 Vc를 고정하고, 화소(8)의 전압을 1필드 기간마다 반전시키는 방법이다. V1은 최고 전압이고, Vn은 최저 전압이다. 화소(8)에 높은 교류 전압치 Vmax를 인가하는 경우에는 (1)의 라인과 같이 1필드 기간마다 전압 V1과 전압 Vn을 각각 출력한다. 한편, 화소(8)에 낮은 교류 전압치 Vmin을 인가하는 경우에는 (2)의 라인과 같이 1필드 기간마다 V(n/2)와 V〔(n/2)+1〕을 각각 출력한다.
이 경우, 디코더(11, 12)는 도 16의 논리에 따라서 동작하게 된다. 즉, 홀수번째의 필드 기간과 짝수번째의 필드 기간에 출력이 out-1∼out-(n/2)와, out-((n/2)+1)∼out-n의 출력이 전환된다. 또한, 이 경우, n은 화상 표시 장치가 표시 가능한 계조수의 2배이다. 예를 들면, 계조 비트수가 6비트인 경우, 계조수는 64이기 때문에, n=128이다. 또한 계조 전압선에 1필드마다 2치의 전압을 교대로 공급함으로써 교류화하는 방법이 있다. 이 경우에, n은 화상 표시 장치가 표시 가능한 계조수와 동일하다. 예를 들면, 계조 비트수가 6비트인 경우, 계조수는 64이기 때문에, n=64이다.
교류화의 제2 방법으로서는 도 17에 도시한 바와 같이 공통 전압[도 12의 공통 전극(30)에 인가되는 전압] Vc를 교류화하는 방법이 있다. 이 경우, 계조 전압선의 전압 범위가 좁아지고, 회로의 저전압화, 저소비 전력화에 좋다. V1은 최고 전압을 나타내고, Vn은 최저 전압을 나타낸다. 화소가 높은 교류 전압치 Vmax를 인가하는 경우에는 (1)의 라인과 같이 공통 전압 Vc가 낮은 전압인 필드 기간마다 전압 V1을 출력하고, 공통 전압 Vc가 높은 전압인 필드 기간마다 전압 Vn을 각각 출력한다. 화소(8)에 가까운 교류 전압치 Vmax를 인가하는 경우에는 (2)의 라인과 같이 (1)의 라인과 역의 조합으로 전압이 출력된다.
계조수를 8로 하고 입력 데이터에 대하여 계조 전압이 대상이 아닌 경우에는 도 18에 도시한 바와 같은 특성의 계조 전압을 이용할 수 있다. 도 18에서는 짝수번째의 필드 기간에서는 8가지, 홀수번째의 필드 기간에서는 8가지의 출력 전압이 있고, 그 중 4개가 동일한 전압을 취할 수 있기 때문에, 4개의 전압을 홀수번째의 필드 기간과 짝수번째의 필드 기간에서 공용할 수 있다. 즉, 각 필드 기간에서 전압을 공용하지 않을 때는 18가지의 전압을 필요로 하는 데 반하여, 각 필드 기간에서 전압 V1, V5, V8, V12를 공용하여 12가지의 계조 전압을 이용함으로써, 계조 전압을 발생시킬 수 있고, 계조 전압선의 수는 n=12가 된다. 이 경우, 디코더(11, 12)는 도 19에 도시한 논리에 따라서 동작하게 된다. 예를 들면, 홀수번째의 필드 기간에서는 계조 1에 대하여 전압 V1을 선택하기 위한 신호가 출력되고, 계조 2에 대해서는 전압 V5를 출력하기 위한 신호가 출력되며, 마찬가지로, 계조 3, 5, 6, 7, 8에 대하여 전압 V7, V8, V9, V10, V11, V12를 순차적으로 선택하기 위한 신호가 출력된다.
또, 계조수는 임의의 수여도 좋고, 홀수번째와 짝수번째의 필드 기간에서 공용할 수 있는 전압의 수에 의해 필요한 전압의 수(즉, 계조 전압선의 수 n)가 결정되고, 최대로 계조수의 2배, 최소로 계조수의 1배이다.
다음으로, DA 변환부(4)의 회로 레이아웃 예를 도 20에 도시한다. 이 회로 레이아웃 예는 스위치 회로 SW를 지면의 가로 방향으로 2 회로분, 지면의 세로 방향으로 4회로분을 포함하는 영역만을 기술하고 있다. 계조 전압선 LV1, LV2와, 스위치 구동선 D1-1, D1-2, D2-1, D2-2는 동일한 층에 형성된 금속 배선으로 지면의 가로 방향을 따라서 배선되어 있다. 스위치 구동선은 고속 신호를 전달하고, 계조 전압선은 교류적으로 접지하지만, 배선 길이는 지면의 가로 방향으로 길게 배선할 필요가 있기 때문에, 지면의 가로 방향의 배선인 스위치 구동선과 계조 전압선은 알루미늄 혹은 구리로 형성하여 저항을 낮게 하는 것이 바람직하다. 트리거선 Q1, Q2와 출력선 X1∼X4는 TFT의 게이트부를 형성하는 금속 배선과 동일층의 금속 배선을 이용하여 계조 전압선과 스위치 구동선이 교차하는 지면의 세로 방향으로 배선되어 있다. 또한 스위치 구동선 D1-1과 계조 전압선 LV1과의 사이, 계조 전압선 LV1과 스위치 구동선 D1-2와의 사이, 스위치 구동선 D2-1과 계조 전압선 LV2와의 사이, 계조 전압선 LV2와 스위치 구동선 D2-2와의 사이에 스위치 회로 SW가 각각 형성되어 있다. 각 스위치 회로 SW에는 2개의 n채널 TFT tr1과 TFT tr2를 형성하고, 금속 배선, 게이트 금속막을 이용하여, 도 4에 도시한 회로도에 따라서 배선되어 있다. TFT tr1과 TFT tr2는 폴리실리콘막과 게이트 금속막과의 교차부에 형성되어 있다. 폴리실리콘막은 게이트 금속막과의 교차부 근방 이외에는 인이 도핑되고, n채널 TFT로 되어 있다. 컨덴서 Cm은 계조 전압선의 금속 배선과, 게이트 금속막(계조 전압선과는 다른 배선층에 형성된 전극)을 중첩시킨 영역에 형성되어 있다.
금속 배선의 레이아웃 룰은 스페이스 4㎛, 선폭 4㎛로 되어 있다. 지면의 가로 방향의 스위치 회로 SW의 피치는 84㎛로 되어 있다. 스위치 회로 SW의 1피치는 2화소분이 되기 때문에, 화소 피치는 그 절반인 42㎛가 되고, 화상 표시 장치의 피치는 200화소/인치를 초과하는 고정밀도로 하는 것이 가능해진다. 즉, 계조수가 증가되면, 스위치 회로 SW와 계조 전압선, 스위치 구동선이 증가되지만, 본 실시예에 따르면, 계조수의 증가에 의해서도 출력선, 트리거선은 증가되지 않기 때문에, 이 피치는 계조 비트수의 증가에 영향을 받지 않게 된다.
또한 본 실시예에 있어서는 다계조 표시의 화상 표시 장치라도, 계조수에 상관없이 지면의 세로 방향의 배선은 하나의 신호선당 1.5개(2개의 신호선 S1, S2에 대하여 세로 방향의 배선은 출력선 X1, X2, 트리거선 Q1로 3개가 되고, 세로 방향의 배선은 하나의 신호선당 1.5개가 됨)로 변하지 않기 때문에, 배선에 필요한 스페이스는 예를 들면, 레이아웃 룰이 스페이스 4㎛, 라인 폭 4㎛인 경우, (4+4)×1.5개=12㎛의 폭이기 때문에, 200화소/인치의 화상 표시 장치에서도 1 라인당 30㎛의 회로 구성 스페이스를 가질 수 있다. 따라서, 화상 표시 장치를 가로 컬러 스트라이프 화소로 충분히 200화소/인치를 초과하는 고정밀화를 도모할 수 있다.
또한 계조 비트수는 6비트인 경우라도, 신호선 1열당의 DA 변환부(4)의 트랜지스터 수는 2×64=125개가 되어 적게 할 수 있다. DA 변환부(4)의 지면의 세로 방향의 폭은 52㎛×64=3.584㎜가 되고, 화상 표시 장치의 비표시 영역의 점유 면적을 보다 작게 할 수 있다.
또한 스위치 구동선의 교차 배선수는 신호선 2개당 도 20의 교차부(41∼43)로 도시한 바와 같이 3개소(箇所)이고, 신호선 1개당으로 환산해도 1.5개이다. 즉 교차하는 배선은 출력 배선 2개와 트리거선 1개뿐이다. 또한 각 계조 전압선의 양측에 2개의 스위치 구동선을 병행으로 배선하고 있기 때문에, 스위치 구동선끼리 서로 교차하지는 않는다. 따라서, 이 교차 배선수는 계조수 n이 증가되어도 변하지 않는다. 따라서, 다계조 표시의 화상 표시 장치라도 교차 배선, 즉 교차 배선 용량을 적게 하는 수 있고, 고속 신호가 전송되는 스위치 구동선에서의 전력의 소 비를 적게 할 수 있다.
또한 본 실시예에 있어서는 디코더(11, 12) 각각에 접속되는 n개의 스위치 구동선에서의 상태 변화수는 최대로 2, 평균값은 2×(1-(1/n))이 된다. 또, 1/n은 동일한 데이터가 발생할 확률을 나타내고 있다.
이와 같이 본 실시예에서는 최대치는 계조 비트수 2비트 이상이고, 평균값은 계조 비트수 4비트 이상으로 변화수는 적어진다. 즉, 디코더(11, 12)에 의해 단일의 스위치 구동선에만 각각 "1"의 신호를 출력하도록 하고 있는 때문에, 데이터의 변화 횟수를 적게 할 수 있다.
따라서, 다계조 데이터를 데이터 버스에서 바이너리 데이터로서 입력하는 종래의 방식에 비해, 본 실시예에 따르면, 소비 전력의 최대치는 2비트 이상이며, 평균값은 4비트 이상이 되고, 다계조 화상을 표시하는 경우라도 소비 전력을 적게 할 수 있다.
또한 본 실시예에 따르면, 도 7에 도시한 바와 같이 디코더(3)를, 외부 IC(23)로서 구성한 경우, 외부 IC(23)와 화상 표시 장치 간을 접속하는 플렉시블 케이블의 기생 캐패시터를 구동하는 소비 전력도 마찬가지로 저감할 수 있으며, 플렉시블 케이블(24) 등의 외부 배선에서의 고속 신호의 소비 전력도 저감할 수 있다.
다음으로, 본 발명의 제2 실시예를 도 21에 따라서 설명한다. 본 실시예는 절연 기판(51)의 비표시 영역에 DA 변환부(4) 대신 DA 변환부(54)를 설치하고, 디코더(3) 대신 디코더(53)를 설치한 것으로, 다른 구성은 도 1에 도시한 것과 마찬 가지이다. 또, 도 21에서는 신호선 S1∼S3에 관련되는 것만이 도시되어 있다.
디코더(53)는 다계조 화상 데이터가 데이터선 Data에 입력되었을 때, n개의 스위치 구동선 D1∼Dn 중 1개의 스위치 구동선에 대하여 "1"의 데이터(스위치 구동 신호)를 출력하고, 그 밖의 스위치 구동선에 대해서는 "0"의 데이터를 출력하도록 구성되어 있다.
DA 변환부(54)는 n개의 계조 전압선 LV1∼LVn, n개의 스위치 구동선 D1∼Dn, 트리거선 Q1∼Q3, 출력선 X1∼X3, 접지선 GND, 펄스선 LP을 구비하고 있고, 각 스위치 구동선과 병행으로 접지선 GND, 펄스선 LP, 계조 전압선 LV1∼LVn이 배선되며, 이들 배선과 교차하는 방향으로 트리거선 Q1∼Q3과 출력선 X1∼X3이 각각 병행으로 배선되고, 각 선이 서로 교차하는 교차점 근방의 영역 각각에 스위치 회로 SL이 형성되어 있다.
스위치 구동선 D1∼Dn은 디코더(53)의 출력부에, 트리거선 Q1∼Q3은 시프트 레지스터(2)의 출력부에, 출력선 X1∼X3은 신호선 S1∼S3 각각에 접속되어 있다.
각 스위치 구동선과 각 계조 전압선의 배치 관계는 임의의 자연수 i≤n에 대하여 i번째의 계조 전압선 LVi에 병행하여 스위치 구동선 Di가 배치되어 있다. 각 계조 전압선 LV1∼LVn에는 상기 실시예와 마찬가지로, 표시 계조에 대응한 계조 전압으로서 상이한 전압 V1∼Vn이 인가되어 있다. 접지선 GND에는 데이터 "0"에 대응하는 낮은 전압이 인가되어 있고, 펄스선 LP에는 스위치 회로 SL에서 레벨 시프트 동작에 필요한 펄스가 공급되어 있다.
스위치 회로 SL은 n채널의 TFT tr3∼TFT tr6 및 컨덴서(정전 용량) C1로 구 성되어 있다. 이 스위치 회로 SL은 트리거 신호와 스위치 구동선으로부터의 데이터(스위치 구동 신호)에 응답하여 지정 계조 전압선을 선택하는 스위치 수단으로서의 기능을 구비하고 있음과 함께, 스위치 구동선의 전압을 증폭하는 레벨 시프터(전압 레벨 변환 수단)로서의 기능을 구비하여 구성되어 있다. TFT tr3 및 TFT tr5의 게이트 전극은 트리거선 Q1에 접속되어 있고, 트리거선 Q1로부터 트리거 펄스(트리거 신호)가 입력되었을 때, 이 트리거 펄스에 동기하여 컨덴서 C1의 일단 a에 스위치 구동선 D1의 전압을 샘플링하고, 컨덴서 C1의 일단 b에 접지선 GND의 전압을 샘플링하는 구성으로 되어 있다. 컨덴서 C1의 양단은 TFT tr4의 게이트 전극과 드레인 전극 각각에 접속되어 있고, 펄스선 LP의 펄스에 의해 b점의 전압을 레벨 시프트하는 구성으로 되어 있다.
한편, TFT tr6의 소스 전극과 드레인 전극은 각각 계조 전압선 LV1과 출력선 X1에 접속되어 있고, b점의 전압으로 계조 전압선 LV1과 출력선 X1 간에서 ON/OFF 제어하는 스위치를 구성하고 있다. 즉, TFT tr6은, b점에 높은 전압이 인가되어 있을 때는 ON(도통)되고, 낮은 전압이 인가되어 있을 때는 OFF(비도통)가 된다. 또, 각 출력 배선 X1∼X3, 스위치 구동선 D1∼Dn의 모든 교점에 매트릭스형으로 배치되어 스위치 회로 SL도 마찬가지로 구성되어 있다.
다음으로, 스위치 회로 SL에서의 레벨 시프트 동작을 도 22에 따라서 설명한다. 우선, 스위치 회로 SL에 접속된 트리거선 Q1에 회로의 전압 VDD의 펄스가 입력되면, 상술한 바와 같이 a점에는 스위치 구동선 D1을 샘플링한 전압이 발생하고, b점에는 접지선 GND를 샘플링한 전압인 0V가 발생한다. 스위치 구동선의 논리는 "1" 또는 "0"이고, "1"의 전압은 VDD보다 작고, 최저 TFT tr3의 임계치 전압보다 큰 전압 Vsig이고, 통상은 3V보다 작은 전압이다. 이 때문에, 스위치 구동선의 전압이 "1"일 때, 이 스위치 구동선의 전압을 샘플링하면, a점의 전압은 Vsig가 되고, 스위치 구동선의 전압이 "0"일 때 스위치 구동선을 샘플링하면, a점의 전압은 0V가 된다. 샘플링 완료 후에 펄스선 LP에 전압 VDD의 펄스를 입력한다. 이 때, a점의 전압이 Vsig인 경우, TFT tr4가 ON이기 때문에, b점의 전압이 상승되고, 컨덴서 C1에 의해 a점의 전압도 상승되며, 또한, b점의 전압 상승을 가속한다. 그리고, 최종적으로, b점의 전압은 VDD, a점의 전압은 Vsig+VDD로 되어 안정된다. a점의 전압이 0V인 경우에는 TFT tr4가 OFF이기 때문에, b점의 전압은 0V 그대로이다.
이상의 동작에 의해, 스위치 회로 SL은 진폭 Vsig인 스위치 구동선의 전압을 진폭 VDD의 신호로 변환할 수 있다. 이 때문에, VDD의 전압이 높을 때는 TFT tr6에서는 보다 넓은 범위의 계조 전압선의 전압을 ON/OFF 제어할 수 있게 된다.
다음으로, 화상 표시 시는 화상 표시 장치의 각 회로는 도 23과 같이 동작한다. 우선, 디코더(53)의 입력 단자에 다계조 화상 데이터가 데이터선 Data에 입력된 경우, 예를 들면, 표시해야 할 가로 1행의 화상 데이터 #1∼#3이 좌측으로부터 우측으로 순서대로〔2, 4, 1〕인 경우, 데이터선 Data로부터 입력된 화상 데이터는 디코더(53)에서 디코딩되고, 디코딩되었을 때의 논리에 따라서 스위치 구동선 D1∼Dn 중 1개의 스위치 구동선에 "1"의 신호가 출력되고, 다른 스위치 구동선에는 "0"의 신호가 출력된다. 이 화상 데이터의 입력에 동기하여 시프트 레지스터(2)로부터 트리거선 Q1∼Q3으로 트리거 펄스가 순차적으로 출력되면, 트리거선 Q1∼Q3에 접속된 TFT tr3, TFT tr5가 ON이 되고, 스위치 회로 SL 중, "1"의 데이터를 출력한 스위치 구동선에 접속된 스위치 회로 SL에 "1"의 데이터가 기억되며, 다른 스위치 회로 SL에는 "0"의 데이터가 기억되고, 이들 데이터는 다시 샘플링될 때까지 보유된다. 그 동안, "1"의 데이터를 기억한 스위치 회로 SL의 TFT tr6이 ON이 되고, 계조 전압선 V1∼Vn 중, "1"의 데이터를 기억한 스위치 회로 SL에 접속된 1개의 계조 전압선으로부터의 계조 전압이 출력선으로 출력된다.
각 트리거선 Q1∼Q3으로 출력되는 트리거 펄스의 발생이 완료된 t1 후에 펄스선 LP에 펄스가 입력되면, "1"의 데이터를 기억하고 있는 스위치 회로 SL에서는 상술한 바와 같이 레벨 시프트 동작이 실행되며, 모든 출력선 X1∼X3에 계조 전압이 발생한다. 따라서, 모든 신호선 S1∼S3 각각에 화상 데이터〔2, 4, 1〕에 대응한 계조 전압〔V2, V4, V1〕이 공급된다.
각 신호선 S1∼S3에 계조 전압이 공급되는 과정에서, 주사 회로(5)로부터 각 주사선 G1, G2에 1 라인 기간마다 순차적으로 주사 펄스가 출력된다. 1 라인 기간은 t0∼t2 및 t2∼t4 각각의 기간이고, 시간 t0∼t2의 1 라인 기간에는 주사 배선 G1이 "1"이 되고, 시간 t2∼t4의 1 라인 기간은 주사선 G2가 "1"이 된다. 그리고 주사선 G1이 "1"일 때, 주사선 G1에 접속된 화소 TFT(7)에서는 소스 전극-드레인 전극 간은 도통 상태가 되고, 늦어도 시간 t2까지 1행째의 화소(8)에 신호선 S1∼S3으로부터의 계조 전압이 기입된다.
마찬가지로, 시간 t2∼t4의 1 라인 기간에서는 시간 t3∼t4 사이에 모든 신호선 S1∼S3 각각에 화상 데이터〔2, n, 3〕에 대응한 계조 전압〔V2, Vn, V3〕이 공급되고, 2행째의 화소(8)에 늦어도 시간 t4까지 신호선 S1∼S3으로부터의 계조 전압이 기입된다. 이상의 동작을 반복함으로써, 모든 표시 영역(6)의 화소(8) 전체에 목적의 전압이 인가되어 화상을 표시할 수 있다.
본 실시예에서의 화상 표시 장치를 구동하는 데 있어서, 디코더(53)의 구동 주파수는 데이터선 Data로부터 입력되는 화상 데이터의 주파수와 동일하다. 한편, 스위치 회로 SL은 1 라인 기간에 1회, 트리거선의 트리거 펄스에 의해 구동된다. 또한 1 라인 기간에는 적어도 2개의 데이터가 입력되기 때문에, 디코더(53)의 구동 주파수는 스위치 회로 SL의 구동 주파수의 2배 이상이 된다.
또한 본 실시예에서의 화상 표시 장치를 액정 표시 장치로서 이용하는 경우, 각 화소(8)에 공급하는 전압으로서 1필드 기간마다 극성이 반전되는 교류 전압을 이용하여, 이 교류 전압에 의한 실효치 전압을 액정에 제공함으로써 액정의 광 투과율을 변화시킬 수 있다. 그리고 교류화를 행하는 데 있어서는 상기 실시예와 동일한 방법을 채택할 수 있다.
다음으로, 본 실시예에서의 DA 변환부(54)의 회로 레이아웃 예를 도 24에 나타낸다. 이 회로 레이아웃 예는 스위치 회로 SL을 지면의 가로 방향으로 2 회로분만큼, 지면의 세로 방향으로 2 회로분 포함하는 영역만을 기술하고 있다. 계조 전압선 LV1, LV2와, 스위치 구동선 D1, D2, 접지선 GND, 펄스선 LP을 동일한 층에 형성한 금속 배선으로 지면의 가로 방향으로 배선되어 있다. 스위치 구동선은 고속 신호를 전달하고, 계조 전압선은 교류적으로 접지되지만, 배선 길이는 지면의 가로 방향으로 길게 배선할 필요가 있기 때문에, 지면의 가로 방향의 배선은 알루미늄 혹은 구리로 형성하여 저항을 낮게 하는 것이 바람직하다. 트리거선 Q1, Q2와 출력선 X1, X2는 TFT의 게이트부를 형성하는 금속 배선과 동일층의 금속 배선을 이용하여, 계조 전압선과 스위치 구동선 각각에 교차하도록 지면의 세로 방향으로 배선되어 있다. 스위치 구동선 D1과 계조 전압선 LV1 간, 스위치 구동선 D2와 계조 전압선 LV2 간 각각에 스위치 회로 SL이 형성되어 있다.
스위치 회로 SL에는 4개의 n채널 TFT tr3∼TFT tr6을 형성하고, 금속 배선, 게이트 금속막을 이용하여 도 21의 회로도에 따라서 배선하고 있다. TFT tr1과 TFT tr2는 폴리실리콘막과 게이트 금속막과의 교차부에 형성되어 있다. 폴리실리콘막은 게이트 금속막과의 교차점 근방의 영역 이외에는 인이 도핑되고, n채널 TFT로 되어 있다. 컨덴서 C1은 금속 배선과 게이트 금속막이 중첩되는 영역에 형성되어 있다.
금속 배선의 레이아웃 룰은 스페이스 4㎛, 선폭 4㎛로 설정되어 있다. 지면의 가로 방향의 스위치 회로 SL의 피치는 64㎛로 되어 있다. 따라서, 회로 레이아웃 예로 화상 표시 장치를 가로 컬러 스트라이프 화소로 약 130화소/인치의 고정밀도로 하는 것이 가능해진다. 이 경우, 계조수가 증가됨에 따라서 스위치 회로 SL과 계조 전압선, 스위치 구동선은 증가되지만, 출력 배선, 트리거선은 증가되지 않기 때문에, 이 피치는 계조 비트수의 증가에는 영향을 받지 않는다.
즉, 다계조 표시의 화상 표시라도, 계조수에 상관없이 지면의 세로 방향의 배선은 하나의 신호선당 2개로 일정하며 변하지 않는다. 이 때문에 배선에 필요한 스페이스는 예를 들면, 레이아웃 룰이 스페이스 4㎛, 라인 폭 4㎛인 경우, (4+4)×2개=16㎛의 폭이 되며, 42㎛보다 작아진다. 따라서, 도 24의 레이아웃 예에서는 약 130화소/인치의 정밀도이지만, 200화소/인치를 초과하는 고정밀도도 실현 가능하다.
또한 본 실시예에서의 스위치 구동선의 교차 배선수는 도 24의 교차부(44, 45)에 도시한 바와 같이 신호선 1개당, 2개소이다. 교차하는 배선은 출력선 2개와, 트리거선 1개이다. 또한 각 계조 전압선의 양측에 2개의 스위치 구동선을 병행으로 설치하고 있기 때문에, 스위치 구동선끼리 서로 교차하지 않는다.
또한, 접지선 GND, 펄스선 LP 등의 전원 배선이나 공통의 신호선이 증가된 경우에 스위치 구동선과 병행으로 배치하는 것이 가능하기 때문에, 스위치 구동선의 교차 배선수를 증가시키지 않는다. 따라서, 교차 배선수는 계조수 n이 증가되어도 변하지 않는다. 때문에, 다계조 표시의 화상 표시 장치라도 교차 배선, 즉 교차 배선 용량을 적게 할 수 있으며, 고속 신호가 전송되는 스위치 구동선에서의 소비 전력을 적게 할 수 있다.
또한 본 실시예에 있어서는 하나의 디코더(53)에 접속되는 n개의 스위치 구동선에서의 데이터 변화 횟수는 최대 2이고, 평균값은 2×(1-(1/n))이 된다. 즉, 본 실시예에서는 최대치는 계조 비트수 2비트 이상이고, 평균값은 계조 비트수 4비트 이상으로 변화수는 적어진다.
따라서 다계조 화상 데이터를 데이터 버스에서 바이너리 데이터로서 입력하는 종래 방식에 비해, 본 실시예에 따르면, 소비 전력의 최대치는 2비트 이상이며, 평균값은 4비트 이상이 되고, 다계조 화상을 표시하는 경우라도 소비 전력을 적게 할 수 있다.
또한, 디코더(53)를 외부 IC(23)로서 구성한 경우, 외부 IC(23)와 화상 표시 장치를 접속하는 플렉시블 케이블에서의 기생 캐패시터를 구동하는 소비 전력도 저감할 수 있으며, 플렉시블 케이블 등의 외부 배선에서의 고속 신호의 소비 전력도 저감할 수 있다.
또한, 본 실시예에 따르면, 스위치 구동선의 "1"의 논리 전압을 TFT tr3의 임계치 전압까지 내릴 수 있기 때문에, 스위치 구동선의 신호 전압 진폭을 작게 할 수 있으며, 스위치 구동선에서의 소비 전력을 보다 작게 할 수 있다.
다음으로, 본 발명의 제3 실시예를 도 25에 따라서 설명한다. 본 실시예는 절연 기판(61)의 비표시 영역에 시프트 레지스터(2) 대신 시프트 레지스터(62, 63)를 형성하고, 디코더(3) 대신 디코더(64, 65)를 형성하며, DA 변환부(4) 대신 DA 변환부(66)를 형성한 것으로, 다른 구성은 도 1의 것과 마찬가지이다. 또, 본 실시예에서는 신호선 S1∼S4에 관련되는 부분만을 나타내고 있다.
시프트 레지스터(62, 63)는 제1 실시예와 마찬가지로, 인버터, 클럭 인버터, AND 게이트를 이용하여 구성되어 있고, 트리거선 Q1, Q2, Q3, Q4에 화상 데이터의 입력에 동기하여 트리거 펄스를 순차적으로 출력하도록 구성되어 있다.
디코더(64)는 도 5에 도시한 디코더(11)와 동일한 것으로 구성되어 있고, 디코더(65)는 도 5에 도시한 디코더(12)와 동일한 것으로 구성되어 있으며, 다계조 화상 데이터에 응답하여 스위치 구동선 D1-l∼Dn-1 또는 D1-2∼Dn-2 중 1개의 스위치 구동선으로 "1"의 데이터를 출력하고, 다른 스위치 구동선으로 "0"의 데이터를 출력하도록 되어 있다. 그리고 각 디코더(64, 65)는 DA 변환부(66)를 사이에 두고 서로 대향하여 배치되어 있다. 또한 각 디코더(64, 65)로서는 도 7과 같이 외부 IC(23)로서 구성할 수도 있다.
DA 변환부(66)는 n개의 계조 전압선 LV1∼LVn, 2×n개의 스위치 구동선 D1-1∼Dn-1, D1-2∼Dn-2, 트리거선 Q1∼Q4, 출력선 X1∼X4를 구비하여 구성되어 있고, 스위치 구동선 D1-1∼Dn-1은 디코더(64)의 출력부에, 스위치 구동선 D1-2∼Dn-2는 디코더(65)의 출력부에, 트리거선 Q1∼Q4는 시프트 레지스터(62, 63)의 출력부에, 출력선 X1∼X4는 신호선 S1∼S4 각각에 접속되어 있다.
스위치 구동선 D1-1∼Dn-1, D1-2∼Dn-2는 각 계조 전압선 LV1∼LVn과 병행으로 배치되고, 이들 배선과 교차하는 방향으로 트리거선 Q1∼Q4, 출력선 X1∼X4가 배치되어 있다. 그리고 각 배선이 교차되는 교차점 근방의 영역 각각에 스위치 회로 SW가 형성되어 있다. 계조 전압선 LV1∼LVn에는 표시 계조에 대응한 계조 전압으로서 상이한 전압 V1∼Vn이 인가되어 있다.
스위치 회로 SW는 제1 실시예와 마찬가지로, n채널의 TFT tr1, TFT tr2, 컨덴서 Cm으로 구성되어 있다. 단, 출력선 X1, X2에 접속된 스위치 회로 SW는 스위치 구동선 D1-1∼Dn-1에 접속되고, 출력선 X3, X4에 접속된 스위치 회로 SW는 스위치 구동선 D1-2∼Dn-2에 접속되어 있다.
본 실시예에 있어서는 스위치 구동선을 2개의 영역으로 나누고 있지만, 계조 전압선은 공통이다. 이 때문에 계조 전압의 미소한 차에 의한 화상의 얼룩이 발생하는 것을 방지할 수 있다. 또, 스위치 구동선의 영역을 2개 이상으로 나눌 수도 있다.
다음으로, 표시 영역(6)에 화상을 표시하는 데 있어서, 화상 표시 장치의 각 회로는 도 26과 같이 동작한다. 우선, 디코더(64, 65)의 입력 단자에 다계조 화상 데이터로서, 데이터선 Data1로부터 화면 좌측 절반의 화상 데이터가 입력되고, 데이터선 Data-2로부터 화면의 우측 절반의 화상 데이터가 입력된 경우, 예를 들면, 표시해야 할 가로 1행의 화상 데이터 #1∼#4가 좌측으로부터 우측의 순으로〔2, 4, 3, 2〕인 경우, 데이터선 Data-1로부터는〔2, 4〕, 데이터선 Data-2로부터는〔3, 2〕의 순으로 화상 데이터가 입력된다. 이들 화상 데이터는 디코더(64, 65)로부터 각각 디코딩되고, 디코딩되었을 때의 논리에 따라서 스위치 구동선 D1-1∼Dn-1 중 1개가 "1"이 되고, 스위치 구동선 D1-2∼Dn-2 중 1개가 "1"이 되며, 다른 스위치 구동선은 "0"이 된다.
이 때, 화상 데이터의 입력에 동기하여, 시프트 레지스터(62, 63)로부터는 트리거선 Q1, Q2, 트리거선 Q3, Q4에 트리거 펄스가 순차적으로 출력된다. 각 트리거선에 트리거 펄스가 순차적으로 출력되면, 트리거 펄스가 입력된 스위치 회로 SW 중, "1"의 스위치 구동선에 접속된 스위치 회로 SW에 "1"의 데이터가 기억되고, "0"의 스위치 구동선에 접속된 다른 모든 스위치 회로 SW에는 "0"의 데이터가 기억되며, 이들 데이터는 다시 샘플링될 때까지 보유되어 있다. 그 동안, "1"을 기억한 스위치 회로 SW의 TFT tr2가 ON이 되고, 계조 전압선 V1∼Vn 중, "1"을 기억한 스위치 회로 SW에 접속된 1개의 계조 전압선에 대응한 계조 전압이 각각 출력선으로 출력된다.
즉, 시간 t0로부터 시작되는 트리거 펄스에 따라서 출력선 X1∼X4에는 순차적으로 계조 전압이 출력되고, 이 계조 전압은 신호선 S1∼S4로 공급된다. 그리고 최종의 트리거 펄스가 트리거선 Q2로 출력되어 트리거 펄스의 발생이 종료되는 시간 t1에서 모든 신호선 S1∼S4 각각에 화상 데이터〔2, 4, 3, 2〕에 대응한 계조 전압〔V2, V4, V3, V2〕가 공급된다.
각 신호선에 계조 전압이 공급되는 과정에서, 주사 회로(5)로부터 주사선 G1, G2에 순차적으로 주사 펄스가 1 라인 기간마다 출력된다. 1 라인 기간은 시간 t0∼t2 및 시간 t2∼t4 각각의 기간이고, 시간 t0∼t2의 1 라인 기간에는 주사선 G1이 "1"이 되고, 시간 t2∼t4의 1 라인 기간은 주사선 G2가 "1"이 된다. 주사선 G1이 "1"일 때는 주사선 G1에 접속된 1행의 화소 TFT(7)에서는 소스 전극-드레인 전극 간은 도통 상태가 되고, 늦어도 시간 t1∼t2 사이에 1행째의 화소(8)에 신호선 S1∼S4로부터의 계조 전압이 기입된다.
마찬가지로, 시간 t2∼t4 사이에서는 시간 t3까지 모든 신호선 S1∼S4 각각에 화상 데이터〔2, n, 1, 4〕에 대응한 계조 전압〔V2, Vn, V1, V4〕가 공급되고, 2행째의 화소(8)에 늦어도 시간 t3∼t4 사이에 신호선 S1∼S4의 계조 전압이 기입된다. 이상의 동작을 반복함으로써, 모든 표시 영역(6)의 화소(8)에 목적의 전압이 인가되어 화상을 표시할 수 있다.
본 실시예에서의 화상 표시 장치를 구동하는 데 있어서, 디코더(64, 65)의 주파수는 데이터선 Data-1 및 Data-2로부터 입력되는 화상 데이터의 주파수와 동일하다. 한편, 스위치 회로 SW는 1 라인 기간에 1회, 트리거선의 트리거 펄스에 의 해 구동된다. 이 때문에, 1 라인 기간에는 적어도 2개의 데이터가 입력되기 때문에, 디코더(64, 65)의 구동 주파수는 스위치 회로 SW의 구동 주파수의 2배 이상이 된다.
또한 본 실시예에서의 화상 표시 장치를 액정 표시 장치로서 이용하는 경우, 각 화소(8)에 공급하는 전압으로서 1필드 기간마다 극성이 반전되는 교류 전압을 인가하고, 교류 전압의 실효치 전압으로 액정을 구동함으로써, 액정의 광 투과율이 변화된다. 이 때의 교류화의 방법은 상기 제1 실시예와 동일한 방법을 이용할 수 있다.
또한, 본 실시예에 있어서, 출력 배선 X1과 신호선 S1은 상호 직결되어 있지만, 도 27에 도시한 바와 같이 1개의 출력선으로부터의 전압을 2개의 신호선 S1-1, S1-2에 분배하는 분배 수단으로서의 분배 회로(36)를 배치할 수도 있다. 또, 출력선 X2에 대해서도 마찬가지이다. 이러한 회로 구성을 채택함으로써, DA 변환부(66)의 회로 소자를 삭감할 수 있다. 단, 1 라인 기간에 도 26의 1 라인 기간의 2회분의 동작을 행할 필요가 있기 때문에, 회로 동작은 2배의 속도가 된다. 또한 2개 이상의 신호선으로 분배할 수도 있다.
본 실시예에 따르면, 다계조 표시의 화상 표시 장치라도, 계조수에 상관없이 지면의 세로 방향의 배선은 하나의 신호선당 2개로 일정하며 변하지 않는다. 이 때문에, 배선에 필요한 스페이스는 예를 들면, 레이아웃 룰이 스페이스 4㎛, 라인 폭이 4㎛인 경우 (4+4)×2개=16㎛의 폭이 되고, 42㎛보다 작게 할 수 있다. 따라서, 본 실시예에서도 200화소/인치를 초과하는 높은 정밀도의 화상을 실현할 수 있 다.
또한 본 실시예에서의 스위치 구동선의 교차 배선수는 제2 실시예와 마찬가지로, 신호선 1개당 2개소이다. 교차하는 배선은 출력 배선 2개와 트리거선 1개뿐이다. 또한 계조 전압선의 양측에 2개의 스위치 구동선을 병행으로 설치하고 있기 때문에, 스위치 구동선끼리 서로 교차하지 않는다. 따라서, 교차 배선수는 계조수 n이 증가되어도 변하지 않는다. 이 때문에, 다계조 표시의 화상 표시 장치라도 교차 배선, 즉 교차 배선 용량이 적어지고, 고속 신호는 전송되는 스위치 구동선에서의 소비 전력을 적게 할 수 있다.
또한 본 실시예에 있어서, 하나의 디코더(64, 65) 각각에 접속하는 n개의 스위치 구동선에서의 데이터 변화수(상태의 변화수)는 최대 2, 평균값은 2×(1-(1/n))이 된다. 즉, 본 실시예에서는 최대치는 계조 비트수 2비트 이상이고, 평균값은 계조 비트수 4비트 이상으로 변화수를 적게 할 수 있다.
따라서, 다계조 데이터를 데이터 버스에서 바이너리 데이터로서 입력하는 종래 방식에 비해, 본 실시예에 따르면, 소비 전력의 최대치는 2피트 이상, 평균값은 4비트 이상이 되며, 다계조 화상을 표시하는 화상 표시 장치에서도 소비 전력을 적게 할 수 있다.
또한, 디코더(64, 65)를 외부 IC(23)로서 구성한 경우, 외부 IC와 화상 표시 장치를 접속하는 플렉시블 케이블의 기생 캐패시터를 구동하는 소비 전력도 마찬가지로 저감할 수 있으며, 플렉시블 케이블 등 외부 배선에서의 고속 신호의 소비 전력을 저감할 수 있다.
이상 설명한 바와 같이, 본 발명에 의해 고정밀도의 다계조 화상을 표시하기 때문에, 표시 영역에 대하여 비 표시 영역의 점유 면적을 보다 작게 할 수 있다.

Claims (32)

  1. 복수의 신호선과 복수의 주사선이 매트릭스 형상으로 배치되어 있음과 함께 각 신호선과 각 주사선이 서로 교차하는 교차점 근방의 각 영역에 스위치 소자를 개재하여 상기 각 신호선과 상기 각 주사선에 접속된 화소를 갖는 화상 표시 수단과,
    아날로그 값에 의한 계조 전압이 표시 계조에 대응하여 인가된 계조 전압선군과,
    디지털 값에 의한 고계조의 화상 데이터에 따라 어느 하나의 상기 계조 전압선을 선택하기 위한 스위치 구동 신호를 출력하는 디코더 수단과,
    상기 화상 데이터에 따라 트리거 신호를 순차적으로 출력하는 트리거 신호 출력 수단과,
    상기 트리거 신호의 입력을 조건으로 상기 스위치 구동 신호에 응답하여 지정의 계조 전압선을 선택하고 상기 지정의 계조 전압선으로부터의 계조 전압을 지정의 신호선에 출력하는 복수의 스위치 수단을 포함하며,
    상기 디코더 수단은 복수로 분할되고, 분할된 각 디코더 수단은 서로 대향하여 배치되어 있고,
    상기 디코더 수단에는 상기 스위치 구동 신호를 전송하는 복수의 스위치 구동선이 접속되고,
    상기 트리거 신호 출력 수단에는 상기 트리거 신호를 전송하는 복수의 트리거선이 접속되며,
    상기 복수의 스위치 수단에는 각각 지정의 계조 전압을 지정의 신호선에 전송하는 출력선이 접속된 화상 표시 장치로서,
    상기 복수의 스위치 구동선과 상기 계조 전압선군은, 상기 복수의 트리거선과 상기 각 출력선에 각각 교차하여 배치되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  2. 제1항에 있어서,
    상기 계조 전압선군은 각각 상기 복수의 스위치 구동선을 따라서 병렬로 배치되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  3. 제1항에 있어서,
    상기 계조 전압선군의 1개의 계조 전압선에 대하여, 1개의 스위치 구동선이 병렬로 배치되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  4. 제1항에 있어서,
    상기 계조 전압선군의 1개의 계조 전압선에 대하여, 상기 1개의 계조 전압선을 사이에 두고 2개의 스위치 구동선이 병렬로 배치되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  5. 복수의 신호선과 복수의 주사선이 매트릭스 형상으로 배치되어 있음과 함께 각 신호선과 각 주사선이 서로 교차하는 교차점 근방의 각 영역에 스위치 소자를 개재하여 상기 각 신호선과 상기 각 주사선에 접속된 화소를 갖는 화상 표시 수단과,
    아날로그 값에 의한 계조 전압이 표시 계조에 대응하여 인가된 계조 전압선군과,
    디지털 값에 의한 고계조의 화상 데이터에 따라 어느 하나의 상기 계조 전압선을 선택하기 위한 스위치 구동 신호를 출력하는 디코더 수단과,
    상기 화상 데이터에 따라 트리거 신호를 순차적으로 출력하는 트리거 신호 출력 수단과,
    상기 트리거 신호의 입력을 조건으로 상기 스위치 구동 신호에 응답하여 지정의 계조 전압선을 선택하고 상기 지정의 계조 전압선으로부터의 계조 전압을 지정의 신호선에 출력하는 복수의 스위치 수단을 포함하며,
    상기 디코더 수단은 복수로 분할되고,
    분할된 각 디코더 수단은 서로 대향하여 배치되어 있고,
    상기 디코더 수단에는 상기 스위치 구동 신호를 전송하는 복수의 스위치 구동선이 접속되고,
    상기 트리거 신호 출력 수단에는 상기 트리거 신호를 전송하는 복수의 트리거선이 접속되며,
    상기 복수의 스위치 수단에는 각각 지정의 계조 전압을 지정의 신호선에 전송하는 출력선이 접속된 화상 표시 장치로서,
    상기 계조 전압선군과 상기 복수의 스위치 구동선은, 동일한 배선층에 형성되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  6. 제5항에 있어서,
    상기 계조 전압선군과 상기 복수의 스위치 구동선은, 알루미늄 혹은 구리에 의한 배선 재료로 형성되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  7. 복수의 신호선과 복수의 주사선이 매트릭스 형상으로 배치되어 있음과 함께 각 신호선과 각 주사선이 서로 교차하는 교차점 근방의 각 영역에 스위치 소자를 개재하여 상기 각 신호선과 상기 각 주사선에 접속된 화소를 갖는 화상 표시 수단과,
    아날로그 값에 의한 계조 전압이 표시 계조에 대응하여 인가된 계조 전압선군과,
    디지털 값에 의한 고계조의 화상 데이터에 따라 어느 하나의 상기 계조 전압선을 선택하기 위한 스위치 구동 신호를 출력하는 디코더 수단과,
    상기 화상 데이터에 따라 트리거 신호를 순차적으로 출력하는 트리거 신호 출력 수단과,
    상기 트리거 신호의 입력을 조건으로 상기 스위치 구동 신호에 응답하여 지정의 계조 전압선을 선택하고 상기 지정의 계조 전압선으로부터의 계조 전압을 지정의 신호선에 출력하는 복수의 스위치 수단을 포함하며,
    상기 디코더 수단은 복수로 분할되고,
    분할된 각 디코더 수단은 서로 대향하여 배치되어 있고,
    상기 디코더 수단에는 상기 스위치 구동 신호를 전송하는 복수의 스위치 구동선이 접속되고,
    상기 트리거 신호 출력 수단에는 상기 트리거 신호를 전송하는 복수의 트리거선이 접속되며,
    상기 복수의 스위치 수단에는 각각 지정의 계조 전압을 지정의 신호선에 전송하는 출력선이 접속된 화상 표시 장치로서,
    상기 복수의 스위치 수단은, 상기 트리거 신호의 입력에 의해 도통하여 상기 스위치 구동 신호를 전송하는 제1 박막 트랜지스터와, 상기 제1 박막 트랜지스터의 출력에 의한 스위치 구동 신호에 의해 도통하여 계조 전압을 상기 출력선에 전송하는 제2 박막 트랜지스터를 각각 포함하여 이루어지는 것을 특징으로 하는 화상 표시 장치.
  8. 제7항에 있어서,
    상기 복수의 스위치 수단은, 상기 제1 박막 트랜지스터의 출력에 의한 스위치 구동 신호를 보유하는 컨덴서를 각각 포함하여 이루어지는 것을 특징으로 하는 화상 표시 장치.
  9. 제8항에 있어서,
    상기 컨덴서는, 상기 계조 전압선군 중 어느 하나의 계조 전압선과, 상기 계조 전압선군과는 상이한 배선층에 형성된 전극을 중첩(overlap)시켜 형성한 정전 용량인 것을 특징으로 하는 화상 표시 장치.
  10. 제7항에 있어서,
    상기 복수의 스위치 수단은, 상기 제1 박막 트랜지스터의 출력에 의한 스위치 구동 신호를 적어도 1비트의 정보로 하여 기억하는 기억 수단을 각각 포함하여 이루어지는 것을 특징으로 하는 화상 표시 장치.
  11. 제7항에 있어서,
    상기 복수의 스위치 수단은, 각 스위치 구동선과 각 트리거선이 서로 교차하는 교차점 근방의 영역마다 각각 배치되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  12. 제7항에 있어서,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는, 상기 계조 전압선의 계조 전압이 상기 스위치 구동선의 신호 전압에 대하여 낮을 때는 n채널 박막 트랜지스터를 이용하여 형성되고, 상기 계조 전압선의 계조 전압이 상기 스위치 구동선의 신호 전압에 대하여 높을 때는 p채널 박막 트랜지스터를 이용하여 형성되어 이루어지는 것을 특징으로 하는 화상 표시 장치.
  13. 제7항에 있어서,
    상기 복수의 스위치 수단은, 상기 스위치 구동 신호를 증폭하는 전압 레벨 변환 수단을 각각 포함하여 이루어지는 것을 특징으로 하는 화상 표시 장치.
  14. 제13항에 있어서,
    상기 전압 레벨 변환 수단에 접지선 혹은 공통의 전압을 공급하는 배선을 각각 상기 계조 전압선군에 병렬로 배치하여 이루어지는 것을 특징으로 하는 화상 표시 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020010052727A 2001-06-18 2001-08-30 화상 표시 장치 및 그 구동 방법 KR100832666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00183615 2001-06-18
JP2001183615A JP3800401B2 (ja) 2001-06-18 2001-06-18 画像表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20020096810A KR20020096810A (ko) 2002-12-31
KR100832666B1 true KR100832666B1 (ko) 2008-05-27

Family

ID=19023543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052727A KR100832666B1 (ko) 2001-06-18 2001-08-30 화상 표시 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US7084847B2 (ko)
JP (1) JP3800401B2 (ko)
KR (1) KR100832666B1 (ko)
CN (1) CN1222919C (ko)
TW (1) TW594137B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004085806A (ja) * 2002-08-26 2004-03-18 Nec Yamagata Ltd 表示パネルの駆動装置
KR100885019B1 (ko) * 2002-10-29 2009-02-20 삼성전자주식회사 액정 표시 장치
US6979242B2 (en) * 2003-05-29 2005-12-27 Chungwha Picture Tubes, Ltd. Manufacturing method and structure of copper lines for a liquid crystal panel
EP1544842B1 (en) * 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7944414B2 (en) * 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
JP4203659B2 (ja) * 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP4824922B2 (ja) * 2004-11-22 2011-11-30 株式会社 日立ディスプレイズ 画像表示装置及びその駆動回路
JP4850452B2 (ja) 2005-08-08 2012-01-11 株式会社 日立ディスプレイズ 画像表示装置
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
JP4712668B2 (ja) * 2005-12-08 2011-06-29 シャープ株式会社 表示駆動用集積回路及び表示駆動用集積回路の配線配置決定方法
EP2139953B1 (en) 2007-04-24 2014-04-16 Cabot Corporation Low structure carbon black and method of making same
JP6028332B2 (ja) * 2012-01-12 2016-11-16 セイコーエプソン株式会社 液晶装置、及び電子機器
JP2022006867A (ja) * 2020-06-25 2022-01-13 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11153981A (ja) * 1997-11-19 1999-06-08 Oki Electric Ind Co Ltd 液晶セルの駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806718B2 (ja) 1992-11-25 1998-09-30 シャープ株式会社 表示装置の駆動方法及び駆動回路
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
US5604510A (en) * 1995-01-10 1997-02-18 Palomar Technologies Corporation Liquid crystal display drive with voltage translation
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JP3501939B2 (ja) * 1997-06-04 2004-03-02 シャープ株式会社 アクティブマトリクス型画像表示装置
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP3718607B2 (ja) 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11153981A (ja) * 1997-11-19 1999-06-08 Oki Electric Ind Co Ltd 液晶セルの駆動回路

Also Published As

Publication number Publication date
JP3800401B2 (ja) 2006-07-26
CN1222919C (zh) 2005-10-12
TW594137B (en) 2004-06-21
CN1392531A (zh) 2003-01-22
US7084847B2 (en) 2006-08-01
KR20020096810A (ko) 2002-12-31
JP2003005716A (ja) 2003-01-08
US20030001870A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
US7808493B2 (en) Displaying apparatus using data line driving circuit and data line driving method
EP1551004A2 (en) Reference voltage generation circuit, display drive circuit, and display device
KR101138626B1 (ko) 화상 표시 장치 및 그 구동 회로
KR100832666B1 (ko) 화상 표시 장치 및 그 구동 방법
US7489262B2 (en) Digital to analog converter having integrated level shifter and method for using same to drive display device
KR100793556B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
KR20070061811A (ko) 매트릭스형 ｌｃｄ 패널을 구동하는 장치 및 액정디스플레이
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
JP5008919B2 (ja) 駆動回路及びこれを利用した有機電界発光表示装置
KR100480857B1 (ko) 구동 회로 및 화상 표시 장치
US6989844B2 (en) Image display
JP2006145926A5 (ko)
EP1921750B1 (en) Driving circuit and organic light emitting diode display device including the same
EP1903684B1 (en) Driving circuit and organic light emitting diode display device thereof
US7229005B2 (en) Display device having an improved video signal drive circuit
KR100583925B1 (ko) 디지털 신호를 아날로그 신호로 변환하는 ｒｏｍ 디코더를구비한 반도체 집적 회로 장치
JP2006018087A (ja) 画像表示装置
KR20070117375A (ko) 구동회로 및 이를 이용한 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee