JP3293163B2 - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JP3293163B2 JP3293163B2 JP11044092A JP11044092A JP3293163B2 JP 3293163 B2 JP3293163 B2 JP 3293163B2 JP 11044092 A JP11044092 A JP 11044092A JP 11044092 A JP11044092 A JP 11044092A JP 3293163 B2 JP3293163 B2 JP 3293163B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- signal line
- pad
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネルに関し、
特に、その検査回路の信号入出力パッドの配置構造に関
する。
特に、その検査回路の信号入出力パッドの配置構造に関
する。
【０００２】
【従来の技術】液晶の配向状態などを利用して情報を表
示する代表的なフラット型表示パネルであるアクティブ
マトリクス方式の液晶表示パネルにおいて、そのアクテ
ィブマトリクス基板は、その全体構成を図３にブロック
図で示すように、第１の透明基板２０ａの表面側に、ソ
ース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート線
Ｙ1，Ｙ2 ・・・ＹM （走査線）とが格子状に配置され
て、その交点に画素が形成された画素マトリクス２１を
有しており、いずれの画素にも、薄膜トランジスタ（Ｔ
ＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ1 ，
Ｘ2 ・・・ＸN はソース線駆動回路２２の側に導電接続
する一方、ゲート線Ｙ1 ，Ｙ2 ・・・ＹM はゲート線駆
動回路２５の側に導電接続している。さらに、第１の透
明基板２０ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・
ＸN に対する検査回路３０も形成されている。この検査
回路３０は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴ
ＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN （スイッチング
回路）を介して導電接続する２つの検査用信号線３２
ａ，３２ｂと、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａ
N のゲートに導電接続する２つのＴＦＴ駆動用信号線３
３ａ，３３ｂとを有し、そのうち、検査用信号線３２
ａ，３２ｂはそれぞれの端部に検査用信号出力パッドＣ
Ｘ1 ，ＣＸ2 を備え、ＴＦＴ駆動用信号線３３ａ，３３
ｂは、それぞれの端部にＴＦＴ駆動用信号入力パッドＴ
Ｘ1 ，ＴＸ2 を備える。そこで、偶数番目のソース線Ｘ
2 ，Ｘ4 ・・・ＸN に対して断線の有無を検査する場合
には、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベ
ルのゲート電位（駆動用信号）を偶数番目のＴＦＴ３１
ａ2 ，３１ａ4 ・・・３１ａN のゲートに供給してそれ
らをＯＮにした状態で、ビデオ信号線Ｖｉｄｅｏから所
定の検査用信号を供給すると共に、シフトレジスタ部３
３にクロック信号ＣＫＡを供給すると、シフトレジスタ
部２３からのビット信号に対応して、サンプルホールド
回路２４の各アナログスイッチが動作し、ビデオ信号線
Ｖｉｄｅｏからの検査用信号は、検査用信号出力パッド
ＣＸ2 から時系列的に出力される。ここで、ソース線Ｘ
2 に断線が生じていると、検査用出力信号には、開始信
号Ｄｘを基準としたときのソース線Ｘ2 に対応するタイ
ミングで異常信号が出現して、ソース線Ｘ2 の断線を確
認できる。
示する代表的なフラット型表示パネルであるアクティブ
マトリクス方式の液晶表示パネルにおいて、そのアクテ
ィブマトリクス基板は、その全体構成を図３にブロック
図で示すように、第１の透明基板２０ａの表面側に、ソ
ース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート線
Ｙ1，Ｙ2 ・・・ＹM （走査線）とが格子状に配置され
て、その交点に画素が形成された画素マトリクス２１を
有しており、いずれの画素にも、薄膜トランジスタ（Ｔ
ＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ1 ，
Ｘ2 ・・・ＸN はソース線駆動回路２２の側に導電接続
する一方、ゲート線Ｙ1 ，Ｙ2 ・・・ＹM はゲート線駆
動回路２５の側に導電接続している。さらに、第１の透
明基板２０ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・
ＸN に対する検査回路３０も形成されている。この検査
回路３０は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴ
ＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN （スイッチング
回路）を介して導電接続する２つの検査用信号線３２
ａ，３２ｂと、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａ
N のゲートに導電接続する２つのＴＦＴ駆動用信号線３
３ａ，３３ｂとを有し、そのうち、検査用信号線３２
ａ，３２ｂはそれぞれの端部に検査用信号出力パッドＣ
Ｘ1 ，ＣＸ2 を備え、ＴＦＴ駆動用信号線３３ａ，３３
ｂは、それぞれの端部にＴＦＴ駆動用信号入力パッドＴ
Ｘ1 ，ＴＸ2 を備える。そこで、偶数番目のソース線Ｘ
2 ，Ｘ4 ・・・ＸN に対して断線の有無を検査する場合
には、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベ
ルのゲート電位（駆動用信号）を偶数番目のＴＦＴ３１
ａ2 ，３１ａ4 ・・・３１ａN のゲートに供給してそれ
らをＯＮにした状態で、ビデオ信号線Ｖｉｄｅｏから所
定の検査用信号を供給すると共に、シフトレジスタ部３
３にクロック信号ＣＫＡを供給すると、シフトレジスタ
部２３からのビット信号に対応して、サンプルホールド
回路２４の各アナログスイッチが動作し、ビデオ信号線
Ｖｉｄｅｏからの検査用信号は、検査用信号出力パッド
ＣＸ2 から時系列的に出力される。ここで、ソース線Ｘ
2 に断線が生じていると、検査用出力信号には、開始信
号Ｄｘを基準としたときのソース線Ｘ2 に対応するタイ
ミングで異常信号が出現して、ソース線Ｘ2 の断線を確
認できる。
【０００３】このような構成のアクティブマトリクス基
板２０に対して、図４（ａ）に平面を、図４（ｂ）に図
４（ａ）のVI−VI′線における断面を示すように、第１
の透明基板２０ａに対して、対向電極などが形成された
第２の透明基板４０ａが対向するように配置されて、液
晶表示パネル１１が構成される。ここで、第１の透明基
板２０ａと第２の透明基板４０ａとの間において、その
外周縁から内側の位置にシール層４１が形成されてお
り、このシール層４１の内側領域に液晶４２が封入され
た状態にある。また、第１の透明基板２０ａの外周縁か
らシール層４１の形成領域までの間には額縁領域４５が
存在し、ここに前述のソース線駆動回路２２およびゲー
ト線駆動回路２５などが形成された状態にある。
板２０に対して、図４（ａ）に平面を、図４（ｂ）に図
４（ａ）のVI−VI′線における断面を示すように、第１
の透明基板２０ａに対して、対向電極などが形成された
第２の透明基板４０ａが対向するように配置されて、液
晶表示パネル１１が構成される。ここで、第１の透明基
板２０ａと第２の透明基板４０ａとの間において、その
外周縁から内側の位置にシール層４１が形成されてお
り、このシール層４１の内側領域に液晶４２が封入され
た状態にある。また、第１の透明基板２０ａの外周縁か
らシール層４１の形成領域までの間には額縁領域４５が
存在し、ここに前述のソース線駆動回路２２およびゲー
ト線駆動回路２５などが形成された状態にある。
【０００４】ここで、従来の液晶表示パネルにおいて
は、図５（ａ）に平面を、図５（ｂ）に図５（ａ）の V
II−VII ′線における断面を示すように、第１の透明基
板２０ａの額縁領域４５には前述の検査回路も形成さ
れ、そのうちのＴＦＴ駆動用信号入力パッド６１，６２
（ＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 ）および
ＴＦＴ駆動用信号線３３ａ，３３ｂの一部が図５（ａ）
および図５（ｂ）に図示されている。これらの図におい
て、第１の透明基板２０ａの表面側のうち、額縁領域４
５には約１００μｍ幅のＴＦＴ駆動用信号入力パッド６
１，６２が形成されており、そのうちの一部が保護膜４
６の開口部から露出する状態にある。この露出部分か
ら、図３に示す検査回路３０のＴＦＴ３１ａ1 ，３１ａ
2 ・・・３１ａN を駆動するためのゲート電位（駆動用
信号）がプローブなどを介して供給される。
は、図５（ａ）に平面を、図５（ｂ）に図５（ａ）の V
II−VII ′線における断面を示すように、第１の透明基
板２０ａの額縁領域４５には前述の検査回路も形成さ
れ、そのうちのＴＦＴ駆動用信号入力パッド６１，６２
（ＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 ）および
ＴＦＴ駆動用信号線３３ａ，３３ｂの一部が図５（ａ）
および図５（ｂ）に図示されている。これらの図におい
て、第１の透明基板２０ａの表面側のうち、額縁領域４
５には約１００μｍ幅のＴＦＴ駆動用信号入力パッド６
１，６２が形成されており、そのうちの一部が保護膜４
６の開口部から露出する状態にある。この露出部分か
ら、図３に示す検査回路３０のＴＦＴ３１ａ1 ，３１ａ
2 ・・・３１ａN を駆動するためのゲート電位（駆動用
信号）がプローブなどを介して供給される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示パネルにおいて、ＴＦＴ駆動用信号入力パッド
６１，６２は、第１の透明基板２０ａの表面側の額縁領
域４５に形成され、その表面側に形成された保護膜４６
から部分的に開口する構造になっているため、ＴＦＴ駆
動用信号入力パッド６１，６２自身の形成面積を大きく
確保せざるを得ず、額縁領域４５（液晶表示パネルの非
表示部分）の狭小化の妨げになっているという問題点が
ある。すなわち、第１の透明基板２０ａの表面側にＴＦ
Ｔ駆動用信号入力パッド６１，６２が形成された後に、
その表面側に保護膜４６が形成され、この保護膜４６を
開口してＴＦＴ駆動用信号入力パッド６１，６２の表面
をフォトリソグラフィ工程により部分的に露出させるた
め、その露出部の一辺の寸法が約５０μｍでも充分にプ
ローブを介して電位をＴＦＴ駆動用信号入力パッド６
１，６２に供給可能であっても、保護膜４６に対する開
口精度を考慮すると、ＴＦＴ駆動用信号入力パッドＴＸ
1 ，ＴＸ2 を一辺が約１００μｍ以上となるように形成
しておく必要があるので、額縁領域４５に対する検査回
路３０の配線密度を高密度化できないからである。
液晶表示パネルにおいて、ＴＦＴ駆動用信号入力パッド
６１，６２は、第１の透明基板２０ａの表面側の額縁領
域４５に形成され、その表面側に形成された保護膜４６
から部分的に開口する構造になっているため、ＴＦＴ駆
動用信号入力パッド６１，６２自身の形成面積を大きく
確保せざるを得ず、額縁領域４５（液晶表示パネルの非
表示部分）の狭小化の妨げになっているという問題点が
ある。すなわち、第１の透明基板２０ａの表面側にＴＦ
Ｔ駆動用信号入力パッド６１，６２が形成された後に、
その表面側に保護膜４６が形成され、この保護膜４６を
開口してＴＦＴ駆動用信号入力パッド６１，６２の表面
をフォトリソグラフィ工程により部分的に露出させるた
め、その露出部の一辺の寸法が約５０μｍでも充分にプ
ローブを介して電位をＴＦＴ駆動用信号入力パッド６
１，６２に供給可能であっても、保護膜４６に対する開
口精度を考慮すると、ＴＦＴ駆動用信号入力パッドＴＸ
1 ，ＴＸ2 を一辺が約１００μｍ以上となるように形成
しておく必要があるので、額縁領域４５に対する検査回
路３０の配線密度を高密度化できないからである。
【０００６】以上の問題点に鑑みて、本発明の課題は、
検査回路の信号入出力パッドのように、検査終了後には
使用することがないパッドの形成位置を最適化して、額
縁領域と称せられる非表示領域の狭小化が可能な液晶表
示パネルを実現することにある。
検査回路の信号入出力パッドのように、検査終了後には
使用することがないパッドの形成位置を最適化して、額
縁領域と称せられる非表示領域の狭小化が可能な液晶表
示パネルを実現することにある。
【０００７】
【課題を解決するための手段】上記問題を解決するため
に、本発明は、複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、これに対
向する第２の基板とを有し、第１の基板と第２の基板と
の間で画素領域を取り囲むシール領域に挟んだ一重のシ
ール層の内側に液晶を封入してなる液晶パネルにおい
て、第１の基板は、信号線に接続したスイッチング回路
と、信号線からの検査用信号をスイッチング回路を介し
て出力する検査用信号線と、スイッチング回路にスイッ
チング制御信号を入力する制御信号線とを有する検査回
路を備え、制御信号線の制御入力パッドの上面が一重の
シール層に覆われて対向電極が形成された第２の基板に
対向していることを特徴とする。検査用信号線の出力パ
ッドも、シール領域内に位置し、その表面が一重のシー
ル層に覆われていることが望ましい。他方、走査信号に
ついても同様なスイッチング回路を設け、その制御信号
線の制御入力パッドの上面が一重のシール層に覆われて
対向電極が形成された前記第２の基板に対向している。
に、本発明は、複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、これに対
向する第２の基板とを有し、第１の基板と第２の基板と
の間で画素領域を取り囲むシール領域に挟んだ一重のシ
ール層の内側に液晶を封入してなる液晶パネルにおい
て、第１の基板は、信号線に接続したスイッチング回路
と、信号線からの検査用信号をスイッチング回路を介し
て出力する検査用信号線と、スイッチング回路にスイッ
チング制御信号を入力する制御信号線とを有する検査回
路を備え、制御信号線の制御入力パッドの上面が一重の
シール層に覆われて対向電極が形成された第２の基板に
対向していることを特徴とする。検査用信号線の出力パ
ッドも、シール領域内に位置し、その表面が一重のシー
ル層に覆われていることが望ましい。他方、走査信号に
ついても同様なスイッチング回路を設け、その制御信号
線の制御入力パッドの上面が一重のシール層に覆われて
対向電極が形成された前記第２の基板に対向している。
【０００８】ここで、上記シール層内にはギャップ材を
有し、上記シール領域における上記パッドの周辺には段
差補正用ダミー配線層を有することが好ましい。また、
上記シール層内にはギャップ材を有し、上記シール領域
における上記パッドの周辺には当該パッドと略同等の高
さの段差補正部を有することが好ましい。
有し、上記シール領域における上記パッドの周辺には段
差補正用ダミー配線層を有することが好ましい。また、
上記シール層内にはギャップ材を有し、上記シール領域
における上記パッドの周辺には当該パッドと略同等の高
さの段差補正部を有することが好ましい。
【０００９】
【作用】本発明においては、液晶パネルの信号線又は走
査線からの検査信号を検査用信号線に取り出すためのス
イッチング回路を有し、このスイッチング回路にスイッ
チング制御信号を入力する制御信号線の制御入力パッド
はその上面が一重のシール層に覆われて対向電極が形成
された第２の基板に対向していることを特徴とする。液
晶封入工程前でスイッチング回路をオンして信号線又は
走査線の断線等の検査を迅速に行うことができるもので
あるが、その検査工程の後に、スイッチング回路のため
の制御信号線の制御入力パッドの上面がシール層に覆わ
れてしまい、シール領域の外側の額縁領域に露出するこ
とはない。それ故、額縁領域（非表示領域）を狭小化で
きる。また、制御入力パッドの上面がシール層を介して
対向電極が形成された第２の基板に対向しているため、
特に表示期間では、容量カップリング又は静電シールド
効果によって制御入力パッドの電位ゆらぎを確実に防止
できる。単に制御入力パッドの表面をシール層で覆う場
合に比し、静電気等による影響でスイッチング回路が瞬
間的にオンし易くなる不都合を回避できるため、信号線
又は走査線からスイッチング回路及び検査用信号線を切
り離すことができ、スイッチング回路及び検査用信号線
に寄生する浮遊容量が信号線又は走査線に結合すること
がなく、検査のためのスイッチング回路が設けられてい
ても、表示品質等の劣化を未然に防止できる。
査線からの検査信号を検査用信号線に取り出すためのス
イッチング回路を有し、このスイッチング回路にスイッ
チング制御信号を入力する制御信号線の制御入力パッド
はその上面が一重のシール層に覆われて対向電極が形成
された第２の基板に対向していることを特徴とする。液
晶封入工程前でスイッチング回路をオンして信号線又は
走査線の断線等の検査を迅速に行うことができるもので
あるが、その検査工程の後に、スイッチング回路のため
の制御信号線の制御入力パッドの上面がシール層に覆わ
れてしまい、シール領域の外側の額縁領域に露出するこ
とはない。それ故、額縁領域（非表示領域）を狭小化で
きる。また、制御入力パッドの上面がシール層を介して
対向電極が形成された第２の基板に対向しているため、
特に表示期間では、容量カップリング又は静電シールド
効果によって制御入力パッドの電位ゆらぎを確実に防止
できる。単に制御入力パッドの表面をシール層で覆う場
合に比し、静電気等による影響でスイッチング回路が瞬
間的にオンし易くなる不都合を回避できるため、信号線
又は走査線からスイッチング回路及び検査用信号線を切
り離すことができ、スイッチング回路及び検査用信号線
に寄生する浮遊容量が信号線又は走査線に結合すること
がなく、検査のためのスイッチング回路が設けられてい
ても、表示品質等の劣化を未然に防止できる。
【００１０】
【実施例】つぎに、添付図面を参照して、本発明の実施
例について説明する。
例について説明する。
【００１１】〔実施例１〕図１（ａ）は本発明の実施例
１に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図１（ｂ）は図１（ａ）のIV−IV線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、従来のマトリクス基板と
略同様であるため、以下の説明のうち、液晶表示パネル
の全体構成については図３，図４（ａ）および図４
（ｂ）を参照して説明する。また、本例の液晶表示パネ
ルの全体構成は、従来のマトリクス基板と略同様である
ため、対応する機能を有する部分には同符号を付して説
明する。
１に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図１（ｂ）は図１（ａ）のIV−IV線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、従来のマトリクス基板と
略同様であるため、以下の説明のうち、液晶表示パネル
の全体構成については図３，図４（ａ）および図４
（ｂ）を参照して説明する。また、本例の液晶表示パネ
ルの全体構成は、従来のマトリクス基板と略同様である
ため、対応する機能を有する部分には同符号を付して説
明する。
【００１２】図３において、本例の液晶表示パネル１の
マトリクス基板２０は、第１の透明基板２０ａの表面側
に、ソース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート
線Ｙ1 ，Ｙ2 ・・・ＹM （走査線）とが格子状に配置さ
れて、その交点に画素が形成された画素マトリクス２１
を有しており、いずれの画素にも、薄膜トランジスタ
（ＴＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ
1 ，Ｘ2 ・・・ＸN は画素マトリクス２１と同一基板上
のソース線駆動回路２２の側に導電接続し、このソース
線駆動回路２２の側にはシフトレジスタ部２３，サンプ
ルホールド回路２４およびビデオ信号線Ｖｉｄｅｏを有
する。一方、ゲート線Ｙ1 ，Ｙ2 ・・・ＹM は画素マト
リクス２１と同一基板上のゲート線駆動回路２５の側に
導電接続し、このゲート線駆動回路２５の側にはシフト
レジスタおよび必要に応じてバッファ回路を有する。さ
らに、ソース線駆動回路２２の側には、そのシフトレジ
スタ部２３にクロック信号ＣＫＡを入力すべきクロック
信号線２６および開始信号ＤX を供給すべき開始信号線
２７が配置されている一方、ゲート線駆動回路２５の側
にも、そのシフトレジスタにクロック信号を入力すべき
クロック信号線２８および開始信号を供給すべき開始信
号線２９が配置されている。また、第１の透明基板２０
ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対す
る検査回路３０も形成されている。この検査回路３０
は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴＦＴ３１
ａ1 ，３１ａ2 ・・・３１ａN （スイッチング回路）を
介して導電接続する２つの検査用信号線３２ａ，３２ｂ
と、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN のゲート
に導電接続する２つのＴＦＴ駆動用信号線３３ａ，３３
ｂとを有する。そのうち、検査用信号線３２ａは、奇数
番目のＴＦＴ３１ａ1 ，３１ａ3 ・・・３１ａN-1 を介
して奇数番目のソース線Ｘ1 ，Ｘ3 ・・・ＸN-1 に接続
し、検査用信号線３２ｂは、偶数番目のＴＦＴ３１
ａ2 ，３１ａ4 ・・・３１ａN を介して偶数番目のソー
ス線Ｘ2 ，Ｘ4 ・・・ＸN に接続しており、いずれの検
査用信号線３２ａ，３２ｂも、それぞれ、端部に検査用
信号出力パッドＣＸ1 ，ＣＸ2 を備える。一方、ＴＦＴ
駆動用信号線３３ａは奇数番目のＴＦＴ３１ａ1 ，３１
ａ3 ・・・３１ａN-1 のゲートに導電接続し、ＴＦＴ駆
動用信号線３３ｂは偶数番目のＴＦＴ３１ａ2 ，３１ａ
4 ・・・３１ａN のゲートに導電接続しており、いずれ
のＴＦＴ駆動用信号線３３ａ，３３ｂも、それぞれ、端
部にＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 を備え
る。
マトリクス基板２０は、第１の透明基板２０ａの表面側
に、ソース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート
線Ｙ1 ，Ｙ2 ・・・ＹM （走査線）とが格子状に配置さ
れて、その交点に画素が形成された画素マトリクス２１
を有しており、いずれの画素にも、薄膜トランジスタ
（ＴＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ
1 ，Ｘ2 ・・・ＸN は画素マトリクス２１と同一基板上
のソース線駆動回路２２の側に導電接続し、このソース
線駆動回路２２の側にはシフトレジスタ部２３，サンプ
ルホールド回路２４およびビデオ信号線Ｖｉｄｅｏを有
する。一方、ゲート線Ｙ1 ，Ｙ2 ・・・ＹM は画素マト
リクス２１と同一基板上のゲート線駆動回路２５の側に
導電接続し、このゲート線駆動回路２５の側にはシフト
レジスタおよび必要に応じてバッファ回路を有する。さ
らに、ソース線駆動回路２２の側には、そのシフトレジ
スタ部２３にクロック信号ＣＫＡを入力すべきクロック
信号線２６および開始信号ＤX を供給すべき開始信号線
２７が配置されている一方、ゲート線駆動回路２５の側
にも、そのシフトレジスタにクロック信号を入力すべき
クロック信号線２８および開始信号を供給すべき開始信
号線２９が配置されている。また、第１の透明基板２０
ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対す
る検査回路３０も形成されている。この検査回路３０
は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴＦＴ３１
ａ1 ，３１ａ2 ・・・３１ａN （スイッチング回路）を
介して導電接続する２つの検査用信号線３２ａ，３２ｂ
と、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN のゲート
に導電接続する２つのＴＦＴ駆動用信号線３３ａ，３３
ｂとを有する。そのうち、検査用信号線３２ａは、奇数
番目のＴＦＴ３１ａ1 ，３１ａ3 ・・・３１ａN-1 を介
して奇数番目のソース線Ｘ1 ，Ｘ3 ・・・ＸN-1 に接続
し、検査用信号線３２ｂは、偶数番目のＴＦＴ３１
ａ2 ，３１ａ4 ・・・３１ａN を介して偶数番目のソー
ス線Ｘ2 ，Ｘ4 ・・・ＸN に接続しており、いずれの検
査用信号線３２ａ，３２ｂも、それぞれ、端部に検査用
信号出力パッドＣＸ1 ，ＣＸ2 を備える。一方、ＴＦＴ
駆動用信号線３３ａは奇数番目のＴＦＴ３１ａ1 ，３１
ａ3 ・・・３１ａN-1 のゲートに導電接続し、ＴＦＴ駆
動用信号線３３ｂは偶数番目のＴＦＴ３１ａ2 ，３１ａ
4 ・・・３１ａN のゲートに導電接続しており、いずれ
のＴＦＴ駆動用信号線３３ａ，３３ｂも、それぞれ、端
部にＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 を備え
る。
【００１３】このような構成のアクティブマトリクス基
板２０に対しては、図４（ａ）に本例の液晶表示パネル
１の平面を、図４（ｂ）に図４（ａ）のVI−VI′線にお
ける断面を示すように、第１の透明基板２０ａに対し
て、対向電極などが形成された第２の透明基板４０ａが
対向するように配置されて、液晶表示パネル１が構成さ
れる。ここで、第１の透明基板２０ａと第２の透明基板
４０ａとの間において、その外周縁から内側にシール層
４１が形成されており、このシール層４１の内側に液晶
４２が封止された状態にある。このため、第１の透明基
板２０ａの外周縁からシール層４１の形成領域までの間
には、前述のソース線駆動回路２２およびゲート線駆動
回路２５などが形成された額縁領域４５が存在する。
板２０に対しては、図４（ａ）に本例の液晶表示パネル
１の平面を、図４（ｂ）に図４（ａ）のVI−VI′線にお
ける断面を示すように、第１の透明基板２０ａに対し
て、対向電極などが形成された第２の透明基板４０ａが
対向するように配置されて、液晶表示パネル１が構成さ
れる。ここで、第１の透明基板２０ａと第２の透明基板
４０ａとの間において、その外周縁から内側にシール層
４１が形成されており、このシール層４１の内側に液晶
４２が封止された状態にある。このため、第１の透明基
板２０ａの外周縁からシール層４１の形成領域までの間
には、前述のソース線駆動回路２２およびゲート線駆動
回路２５などが形成された額縁領域４５が存在する。
【００１４】また、図１（ａ）に本例の液晶表示パネル
１の平面を、図１（ｂ）に図１（ａ）のIV−IV′線にお
ける断面を示すように、第１の透明基板２０ａの額縁領
域４５には検査回路３０のうちのＴＦＴ駆動用信号線３
３ａ，３３ｂが形成されているが、そのＴＦＴ駆動用信
号入力パッド１２，１３（ＴＦＴ駆動用信号入力パッド
ＴＸ1 ，ＴＸ2 ）は、シール層４１の下層側における第
１の透明基板２０ａの表面側に形成されており、ＴＦＴ
駆動用信号入力パッド１２，１３の表面はシール層４１
に覆われて、液晶４２および第２の透明基板４０ａから
絶縁分離されている。しかも、ＴＦＴ駆動用信号入力パ
ッド１２，１３は、その１辺が約５０μｍと小さなサイ
ズで形成されている。ここで、ＴＦＴ駆動用信号入力パ
ッド１２，１３の寸法はＴＦＴ駆動用信号入力パッド１
２，１３に対してプローブを接触可能な最小寸法に相当
する。
１の平面を、図１（ｂ）に図１（ａ）のIV−IV′線にお
ける断面を示すように、第１の透明基板２０ａの額縁領
域４５には検査回路３０のうちのＴＦＴ駆動用信号線３
３ａ，３３ｂが形成されているが、そのＴＦＴ駆動用信
号入力パッド１２，１３（ＴＦＴ駆動用信号入力パッド
ＴＸ1 ，ＴＸ2 ）は、シール層４１の下層側における第
１の透明基板２０ａの表面側に形成されており、ＴＦＴ
駆動用信号入力パッド１２，１３の表面はシール層４１
に覆われて、液晶４２および第２の透明基板４０ａから
絶縁分離されている。しかも、ＴＦＴ駆動用信号入力パ
ッド１２，１３は、その１辺が約５０μｍと小さなサイ
ズで形成されている。ここで、ＴＦＴ駆動用信号入力パ
ッド１２，１３の寸法はＴＦＴ駆動用信号入力パッド１
２，１３に対してプローブを接触可能な最小寸法に相当
する。
【００１５】このような構成の液晶表示パネル１の製造
工程のうち、そのソース線Ｘ1 ，Ｘ2 ・・・ＸN の断線
の有無を検査する工程は、液晶表示パネル１の製造工程
の途中工程、すなわち、検査用信号出力パッドＣＸ1 ，
ＣＸ2 およびＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ
2 の表面側がシール層４１で覆われずに開放状態にある
うちに行われる。たとえば、偶数番目のソース線Ｘ2 ，
Ｘ4 ・・・ＸN に対して断線の有無を検査する場合に
は、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベル
のＴＦＴ駆動用信号（ゲート電位）をＴＦＴ駆動用信号
線３３ｂを介して偶数番目のＴＦＴ３１ａ2 ，３１ａ4
・・・３１ａN のゲートに供給してそれらをＯＮにした
状態（低インピーダンス状態）で、ビデオ信号線Ｖｉｄ
ｅｏから所定の検査用信号を供給すると共に、シフトレ
ジスタ部３３にクロック信号ＣＫＡを供給すると、シフ
トレジスタ部２３からのビット信号に対応して、サンプ
ルホールド回路２４の各アナログスイッチが動作し、ビ
デオ信号線Ｖｉｄｅｏからの検査用信号は、検査用信号
出力パッドＣＸ2 から時系列的に出力される。ここで、
ソース線Ｘ2 に断線が生じていると、検査用出力信号に
は、開始信号Ｄｘを基準としたときのソース線Ｘ2 に対
応するタイミングで異常信号が出現して、ソース線Ｘ2
の断線を確認できる。そして、ソース線Ｘ1 ，Ｘ2 ・・
・ＸN などに対する検査工程が終了した後に、シール層
４１を構成すべきポリイミドなどのシール材を印刷など
の方法によって形成するシール層形成工程、第１の透明
基板２０ａと第２の透明基板４０ａとのギャップを規定
するためのギャップ材を第１の透明基板２０ａの表面に
散布するスペーサー散布工程、第１の透明基板２０ａと
第２の透明基板４０ａとを貼り合わせる貼り合わせ工
程、第１の透明基板２０ａと第２の透明基板４０ａとの
間に液晶封入孔から液晶を封入する液晶封入工程、この
液晶封入孔を封止する封止工程などを順次行って、液晶
表示パネル１を形成する。従って、ソース線Ｘ1 ，Ｘ2
・・・ＸN に対する検査工程が終了した後に、ＴＦＴ駆
動用信号入力パッド１２，１３はシール層４１で覆われ
ることになるが、これらのＴＦＴ駆動用信号入力パッド
１２，１３はソース線Ｘ1 ，Ｘ2 ・・・ＸN に対する検
査工程に用いる他に使用することがないので、ＴＦＴ駆
動用信号入力パッド１２，１３をシール層４１の下層側
に埋め込んでも差し支えない。
工程のうち、そのソース線Ｘ1 ，Ｘ2 ・・・ＸN の断線
の有無を検査する工程は、液晶表示パネル１の製造工程
の途中工程、すなわち、検査用信号出力パッドＣＸ1 ，
ＣＸ2 およびＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ
2 の表面側がシール層４１で覆われずに開放状態にある
うちに行われる。たとえば、偶数番目のソース線Ｘ2 ，
Ｘ4 ・・・ＸN に対して断線の有無を検査する場合に
は、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベル
のＴＦＴ駆動用信号（ゲート電位）をＴＦＴ駆動用信号
線３３ｂを介して偶数番目のＴＦＴ３１ａ2 ，３１ａ4
・・・３１ａN のゲートに供給してそれらをＯＮにした
状態（低インピーダンス状態）で、ビデオ信号線Ｖｉｄ
ｅｏから所定の検査用信号を供給すると共に、シフトレ
ジスタ部３３にクロック信号ＣＫＡを供給すると、シフ
トレジスタ部２３からのビット信号に対応して、サンプ
ルホールド回路２４の各アナログスイッチが動作し、ビ
デオ信号線Ｖｉｄｅｏからの検査用信号は、検査用信号
出力パッドＣＸ2 から時系列的に出力される。ここで、
ソース線Ｘ2 に断線が生じていると、検査用出力信号に
は、開始信号Ｄｘを基準としたときのソース線Ｘ2 に対
応するタイミングで異常信号が出現して、ソース線Ｘ2
の断線を確認できる。そして、ソース線Ｘ1 ，Ｘ2 ・・
・ＸN などに対する検査工程が終了した後に、シール層
４１を構成すべきポリイミドなどのシール材を印刷など
の方法によって形成するシール層形成工程、第１の透明
基板２０ａと第２の透明基板４０ａとのギャップを規定
するためのギャップ材を第１の透明基板２０ａの表面に
散布するスペーサー散布工程、第１の透明基板２０ａと
第２の透明基板４０ａとを貼り合わせる貼り合わせ工
程、第１の透明基板２０ａと第２の透明基板４０ａとの
間に液晶封入孔から液晶を封入する液晶封入工程、この
液晶封入孔を封止する封止工程などを順次行って、液晶
表示パネル１を形成する。従って、ソース線Ｘ1 ，Ｘ2
・・・ＸN に対する検査工程が終了した後に、ＴＦＴ駆
動用信号入力パッド１２，１３はシール層４１で覆われ
ることになるが、これらのＴＦＴ駆動用信号入力パッド
１２，１３はソース線Ｘ1 ，Ｘ2 ・・・ＸN に対する検
査工程に用いる他に使用することがないので、ＴＦＴ駆
動用信号入力パッド１２，１３をシール層４１の下層側
に埋め込んでも差し支えない。
【００１６】以上のとおり、本例の液晶表示パネル１に
おいては、ＴＦＴ駆動用信号入力パッド１２，１３はシ
ール層４１の形成予定領域内に形成されて、開放状態の
ままで検査工程で使用されるため、従来のように、信号
入出力パッドの表面側の保護膜を開口して信号入出力パ
ッドの一部を露出させる必要がないので、信号入出力パ
ッドのサイズはプローブなどを接触可能な大きさで充分
であり、１辺が約５０μｍと小さい。従って、シール層
４１の下層側に余裕をもって形成でき、第１の透明基板
２０ａの額縁領域４５にＴＦＴ駆動用信号入力パッド１
２，１３を形成する必要がない。このため、額縁領域４
５に形成された検査回路３０の配線ピッチなどを圧縮し
て高密度配線化できるので、額縁領域４５（非表示領
域）の幅を狭く設計することができる。
おいては、ＴＦＴ駆動用信号入力パッド１２，１３はシ
ール層４１の形成予定領域内に形成されて、開放状態の
ままで検査工程で使用されるため、従来のように、信号
入出力パッドの表面側の保護膜を開口して信号入出力パ
ッドの一部を露出させる必要がないので、信号入出力パ
ッドのサイズはプローブなどを接触可能な大きさで充分
であり、１辺が約５０μｍと小さい。従って、シール層
４１の下層側に余裕をもって形成でき、第１の透明基板
２０ａの額縁領域４５にＴＦＴ駆動用信号入力パッド１
２，１３を形成する必要がない。このため、額縁領域４
５に形成された検査回路３０の配線ピッチなどを圧縮し
て高密度配線化できるので、額縁領域４５（非表示領
域）の幅を狭く設計することができる。
【００１７】〔実施例２〕図２（ａ）は本発明の実施例
２に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図２（ｂ）は図２（ａ）のＶ−Ｖ線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、実施例１の液晶表示パネ
ルおよび従来のマトリクス基板と略同様であるため、以
下の説明では、本例の液晶表示パネルの全体構成につい
ては、その説明を省略し、その検査回路に形成された駆
動用信号入力パッド周辺の構造についてのみ説明する。
また、本例の液晶表示パネルの基本的な構成は、実施例
１の液晶表示パネルおよび従来のマトリクス基板と略同
様であるため、対応する機能を担う部分には同符号を付
してある。
２に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図２（ｂ）は図２（ａ）のＶ−Ｖ線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、実施例１の液晶表示パネ
ルおよび従来のマトリクス基板と略同様であるため、以
下の説明では、本例の液晶表示パネルの全体構成につい
ては、その説明を省略し、その検査回路に形成された駆
動用信号入力パッド周辺の構造についてのみ説明する。
また、本例の液晶表示パネルの基本的な構成は、実施例
１の液晶表示パネルおよび従来のマトリクス基板と略同
様であるため、対応する機能を担う部分には同符号を付
してある。
【００１８】本例の液晶表示パネルにおいては、図２
（ｂ）に示すように、シール層４１の内部のギャップ材
４８によって、第１の透明基板２０ａと第２の透明基板
４０ａとのギャップ寸法が規定される構造になってい
る。
（ｂ）に示すように、シール層４１の内部のギャップ材
４８によって、第１の透明基板２０ａと第２の透明基板
４０ａとのギャップ寸法が規定される構造になってい
る。
【００１９】ここで、図２（ｂ）に示すように、シール
層４１の下層側にＴＦＴ駆動用信号入力パッド１４（Ｔ
ＦＴ駆動用信号入力パッドＴＸ2 ）が形成されている
と、その形成部分と非形成部分との間に段差が生じ、シ
ール層４１の内部のギャップ材４８により規定されるギ
ャップにばらつきが生じやすい。そこで、本例の液晶表
示パネル２においては、図２（ａ）および図２（ｂ）に
示すように、シール層４１の下層側における第１の透明
基板２０ａの表面側のうち、ＴＦＴ駆動用信号入力パッ
ド１４の形成領域の周囲には、ＴＦＴ駆動用信号入力パ
ッド１４と同時形成されてＴＦＴ駆動用信号入力パッド
１４と同じ厚みのダミー配線層４９が形成されている。
このため、シール層４１の下層側において、ＴＦＴ駆動
用信号入力パッド１４の形成部分と非形成部分との間に
生じる段差はダミー配線層４９によって補正され、ギャ
ップ材４８は、ＴＦＴ駆動用信号入力パッド１４または
ダミー配線層４９と、第２の透明基板４０ａとの間に配
置された状態となって、第１の透明基板２０ａと第２の
透明基板４０ａとのギャップ寸法を調整している。
層４１の下層側にＴＦＴ駆動用信号入力パッド１４（Ｔ
ＦＴ駆動用信号入力パッドＴＸ2 ）が形成されている
と、その形成部分と非形成部分との間に段差が生じ、シ
ール層４１の内部のギャップ材４８により規定されるギ
ャップにばらつきが生じやすい。そこで、本例の液晶表
示パネル２においては、図２（ａ）および図２（ｂ）に
示すように、シール層４１の下層側における第１の透明
基板２０ａの表面側のうち、ＴＦＴ駆動用信号入力パッ
ド１４の形成領域の周囲には、ＴＦＴ駆動用信号入力パ
ッド１４と同時形成されてＴＦＴ駆動用信号入力パッド
１４と同じ厚みのダミー配線層４９が形成されている。
このため、シール層４１の下層側において、ＴＦＴ駆動
用信号入力パッド１４の形成部分と非形成部分との間に
生じる段差はダミー配線層４９によって補正され、ギャ
ップ材４８は、ＴＦＴ駆動用信号入力パッド１４または
ダミー配線層４９と、第２の透明基板４０ａとの間に配
置された状態となって、第１の透明基板２０ａと第２の
透明基板４０ａとのギャップ寸法を調整している。
【００２０】このため、本例の液晶表示パネル２におい
ては、額縁領域４５にＴＦＴ駆動用信号入力パッド１４
が形成されていないため、実施例１の液晶表示パネルと
同様な効果が得られるのに加えて、ダミー配線層４９に
よって、シール層４１の下層側における段差が緩和され
ているため、シール層４１の内部のギャップ材４８によ
って第１の透明基板２０ａと第２の透明基板４０ａとの
ギャップ寸法を調整する場合であっても、確実なギャッ
プ調整を行うことができる。
ては、額縁領域４５にＴＦＴ駆動用信号入力パッド１４
が形成されていないため、実施例１の液晶表示パネルと
同様な効果が得られるのに加えて、ダミー配線層４９に
よって、シール層４１の下層側における段差が緩和され
ているため、シール層４１の内部のギャップ材４８によ
って第１の透明基板２０ａと第２の透明基板４０ａとの
ギャップ寸法を調整する場合であっても、確実なギャッ
プ調整を行うことができる。
【００２１】なお、実施例２の液晶表示パネルにおいて
は、段差補正部として、ＴＦＴ駆動用信号入力パッド１
４と同時形成されたダミー配線層４９を利用したが、こ
れに代えて、たとえば、第１の透明基板２０ａの側のう
ち、シール層４１の形成予定領域のうちの所定領域に設
けた凹凸などを利用することもできる。
は、段差補正部として、ＴＦＴ駆動用信号入力パッド１
４と同時形成されたダミー配線層４９を利用したが、こ
れに代えて、たとえば、第１の透明基板２０ａの側のう
ち、シール層４１の形成予定領域のうちの所定領域に設
けた凹凸などを利用することもできる。
【００２２】また、検査回路については、ソース線に対
する検査回路に加えて、その部分的な構成を変えて、ゲ
ート線に対しても設けてもよい。この場合にも、その信
号入出力パッドをシール層４１の下層側に相当する付近
に形成しておくことができる。さらに、駆動用信号入力
パッドの他にも、検査用信号出力パッドなど、検査工程
以降において使用されないパッドについても、シール層
の形成予定領域に設けることによって、非表示領域をさ
らに狭小化してもよい。そして、これらの信号入出力パ
ッドについては、その全体をシール層の形成予定領域に
設けてもよいが、その１部分がシール層に覆われている
場合であっても、額縁領域における入出力パッドの占有
面積を小さくして、非表示領域を狭小化してもよい。
する検査回路に加えて、その部分的な構成を変えて、ゲ
ート線に対しても設けてもよい。この場合にも、その信
号入出力パッドをシール層４１の下層側に相当する付近
に形成しておくことができる。さらに、駆動用信号入力
パッドの他にも、検査用信号出力パッドなど、検査工程
以降において使用されないパッドについても、シール層
の形成予定領域に設けることによって、非表示領域をさ
らに狭小化してもよい。そして、これらの信号入出力パ
ッドについては、その全体をシール層の形成予定領域に
設けてもよいが、その１部分がシール層に覆われている
場合であっても、額縁領域における入出力パッドの占有
面積を小さくして、非表示領域を狭小化してもよい。
【００２３】
【発明の効果】以上のとおり、本発明においては、液晶
パネルの信号線又は走査線からの検査信号を検査用信号
線に取り出すためのスイッチング回路を有し、このスイ
ッチング回路にスイッチング制御信号を入力する制御信
号線の制御入力パッドはその上面が一重のシール層に覆
われて対向電極が形成された第２の基板に対向している
ことを特徴とする。液晶封入工程前でスイッチング回路
をオンして信号線又は走査線の断線等の検査を迅速に行
うことができるものであるが、その検査工程の後に、ス
イッチング回路のための制御信号線の制御入力パッドの
上面がシール層に覆われてしまい、シール領域の外側の
額縁領域に露出することはない。それ故、額縁領域（非
表示領域）を狭小化できる。また、制御入力パッドの上
面がシール層を介して対向電極が形成された第２の基板
に対向しているため、特に表示期間では、容量カップリ
ング又は静電シールド効果によって制御入力パッドの電
位ゆらぎを確実に防止できる。単に制御入力パッドの表
面をシール層で覆う場合に比し、静電気等による影響で
スイッチング回路が瞬間的にオンし易くなる不都合を回
避できるため、信号線又は走査線からスイッチング回路
及び検査用信号線を切り離すことができ、スイッチング
回路及び検査用信号線に寄生する浮遊容量が信号線又は
走査線に結合することがなく、検査のためのスイッチン
グ回路が設けられていても、表示品質等の劣化を未然に
防止できる。
パネルの信号線又は走査線からの検査信号を検査用信号
線に取り出すためのスイッチング回路を有し、このスイ
ッチング回路にスイッチング制御信号を入力する制御信
号線の制御入力パッドはその上面が一重のシール層に覆
われて対向電極が形成された第２の基板に対向している
ことを特徴とする。液晶封入工程前でスイッチング回路
をオンして信号線又は走査線の断線等の検査を迅速に行
うことができるものであるが、その検査工程の後に、ス
イッチング回路のための制御信号線の制御入力パッドの
上面がシール層に覆われてしまい、シール領域の外側の
額縁領域に露出することはない。それ故、額縁領域（非
表示領域）を狭小化できる。また、制御入力パッドの上
面がシール層を介して対向電極が形成された第２の基板
に対向しているため、特に表示期間では、容量カップリ
ング又は静電シールド効果によって制御入力パッドの電
位ゆらぎを確実に防止できる。単に制御入力パッドの表
面をシール層で覆う場合に比し、静電気等による影響で
スイッチング回路が瞬間的にオンし易くなる不都合を回
避できるため、信号線又は走査線からスイッチング回路
及び検査用信号線を切り離すことができ、スイッチング
回路及び検査用信号線に寄生する浮遊容量が信号線又は
走査線に結合することがなく、検査のためのスイッチン
グ回路が設けられていても、表示品質等の劣化を未然に
防止できる。
【００２４】また、シール層内部のギャップ材によって
基板間のギャップを調整する液晶パネルにおいて、シー
ル層の形成領域におけるパッドの周辺にはダミー配線層
や当該パッドと略同等の高さの段差補正部を設けると、
パッドの形成領域と非形成領域との間の段差が補正され
るので、かかるギャップ材によるギャップ調整が確実に
なる。
基板間のギャップを調整する液晶パネルにおいて、シー
ル層の形成領域におけるパッドの周辺にはダミー配線層
や当該パッドと略同等の高さの段差補正部を設けると、
パッドの形成領域と非形成領域との間の段差が補正され
るので、かかるギャップ材によるギャップ調整が確実に
なる。
【図１】（ａ）は本発明の実施例１に係る液晶表示パネ
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドの配置を示す平面図、（ｂ）は図１（ａ）の
IV−IV′線における断面図である。
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドの配置を示す平面図、（ｂ）は図１（ａ）の
IV−IV′線における断面図である。
【図２】（ａ）は本発明の実施例２に係る液晶表示パネ
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドおよびダミー配線層の配置を示す平面図、
（ｂ）は図２（ａ）のＶ−Ｖ′線における断面図であ
る。
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドおよびダミー配線層の配置を示す平面図、
（ｂ）は図２（ａ）のＶ−Ｖ′線における断面図であ
る。
【図３】本発明の実施例１ないし実施例２に係る液晶表
示パネルおよび従来の液晶表示パネルの全体構成を示す
ブロック図である。
示パネルおよび従来の液晶表示パネルの全体構成を示す
ブロック図である。
【図４】（ａ）は図３に示す液晶表示パネルの概略平面
図、（ｂ）は図４（ａ）のVI−VI′線における断面図で
ある。
図、（ｂ）は図４（ａ）のVI−VI′線における断面図で
ある。
【図５】（ａ）は従来の液晶表示パネルのアクティブマ
トリクス基板に形成された駆動用信号線のパッドの配置
を示す平面図、（ｂ）は図５（ａ）の VII−VII ′線に
おける断面図である。
トリクス基板に形成された駆動用信号線のパッドの配置
を示す平面図、（ｂ）は図５（ａ）の VII−VII ′線に
おける断面図である。
１，２，１１・・・液晶表示パネル ２０・・・アクティブマトリクス基板 ２０ａ・・・第１の透明基板 ２１・・画素マトリクス ２２・・・ソース線駆動回路 ２３・・・シフトレジスタ部 ２４・・・サンプルホールド回路 ２５・・・ゲート線駆動回路 ２６，２８・・・クロック信号線 ３０・・・検査回路 ３１ａ1 〜３１ａN ・・・ＴＦＴ（スイッチング回路） ３２ａ，３２ｂ・・・検査用信号線 ３３ａ，３３ｂ・・・ＴＦＴ駆動用信号線（駆動用信号
線） ４０ａ・・・第２の透明基板 ４１・・・シール層 ４２・・・液晶 ＣＸ1 ，ＣＸ2 ・・・検査用信号出力パッド ＴＸ1 ，ＴＸ2 ，１２〜１４，６１，６２・・・ＴＦＴ
駆動用信号入力パッド Ｖｉｄｅｏ・・・ビデオ信号線 Ｘ1 〜ＸN ・・・ソース線（信号線） Ｙ1 〜ＹM ・・・ゲート線（走査線）
線） ４０ａ・・・第２の透明基板 ４１・・・シール層 ４２・・・液晶 ＣＸ1 ，ＣＸ2 ・・・検査用信号出力パッド ＴＸ1 ，ＴＸ2 ，１２〜１４，６１，６２・・・ＴＦＴ
駆動用信号入力パッド Ｖｉｄｅｏ・・・ビデオ信号線 Ｘ1 〜ＸN ・・・ソース線（信号線） Ｙ1 〜ＹM ・・・ゲート線（走査線）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 505 G02F 1/133 540 G02F 1/133 550 G02F 1/1345 G09F 9/30 338
Claims (5)
- 【請求項１】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、これに対
向する第２の基板とを有し、前記第１の基板と前記第２
の基板との間で前記画素領域を取り囲むシール領域に挟
んだ一重のシール層の内側に液晶を封入してなる液晶パ
ネルにおいて、 前記第１の基板は、前記信号線に接続したスイッチング
回路と、前記信号線からの検査用信号を前記スイッチン
グ回路を介して出力する検査用信号線と、前記スイッチ
ング回路にスイッチング制御信号を入力する制御信号線
とを有する検査回路を備え、前記制御信号線の制御入力
パッドの上面が前記一重のシール層に覆われて対向電極
が形成された前記第２の基板に対向していることを特徴
とする液晶パネル。 - 【請求項２】 請求項１に記載の液晶パネルにおいて、
前記検査用信号線の出力パッドは、前記シール領域内に
位置し、その表面が前記シール層に覆われて成ることを
特徴とする液晶パネル。 - 【請求項３】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、これに対
向する第２の基板とを有し、前記第１の基板と前記第２
の基板との間で前記画素領域を取り囲むシール領域に挟
んだ１重のシール層の内側に液晶を封入してなる液晶パ
ネルにおいて、 前記第１の基板は、前記走査線に接続したスイッチング
回路と、前記走査線からの検査用信号を前記スイッチン
グ回路を介して出力する検査用信号線と、前記スイッチ
ング回路にスイッチング制御信号を入力する制御信号線
とを有する検査回路を備え、前記制御信号線の制御入力
パッドの上面が前記１重のシール層に覆われて対向電極
が形成された前記第２の基板に対向していることを特徴
とする液晶パネル。 - 【請求項４】 前記シール層内にはギャップ材を有し、
前記シール領域における前記パッドの周辺には段差補正
用ダミー配線層を有することを特徴とする請求項１乃至
請求項３のいずれかに記載の液晶パネル。 - 【請求項５】 前記シール層内にはギャップ材を有し、
前記シール領域における前記パッドの周辺には当該パッ
ドと略同等の高さの段差補正部を有することを特徴とす
る請求項１乃至請求項３のいずれかに記載の液晶パネ
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11044092A JP3293163B2 (ja) | 1992-04-28 | 1992-04-28 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11044092A JP3293163B2 (ja) | 1992-04-28 | 1992-04-28 | 液晶パネル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346445A Division JP3433743B2 (ja) | 2001-11-12 | 2001-11-12 | 液晶パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05307163A JPH05307163A (ja) | 1993-11-19 |
| JP3293163B2 true JP3293163B2 (ja) | 2002-06-17 |
Family
ID=14535779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11044092A Expired - Lifetime JP3293163B2 (ja) | 1992-04-28 | 1992-04-28 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293163B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682811A (ja) * | 1992-07-15 | 1994-03-25 | Toshiba Corp | 液晶表示装置 |
| JP3737176B2 (ja) | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| CN101477991B (zh) * | 1997-06-17 | 2010-12-22 | 精工爱普生株式会社 | 电光器件基片、电光器件、电子器件和投影显示设备 |
| CN1245703C (zh) * | 2001-12-11 | 2006-03-15 | 精工爱普生株式会社 | 显示装置及其电子机器 |
| JP5679532B2 (ja) * | 2013-06-05 | 2015-03-04 | 株式会社半導体エネルギー研究所 | アクティブマトリックス型表示装置 |
| JP5879645B2 (ja) * | 2014-02-26 | 2016-03-08 | 株式会社半導体エネルギー研究所 | アクティブマトリックス型表示装置 |
-
1992
- 1992-04-28 JP JP11044092A patent/JP3293163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05307163A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577367B2 (en) | Array substrate for a liquid crystal display device and method for fabricating the same | |
| US8253670B2 (en) | Liquid crystal display device | |
| US6052167A (en) | Liquid crystal display having only one common line in peripheral region of substrate | |
| KR101303940B1 (ko) | 표시패널 | |
| KR101238337B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| JP4115649B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003091017A (ja) | カラー液晶表示装置 | |
| KR101730995B1 (ko) | 표시장치 | |
| JP3293163B2 (ja) | 液晶パネル | |
| JPH0333724A (ja) | 液晶表示装置 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP4198485B2 (ja) | 表示装置用電極基板 | |
| US6670936B1 (en) | Liquid crystal display | |
| JPH07175085A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3520422B2 (ja) | 液晶パネルの製造方法 | |
| JP3433743B2 (ja) | 液晶パネル | |
| JPH0618868A (ja) | マトリックス型液晶表示装置 | |
| JPH1172801A (ja) | 液晶表示装置 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3339248B2 (ja) | 表示装置 | |
| CN219267288U (zh) | 一种窄边框阵列基板和goa面板 | |
| JPH09127549A (ja) | 液晶パネル及びその欠陥修正方法 | |
| JPH11202362A (ja) | 液晶表示装置 | |
| JPH0695142A (ja) | 液晶表示装置 | |
| KR20230041221A (ko) | 표시 패널 및 이를 포함하는 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |