JP3433743B2 - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JP3433743B2 JP3433743B2 JP2001346445A JP2001346445A JP3433743B2 JP 3433743 B2 JP3433743 B2 JP 3433743B2 JP 2001346445 A JP2001346445 A JP 2001346445A JP 2001346445 A JP2001346445 A JP 2001346445A JP 3433743 B2 JP3433743 B2 JP 3433743B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- seal layer
- liquid crystal
- switching circuit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示パネルに関
し、特に、その検査回路の信号入出力パッドの配置構造
に関する。
し、特に、その検査回路の信号入出力パッドの配置構造
に関する。
【０００２】
【従来の技術】液晶の配向状態などを利用して情報を表
示する代表的なフラット型表示パネルであるアクティブ
マトリクス方式の液晶表示パネルにおいて、そのアクテ
ィブマトリクス基板は、その全体構成を図３にブロック
図で示すように、第１の透明基板２０ａの表面側に、ソ
ース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート線
Ｙ1，Ｙ2 ・・・ＹM （走査線）とが格子状に配置され
て、その交点に画素が形成された画素マトリクス２１を
有しており、いずれの画素にも、薄膜トランジスタ（Ｔ
ＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ1 ，
Ｘ2 ・・・ＸN はソース線駆動回路２２の側に導電接続
する一方、ゲート線Ｙ1 ，Ｙ2 ・・・ＹM はゲート線駆
動回路２５の側に導電接続している。さらに、第１の透
明基板２０ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・
ＸN に対する検査回路３０も形成されている。この検査
回路３０は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴ
ＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN （スイッチング
回路）を介して導電接続する２つの検査用信号線３２
ａ，３２ｂと、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａ
N のゲートに導電接続する２つのＴＦＴ駆動用信号線３
３ａ，３３ｂとを有し、そのうち、検査用信号線３２
ａ，３２ｂはそれぞれの端部に検査用信号出力パッドＣ
Ｘ1 ，ＣＸ2 を備え、ＴＦＴ駆動用信号線３３ａ，３３
ｂは、それぞれの端部にＴＦＴ駆動用信号入力パッドＴ
Ｘ1 ，ＴＸ2 を備える。そこで、偶数番目のソース線Ｘ
2 ，Ｘ4 ・・・ＸN に対して断線の有無を検査する場合
には、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベ
ルのゲート電位（駆動用信号）を偶数番目のＴＦＴ３１
ａ2 ，３１ａ4 ・・・３１ａN のゲートに供給してそれ
らをＯＮにした状態で、ビデオ信号線Ｖｉｄｅｏから所
定の検査用信号を供給すると共に、シフトレジスタ部３
３にクロック信号ＣＫＡを供給すると、シフトレジスタ
部２３からのビット信号に対応して、サンプルホールド
回路２４の各アナログスイッチが動作し、ビデオ信号線
Ｖｉｄｅｏからの検査用信号は、検査用信号出力パッド
ＣＸ2 から時系列的に出力される。ここで、ソース線Ｘ
2 に断線が生じていると、検査用出力信号には、開始信
号Ｄｘを基準としたときのソース線Ｘ2 に対応するタイ
ミングで異常信号が出現して、ソース線Ｘ2 の断線を確
認できる。
示する代表的なフラット型表示パネルであるアクティブ
マトリクス方式の液晶表示パネルにおいて、そのアクテ
ィブマトリクス基板は、その全体構成を図３にブロック
図で示すように、第１の透明基板２０ａの表面側に、ソ
ース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート線
Ｙ1，Ｙ2 ・・・ＹM （走査線）とが格子状に配置され
て、その交点に画素が形成された画素マトリクス２１を
有しており、いずれの画素にも、薄膜トランジスタ（Ｔ
ＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ1 ，
Ｘ2 ・・・ＸN はソース線駆動回路２２の側に導電接続
する一方、ゲート線Ｙ1 ，Ｙ2 ・・・ＹM はゲート線駆
動回路２５の側に導電接続している。さらに、第１の透
明基板２０ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・
ＸN に対する検査回路３０も形成されている。この検査
回路３０は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴ
ＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN （スイッチング
回路）を介して導電接続する２つの検査用信号線３２
ａ，３２ｂと、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａ
N のゲートに導電接続する２つのＴＦＴ駆動用信号線３
３ａ，３３ｂとを有し、そのうち、検査用信号線３２
ａ，３２ｂはそれぞれの端部に検査用信号出力パッドＣ
Ｘ1 ，ＣＸ2 を備え、ＴＦＴ駆動用信号線３３ａ，３３
ｂは、それぞれの端部にＴＦＴ駆動用信号入力パッドＴ
Ｘ1 ，ＴＸ2 を備える。そこで、偶数番目のソース線Ｘ
2 ，Ｘ4 ・・・ＸN に対して断線の有無を検査する場合
には、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベ
ルのゲート電位（駆動用信号）を偶数番目のＴＦＴ３１
ａ2 ，３１ａ4 ・・・３１ａN のゲートに供給してそれ
らをＯＮにした状態で、ビデオ信号線Ｖｉｄｅｏから所
定の検査用信号を供給すると共に、シフトレジスタ部３
３にクロック信号ＣＫＡを供給すると、シフトレジスタ
部２３からのビット信号に対応して、サンプルホールド
回路２４の各アナログスイッチが動作し、ビデオ信号線
Ｖｉｄｅｏからの検査用信号は、検査用信号出力パッド
ＣＸ2 から時系列的に出力される。ここで、ソース線Ｘ
2 に断線が生じていると、検査用出力信号には、開始信
号Ｄｘを基準としたときのソース線Ｘ2 に対応するタイ
ミングで異常信号が出現して、ソース線Ｘ2 の断線を確
認できる。
【０００３】このような構成のアクティブマトリクス基
板２０に対して、図４（ａ）に平面を、図４（ｂ）に図
４（ａ）のVI−VI′線における断面を示すように、第１
の透明基板２０ａに対して、対向電極などが形成された
第２の透明基板４０ａが対向するように配置されて、液
晶表示パネル１１が構成される。ここで、第１の透明基
板２０ａと第２の透明基板４０ａとの間において、その
外周縁から内側の位置にシール層４１が形成されてお
り、このシール層４１の内側領域に液晶４２が封入され
た状態にある。また、第１の透明基板２０ａの外周縁か
らシール層４１の形成領域までの間には額縁領域４５が
存在し、ここに前述のソース線駆動回路２２およびゲー
ト線駆動回路２５などが形成された状態にある。
板２０に対して、図４（ａ）に平面を、図４（ｂ）に図
４（ａ）のVI−VI′線における断面を示すように、第１
の透明基板２０ａに対して、対向電極などが形成された
第２の透明基板４０ａが対向するように配置されて、液
晶表示パネル１１が構成される。ここで、第１の透明基
板２０ａと第２の透明基板４０ａとの間において、その
外周縁から内側の位置にシール層４１が形成されてお
り、このシール層４１の内側領域に液晶４２が封入され
た状態にある。また、第１の透明基板２０ａの外周縁か
らシール層４１の形成領域までの間には額縁領域４５が
存在し、ここに前述のソース線駆動回路２２およびゲー
ト線駆動回路２５などが形成された状態にある。
【０００４】ここで、従来の液晶表示パネルにおいて
は、図５（ａ）に平面を、図５（ｂ）に図５（ａ）の V
II−VII ′線における断面を示すように、第１の透明基
板２０ａの額縁領域４５には前述の検査回路も形成さ
れ、そのうちのＴＦＴ駆動用信号入力パッド６１，６２
（ＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 ）および
ＴＦＴ駆動用信号線３３ａ，３３ｂの一部が図５（ａ）
および図５（ｂ）に図示されている。これらの図におい
て、第１の透明基板２０ａの表面側のうち、額縁領域４
５には約１００μｍ幅のＴＦＴ駆動用信号入力パッド６
１，６２が形成されており、そのうちの一部が保護膜４
６の開口部から露出する状態にある。この露出部分か
ら、図３に示す検査回路３０のＴＦＴ３１ａ1 ，３１ａ
2 ・・・３１ａ N を駆動するためのゲート電位（駆動用
信号）がプローブなどを介して供給される。
は、図５（ａ）に平面を、図５（ｂ）に図５（ａ）の V
II−VII ′線における断面を示すように、第１の透明基
板２０ａの額縁領域４５には前述の検査回路も形成さ
れ、そのうちのＴＦＴ駆動用信号入力パッド６１，６２
（ＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 ）および
ＴＦＴ駆動用信号線３３ａ，３３ｂの一部が図５（ａ）
および図５（ｂ）に図示されている。これらの図におい
て、第１の透明基板２０ａの表面側のうち、額縁領域４
５には約１００μｍ幅のＴＦＴ駆動用信号入力パッド６
１，６２が形成されており、そのうちの一部が保護膜４
６の開口部から露出する状態にある。この露出部分か
ら、図３に示す検査回路３０のＴＦＴ３１ａ1 ，３１ａ
2 ・・・３１ａ N を駆動するためのゲート電位（駆動用
信号）がプローブなどを介して供給される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示パネルにおいて、ＴＦＴ駆動用信号入力パッド
６１，６２は、第１の透明基板２０ａの表面側の額縁領
域４５に形成され、その表面側に形成された保護膜４６
から部分的に開口する構造になっているため、ＴＦＴ駆
動用信号入力パッド６１，６２自身の形成面積を大きく
確保せざるを得ず、額縁領域４５（液晶表示パネルの非
表示部分）の狭小化の妨げになっているという問題点が
ある。すなわち、第１の透明基板２０ａの表面側にＴＦ
Ｔ駆動用信号入力パッド６１，６２が形成された後に、
その表面側に保護膜４６が形成され、この保護膜４６を
開口してＴＦＴ駆動用信号入力パッド６１，６２の表面
をフォトリソグラフィ工程により部分的に露出させるた
め、その露出部の一辺の寸法が約５０μｍでも充分にプ
ローブを介して電位をＴＦＴ駆動用信号入力パッド６
１，６２に供給可能であっても、保護膜４６に対する開
口精度を考慮すると、ＴＦＴ駆動用信号入力パッドＴＸ
1 ，ＴＸ2 を一辺が約１００μｍ以上となるように形成
しておく必要があるので、額縁領域４５に対する検査回
路３０の配線密度を高密度化できないからである。
液晶表示パネルにおいて、ＴＦＴ駆動用信号入力パッド
６１，６２は、第１の透明基板２０ａの表面側の額縁領
域４５に形成され、その表面側に形成された保護膜４６
から部分的に開口する構造になっているため、ＴＦＴ駆
動用信号入力パッド６１，６２自身の形成面積を大きく
確保せざるを得ず、額縁領域４５（液晶表示パネルの非
表示部分）の狭小化の妨げになっているという問題点が
ある。すなわち、第１の透明基板２０ａの表面側にＴＦ
Ｔ駆動用信号入力パッド６１，６２が形成された後に、
その表面側に保護膜４６が形成され、この保護膜４６を
開口してＴＦＴ駆動用信号入力パッド６１，６２の表面
をフォトリソグラフィ工程により部分的に露出させるた
め、その露出部の一辺の寸法が約５０μｍでも充分にプ
ローブを介して電位をＴＦＴ駆動用信号入力パッド６
１，６２に供給可能であっても、保護膜４６に対する開
口精度を考慮すると、ＴＦＴ駆動用信号入力パッドＴＸ
1 ，ＴＸ2 を一辺が約１００μｍ以上となるように形成
しておく必要があるので、額縁領域４５に対する検査回
路３０の配線密度を高密度化できないからである。
【０００６】以上の問題点に鑑みて、本発明の課題は、
検査回路の信号入出力パッドのように、検査終了後には
使用することがないパッドの形成位置を最適化して、額
縁領域と称せられる非表示領域の狭小化が可能な液晶表
示パネルを実現することにある。
検査回路の信号入出力パッドのように、検査終了後には
使用することがないパッドの形成位置を最適化して、額
縁領域と称せられる非表示領域の狭小化が可能な液晶表
示パネルを実現することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、複数の信号線と複数の走査線とが格子状に配置され
た画素領域を有する第１の基板と、前記第１の基板に対
向する第２の基板とを有し、前記第１の基板と前記第２
の基板との間にシール層が配置され、前記シール層の内
側に液晶が封入されてなる液晶パネルにおいて、前記第
１の基板は、前記信号線に接続したスイッチング回路
と、前記スイッチング回路のスイッチング制御に応じ
て、前記信号線からの検査用信号を前記スイッチング回
路を介して出力する検査用信号線とを備え、前記検査用
信号線の出力パッドは、一重の前記シール層の形成領域
内に位置して前記シール層に覆われてなることを特徴と
する。また、複数の信号線と複数の走査線とが格子状に
配置された画素領域を有する第１の基板と、前記第１の
基板に対向する第２の基板とを有し、前記第１の基板と
前記第２の基板との間にシール層が配置され、前記シー
ル層の内側に液晶が封入されてなる液晶パネルにおい
て、前記第１の基板は、前記走査線に接続したスイッチ
ング回路と、前記スイッチング回路のスイッチング制御
に応じて、前記走査線からの検査用信号を前記スイッチ
ング回路を介して出力する検査用信号線とを備え、前記
検査用信号線の出力パッドは、一重の前記シール層の形
成領域内に位置して前記シール層に覆われてなることを
特徴とする。また、複数の信号線と複数の走査線とが格
子状に配置された画素領域を有する第１の基板と、前記
第１の基板に対向する第２の基板とを有し、前記第１の
基板と前記第２の基板との間にシール層が配置され、前
記シール層の内側に液晶が封入されてなる液晶パネルに
おいて、前記第１の基板は、前記信号線に接続したスイ
ッチング回路と、前記スイッチング回路のスイッチング
制御に応じて、前記信号線からの検査用信号を前記スイ
ッチング回路を介して出力する検査用信号線とを備え、
前記検査用信号線の出力パッドは、前記シール層の形成
領域内に位置して前記シール層に覆われてなり、前記シ
ール層の形成領域内には、前記出力パッドの他に、前記
出力パッドと略同等な高さの段差補正部を形成してなる
ことを特徴とする。また、複数の信号線と複数の走査線
とが格子状に配置された画素領域を有する第１の基板
と、前記第１の基板に対向する第２の基板とを有し、前
記第１の基板と前記第２の基板との間にシール層が配置
され、前記シール層の内側に液晶が封入されてなる液晶
パネルにおいて、前記第１の基板は、前記走査線に接続
したスイッチング回路と、前記スイッチング回路のスイ
ッチング制御に応じて、前記走査線からの検査用信号を
前記スイッチング回路を介して出力する検査用信号線と
を備え、前記検査用信号線の出力パッドは、前記シール
層の形成領域内に位置して前記シール層に覆われてな
り、前記シール層の形成領域内には、前記出力パッドの
他に、前記出力パッドと略同等な高さの段差補正部を形
成してなることを特徴とする。また、複数の信号線と複
数の走査線とが格子状に配置された画素領域を有する第
１の基板と、前記第１の基板に対向する第２の基板とを
有し、前記第１の基板と前記第２の基板との間にシール
層が配置され、前記シール層の内側に液晶が封入されて
なる液晶パネルにおいて、前記第１の基板は、前記信号
線に接続したスイッチング回路と、前記スイッチング回
路のスイッチング制御に応じて、前記信号線からの検査
用信号を前記スイッチング回路を介して出力する検査用
信号線とを備え、前記検査用信号線の出力パッドは、前
記シール層の形成領域内に位置して前記シール層に覆わ
れてなり、前記シール層の形成領域内には、前記出力パ
ッドの他に、前記出力パッドと同時に形成されたダミー
配線層を形成してなることを特徴とする。また、複数の
信号線と複数の走査線とが格子状に配置された画素領域
を有する第１の基板と、前記第１の基板に対向する第２
の基板とを有し、前記第１の基板と前記第２の基板との
間にシール層が配置され、前記シール層の内側に液晶が
封入されてなる液晶パネルにおいて、前記第１の基板
は、前記走査線に接続したスイッチング回路と、前記ス
イッチング回路のスイッチング制御に応じて、前記走査
線からの検査用信号を前記スイッチング回路を介して出
力する検査用信号線とを備え、前記検査用信号線の出力
パッドは、前記シール層の形成領域内に位置して前記シ
ール層に覆われてなり、前記シール層の形成領域内に
は、前記出力パッドの他に、前記出力パッドと同時に形
成されたダミー配線層を形成してなることを特徴とす
る。すなわち、本発明において講じた手段は、信号線駆
動回路側に導電接続する複数の信号線および走査線駆動
回路側に導電接続する複数の走査線が格子状に配置され
た第１の透明基板と、この透明基板に対向する第２の透
明基板と、第１の透明基板の表面側に形成されて第１お
よび第２の透明基板の間に液晶を封入しておくシール層
とを有する液晶表示パネルに対して、第１の透明基板の
表面側に、信号線にスイッチング回路を介して接続し、
信号線側に入力された検査用信号がスイッチング回路を
介して出力される検査用信号線と、スイッチング回路を
高インピーダンス状態および低インピーダンス状態に切
り換える駆動用信号をそれに入力する駆動用信号線とを
設け、これらの検査用信号線および駆動用信号線のうち
の少なくとも一方側に設けるべき信号入出力パッド（本
発明において、信号入出力パッドとは信号入力パッドま
たは信号出力バッドを意味する。）を、第１の透明基板
の表面側における液晶の封入領域の外周側に設けると共
に、その表面のうちの少なくとも液晶側の表面および第
２の透明基板側の表面をシール層で覆って、信号入出力
パッドを液晶側および第２の透明基板側から絶縁分離し
ておくことである。
に、複数の信号線と複数の走査線とが格子状に配置され
た画素領域を有する第１の基板と、前記第１の基板に対
向する第２の基板とを有し、前記第１の基板と前記第２
の基板との間にシール層が配置され、前記シール層の内
側に液晶が封入されてなる液晶パネルにおいて、前記第
１の基板は、前記信号線に接続したスイッチング回路
と、前記スイッチング回路のスイッチング制御に応じ
て、前記信号線からの検査用信号を前記スイッチング回
路を介して出力する検査用信号線とを備え、前記検査用
信号線の出力パッドは、一重の前記シール層の形成領域
内に位置して前記シール層に覆われてなることを特徴と
する。また、複数の信号線と複数の走査線とが格子状に
配置された画素領域を有する第１の基板と、前記第１の
基板に対向する第２の基板とを有し、前記第１の基板と
前記第２の基板との間にシール層が配置され、前記シー
ル層の内側に液晶が封入されてなる液晶パネルにおい
て、前記第１の基板は、前記走査線に接続したスイッチ
ング回路と、前記スイッチング回路のスイッチング制御
に応じて、前記走査線からの検査用信号を前記スイッチ
ング回路を介して出力する検査用信号線とを備え、前記
検査用信号線の出力パッドは、一重の前記シール層の形
成領域内に位置して前記シール層に覆われてなることを
特徴とする。また、複数の信号線と複数の走査線とが格
子状に配置された画素領域を有する第１の基板と、前記
第１の基板に対向する第２の基板とを有し、前記第１の
基板と前記第２の基板との間にシール層が配置され、前
記シール層の内側に液晶が封入されてなる液晶パネルに
おいて、前記第１の基板は、前記信号線に接続したスイ
ッチング回路と、前記スイッチング回路のスイッチング
制御に応じて、前記信号線からの検査用信号を前記スイ
ッチング回路を介して出力する検査用信号線とを備え、
前記検査用信号線の出力パッドは、前記シール層の形成
領域内に位置して前記シール層に覆われてなり、前記シ
ール層の形成領域内には、前記出力パッドの他に、前記
出力パッドと略同等な高さの段差補正部を形成してなる
ことを特徴とする。また、複数の信号線と複数の走査線
とが格子状に配置された画素領域を有する第１の基板
と、前記第１の基板に対向する第２の基板とを有し、前
記第１の基板と前記第２の基板との間にシール層が配置
され、前記シール層の内側に液晶が封入されてなる液晶
パネルにおいて、前記第１の基板は、前記走査線に接続
したスイッチング回路と、前記スイッチング回路のスイ
ッチング制御に応じて、前記走査線からの検査用信号を
前記スイッチング回路を介して出力する検査用信号線と
を備え、前記検査用信号線の出力パッドは、前記シール
層の形成領域内に位置して前記シール層に覆われてな
り、前記シール層の形成領域内には、前記出力パッドの
他に、前記出力パッドと略同等な高さの段差補正部を形
成してなることを特徴とする。また、複数の信号線と複
数の走査線とが格子状に配置された画素領域を有する第
１の基板と、前記第１の基板に対向する第２の基板とを
有し、前記第１の基板と前記第２の基板との間にシール
層が配置され、前記シール層の内側に液晶が封入されて
なる液晶パネルにおいて、前記第１の基板は、前記信号
線に接続したスイッチング回路と、前記スイッチング回
路のスイッチング制御に応じて、前記信号線からの検査
用信号を前記スイッチング回路を介して出力する検査用
信号線とを備え、前記検査用信号線の出力パッドは、前
記シール層の形成領域内に位置して前記シール層に覆わ
れてなり、前記シール層の形成領域内には、前記出力パ
ッドの他に、前記出力パッドと同時に形成されたダミー
配線層を形成してなることを特徴とする。また、複数の
信号線と複数の走査線とが格子状に配置された画素領域
を有する第１の基板と、前記第１の基板に対向する第２
の基板とを有し、前記第１の基板と前記第２の基板との
間にシール層が配置され、前記シール層の内側に液晶が
封入されてなる液晶パネルにおいて、前記第１の基板
は、前記走査線に接続したスイッチング回路と、前記ス
イッチング回路のスイッチング制御に応じて、前記走査
線からの検査用信号を前記スイッチング回路を介して出
力する検査用信号線とを備え、前記検査用信号線の出力
パッドは、前記シール層の形成領域内に位置して前記シ
ール層に覆われてなり、前記シール層の形成領域内に
は、前記出力パッドの他に、前記出力パッドと同時に形
成されたダミー配線層を形成してなることを特徴とす
る。すなわち、本発明において講じた手段は、信号線駆
動回路側に導電接続する複数の信号線および走査線駆動
回路側に導電接続する複数の走査線が格子状に配置され
た第１の透明基板と、この透明基板に対向する第２の透
明基板と、第１の透明基板の表面側に形成されて第１お
よび第２の透明基板の間に液晶を封入しておくシール層
とを有する液晶表示パネルに対して、第１の透明基板の
表面側に、信号線にスイッチング回路を介して接続し、
信号線側に入力された検査用信号がスイッチング回路を
介して出力される検査用信号線と、スイッチング回路を
高インピーダンス状態および低インピーダンス状態に切
り換える駆動用信号をそれに入力する駆動用信号線とを
設け、これらの検査用信号線および駆動用信号線のうち
の少なくとも一方側に設けるべき信号入出力パッド（本
発明において、信号入出力パッドとは信号入力パッドま
たは信号出力バッドを意味する。）を、第１の透明基板
の表面側における液晶の封入領域の外周側に設けると共
に、その表面のうちの少なくとも液晶側の表面および第
２の透明基板側の表面をシール層で覆って、信号入出力
パッドを液晶側および第２の透明基板側から絶縁分離し
ておくことである。
【０００８】本発明においては、シール層の形成領域に
信号入出力パッドを設けると、シール層の下層側におい
て、信号入出力パッドの形成領域と非形成領域との間に
段差が生じるため、ギャップ寸法を調整しにくくなる。
そこで、かかる段差を補償してギャップ調整を容易とす
る目的に、シール層の形成領域における第１の透明基板
の表面側のうち、信号入出力パッドの形成領域の周囲
に、その表面と略同等の高さの段差補正部、たとえば信
号入出力パッドと同時形成された配線層を形成しておく
ことが好ましい。
信号入出力パッドを設けると、シール層の下層側におい
て、信号入出力パッドの形成領域と非形成領域との間に
段差が生じるため、ギャップ寸法を調整しにくくなる。
そこで、かかる段差を補償してギャップ調整を容易とす
る目的に、シール層の形成領域における第１の透明基板
の表面側のうち、信号入出力パッドの形成領域の周囲
に、その表面と略同等の高さの段差補正部、たとえば信
号入出力パッドと同時形成された配線層を形成しておく
ことが好ましい。
【０００９】
【００１０】
【実施例】つぎに、添付図面を参照して、本発明の実施
例について説明する。
例について説明する。
【００１１】〔実施例１〕図１（ａ）は本発明の実施例
１に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図１（ｂ）は図１（ａ）のIV−IV線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、従来のマトリクス基板と
略同様であるため、以下の説明のうち、液晶表示パネル
の全体構成については図３，図４（ａ）および図４
（ｂ）を参照して説明する。また、本例の液晶表示パネ
ルの全体構成は、従来のマトリクス基板と略同様である
ため、対応する機能を有する部分には同符号を付して説
明する。
１に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図１（ｂ）は図１（ａ）のIV−IV線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、従来のマトリクス基板と
略同様であるため、以下の説明のうち、液晶表示パネル
の全体構成については図３，図４（ａ）および図４
（ｂ）を参照して説明する。また、本例の液晶表示パネ
ルの全体構成は、従来のマトリクス基板と略同様である
ため、対応する機能を有する部分には同符号を付して説
明する。
【００１２】図３において、本例の液晶表示パネル１の
マトリクス基板２０は、第１の透明基板２０ａの表面側
に、ソース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート
線Ｙ 1 ，Ｙ2 ・・・ＹM （走査線）とが格子状に配置さ
れて、その交点に画素が形成された画素マトリクス２１
を有しており、いずれの画素にも、薄膜トランジスタ
（ＴＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ
1 ，Ｘ2 ・・・ＸN は画素マトリクス２１と同一基板上
のソース線駆動回路２２の側に導電接続し、このソース
線駆動回路２２の側にはシフトレジスタ部２３，サンプ
ルホールド回路２４およびビデオ信号線Ｖｉｄｅｏを有
する。一方、ゲート線Ｙ1 ，Ｙ2 ・・・Ｙ M は画素マト
リクス２１と同一基板上のゲート線駆動回路２５の側に
導電接続し、このゲート線駆動回路２５の側にはシフト
レジスタおよび必要に応じてバッファ回路を有する。さ
らに、ソース線駆動回路２２の側には、そのシフトレジ
スタ部２３にクロック信号ＣＫＡを入力すべきクロック
信号線２６および開始信号Ｄ X を供給すべき開始信号線
２７が配置されている一方、ゲート線駆動回路２５の側
にも、そのシフトレジスタにクロック信号を入力すべき
クロック信号線２８および開始信号を供給すべき開始信
号線２９が配置されている。また、第１の透明基板２０
ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対す
る検査回路３０も形成されている。この検査回路３０
は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴＦＴ３１
ａ1 ，３１ａ2 ・・・３１ａN （スイッチング回路）を
介して導電接続する２つの検査用信号線３２ａ，３２ｂ
と、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN のゲート
に導電接続する２つのＴＦＴ駆動用信号線３３ａ，３３
ｂとを有する。そのうち、検査用信号線３２ａは、奇数
番目のＴＦＴ３１ａ1 ，３１ａ3 ・・・３１ａN-1 を介
して奇数番目のソース線Ｘ1 ，Ｘ3 ・・・ＸN-1 に接続
し、検査用信号線３２ｂは、偶数番目のＴＦＴ３１ａ
2 ，３１ａ4 ・・・３１ａN を介して偶数番目のソース
線Ｘ2 ，Ｘ4 ・・・ＸN に接続しており、いずれの検査
用信号線３２ａ，３２ｂも、それぞれ、端部に検査用信
号出力パッドＣＸ 1 ，ＣＸ2 を備える。一方、ＴＦＴ駆
動用信号線３３ａは奇数番目のＴＦＴ３１ａ1 ，３１ａ
3 ・・・３１ａN-1 のゲートに導電接続し、ＴＦＴ駆動
用信号線３３ｂは偶数番目のＴＦＴ３１ａ2 ，３１ａ4
・・・３１ａN のゲートに導電接続しており、いずれの
ＴＦＴ駆動用信号線３３ａ，３３ｂも、それぞれ、端部
にＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 を備え
る。
マトリクス基板２０は、第１の透明基板２０ａの表面側
に、ソース線Ｘ1 ，Ｘ2 ・・・ＸN （信号線）とゲート
線Ｙ 1 ，Ｙ2 ・・・ＹM （走査線）とが格子状に配置さ
れて、その交点に画素が形成された画素マトリクス２１
を有しており、いずれの画素にも、薄膜トランジスタ
（ＴＦＴ）と液晶セルとを有する。ここで、ソース線Ｘ
1 ，Ｘ2 ・・・ＸN は画素マトリクス２１と同一基板上
のソース線駆動回路２２の側に導電接続し、このソース
線駆動回路２２の側にはシフトレジスタ部２３，サンプ
ルホールド回路２４およびビデオ信号線Ｖｉｄｅｏを有
する。一方、ゲート線Ｙ1 ，Ｙ2 ・・・Ｙ M は画素マト
リクス２１と同一基板上のゲート線駆動回路２５の側に
導電接続し、このゲート線駆動回路２５の側にはシフト
レジスタおよび必要に応じてバッファ回路を有する。さ
らに、ソース線駆動回路２２の側には、そのシフトレジ
スタ部２３にクロック信号ＣＫＡを入力すべきクロック
信号線２６および開始信号Ｄ X を供給すべき開始信号線
２７が配置されている一方、ゲート線駆動回路２５の側
にも、そのシフトレジスタにクロック信号を入力すべき
クロック信号線２８および開始信号を供給すべき開始信
号線２９が配置されている。また、第１の透明基板２０
ａの表面側には、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対す
る検査回路３０も形成されている。この検査回路３０
は、ソース線Ｘ1 ，Ｘ2 ・・・ＸN に対してＴＦＴ３１
ａ1 ，３１ａ2 ・・・３１ａN （スイッチング回路）を
介して導電接続する２つの検査用信号線３２ａ，３２ｂ
と、ＴＦＴ３１ａ1 ，３１ａ2 ・・・３１ａN のゲート
に導電接続する２つのＴＦＴ駆動用信号線３３ａ，３３
ｂとを有する。そのうち、検査用信号線３２ａは、奇数
番目のＴＦＴ３１ａ1 ，３１ａ3 ・・・３１ａN-1 を介
して奇数番目のソース線Ｘ1 ，Ｘ3 ・・・ＸN-1 に接続
し、検査用信号線３２ｂは、偶数番目のＴＦＴ３１ａ
2 ，３１ａ4 ・・・３１ａN を介して偶数番目のソース
線Ｘ2 ，Ｘ4 ・・・ＸN に接続しており、いずれの検査
用信号線３２ａ，３２ｂも、それぞれ、端部に検査用信
号出力パッドＣＸ 1 ，ＣＸ2 を備える。一方、ＴＦＴ駆
動用信号線３３ａは奇数番目のＴＦＴ３１ａ1 ，３１ａ
3 ・・・３１ａN-1 のゲートに導電接続し、ＴＦＴ駆動
用信号線３３ｂは偶数番目のＴＦＴ３１ａ2 ，３１ａ4
・・・３１ａN のゲートに導電接続しており、いずれの
ＴＦＴ駆動用信号線３３ａ，３３ｂも、それぞれ、端部
にＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ2 を備え
る。
【００１３】このような構成のアクティブマトリクス基
板２０に対しては、図４（ａ）に本例の液晶表示パネル
１の平面を、図４（ｂ）に図４（ａ）のＶ−Ｖ′線にお
ける断面を示すように、第１の透明基板２０ａに対し
て、対向電極などが形成された第２の透明基板４０ａが
対向するように配置されて、液晶表示パネル１が構成さ
れる。ここで、第１の透明基板２０ａと第２の透明基板
４０ａとの間において、その外周縁から内側にシール層
４１が形成されており、このシール層４１の内側に液晶
４２が封止された状態にある。このため、第１の透明基
板２０ａの外周縁からシール層４１の形成領域までの間
には、前述のソース線駆動回路２２およびゲート線駆動
回路２５などが形成された額縁領域４５が存在する。
板２０に対しては、図４（ａ）に本例の液晶表示パネル
１の平面を、図４（ｂ）に図４（ａ）のＶ−Ｖ′線にお
ける断面を示すように、第１の透明基板２０ａに対し
て、対向電極などが形成された第２の透明基板４０ａが
対向するように配置されて、液晶表示パネル１が構成さ
れる。ここで、第１の透明基板２０ａと第２の透明基板
４０ａとの間において、その外周縁から内側にシール層
４１が形成されており、このシール層４１の内側に液晶
４２が封止された状態にある。このため、第１の透明基
板２０ａの外周縁からシール層４１の形成領域までの間
には、前述のソース線駆動回路２２およびゲート線駆動
回路２５などが形成された額縁領域４５が存在する。
【００１４】また、図５（ａ）に本例の液晶表示パネル
１の平面を、図５（ｂ）に図５（ａ）のVI−VI′線にお
ける断面を示すように、第１の透明基板２０ａの額縁領
域４５には検査回路３０のうちのＴＦＴ駆動用信号線３
３ａ，３３ｂが形成されているが、そのＴＦＴ駆動用信
号入力パッド１２，１３（ＴＦＴ駆動用信号入力パッド
ＴＸ1 ，ＴＸ2 ）は、シール層４１の下層側における第
１の透明基板２０ａの表面側に形成されており、ＴＦＴ
駆動用信号入力パッド１２，１３の表面はシール層４１
に覆われて、液晶４２および第２の透明基板４０ａから
絶縁分離されている。しかも、ＴＦＴ駆動用信号入力パ
ッド１２，１３は、その１辺が約５０μｍと小さなサイ
ズで形成されている。ここで、ＴＦＴ駆動用信号入力パ
ッド１２，１３の寸法はＴＦＴ駆動用信号入力パッド１
２，１３に対してプローブを接触可能な最小寸法に相当
する。
１の平面を、図５（ｂ）に図５（ａ）のVI−VI′線にお
ける断面を示すように、第１の透明基板２０ａの額縁領
域４５には検査回路３０のうちのＴＦＴ駆動用信号線３
３ａ，３３ｂが形成されているが、そのＴＦＴ駆動用信
号入力パッド１２，１３（ＴＦＴ駆動用信号入力パッド
ＴＸ1 ，ＴＸ2 ）は、シール層４１の下層側における第
１の透明基板２０ａの表面側に形成されており、ＴＦＴ
駆動用信号入力パッド１２，１３の表面はシール層４１
に覆われて、液晶４２および第２の透明基板４０ａから
絶縁分離されている。しかも、ＴＦＴ駆動用信号入力パ
ッド１２，１３は、その１辺が約５０μｍと小さなサイ
ズで形成されている。ここで、ＴＦＴ駆動用信号入力パ
ッド１２，１３の寸法はＴＦＴ駆動用信号入力パッド１
２，１３に対してプローブを接触可能な最小寸法に相当
する。
【００１５】このような構成の液晶表示パネル１の製造
工程のうち、そのソース線Ｘ1 ，Ｘ 2 ・・・ＸN の断線
の有無を検査する工程は、液晶表示パネル１の製造工程
の途中工程、すなわち、検査用信号出力パッドＣＸ1 ，
ＣＸ2 およびＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ
2 の表面側がシール層４１で覆われずに開放状態にある
うちに行われる。たとえば、偶数番目のソース線Ｘ2 ，
Ｘ4 ・・・ＸN に対して断線の有無を検査する場合に
は、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベル
のＴＦＴ駆動用信号（ゲート電位）をＴＦＴ駆動用信号
線３３ｂを介して偶数番目のＴＦＴ３１ａ2 ，３１ａ4
・・・３１ａN のゲートに供給してそれらをＯＮにした
状態（低インピーダンス状態）で、ビデオ信号線Ｖｉｄ
ｅｏから所定の検査用信号を供給すると共に、シフトレ
ジスタ部３３にクロック信号ＣＫＡを供給すると、シフ
トレジスタ部２３からのビット信号に対応して、サンプ
ルホールド回路２４の各アナログスイッチが動作し、ビ
デオ信号線Ｖｉｄｅｏからの検査用信号は、検査用信号
出力パッドＣＸ2 から時系列的に出力される。ここで、
ソース線Ｘ2 に断線が生じていると、検査用出力信号に
は、開始信号Ｄｘを基準としたときのソース線Ｘ2 に対
応するタイミングで異常信号が出現して、ソース線Ｘ2
の断線を確認できる。そして、ソース線Ｘ1 ，Ｘ2 ・・
・ＸN などに対する検査工程が終了した後に、シール層
４１を構成すべきポリイミドなどのシール材を印刷など
の方法によって形成するシール層形成工程、第１の透明
基板２０ａと第２の透明基板４０ａとのギャップを規定
するためのギャップ材を第１の透明基板２０ａの表面に
散布するスペーサー散布工程、第１の透明基板２０ａと
第２の透明基板４０ａとを貼り合わせる貼り合わせ工
程、第１の透明基板２０ａと第２の透明基板４０ａとの
間に液晶封入孔から液晶を封入する液晶封入工程、この
液晶封入孔を封止する封止工程などを順次行って、液晶
表示パネル１を形成する。従って、ソース線Ｘ1 ，Ｘ2
・・・ＸN に対する検査工程が終了した後に、ＴＦＴ駆
動用信号入力パッド１２，１３はシール層４１で覆われ
ることになるが、これらのＴＦＴ駆動用信号入力パッド
１２，１３はソース線Ｘ1 ，Ｘ2 ・・・ＸN に対する検
査工程に用いる他に使用することがないので、ＴＦＴ駆
動用信号入力パッド１２，１３をシール層４１の下層側
に埋め込んでも差し支えない。
工程のうち、そのソース線Ｘ1 ，Ｘ 2 ・・・ＸN の断線
の有無を検査する工程は、液晶表示パネル１の製造工程
の途中工程、すなわち、検査用信号出力パッドＣＸ1 ，
ＣＸ2 およびＴＦＴ駆動用信号入力パッドＴＸ1 ，ＴＸ
2 の表面側がシール層４１で覆われずに開放状態にある
うちに行われる。たとえば、偶数番目のソース線Ｘ2 ，
Ｘ4 ・・・ＸN に対して断線の有無を検査する場合に
は、ＴＦＴ駆動用信号入力パッドＴＸ2 からハイレベル
のＴＦＴ駆動用信号（ゲート電位）をＴＦＴ駆動用信号
線３３ｂを介して偶数番目のＴＦＴ３１ａ2 ，３１ａ4
・・・３１ａN のゲートに供給してそれらをＯＮにした
状態（低インピーダンス状態）で、ビデオ信号線Ｖｉｄ
ｅｏから所定の検査用信号を供給すると共に、シフトレ
ジスタ部３３にクロック信号ＣＫＡを供給すると、シフ
トレジスタ部２３からのビット信号に対応して、サンプ
ルホールド回路２４の各アナログスイッチが動作し、ビ
デオ信号線Ｖｉｄｅｏからの検査用信号は、検査用信号
出力パッドＣＸ2 から時系列的に出力される。ここで、
ソース線Ｘ2 に断線が生じていると、検査用出力信号に
は、開始信号Ｄｘを基準としたときのソース線Ｘ2 に対
応するタイミングで異常信号が出現して、ソース線Ｘ2
の断線を確認できる。そして、ソース線Ｘ1 ，Ｘ2 ・・
・ＸN などに対する検査工程が終了した後に、シール層
４１を構成すべきポリイミドなどのシール材を印刷など
の方法によって形成するシール層形成工程、第１の透明
基板２０ａと第２の透明基板４０ａとのギャップを規定
するためのギャップ材を第１の透明基板２０ａの表面に
散布するスペーサー散布工程、第１の透明基板２０ａと
第２の透明基板４０ａとを貼り合わせる貼り合わせ工
程、第１の透明基板２０ａと第２の透明基板４０ａとの
間に液晶封入孔から液晶を封入する液晶封入工程、この
液晶封入孔を封止する封止工程などを順次行って、液晶
表示パネル１を形成する。従って、ソース線Ｘ1 ，Ｘ2
・・・ＸN に対する検査工程が終了した後に、ＴＦＴ駆
動用信号入力パッド１２，１３はシール層４１で覆われ
ることになるが、これらのＴＦＴ駆動用信号入力パッド
１２，１３はソース線Ｘ1 ，Ｘ2 ・・・ＸN に対する検
査工程に用いる他に使用することがないので、ＴＦＴ駆
動用信号入力パッド１２，１３をシール層４１の下層側
に埋め込んでも差し支えない。
【００１６】以上のとおり、本例の液晶表示パネル１に
おいては、ＴＦＴ駆動用信号入力パッド１２，１３はシ
ール層４１の形成予定領域内に形成されて、開放状態の
ままで検査工程で使用されるため、従来のように、信号
入出力パッドの表面側の保護膜を開口して信号入出力パ
ッドの一部を露出させる必要がないので、信号入出力パ
ッドのサイズはプローブなどを接触可能な大きさで充分
であり、１辺が約５０μｍと小さい。従って、シール層
４１の下層側に余裕をもって形成でき、第１の透明基板
２０ａの額縁領域４５にＴＦＴ駆動用信号入力パッド１
２，１３を形成する必要がない。このため、額縁領域４
５に形成された検査回路３０の配線ピッチなどを圧縮し
て高密度配線化できるので、額縁領域４５（非表示領
域）の幅を狭く設計することができる。
おいては、ＴＦＴ駆動用信号入力パッド１２，１３はシ
ール層４１の形成予定領域内に形成されて、開放状態の
ままで検査工程で使用されるため、従来のように、信号
入出力パッドの表面側の保護膜を開口して信号入出力パ
ッドの一部を露出させる必要がないので、信号入出力パ
ッドのサイズはプローブなどを接触可能な大きさで充分
であり、１辺が約５０μｍと小さい。従って、シール層
４１の下層側に余裕をもって形成でき、第１の透明基板
２０ａの額縁領域４５にＴＦＴ駆動用信号入力パッド１
２，１３を形成する必要がない。このため、額縁領域４
５に形成された検査回路３０の配線ピッチなどを圧縮し
て高密度配線化できるので、額縁領域４５（非表示領
域）の幅を狭く設計することができる。
【００１７】〔実施例２〕図２（ａ）は本発明の実施例
２に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図２（ｂ）は図２（ａ）のＶ−Ｖ線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、実施例１の液晶表示パネ
ルおよび従来のマトリクス基板と略同様であるため、以
下の説明では、本例の液晶表示パネルの全体構成につい
ては、その説明を省略し、その検査回路に形成された駆
動用信号入力パッド周辺の構造についてのみ説明する。
また、本例の液晶表示パネルの基本的な構成は、実施例
１の液晶表示パネルおよび従来のマトリクス基板と略同
様であるため、対応する機能を担う部分には同符号を付
してある。
２に係る液晶表示パネルのアクティブマトリクス基板に
形成された駆動用信号線の信号入力パッドの配置を示す
平面図、図２（ｂ）は図２（ａ）のＶ−Ｖ線における断
面図である。なお、本例の液晶表示パネルのアクティブ
マトリクス基板の全体構成は、実施例１の液晶表示パネ
ルおよび従来のマトリクス基板と略同様であるため、以
下の説明では、本例の液晶表示パネルの全体構成につい
ては、その説明を省略し、その検査回路に形成された駆
動用信号入力パッド周辺の構造についてのみ説明する。
また、本例の液晶表示パネルの基本的な構成は、実施例
１の液晶表示パネルおよび従来のマトリクス基板と略同
様であるため、対応する機能を担う部分には同符号を付
してある。
【００１８】本例の液晶表示パネルにおいては、図４
（ｂ）に示すように、シール層４１の内部のギャップ材
４８によって、第１の透明基板２０ａと第２の透明基板
４０ａとのギャップ寸法が規定される構造になってい
る。
（ｂ）に示すように、シール層４１の内部のギャップ材
４８によって、第１の透明基板２０ａと第２の透明基板
４０ａとのギャップ寸法が規定される構造になってい
る。
【００１９】ここで、図２（ｂ）に示すように、シール
層４１の下層側にＴＦＴ駆動用信号入力パッド１４（Ｔ
ＦＴ駆動用信号入力パッドＴＸ2 ）が形成されている
と、その形成部分と非形成部分との間に段差が生じ、シ
ール層４１の内部のギャップ材４８により規定されるギ
ャップにばらつきが生じやすい。そこで、本例の液晶表
示パネル２においては、図２（ａ）および図２（ｂ）に
示すように、シール層４１の下層側における第１の透明
基板２０ａの表面側のうち、ＴＦＴ駆動用信号入力パッ
ド１４の形成領域の周囲には、ＴＦＴ駆動用信号入力パ
ッド１４と同時形成されてＴＦＴ駆動用信号入力パッド
１４と同じ厚みのダミー配線層４９が形成されている。
このため、シール層４１の下層側において、ＴＦＴ駆動
用信号入力パッド１４の形成部分と非形成部分との間に
生じる段差はダミー配線層４９によって補正され、ギャ
ップ材４８は、ＴＦＴ駆動用信号入力パッド１４または
ダミー配線層４９と、第２の透明基板４０ａとの間に配
置された状態となって、第１の透明基板２０ａと第２の
透明基板４０ａとのギャップ寸法を調整している。
層４１の下層側にＴＦＴ駆動用信号入力パッド１４（Ｔ
ＦＴ駆動用信号入力パッドＴＸ2 ）が形成されている
と、その形成部分と非形成部分との間に段差が生じ、シ
ール層４１の内部のギャップ材４８により規定されるギ
ャップにばらつきが生じやすい。そこで、本例の液晶表
示パネル２においては、図２（ａ）および図２（ｂ）に
示すように、シール層４１の下層側における第１の透明
基板２０ａの表面側のうち、ＴＦＴ駆動用信号入力パッ
ド１４の形成領域の周囲には、ＴＦＴ駆動用信号入力パ
ッド１４と同時形成されてＴＦＴ駆動用信号入力パッド
１４と同じ厚みのダミー配線層４９が形成されている。
このため、シール層４１の下層側において、ＴＦＴ駆動
用信号入力パッド１４の形成部分と非形成部分との間に
生じる段差はダミー配線層４９によって補正され、ギャ
ップ材４８は、ＴＦＴ駆動用信号入力パッド１４または
ダミー配線層４９と、第２の透明基板４０ａとの間に配
置された状態となって、第１の透明基板２０ａと第２の
透明基板４０ａとのギャップ寸法を調整している。
【００２０】このため、本例の液晶表示パネル２におい
ては、額縁領域４５にＴＦＴ駆動用信号入力パッド１４
が形成されていないため、実施例１の液晶表示パネルと
同様な効果が得られるのに加えて、ダミー配線層４９に
よって、シール層４１の下層側における段差が緩和され
ているため、シール層４１の内部のギャップ材４８によ
って第１の透明基板２０ａと第２の透明基板４０ａとの
ギャップ寸法を調整する場合であっても、確実なギャッ
プ調整を行うことができる。
ては、額縁領域４５にＴＦＴ駆動用信号入力パッド１４
が形成されていないため、実施例１の液晶表示パネルと
同様な効果が得られるのに加えて、ダミー配線層４９に
よって、シール層４１の下層側における段差が緩和され
ているため、シール層４１の内部のギャップ材４８によ
って第１の透明基板２０ａと第２の透明基板４０ａとの
ギャップ寸法を調整する場合であっても、確実なギャッ
プ調整を行うことができる。
【００２１】なお、実施例２の液晶表示パネルにおいて
は、段差補正部として、ＴＦＴ駆動用信号入力パッド１
４と同時形成されたダミー配線層４９を利用したが、こ
れに代えて、たとえば、第１の透明基板２０ａの側のう
ち、シール層４１の形成予定領域のうちの所定領域に設
けた凹凸などを利用することもできる。
は、段差補正部として、ＴＦＴ駆動用信号入力パッド１
４と同時形成されたダミー配線層４９を利用したが、こ
れに代えて、たとえば、第１の透明基板２０ａの側のう
ち、シール層４１の形成予定領域のうちの所定領域に設
けた凹凸などを利用することもできる。
【００２２】また、検査回路については、ソース線に対
する検査回路に加えて、その部分的な構成を変えて、ゲ
ート線に対しても設けてもよい。この場合にも、その信
号入出力パッドをシール層４１の下層側に相当する付近
に形成しておくことができる。さらに、駆動用信号入力
パッドの他にも、検査用信号出力パッドなど、検査工程
以降において使用されないパッドについても、シール層
の形成予定領域に設けることによって、非表示領域をさ
らに狭小化してもよい。そして、これらの信号入出力パ
ッドについては、その全体をシール層の形成予定領域に
設けてもよいが、その１部分がシール層に覆われている
場合であっても、額縁領域における入出力パッドの占有
面積を小さくして、非表示領域を狭小化してもよい。
する検査回路に加えて、その部分的な構成を変えて、ゲ
ート線に対しても設けてもよい。この場合にも、その信
号入出力パッドをシール層４１の下層側に相当する付近
に形成しておくことができる。さらに、駆動用信号入力
パッドの他にも、検査用信号出力パッドなど、検査工程
以降において使用されないパッドについても、シール層
の形成予定領域に設けることによって、非表示領域をさ
らに狭小化してもよい。そして、これらの信号入出力パ
ッドについては、その全体をシール層の形成予定領域に
設けてもよいが、その１部分がシール層に覆われている
場合であっても、額縁領域における入出力パッドの占有
面積を小さくして、非表示領域を狭小化してもよい。
【００２３】
【発明の効果】以上のとおり、本発明に係る液晶パネル
においては、第１および第２の基板の間に液晶を封入し
ておくためシール層の下層側付近にソース線の検査回路
の信号入出力パッドを設け、その表面側をシール層で覆
った状態にあることに特徴を有する。従って、本発明に
よれば、信号入出力パッドの一部または全体はシール層
の形成領域に形成されるため、液晶パネルの額縁領域に
大きな面積を占めないか、あるいは、そこに存在しな
い。それ故、液晶パネルの額縁領域、すなわち、非表示
領域を狭小化することができるという効果を奏する。
においては、第１および第２の基板の間に液晶を封入し
ておくためシール層の下層側付近にソース線の検査回路
の信号入出力パッドを設け、その表面側をシール層で覆
った状態にあることに特徴を有する。従って、本発明に
よれば、信号入出力パッドの一部または全体はシール層
の形成領域に形成されるため、液晶パネルの額縁領域に
大きな面積を占めないか、あるいは、そこに存在しな
い。それ故、液晶パネルの額縁領域、すなわち、非表示
領域を狭小化することができるという効果を奏する。
【００２４】また、シール層の下層側のうち、信号入出
力パッドの形成領域周囲に、信号入出力パッド表面と同
じ高さの段差補正部、たとえば、信号入出力パッドと同
時形成された配線層などを有する場合には、信号入出力
パッドの形成領域と非形成領域との間の段差が補正され
るので、ギャップ調整が確実になる。
力パッドの形成領域周囲に、信号入出力パッド表面と同
じ高さの段差補正部、たとえば、信号入出力パッドと同
時形成された配線層などを有する場合には、信号入出力
パッドの形成領域と非形成領域との間の段差が補正され
るので、ギャップ調整が確実になる。
【図１】（ａ）は本発明の実施例１に係る液晶表示パネ
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドの配置を示す平面図、（ｂ）は図１（ａ）の
IV−IV′線における断面図である。
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドの配置を示す平面図、（ｂ）は図１（ａ）の
IV−IV′線における断面図である。
【図２】（ａ）は本発明の実施例２に係る液晶表示パネ
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドおよびダミー配線層の配置を示す平面図、
（ｂ）は図２（ａ）のＶ−Ｖ′線における断面図であ
る。
ルのアクティブマトリクス基板に形成された駆動用信号
線のパッドおよびダミー配線層の配置を示す平面図、
（ｂ）は図２（ａ）のＶ−Ｖ′線における断面図であ
る。
【図３】本発明の実施例１ないし実施例２に係る液晶表
示パネルおよび従来の液晶表示パネルの全体構成を示す
ブロック図である。
示パネルおよび従来の液晶表示パネルの全体構成を示す
ブロック図である。
【図４】（ａ）は図３に示す液晶表示パネルの概略平面
図、（ｂ）は図４（ａ）のVI−VI′線における断面図で
ある。
図、（ｂ）は図４（ａ）のVI−VI′線における断面図で
ある。
【図５】（ａ）は従来の液晶表示パネルのアクティブマ
トリクス基板に形成された駆動用信号線のパッドの配置
を示す平面図、（ｂ）は図５（ａ）の VII−VII ′線に
おける断面図である。
トリクス基板に形成された駆動用信号線のパッドの配置
を示す平面図、（ｂ）は図５（ａ）の VII−VII ′線に
おける断面図である。
１，２，１１・・・液晶表示パネル
２０・・・アクティブマトリクス基板
２０ａ・・・第１の透明基板
２１・・画素マトリクス
２２・・・ソース線駆動回路
２３・・・シフトレジスタ部
２４・・・サンプルホールド回路
２５・・・ゲート線駆動回路
２６，２８・・・クロック信号線
３０・・・検査回路
３１ａ1 〜３１ａN ・・・ＴＦＴ（スイッチング回路）
３２ａ，３２ｂ・・・検 査用信号線 ３３ａ，３３ｂ・・・ＴＦＴ駆動用信号線（駆動用信号
線） ４０ａ・・・第２の透明基板 ４１・・・シール層 ４２・・・液晶 ＣＸ1 ，ＣＸ2 ・・・検査用信号出力パッド ＴＸ1 ，ＴＸ2 ，１２〜１４，６１，６２・・・ＴＦＴ
駆動用信号入力パッドＶ ｉｄｅｏ・・・ビデオ信号線 Ｘ1 〜ＸN ・・・ソース線（信号線） Ｙ1 〜ＹM ・・・ゲート線（走査線）
３２ａ，３２ｂ・・・検 査用信号線 ３３ａ，３３ｂ・・・ＴＦＴ駆動用信号線（駆動用信号
線） ４０ａ・・・第２の透明基板 ４１・・・シール層 ４２・・・液晶 ＣＸ1 ，ＣＸ2 ・・・検査用信号出力パッド ＴＸ1 ，ＴＸ2 ，１２〜１４，６１，６２・・・ＴＦＴ
駆動用信号入力パッドＶ ｉｄｅｏ・・・ビデオ信号線 Ｘ1 〜ＸN ・・・ソース線（信号線） Ｙ1 〜ＹM ・・・ゲート線（走査線）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−42215（ＪＰ，Ａ)
特開 平２−48638（ＪＰ，Ａ)
特開 平１−232326（ＪＰ，Ａ)
特開 平４−97321（ＪＰ，Ａ)
特開 平２−42420（ＪＰ，Ａ)
特開 昭60−2989（ＪＰ，Ａ)
実開 平３−73913（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1345
G02F 1/13 101
G02F 1/1339 505
Claims (6)
- 【請求項１】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板
と前記第２の基板との間にシール層が配置され、前記シ
ール層の内側に液晶が封入されてなる液晶パネルにおい
て、 前記第１の基板は、前記信号線に接続したスイッチング
回路と、前記スイッチング回路のスイッチング制御に応
じて、前記信号線からの検査用信号を前記スイッチング
回路を介して出力する検査用信号線とを備え、 前記検査用信号線の出力パッドは、一重の前記シール層
の形成領域内に位置して前記シール層に覆われてなるこ
とを特徴とする液晶パネル。 - 【請求項２】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板
と前記第２の基板との間にシール層が配置され、前記シ
ール層の内側に液晶が封入されてなる液晶パネルにおい
て、 前記第１の基板は、前記走査線に接続したスイッチング
回路と、前記スイッチング回路のスイッチング制御に応
じて、前記走査線からの検査用信号を前記スイッチング
回路を介して出力する検査用信号線とを備え、 前記検査用信号線の出力パッドは、一重の前記シール層
の形成領域内に位置して前記シール層に覆われてなるこ
とを特徴とする液晶パネル。 - 【請求項３】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板
と前記第２の基板との間にシール層が配置され、前記シ
ール層の内側に液晶が封入されてなる液晶パネルにおい
て、 前記第１の基板は、前記信号線に接続したスイッチング
回路と、前記スイッチング回路のスイッチング制御に応
じて、前記信号線からの検査用信号を前記スイッチング
回路を介して出力する検査用信号線とを備え、 前記検査用信号線の出力パッドは、前記シール層の形成
領域内に位置して前記シール層に覆われてなり、 前記シール層の形成領域内には、前記出力パッドの他
に、前記出力パッドと略同等な高さの段差補正部を形成
してなることを特徴とする液晶パネル。 - 【請求項４】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板
と前記第２の基板との間にシール層が配置され、前記シ
ール層の内側に液晶が封入されてなる液晶パネルにおい
て、 前記第１の基板は、前記走査線に接続したスイッチング
回路と、前記スイッチング回路のスイッチング制御に応
じて、前記走査線からの検査用信号を前記スイッチング
回路を介して出力する検査用信号線とを備え、 前記検査用信号線の出力パッドは、前記シール層の形成
領域内に位置して前記シール層に覆われてなり、 前記シール層の形成領域内には、前記出力パッドの他
に、前記出力パッドと略同等な高さの段差補正部を形成
してなることを特徴とする液晶パネル。 - 【請求項５】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板
と前記第２の基板との間にシール層が配置され、前記シ
ール層の内側に液晶が封入されてなる液晶パネルにおい
て、 前記第１の基板は、前記信号線に接続したスイッチング
回路と、前記スイッチング回路のスイッチング制御に応
じて、前記信号線からの検査用信号を前記スイッチング
回路を介して出力する検査用信号線とを備え、 前記検査用信号線の出力パッドは、前記シール層の形成
領域内に位置して前記シール層に覆われてなり、 前記シール層の形成領域内には、前記出力パッドの他
に、前記出力パッドと同時に形成されたダミー配線層を
形成してなることを特徴とする液晶パネル。 - 【請求項６】 複数の信号線と複数の走査線とが格子状
に配置された画素領域を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板
と前記第２の基板との間にシール層が配置され、前記シ
ール層の内側に液晶が封入されてなる液晶パネルにおい
て、 前記第１の基板は、前記走査線に接続したスイッチング
回路と、前記スイッチング回路のスイッチング制御に応
じて、前記走査線からの検査用信号を前記スイッチング
回路を介して出力する検査用信号線とを備え、 前記検査用信号線の出力パッドは、前記シール層の形成
領域内に位置して前記シール層に覆われてなり、 前記シール層の形成領域内には、前記出力パッドの他
に、前記出力パッドと同時に形成されたダミー配線層を
形成してなることを特徴とする液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346445A JP3433743B2 (ja) | 2001-11-12 | 2001-11-12 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346445A JP3433743B2 (ja) | 2001-11-12 | 2001-11-12 | 液晶パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11044092A Division JP3293163B2 (ja) | 1992-04-28 | 1992-04-28 | 液晶パネル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002330882A Division JP3520422B2 (ja) | 2002-11-14 | 2002-11-14 | 液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002214639A JP2002214639A (ja) | 2002-07-31 |
| JP3433743B2 true JP3433743B2 (ja) | 2003-08-04 |
Family
ID=19159623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346445A Expired - Lifetime JP3433743B2 (ja) | 2001-11-12 | 2001-11-12 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3433743B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602989A (ja) * | 1983-06-20 | 1985-01-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP2650949B2 (ja) * | 1988-03-14 | 1997-09-10 | 株式会社日立製作所 | 液晶表示装置 |
| JP2581796B2 (ja) * | 1988-04-25 | 1997-02-12 | 株式会社日立製作所 | 表示装置及び液晶表示装置 |
| JP2514236B2 (ja) * | 1988-08-10 | 1996-07-10 | シャープ株式会社 | 表示装置 |
| JP2510137Y2 (ja) * | 1989-11-21 | 1996-09-11 | カシオ計算機株式会社 | アクティブマトリックス型液晶表示装置 |
| JP2712764B2 (ja) * | 1990-06-08 | 1998-02-16 | 三菱電機株式会社 | マトリクス型液晶表示装置 |
| JPH0497321A (ja) * | 1990-08-16 | 1992-03-30 | Casio Comput Co Ltd | 液晶表示素子 |
-
2001
- 2001-11-12 JP JP2001346445A patent/JP3433743B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002214639A (ja) | 2002-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038484B2 (en) | Display device | |
| US8467028B2 (en) | Electro-optical device and electronic apparatus | |
| KR100316491B1 (ko) | 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판 | |
| US7379126B2 (en) | Method of fabricating a liquid crystal display having a dummy region including a single data shorting bar | |
| KR101005654B1 (ko) | 표시 장치 | |
| JP5024110B2 (ja) | 電気光学装置及び電子機器 | |
| JP4049162B2 (ja) | 電気光学装置及び電子機器 | |
| US20090231255A1 (en) | Display panel and display device having the panel | |
| US20020075204A1 (en) | Plurality of column electrode driving circuits and display device including the same | |
| KR20010069091A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JP2004101863A (ja) | 液晶表示装置 | |
| KR20060074854A (ko) | 디스플레이 장치 | |
| JP2001324721A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0333724A (ja) | 液晶表示装置 | |
| JP3293163B2 (ja) | 液晶パネル | |
| JPH11149087A (ja) | 液晶表示装置 | |
| JP4198485B2 (ja) | 表示装置用電極基板 | |
| JP3433743B2 (ja) | 液晶パネル | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JP3520422B2 (ja) | 液晶パネルの製造方法 | |
| JPH10161157A (ja) | 表示用半導体装置 | |
| JP4357613B2 (ja) | ドライバ一体型液晶表示パネル | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JP2005049519A (ja) | 表示装置 | |
| JPH1172801A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |