TWI448796B - 畫素結構、主動元件陣列基板以及平面顯示面板 - Google Patents

畫素結構、主動元件陣列基板以及平面顯示面板 Download PDF

Info

Publication number
TWI448796B
TWI448796B TW100123889A TW100123889A TWI448796B TW I448796 B TWI448796 B TW I448796B TW 100123889 A TW100123889 A TW 100123889A TW 100123889 A TW100123889 A TW 100123889A TW I448796 B TWI448796 B TW I448796B
Authority
TW
Taiwan
Prior art keywords
electrode
pixel structure
branch portion
drain
disposed
Prior art date
Application number
TW100123889A
Other languages
English (en)
Other versions
TW201303457A (zh
Inventor
Chuan Sheng Wei
Ming Tao Chiang
Yu Ting Lin
Maw Song Chen
Wei Ming Huang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100123889A priority Critical patent/TWI448796B/zh
Priority to US13/300,674 priority patent/US8704966B2/en
Priority to CN201110396107.9A priority patent/CN102402087B/zh
Publication of TW201303457A publication Critical patent/TW201303457A/zh
Application granted granted Critical
Publication of TWI448796B publication Critical patent/TWI448796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素結構、主動元件陣列基板以及平面顯示面板
本發明是有關於一種畫素結構以及具有此畫素結構之主動元件陣列基板以及平面顯示面板。
隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器(flat panel display，FPD)成為目前的主流。一般而言，平面顯示器中的畫素結構包括主動元件與畫素電極，其中主動元件用來作為顯示單元的開關元件。而為了控制個別的畫素結構，通常會經由對應之掃描線與資料線來選取特定之畫素，並藉由提供適當的操作電壓，以顯示對應此畫素之顯示資料。另外，畫素結構中還包括儲存電容器來儲存上述所施加的操作電壓，使得畫素結構具有電壓保持的功能，以維持顯示畫面的穩定性。
由於平面顯示器在高壓操作下，其元件漏電流的問題越顯嚴重，因此為了減少漏電流的發生，一般會採用兩個薄膜電晶體串聯來減少漏電流。
圖1顯示習知一種畫素結構採用兩個薄膜電晶體串聯的電路示意圖。習知的畫素結構P包括一第一薄膜電晶體TFT1、一第二薄膜電晶體TFT2、一儲存電容Cst以及一顯示電容比如是電泳顯示電容或是液晶電容CLC ，其中第一薄膜電晶體TFT1與第二薄膜電晶體TFT2彼此串接，第一薄膜電晶體TFT1與第二薄膜電晶體TFT2之閘極與同一條掃描線SL電性連接，第一薄膜電晶體TFT1與資料線DL電性連接。此外，第二薄膜電晶體TFT2與儲存電容Cst以及液晶電容CLC 電性連接。
由於平面顯示器在高壓操作下，其元件漏電流的問題越顯嚴重，因此為了減少漏電流的發生，一般會採用加大畫素結構中共通電極的佈局面積，以增加儲存電容(Cst)。然而，為了維持畫素結構P的電性表現(如降低漏電流的產生及提高導通電流)，必須採用兩個薄膜電晶體串聯的佈局設計，增加的薄膜電晶體將減少儲存電容(Cst)的可用面積，而無法提升儲存電容(Cst)。另一方面，若是為了增加儲存電容(Cst)而減小第一薄膜電晶體TFT1及第二薄膜電晶體TFT2的佈局面積並提高共通電極的佈局面積，將會影響到元件的電性。例如，閘極跟源極與汲極之間的製程偏移造成寄生電容值(parasitic capacitance)的改變，造成顯示畫面閃爍。因此，如何提高儲存電容(Cst)的佈局面積，以及維持元件的良好特性表現，為急需解決的課題。
本發明提供一種畫素結構以及具有此畫素結構之主動元件陣列基板以及平面顯示面板，可以兼顧儲存電容(Cst)及維持元件的良好特性表現，並能夠改善畫面顯示品質。
本發明提出一種畫素結構，適於與掃描線以及資料線電性連接。畫素結構包括畫素電極以及主動元件。主動元件包括閘極、通道層、源極、汲極、連接電極、第一分支部以及第二分支部。閘極與掃描線電性連接。通道層位於閘極的一側，且與閘極電性絕緣。源極與資料線電性連接。汲極與畫素電極電性連接。源極、汲極與連接電極配置於通道層的部分區域上，連接電極位於源極與汲極之間。第一分支部配置於通道層的部分區域並與連接電極的一端連接，第一分支部環繞位於通道層上的源極。第二分支部配置於通道層的部分區域並與連接電極的另一端連接，且第二分支部環繞位於通道層上的汲極。
依照本發明實施例所述之畫素結構，上述之畫素電極包括反射電極、穿透電極或半穿透半反射電極。
依照本發明實施例所述之畫素結構，更包括閘極介電層，位於閘極與通道層之間。
依照本發明實施例所述之畫素結構，上述之通道層包括第一通道圖案層與第二通道圖案層，源極、連接電極與第一分支部分別配置於第一通道圖案層的部分區域上，而汲極、連接電極與第二分支部分別配置於第二通道圖案層的部分區域上。
依照本發明實施例所述之畫素結構，上述之閘極、第一通道圖案層、源極、連接電極與第一分支部分構成第一電晶體，閘極、第二通道圖案層、汲極、連接電極與第二分支部分構成第二電晶體。
依照本發明實施例所述之畫素結構，上述之連接電極與第一分支部構成U形圖案。
依照本發明實施例所述之畫素結構，上述之連接電極與第二分支部構成U形圖案。
依照本發明實施例所述之畫素結構，上述之連接電極、第一分支部與第二分支部構成S形圖案。
依照本發明實施例所述之畫素結構，上述之連接電極、第一分支部與第二分支部構成X形圖案。
依照本發明實施例所述之畫素結構，上述之源極、汲極與連接電極的延伸方向實質上一致。
依照本發明實施例所述之畫素結構，上述之源極、汲極與連接電極的延伸方向實質上平行於掃描線的方向。
依照本發明實施例所述之畫素結構，更包括共通電極，配置於畫素電極下方。
依照本發明實施例所述之畫素結構，上述之閘極為掃描線的部分線段。
依照本發明實施例所述之畫素結構，上述之源極、汲極與連接電極的延伸方向實質上平行於資料線的方向。
依照本發明實施例所述之畫素結構，上述之通道層具有連續圖案。
依照本發明實施例所述之畫素結構，上述之通道層包括第一通道部分與第二通道部分，源極、連接電極與第一分支部分別配置於第一通道部分區域上，而汲極、連接電極與第二分支部分別配置於第二通道部分區域上。
本發明另提出一種主動元件陣列基板，其包括基板、複數條掃描線、複數條資料線以及複數個上述之畫素結構。掃描線平行設置於基板上。資料線平行設置於基板上，與掃描線相交。畫素結構設置於基板上，每一畫素結構與對應的掃描線以及對應的資料線電性連接。
本發明又提出一種平面顯示面板，其包括第一基板、第二基板、顯示介質、複數條掃描線、複數條資料線以及複數個上述之畫素結構。顯示介質配置於第一基板與第二基板之間。掃描線平行設置於第一基板上。資料線平行設置於第一基板上，與掃描線相交。畫素結構設置於第一基板上，每一畫素結構與對應的掃描線以及對應的資料線電性連接。
依照本發明實施例所述之平面顯示面板，上述之顯示介質包括液晶層、電泳顯示薄膜或有機電激發光層。
依照本發明實施例所述之平面顯示面板，上述之電泳顯示薄膜包括微膠囊型電泳顯示薄膜或微杯型電泳顯示薄膜。
依照本發明實施例所述之平面顯示面板，上述之第二基板更包括對向電極。
基於上述，本發明實施例藉由在畫素結構中利用連接電極、第一分支部與第二分支部的設置，使第一分支部環繞源極且使第二分支部環繞汲極，因而能夠在維持較大通道寬度長度比值(W/L)的情況下，縮小主動元件的佈局面積。由於可減少主動元件的佈局面積，因此可以提高共通電極的佈局面積，而可顯著提升儲存電容(Cst)。另外，本發明實施例在畫素結構中採用串聯的對稱雙閘極(dual gate)設計可以減少因光罩偏移(PEP shift)造成非對稱閘極-汲極電容(Cgd)，因而提高畫面顯示品質。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2是依照本發明之一實施例之一種平面顯示面板的剖面示意圖。請參照圖2，平面顯示面板包括第一基板210、第二基板220、顯示介質230以及主動元件陣列240。第二基板220配置於第一基板210上方。第二基板220可以是單純的空白基板或是更包括對向電極222的基板。顯示介質230配置於第一基板210與第二基板220之間。顯示介質230例如是電泳顯示薄膜、有機電激發光層或液晶層，其中電泳顯示薄膜可為微膠囊型(microcapsule)電泳顯示薄膜或微杯型(microcup)電泳顯示薄膜，此為該項技藝者所熟知，因此不再贅述。主動元件陣列240設置於第一基板210上，而與第一基板210共同構成主動元件陣列基板。具體而言，主動元件陣列240包括設置於第一基板210上的複數條掃描線、複數條資料線以及複數個畫素結構，其中每一畫素結構與對應的掃描線以及對應的資料線電性連接。
接下來，進一步以上視圖的方式說明本發明之實施例。須注意的是，以下所述之實施例主要是用來詳細說明主動元件陣列中的畫素結構及其與掃描線、資料線之間的相對配置關係，以使熟習此項技術者能夠據以實施，但並非用以限定本發明之範圍。圖3A是依照本發明之一實施例之一種畫素結構的上視示意圖。圖3B是沿著圖3A中A-A’線段的剖面示意圖。
請參照圖3A以及圖3B，多條掃描線SL平行設置於第一基板300上，多條資料線DL平行設置於第一基板200上，其中資料線DL與掃描線SL相交。換言之，資料線DL的延伸方向與掃描線SL的延伸方向不平行，較佳的是資料線DL的延伸方向與掃描線SL的延伸方向垂直。另外，掃描線SL與資料線DL屬於不同的膜層。基於導電性的考量，掃描線SL與資料線DL一般是使用金屬材料。然而，本發明不限於此，根據其他實施例，掃描線SL與資料線DL也可以使用其他導電材料。
本實施例之畫素結構設置於第一基板300上，且與對應的掃描線SL以及資料線DL電性連接。畫素結構包括主動元件A3以及與主動元件A3電性連接的畫素電極PE。主動元件A3包括閘極G、通道層CH、源極S、汲極D、連接電極302、第一分支部304以及第二分支部306。
閘極G設置於第一基板300上。閘極G與掃描線SL電性連接。閘極G例如是與掃描線SL屬於同一膜層，且閘極G之材質與掃描線SL之材質相同或相似。在一實施例中，閘極G例如是掃描線SL的部分線段(如圖3A所示)。換言之，掃描線SL會有部分線段的線寬較寬而延伸至畫素結構處以作為閘極G之用，因此閘極G與掃描線SL可為一體成形之結構。
通道層CH可設置於閘極G上方。通道層CH位於閘極G的一側，且與閘極G電性絕緣。通道層CH之材質例如是非晶矽、多晶矽、金屬氧化物半導體或是其他半導體材料。在一實施例中，如圖3B所示，畫素結構更包括閘極介電層GI，位於閘極G與通道層CH之間，使通道層CH與閘極G電性絕緣。閘極介電層GI之材質包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。
源極S、汲極D與連接電極302可配置於通道層CH的部分區域上。源極S與資料線DL電性連接。汲極D與畫素電極PE電性連接。連接電極302位於源極S與汲極D之間。在一實施例中，源極S、汲極D與連接電極302的延伸方向實質上一致。上述源極S、汲極D與連接電極302的延伸方向例如是實質上平行於掃描線SL的方向。
第一分支部304配置於通道層CH的部分區域並與連接電極302的一端302a連接。在一實施例中，連接電極302與第一分支部304構成U形圖案。因此，由連接電極302與第一分支部304例如是共同環繞位於通道層CH上的源極S。
第二分支部306配置於通道層CH的部分區域並與連接電極302的另一端302b連接。在一實施例中，連接電極302與第二分支部306構成U形圖案。由連接電極302與第二分支部306例如是共同環繞位於通道層CH上的汲極D。如圖3A所示，連接電極302、第一分支部304與第二分支部306構成S形圖案，其中連接電極302與第一分支部304所構成的U形圖案開口以及連接電極302與第二分支部306所構成的U形圖案開口分別朝向相對兩側。
在本實施例中，上述源極S、汲極D連接電極302、第一分支部304以及第二分支部306例如是與資料線DL屬於同一膜層，且源極S、汲極D連接電極302、第一分支部304以及第二分支部306之材質與資料線DL之材質相同或相似。此外，連接電極302、第一分支部304與第二分支部306例如為一體成形之結構。
根據本實施例，通道層CH包括第一通道圖案層308a與第二通道圖案層308b，源極S、連接電極302與第一分支部304分別配置於第一通道圖案層308a的部分區域上，而汲極D、連接電極302與第二分支部306分別配置於第二通道圖案層308b的部分區域上。換言之，連接電極302例如是跨設在第一通道圖案層308a及第二通道圖案層308b的部分區域上。如此一來，閘極G、第一通道圖案層308a、源極S、連接電極302與第一分支部分304構成第一電晶體T1，其中連接電極302與第一分支部分304作為第一電晶體T1的汲極；閘極G、第二通道圖案層308b、汲極D、連接電極302與第二分支部分306構成第二電晶體T2，其中連接電極302與第二分支部分306作為第二電晶體T2的源極。本發明之實施例如的第一電晶體T1與第二電晶體T2以底閘極結構為例進行說明，在其他實施例中，第一電晶體T1與第二電晶體T2亦可改為頂閘極電晶體(Top gate TFT)、共平面電晶體(Coplanar TFF)的結構或是其他適當的電晶體結構。
畫素電極PE設置於主動元件A3的上方。在畫素電極PE與主動元件A3之間更可設置有保護層PV，保護層PV具有接觸窗開口V，以使畫素電極PE透過接觸窗開口V而與主動元件A3之汲極D電性連接。畫素電極PE可以是反射電極、穿透電極或半穿透半反射電極。上述反射電極之材質例如是具有高反射性之金屬材料。上述穿透電極之材質包括金屬氧化物，其例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。保護層PV可為單層結構或多層結構，且其材質例如是氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。
在一實施例中，畫素結構更包括共通電極COM，配置於畫素電極PE下方。共通電極COM與主動元件A3的閘極G例如是由相同的膜層圖案化而形成，且共通電極COM與閘極G彼此分離。共通電極COM大體上位於汲極D的部分區域下方，其中共通電極COM與汲極D重疊之處是構成此畫素結構之儲存電容(Cst)，以維持顯示品質。詳言之，共通電極COM是作為儲存電容器的下電極，汲極D是作為儲存電容器的上電極，且下電極與上電極之間配置有作為電容介電層之閘極介電層GI，因而耦合形成金屬層/絕緣層/金屬層(MIM)架構之儲存電容(Cst)。
如圖3A所示之畫素結構，在第一電晶體T1中，由於連接電極302與第一分支部304構成U形圖案環繞源極S，因此能夠在維持高通道寬度長度比值(W/L)的同時降低佈局面積；類似地，在第一電晶體T2中，由於連接電極302與第二分支部306構成U形圖案環繞汲極D，因此亦能夠在維持高通道寬度長度比值(W/L)的同時降低佈局面積。更詳細來說，藉由使連接電極302、第一分支部304與第二分支部306構成S形圖案的設計，可有助於縮小主動元件A3的佈局面積，而能夠增大共通電極COM的佈局面積，使得共通電極COM與汲極D的重疊部分增加，進而可顯著提升儲存電容(Cst)。如此一來，上述實施例之畫素結構利用S形圖案的設計能夠在不改變通道寬度長度比值(W/L)的情況下，同時縮小主動元件A3的佈局面積。因此，相較於習知的畫素結構，即使本發明實施例中主動元件A3的佈局面積變小亦不會降低導通電流(Ion)，進而維持元件的良好特性表現。
值得一提的是，由第一電晶體T1及第二電晶體T2構成串聯的雙閘極(dual gate)結構，可有助於使平面顯示面板在高壓操作下的元件漏電流降低，並能夠獲得更高的電流輸出。再者，由於畫素結構採用對稱S形圖案的雙閘極設計且第一電晶體T1及第二電晶體T2共用閘極G，因此能夠有效提高製程容忍度。換言之，即使在製程中發生光罩偏移(PEP shift)的情況，也不易造成非對稱閘極-汲極電容(Cgd)，因此能夠避免由非對稱閘極-汲極電容(Cgd)所造成的饋通(feed through)電壓差異，進而降低顯示閃爍(flicker)的現象及改善畫面品質。
圖4顯示本發明之一比較實施例之一種畫素結構的上視示意圖。每一畫素結構會與與對應的掃描線102以及資料線104電性連接，畫素結構包括畫素電極106、共通電極108以及主動元件110。主動元件110包括閘極112a、閘極112b、通道層114a、通道層114b、源極116、汲極118以及連接電極120。如圖4所示，兩個閘極112a、112b的延伸方向實質上平行於資料線104的延伸方向。配置於通道層114a、114b的部分區域上的源極116、汲極118以及連接電極120的延伸方向實質上平行於閘極112a、112b的延伸方向(亦即資料線104的延伸方向)，且連接電極120未環繞源極116或汲極118。
此外，在圖4所示之比較實施例之畫素結構中，容易因光罩偏移(PEP shift)而導致約25%的導通電流損失(Ion loss)。然而，在圖3A所示之畫素結構中，採用上述設計並不會發生導通電流損失(Ion loss)的問題，因此具有較佳的gamma曲線及灰階顯示品質，如圖10所示電泳顯示器中在相同的灰階下，本發明之實施例具有較佳的白度(whiteness)(Y%)。
在此說明的是，雖然上述兩個實施例中是以源極S、汲極D與連接電極302的延伸方向實質上平行於掃描線SL的方向為例來進行說明，但本發明並不限於此。在其他實施例中，源極、汲極與連接電極的延伸方向也可以是不平行於掃描線的方向，如圖5所示。圖5是依照本發明之另一實施例之一種畫素結構的上視示意圖。須注意的是，在圖5中，與圖3A相同的構件則使用相同的標號並省略其說明。
請參照圖5，組成圖5所示之畫素結構的主要構件與組成圖3A所示之畫素結構的主要構件大致相同，然而兩者之間的差異主要是在於源極S’、汲極D’與連接電極502的延伸方向。源極S’、汲極D’與連接電極502的延伸方向實質上一致。源極S’、汲極D’與連接電極502的延伸方向 例如是實質上平行於資料線DL的延伸方向。根據本實施例，源極S’包括主體部510a以及連接部510b，主體部510a與連接部510b連接，且連接部510b與資料線DL連接。詳言之，源極S’之主體部510a的延伸方向與資料線DL的延伸方向實質上平行，源極S’之連接部510b的延伸方向與掃描線SL的延伸方向實質上平行。因此，對每一畫素結構而言，源極S’之主體部510a是從連接部510b往閘極G所在的位置延伸。其中，在變化實施例中，閘極G並不限制為同一區塊，亦可對應第一通道圖案層308a及第二通道圖案層308b分成兩個閘極區塊。
在此實施例中，第一分支部504與連接電極502的一端502a連接，而構成U形圖案共同環繞源極S’；第二分支部506與連接電極502的另一端502b連接，構成U形圖案共同環繞汲極D’。如圖5所示，連接電極502、第一分支部504與第二分支部506構成S形圖案。因此，採用此種主動元件A5的設計也可以具有較小佈局面積，以提高儲存電容(Cst)，進而提升元件效能並改善畫面顯示品質。
值得一提的是，本發明除了上述實施例之外，尚具有其他的實施型態。在上述實施例中，連接電極、第一分支部與第二分支部構成一S形圖案，但本發明不限於此。在其他實施例中，連接電極、第一分支部與第二分支部也可以構成其他形狀的圖案，以下將一一說明。
圖6是依照本發明之另一實施例之一種畫素結構的上視示意圖。須注意的是，在圖6中，與圖3A相同的構件則使用相同的標號並省略其說明。
請參照圖6，組成圖6所示之畫素結構的主要構件與組成圖3A所示之畫素結構的主要構件大致相同，然而兩者之間的差異主要是在於連接電極602、第一分支部604與第二分支部606構成X形圖案。舉例而言，上述第一分支部604以及第二分支部606分別是U形圖案，且兩個U形圖案的開口例如是朝向相對兩外側以分別環繞源極S及汲極D。源極S、汲極D以及位於源極S與汲極D之間的連接電極602的延伸方向實質上平行於掃描線SL的方向。第一分支部604與連接電極602的一端602a連接，第二分支部606與連接電極602的另一端602b連接。如此一來，藉由連接電極602連接兩個U形的第一分支部604及第二分支部606而形成X形圖案。
圖7是依照本發明之另一實施例之一種畫素結構的上視示意圖。須注意的是，在圖7中，與圖5相同的構件則使用相同的標號並省略其說明。
請參照圖7，組成圖7所示之畫素結構的主要構件與組成圖5所示之畫素結構的主要構件大致相同，然而兩者之間的差異主要是在於連接電極702、第一分支部704與第二分支部706構成X形圖案。第一分支部704以及第二分支部706例如是開口朝向相對兩外側的兩個U形圖案，以分別環繞源極S’及汲極D’。源極S’、汲極D’以及位於源極S’與汲極D’之間的連接電極702的延伸方向實質上平行於資料線DL的延伸方向。U形第一分支部704與連接電極702的一端702a連接，U形第二分支部706與連接電極702的另一端702b連接，而構成X形圖案。
在圖7及圖8所示之畫素結構中，連接電極、第一分支部與第二分支部共同構成X形圖案，以分別環繞源極及汲極，因而亦可在維持高通道寬度長度比值(W/L)的同時降低佈局面積，並提高製程容忍度。
根據其他實施例，本發明並不限定通道層的構成型態，在可能的情況下，通道層也可以不是由第一通道圖案層以及第二通道圖案層所組成。圖8是依照本發明之一實施例之一種畫素結構的上視示意圖。須注意的是，在圖8中，與圖3A相同的構件則使用相同的標號並省略其說明。
請參照圖8，組成圖8所示之畫素結構的主要構件與組成圖3A所示之畫素結構的主要構件大致相同，然而兩者之間的差異主要是在於通道層CH’具有連續圖案。具體而言，通道層CH’包括第一通道部分808a與第二通道部分808b，源極S、連接電極302與第一分支部304分別配置於第一通道部分808a的部分區域上，而汲極D、連接電極302與第二分支部306分別配置於第二通道部分808b的部分區域上。因此，此實施例之畫素結構亦能夠在維持高導通電流(Ion)及低漏電流的同時，減少主動元件A8的佈局面積，以提高儲存電容(Cst)進而提升元件效能。
當然，在圖5至圖7所示之實施例中，主動元件A5、A6、A7中的通道層也可以不是由兩個通道圖案層所組成。亦即，主動元件A5、A6、A7中的通道層也可以替換成如圖8所繪示之具有連續圖案的通道層CH’。
圖9繪示是在汲極源極驅動電壓(Vds)約為30 V下分別量測圖3A及圖8所示之畫素結構中的主動元件A3及主動元件A8所獲得電流與電壓(I-V)特性的關係曲線圖。在圖9中，X軸代表閘極源極電壓(Vgs)，且Y軸代表汲極源極電流(Ids)。如圖9的結果所示，圖3A及圖8所示之畫素結構中的主動元件A3及主動元件A8在開啟時的汲極源極電流(Ids)十分相近，因而顯示使用這兩種主動元件A3、A8作為畫素結構的開關元件能夠具有相近的畫素保持能力。
另外，在上述數個實施例之畫素結構中，其都是以掃描線SL有部分線段的線寬較寬並利用此部分線段作為閘極G為例來說明，但本發明不限於此。根據其他實施例，本發明之畫素結構亦可採用將整體線寬一致且線寬較大的掃描線SL中的一部份區域作為閘極G之用，於此技術領域具有通常知識者當可由前述實施例知其變化及應用，故於此不再贅述。
綜上所述，本發明之畫素結構、主動元件陣列基板以及平面顯示面板至少具有下列優點。
本發明在畫素結構中採用對稱S形圖案或X形圖案的雙閘極設計，能夠在維持較大通道寬度長度比值(W/L)的情況下，縮小主動元件的佈局面積。因此，相較於習知畫素結構的設計方式，利用本發明之畫素結構的設計方式可具有較大的儲存電容(Cst)並能夠維持元件的良好特性表現。
本發明將連接電極、第一分支部與第二分支部形成對稱S形圖案或X形圖案還可進一步提高製程容忍度，以減少光罩偏移造成非對稱閘極-汲極電容(Cgd)，因而可降低顯示閃爍及提高畫面品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、SL．．．掃描線
104、DL．．．資料線
106、PE．．．畫素電極
108、COM．．．共通電極
110、A3、A5、A6、A7、A8．．．主動元件
112a、112b、G．．．閘極
114a、114b、CH、CH’．．．通道層
116、S、S’．．．源極
118、D、D’．．．汲極
120、302、502、602、702．．．連接電極
210、300．．．第一基板
220．．．第二基板
222．．．對向電極
230．．．顯示介質
240．．．主動元件陣列
302a、302b、502a、502b、602a、602b、702a、702b．．．端
304、504、604、704．．．第一分支部
306、506、606、706．．．第二分支部
308a．．．第一通道圖案層
308b．．．第二通道圖案層
808a．．．第一通道部分
808b．．．第二通道部分
510a．．．主體部
510b．．．連接部
CLC ．．．液晶電容
CSt ．．．儲存電容
GI．．．介電層
P．．．畫素結構
PV．．．保護層
T1．．．第一電晶體
T2．．．第二電晶體
TFT1．．．第一薄膜電晶體
TFT2．．．第二薄膜電晶體
V．．．接觸窗開口
圖1顯示習知一種畫素結構的電路示意圖。
圖2是依照本發明之一實施例之一種平面顯示面板的剖面示意圖。
圖3A是依照本發明之一實施例之一種畫素結構的上視示意圖。
圖3B是沿著圖3A中A-A’線段的剖面示意圖。
圖4是依照一比較實施例之一種畫素結構的上視示意圖。
圖5是依照本發明之另一實施例之一種畫素結構的上視示意圖。
圖6是依照本發明之另一實施例之一種畫素結構的上視示意圖。
圖7是依照本發明之另一實施例之一種畫素結構的上視示意圖。
圖8是依照本發明之另一實施例之一種畫素結構的上視示意圖。
圖9繪示是在汲極源極驅動電壓(Vds)約為30 V下分別量測圖3A及圖8所示之畫素結構中的主動元件A3及主動元件A8所獲得電流與電壓(I-V)特性的關係曲線圖。
圖10繪示本發明之一實施例及一比較實施例的灰階顯示與白度的關係曲線圖。
302．．．連接電極
302a、302b．．．端
304．．．第一分支部
306．．．第二分支部
308a．．．第一通道圖案層
308b．．．第二通道圖案層
A3．．．主動元件
CH．．．通道層
COM．．．共通電極
D．．．汲極
DL．．．資料線
G．．．閘極
PE．．．畫素電極
S．．．源極
SL．．．掃描線
T1．．．第一電晶體
T2．．．第二電晶體
V．．．接觸窗開口

Claims (21)

  1. 一種畫素結構，適於與一掃描線以及一資料線電性連接，該畫素結構包括：一畫素電極；以及一主動元件，包括：一閘極，與該掃描線電性連接；一通道層，位於該閘極的一側，且與該閘極電性絕緣；一源極，與該資料線電性連接；一汲極，與該畫素電極電性連接；一連接電極，其中該源極、該汲極與該連接電極配置於該通道層的部分區域上，該連接電極位於該源極與該汲極之間；一第一分支部，配置於該通道層的部分區域並與該連接電極的一端連接，該第一分支部環繞位於該通道層上的該源極；以及一第二分支部，配置於該通道層的部分區域並與該連接電極的另一端連接，且該第二分支部環繞位於該通道層上的該汲極。
  2. 如申請專利範圍第1項所述之畫素結構，其中該畫素電極包括一反射電極、一穿透電極或一半穿透半反射電極。
  3. 如申請專利範圍第1項所述之畫素結構，更包括一閘極介電層，位於該閘極與該通道層之間。
  4. 如申請專利範圍第1項所述之畫素結構，其中該通道層包括一第一通道圖案層與一第二通道圖案層，該源極、該連接電極與該第一分支部分別配置於該第一通道圖案層的部分區域上，而該汲極、該連接電極與該第二分支部分別配置於該第二通道圖案層的部分區域上。
  5. 如申請專利範圍第4項所述之畫素結構，其中該閘極、該第一通道圖案層、該源極、該連接電極與該第一分支部分構成一第一電晶體，該閘極、該第二通道圖案層、該汲極、該連接電極與該第二分支部分構成一第二電晶體。
  6. 如申請專利範圍第1項所述之畫素結構，其中該連接電極與該第一分支部構成一U形圖案。
  7. 如申請專利範圍第1項所述之畫素結構，其中該連接電極與該第二分支部構成一U形圖案。
  8. 如申請專利範圍第1項所述之畫素結構，其中該連接電極、該第一分支部與該第二分支部構成一S形圖案。
  9. 如申請專利範圍第1項所述之畫素結構，其中該連接電極、該第一分支部與該第二分支部構成一X形圖案。
  10. 如申請專利範圍第1項所述之畫素結構，其中該源極、該汲極與該連接電極的延伸方向實質上一致。
  11. 如申請專利範圍第1項所述之畫素結構，其中該源極、該汲極與該連接電極的延伸方向實質上平行於該掃描線的方向。
  12. 如申請專利範圍第1項所述之畫素結構，更包括一共通電極，配置於該畫素電極下方。
  13. 如申請專利範圍第1項所述之畫素結構，其中該閘極為該掃描線的部分線段。
  14. 如申請專利範圍第1項所述之畫素結構，其中該源極、該汲極與該連接電極的延伸方向實質上平行於該資料線的方向。
  15. 如申請專利範圍第1項所述之畫素結構，其中該通道層具有一連續圖案。
  16. 如申請專利範圍第15項所述之畫素結構，其中該通道層包括一第一通道部分與一第二通道部分，該源極、該連接電極與該第一分支部分別配置於該第一通道部分區域上，而該汲極、該連接電極與該第二分支部分別配置於該第二通道部分區域上。
  17. 一種主動元件陣列基板，包括：一基板；複數條掃描線，平行設置於該基板上；複數條資料線，平行設置於該基板上，與該些掃描線相交；複數個畫素結構，設置於該基板上，每一畫素結構與對應的該掃描線以及對應的該資料線電性連接，每一該畫素結構包括：一畫素電極；以及一主動元件，包括：一閘極，與該掃描線電性連接；一通道層，位於該閘極的一側，且與該閘極電性絕緣；一源極，與該資料線電性連接；一汲極，與該畫素電極電性連接；一連接電極，其中該源極、該汲極與該連接電極配置於該通道層的部分區域上，該連接電極位於該源極與該汲極之間；一第一分支部，配置於該通道層的部分區域並與該連接電極的一端連接，該第一分支部環繞位於該通道層上的該源極；以及一第二分支部，配置於該通道層的部分區域並與該連接電極的另一端連接，且該第二分支部環繞位於該通道層上的該汲極。
  18. 一種平面顯示面板，包括：一第一基板與一第二基板；一顯示介質，配置於該第一基板與該第二基板之間；複數條掃描線，平行設置於該第一基板上；複數條資料線，平行設置於該第一基板上，與該些掃描線相交；複數個畫素結構，設置於該第一基板上，每一畫素結構與對應的該掃描線以及對應的該資料線電性連接，每一該畫素結構包括：一畫素電極；以及一主動元件，包括：一閘極，與該掃描線電性連接；一通道層，位於該閘極的一側，且與該閘極電性絕緣；一源極，與該資料線電性連接；一汲極，與該畫素電極電性連接；一連接電極，其中該源極、該汲極與該連接電極配置於該通道層的部分區域上，該連接電極位於該源極與該汲極之間；一第一分支部，配置於該通道層的部分區域並與該連接電極的一端連接，該第一分支部環繞位於該通道層上的該源極；以及一第二分支部，配置於該通道層的部分區域並與該連接電極的另一端連接，且該第二分支部環繞位於該通道層上的該汲極。
  19. 如申請專利範圍第18項所述之平面顯示面板，其中該顯示介質包括一電泳顯示薄膜、一有機電激發光層或一液晶層。
  20. 如申請專利範圍第19項所述之平面顯示面板，其中該電泳顯示薄膜包括一微杯型電泳顯示薄膜或一微膠囊型電泳顯示薄膜。
  21. 如申請專利範圍第20項所述之平面顯示面板，其中該第二基板更包括一對向電極。
TW100123889A 2011-07-06 2011-07-06 畫素結構、主動元件陣列基板以及平面顯示面板 TWI448796B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100123889A TWI448796B (zh) 2011-07-06 2011-07-06 畫素結構、主動元件陣列基板以及平面顯示面板
US13/300,674 US8704966B2 (en) 2011-07-06 2011-11-21 Pixel array, active device array substrate and flat display panel
CN201110396107.9A CN102402087B (zh) 2011-07-06 2011-11-29 像素结构、主动元件阵列基板以及平面显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100123889A TWI448796B (zh) 2011-07-06 2011-07-06 畫素結構、主動元件陣列基板以及平面顯示面板

Publications (2)

Publication Number Publication Date
TW201303457A TW201303457A (zh) 2013-01-16
TWI448796B true TWI448796B (zh) 2014-08-11

Family

ID=45884448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123889A TWI448796B (zh) 2011-07-06 2011-07-06 畫素結構、主動元件陣列基板以及平面顯示面板

Country Status (3)

Country Link
US (1) US8704966B2 (zh)
CN (1) CN102402087B (zh)
TW (1) TWI448796B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445180B (zh) * 2011-09-28 2014-07-11 E Ink Holdings Inc 陣列基板及使用其之顯示裝置
TWI491050B (zh) * 2011-11-25 2015-07-01 Sony Corp 電晶體，顯示器及電子裝置
TWI497180B (zh) * 2013-04-12 2015-08-21 Au Optronics Corp 畫素結構
US9006743B2 (en) * 2013-05-13 2015-04-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin film transistor, thin film transistor array substrate, and method for making the same
CN103227209B (zh) * 2013-05-13 2016-01-06 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
CN103278990B (zh) * 2013-05-28 2017-08-25 京东方科技集团股份有限公司 像素结构及液晶面板
KR102197667B1 (ko) * 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102239843B1 (ko) * 2014-12-29 2021-04-14 삼성디스플레이 주식회사 표시 장치
CN107450241A (zh) * 2017-09-22 2017-12-08 惠科股份有限公司 显示面板及液晶显示器
CN107436519A (zh) * 2017-09-22 2017-12-05 惠科股份有限公司 阵列基板和显示面板
CN107463044B (zh) * 2017-09-22 2019-10-11 惠科股份有限公司 像素结构及主动开关阵列基板
CN107422523A (zh) * 2017-09-22 2017-12-01 惠科股份有限公司 彩膜基板及显示面板
JP6959359B2 (ja) * 2017-12-28 2021-11-02 株式会社ジャパンディスプレイ 基板及び電気泳動装置
TWI694292B (zh) * 2019-03-04 2020-05-21 友達光電股份有限公司 顯示面板
CN113534561B (zh) * 2020-04-21 2022-12-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN113687550B (zh) * 2021-08-25 2024-06-25 福州京东方光电科技有限公司 阵列基板及其制备方法、电子纸显示装置
WO2023206295A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028580A (en) * 1995-09-28 2000-02-22 Sharp Kabushiki Kaisha Liquid crystal display device
US6627957B1 (en) * 1996-11-08 2003-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
CN101859048A (zh) * 2010-06-09 2010-10-13 友达光电股份有限公司 电泳显示器及其像素结构
TW201037431A (en) * 2009-04-02 2010-10-16 Au Optronics Corp Pixel array, liquid crystal display panel, and electro-optical apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI329216B (en) * 2006-01-02 2010-08-21 Chunghwa Picture Tubes Ltd Pixel structure and liquid crystal display panel
CN100573889C (zh) * 2006-12-04 2009-12-23 友达光电股份有限公司 有源元件阵列基板的像素结构
TWI339304B (en) * 2007-10-16 2011-03-21 Au Optronics Corp Pixel structure, driving method thereof and pixel array structure
CN101504503B (zh) 2009-04-10 2011-01-05 友达光电股份有限公司 像素阵列、液晶显示面板以及光电装置
CN102062982B (zh) * 2010-10-18 2012-07-18 深超光电（深圳）有限公司 像素结构
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028580A (en) * 1995-09-28 2000-02-22 Sharp Kabushiki Kaisha Liquid crystal display device
US6627957B1 (en) * 1996-11-08 2003-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
TW201037431A (en) * 2009-04-02 2010-10-16 Au Optronics Corp Pixel array, liquid crystal display panel, and electro-optical apparatus
CN101859048A (zh) * 2010-06-09 2010-10-13 友达光电股份有限公司 电泳显示器及其像素结构

Also Published As

Publication number Publication date
US8704966B2 (en) 2014-04-22
CN102402087A (zh) 2012-04-04
TW201303457A (zh) 2013-01-16
CN102402087B (zh) 2014-04-09
US20130010247A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
TWI448796B (zh) 畫素結構、主動元件陣列基板以及平面顯示面板
US20230324753A1 (en) Electronic panel
CN112133709B (zh) 显示装置
TWI489191B (zh) 畫素結構及薄膜電晶體
TWI676837B (zh) 畫素陣列基板
US9673230B2 (en) Pixel array
TWI481035B (zh) 薄膜電晶體及含有該薄膜電晶體的陣列基板
JP2007164172A (ja) 液晶ディスプレイ、及び液晶ディスプレイの製造方法
CN105652543A (zh) 阵列基板及其制作方法、显示器件
CN105824160B (zh) 显示面板
US20160329358A1 (en) Pixel structure
TWI648722B (zh) 畫素結構及其製造方法
WO2013170657A1 (zh) 像素结构、双栅像素结构及显示装置
US8576366B2 (en) Pixel array
KR102068962B1 (ko) 액정표시장치용 어레이 기판
JP2003057670A (ja) 液晶表示装置
KR101930294B1 (ko) 액정표시장치 및 그 제조방법
KR102065764B1 (ko) 박막 트랜지스터 표시판
KR100697371B1 (ko) 박막트랜지스터 구조
KR20060102172A (ko) 박막 트랜지스터 표시판
JP2001125139A (ja) アクティブマトリクス型表示装置
TWI566024B (zh) 薄膜電晶體
JP2005234159A (ja) 表示装置