CN102062982B - 像素结构 - Google Patents
像素结构 Download PDFInfo
- Publication number
- CN102062982B CN102062982B CN2010105100811A CN201010510081A CN102062982B CN 102062982 B CN102062982 B CN 102062982B CN 2010105100811 A CN2010105100811 A CN 2010105100811A CN 201010510081 A CN201010510081 A CN 201010510081A CN 102062982 B CN102062982 B CN 102062982B
- Authority
- CN
- China
- Prior art keywords
- branch
- electrode
- extension
- grid
- dot structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种像素结构,包括:扫描线及数据线,两者彼此交错并且电绝缘;栅极,与扫描线电性连接;源极,至少部分位于栅极上并连接至数据线;漏极,至少部分位于栅极上并与源极对向配置;像素电极,包括一主体部和一延伸部,主体部与漏极电性连接,延伸部与主体部电性相连,且延伸部与栅极及漏极部份重叠。
Description
【技术领域】
本发明涉及一种液晶显示装置的像素结构,且特别涉及一种可补偿寄生电容且不降低开口率的像素结构。
【背景技术】
一般的薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一对向基板以及一夹于前述二基板之间的液晶层所构成。薄膜晶体管阵列基板主要包括多条扫描线、多条数据线、排列于扫描线与数据线间的薄膜晶体管以及与每一薄膜晶体管对应配置的像素电极(Pixel Electrode)。而上述的薄膜晶体管包括栅极、半导体层、源极与漏极,其用来作为液晶显示单元的开关元件。
薄膜晶体管阵列基板的制作过程通常包括多次的显影及蚀刻步骤。在一般的制造技术当中,栅极与扫描线是第一金属层(Metal 1),源极、漏极与数据线是第二金属层(Metal 2)。而且,在第一金属层以及第二金属层之间至少具有一层栅极绝缘层。薄膜晶体管的结构中,栅极与漏极至少有部分重叠,因此栅极与漏极之间通常会存在所谓的栅极-漏极寄生电容(以下称作Cgd)。
就液晶显示器而言,施加在液晶电容Clc上的电压与液晶分子的光穿透率之间具有特定关系。因此,只要依据所要显示的画面来控制施加在液晶电容Clc上的电压,即可使显示器显示预定的画面。但由于栅极-漏极寄生电容Cgd的存在,液晶电容Clc上所保持的电压将会随着扫描线上的电压变化而有所改变。此电压变动量称为馈通电压(feed-through voltage)ΔVp,其可表示为公式(1):
ΔVp=[Cgd/(Clc+Cgd+Cst)](Vgon-Vgoff) (1)
其中Vgon-Vgoff为扫描线上的电压变化,而Cst为储存电容。
在目前的主动元件阵列工艺中,由于机台移动而引起对位步骤产生偏移以导致各个元件的相对位置有所差异。特别是,当栅极与漏极的重叠面积不同时,将使得同一面板的像素的栅极-漏极寄生电容Cgd不同。如此一来,同一面板不同显示像素具有不同的馈通电压ΔVp,从而在显示过程中产生显示亮度不均匀的问题。
为了改善栅极-漏极寄生电容Cgd的变化所造成的负面影响,中国专利公开案CN101750826提出了一种改善栅极-漏极寄生电容Cgd的像素结构。图1是中国专利公开案CN101750826像素结构的局部俯视示意图,请参照图1,像素结构100包括一扫描线110、一数据线120、一栅极130、一半导体层140、一源极150、一漏极160以及一像素电极170。扫描线110以及数据线120彼此交错并且电绝缘。栅极130连接至扫描线110。半导体层140位于栅极130上方。源极150与漏极160均至少部分位于栅极130上,且源极150连接至数据线120。在该专利中,栅极130、半导体层140、源极150以及漏极160可构成一薄膜晶体管(未标示)。像素电极170则电连接至漏极160以通过薄膜晶体管的开启或是关闭来接收数据线120上所传输的信号。
漏极160包括一环绕源极150的梳型部162以及一连接部166。梳型部162具有一第一分支162a、一第二分支162b以及一条状底部162c。连接部166的一端连接至条状底部162c,另一端则背离方向d凸出于栅极130之外,因此,连接部166会与栅极130部分重叠。第二分支162b延伸至栅极130之外以定义出位于栅极130外的一凸出部164,且凸出部164与第二分支162b未延伸至栅极130之外的部分具有相同宽度。凸出部164与连接部166分别位于栅极130的相对两侧。因而,当机台移动而引起对位步骤产生与d方向相反的方向的偏移以使连接部166与栅极130重叠面积减小时,由于第二分支162b凸出部164的存在,因而第二分支162b与栅极130的重叠面积会增加,因而,总的gate-drain重叠面积不会因为对位步骤产生的偏移而产生太大的变化,因而,总的gate-drain寄生电容不会产生太大的变化;当对位步骤产生d方向的偏移以使连接部166会与栅极130重叠面积增加时,由于第二分支162b凸出部164的存在,因而第二分支162b与栅极130的重叠面积会减小,因而,总的gate-drain重叠面积不会因为对位步骤产生的偏移而产生太大的变化,因而,总的gate-drain寄生电容不会产生太大的变化。因而,该前案的像素结构100设计可以有效的对gate-drain寄生电容进行补偿。
一般说来,栅极与数据线之间会存在一定的间距,假设该间距为w。在上述的像素结构100设计中,由于第二分支162b的凸出部164的存在,为了避免凸出部164与数据线120的短路,因而,栅极130与数据线120之间的间距必然大于w,因而栅极130与数据线120之间的区域有所增加。由于栅极130以及栅极130与数据线120之间的区域一般是不透光的,而在像素结构100中栅极140与数据线120之间的区域有所扩大,因而,本前案的像素结构100相对一般的像素结构的开口率有所减少,因而,液晶显示装置的显示质量有所降低。
【发明内容】
为了克服现有技术中存在的问题,本发明提供一种液晶显示装置的的像素结构。
本发明提供一种液晶显示装置的像素结构,包括:扫描线及数据线,两者彼此交错并且电绝缘;栅极,与扫描线电性连接;源极,至少部分位于栅极上并连接至数据线;漏极,至少部分位于栅极上并与源极对向配置;像素电极,包括一主体部和一延伸部,主体部与漏极电性连接,延伸部与主体部电性相连,且延伸部与栅极及漏极部份重叠。
在本发明之一实施例中,上述的延伸部包括延伸电极和延伸分支,延伸电极电性连接至主体部及延伸分支。
在本发明之一实施例中,延伸电极与延伸分支实质上构成一“L”形,其竖向部分为延伸电极,横向部分为延伸分支,且延伸分支系与栅极及漏极部分重叠。
在本发明之一实施例中,上述的漏极系为一梳状电极,其包括:梳形部,梳形部构成为一”コ”形,且其更包括一底部和两分支,两分支与底部连接;连接部,其一端与底部连接,另一端与画素电极之主体部电性连接。
在本发明之一实施例中,上述之梳形部之分支其中之一与延伸分支部分重叠,并小于延伸分支的宽度。梳形部之分支的宽度为连接部宽度的1.4倍。
在本发明之一实施例中,上述之梳形部之分支其中之一与延伸分支部分重叠,并大于或等于延伸分支。延伸分支的宽度为连接部宽度的1.4倍。
在本发明之一实施例中,延伸电极与延伸分支实质上构成一“ヒ”形,其竖向部分为延伸电极,横向部分为两延伸分支,且两延伸分支与漏极分别部分重叠。在本发明之一实施例中,两分支分别与两延伸分支部分重叠。在本发明之一实施例中,两个分支的宽度总和实质上为连接部宽度的1.4倍。
在本发明之一实施例中,延伸分支连接延伸电极一端的宽度小于远离延伸电极的一端。
在本发明之一实施例中,延伸部包括有一重叠部及非重叠部,重叠部系为与栅极及漏极重叠,非重叠部与主体部和重叠部连接。在本发明之一实施例中,非重叠部有一部分沿一方向由重叠部延伸到漏极之外以改善对位步骤引起的误差。
在本发明之一实施例中,漏极系为一条状电极,一端与延伸部部分重叠,另外一端与像素电极电性连接,且重叠的一端的宽度大于另外一端的宽度。
在本发明之一实施例中,像素结构还包括一接触电极,接触电极与漏极电性相连且部分重叠。
根据以上所述,本发明设置像素电极具有一延伸部,且延伸部在栅极内与漏极部分重叠,因此,当机台移动而引起对位步骤产生偏移时,因为延伸部与漏极的重叠区域也随之变化,因此,栅极-漏极寄生电容Cgd可以得到补偿,因此改善了不同像素栅极-漏极寄生电容Cgd不同的问题,因而改善了画面亮度不均的问题。另外,由于延伸部与数据线不是位于同一层且电性绝缘,因此,两者即使重叠也不会出现短路的问题,因而,本发明相对前案不需要增加栅极与数据线之间的宽度,因而,本发明的开口率不会减少。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
【附图说明】
图1是习知技术像素结构的局部俯视示意图。
图2是本发明第一实施例像素结构的局部俯视示意图。
图3为本发明第二实施例的像素结构的局部俯视示意图。
图4是图3像素结构沿A-A线的剖视图。
图5是本发明第三实施例像素结构的局部俯视示意图。
图6是本发明第四实施例像素结构的局部俯视示意图。
图7是本发明第五实施例像素结构的局部俯视示意图。
图8是本发明第六实施例像素结构的局部俯视示意图。
图9是本发明第七实施例像素结构的局部俯视示意图。
图10是本发明第八实施例像素结构的局部俯视示意图。
【具体实施方式】
第一实施例
图2是本发明第一实施例像素结构的局部俯视示意图,请参阅图2,像素结构200包括一扫描线210、一数据线220、一栅极230、一半导体层240、一源极250、一漏极260以及一像素电极270。扫描线210以及数据线220彼此交错并且电绝缘。栅极230及扫描线210为第一金属层,且栅极230电性连接至扫描线210。半导体层240位于栅极230上方。数据线220、源极250和漏极260为第二金属层,且源极250电性连接至数据线220,源极250与漏极260均至少部分位于栅极230上。在本实施例中,栅极230、半导体层240、源极250以及漏极260可构成一薄膜晶体管(未标示)。像素电极270则电性连接至漏极260以通过薄膜晶体管的开启或是关闭来接收数据线220上所传输的信号。
漏极260包括一环绕源极250的梳型部262以及一连接部266。梳型部262完全置于栅极230内,且梳型部262具有一第一分支262a、一第二分支262b以及一条状底部262c。也就是说,梳型部262为“コ”形图案。第一分支262a与第二分支262b由条状底部262c的两端沿方向D延伸以使梳型部262围绕源极250。连接部266的一端连接至条状底部262c,另一端则背离方向D延伸至栅极230之外,因此,连接部266会与栅极230部分重叠。在本实施例中,第一分支262a的宽度等于第二分支262b的宽度,且都等于连接部266的宽度。
为了改善前案所述的由于机台移动而引起对位步骤产生偏移以导致不同像素具有不同栅极-漏极寄生电容Cgd的问题,进而产生显示亮度不均匀的问题,本实施例提出了一种像素电极270的设计以用来改善此种缺陷,其设计概念如下。
像素电极270包括一主体部271和一延伸部272,主体部271与延伸部272的材料相同,并且是通过同一个掩膜(mask)制程一起形成的。主体部271通过一接触孔281(contact hole)与漏极260电性连接。延伸部272包括一延伸电极272a、一延伸分支272c。延伸电极272a与延伸分支272c实质上构成一“L”形,其竖向部分为延伸电极272a,横向部分为延伸分支272c。延伸电极272a位于主体部271和延伸分支272c之间且分别与两者电性连接。延伸分支272c由延伸电极272a远离主体部271的一端沿背离方向D的方向延伸以与栅极230及漏极260的第一分支262a部分重叠。也就是说,延伸分支272a有一重叠部与一非重叠部,重叠部为延伸分支272c与漏极260重叠的区域,且该重叠部位于栅极230所构成的范围内;非重叠部为除重叠部以外的延伸分支272c,且非重叠部有一部分由重叠部沿D方向延伸到第一分支262a以外并与栅极230重叠,习知技艺者应该理解该部分在D方向的宽度要大于或等于机台偏移的范围。
由以上的叙述可知,像素电极270和漏极260都与栅极230有重叠,且像素电极270和漏极260电性连接,因此,栅极-漏极寄生电容Cgd包括梳型部262与栅极230重叠产生的寄生电容、连接部266与栅极230重叠产生的寄生电容、以及像素电极270的延伸电极272a与栅极230重叠产生的寄生电容、延伸分支272c与栅极230重叠产生的寄生电容。另外,由于重叠部是在栅极230内,而且重叠部与栅极230之间存在漏极260的第一分支262a,因此,在该延伸分支272c的重叠部不存在延伸分支272c与栅极230的寄生电容,只存在第一分支262a与栅极230的寄生电容,换句话说,延伸分支272c与栅极230的寄生电容只存在非重叠部与栅极230重叠的寄生电容。因此,总的栅极-漏极寄生电容Cgd包括:梳型部262与栅极230重叠的寄生电容、连接部266与栅极230重叠的寄生电容、以及延伸电极272a与栅极230重叠的寄生电容、延伸分支272c非重叠部与栅极230重叠产生的寄生电容。
当由于机台移动而引起对位步骤产生偏移以使第二金属层在方向D上产生了偏移,于是数据线220、源极250以及漏极260相对于栅极230的位置关系实际上如虚线所绘示(只绘示漏极260为虚线)。也就是说,数据线220、源极250以及漏极260整体地相对栅极230朝向图面的左侧,也就是朝着方向D,平移。漏极260的连接部266因为左移的原因,引起与栅极230重叠的面积增大,因此,连接部266与栅极230的寄生电容增大。梳型部262虽然也左移,但是由于一直都处于栅极230内,因此梳型部262与栅极230的寄生电容不变。而延伸电极272的延伸分支272c因为漏极260的第一分支262a左移的原因,引起重叠部面积增加,因此,延伸分支272c非重叠部与栅极230的寄生电容减少。延伸电极272a与栅极230的重叠面积不变,因此两者的寄生电容也不发生变化。因此,在本实施例中,延伸分支272c与栅极230的寄生电容的减少量补偿了连接部266与栅极230的寄生电容的增大量,因而栅极-漏极寄生电容Cgd得到了补偿,改善了由于机台移动而引起对位步骤产生偏移以造成的不同像素栅极-漏极寄生电容Cgd不同的问题。反之亦然,因而由不同像素的栅极-漏极寄生电容的不同而造成的画面亮度不均匀得到了改善。
而且,在画素结构200中,由于梳型部262完全置于栅极230区域内,没有前案出现的分支凸出于栅极之外的情形,而且,像素电极270与数据线220不是位于同一层,习知技艺者可以理解两者之间有一层钝化层(未绘示),因此,像素电极270与数据线220即使重叠也没有关系,因此,画素结构200的栅极230与数据线220之间的间距可以和一般的画素结构一样,即间距为w,因此,本实施例的画素结构200不会出现前案提到的开口率下降的问题。
另外,在本实施例中,延伸分支272c在各处的宽度相等,且大于或者等于第一分支262a的宽度,因此,延伸电极272c在重叠部的区域可以完全覆盖第一分支262a。当然,本实施例不限于此,延伸电极272c在重叠部的区域也可以不完全覆盖第一分支262a,即只是部分覆盖第一分支262a,只要两者有重叠即可达到栅极-漏极寄生电容补偿的效果。延伸分支272c的宽度不限于要大于或等于第一分支262a的宽度,延伸分支272c的宽度小于第一分支262a的宽度也可以。
而且,第一分支262a的宽度不限于等于第二分支262c的宽度,而且连接部266的宽度也不限於等于两分支中任何一支的宽度,下面将描述第一分支262a大于连接分支262b的实施例。
第二实施例
图3为本发明第二实施例的像素结构的局部俯视示意图,图3的像素结构与图2的像素结构相似,因此相同的元件符号代表相同的元件。本实施例与第一实施例的区别为像素结构300的漏极360的设计。
具体而言,本实施例漏极360与第一实施例漏极260的区别为梳型部362的第一分支362a的宽度W1与连接部的宽度W3不相等,且满足关系:W1实质上为W3的1.4倍。当第一分支362a的宽度W1与连接部的宽度W3满足该关系时,可以得到栅极230与延伸分支272c的寄生电容的变化量等于栅极230与连接部366的寄生电容的变化量,因而画素结构300可以保持栅极-漏极寄生电容Cgd等于我们预先设计的值,因而本实施例可以进一步改善液晶显示装置画面亮度的均匀性。
下面将详细描述第一分支362a之宽度W1与连接部366之宽度W2的上述关系的由来。图4是图3像素结构沿A-A线的剖视图,请参阅图4,栅极230和半导体层240之间一般有一栅极绝缘层282,因此在栅极230区域内漏极360与栅极230之间存在栅极绝缘层282和半导体层240;漏极360与像素电极270之间一般有一钝化层283,因此延伸分支272c与栅极230之间一般会存在栅极绝缘层282、半导体层240和钝化层283。一般说来,栅极绝缘层282的厚度d1约为3300A,相对电容率εr1约为7F/cm;半导体层240的厚度d2约为2000A,相对电容率εr2约为11F/cm;钝化层283的厚度为d3为2000A,相对电容率εr3约为7F/cm。另外,空气的电容率ε0为1F/cm。因此,根据计算电容C的公式:
C=εrε0*A/d, (2)
其中A为两金属的正对面积,d为两金属的距离,εr为相对电容率,ε0为空气的电容率。
并且两串联电容C01和C02的总的电容C0为:
1/C0=1/C01+1/C02 (3)
请同时参阅3和图4,当由于机台移动而引起对位步骤产生偏移以使第二金属层在方向D上产生了例如Δd的长度偏移时,连接部266和梳型部362也随之向左偏移了Δd的长度。连接部266向左偏移了Δd的长度,则连接部266与栅极230的重叠面积增加了Δd*W3。梳型部362向左偏移了Δd的长度,第一分支362a也向左偏移了Δd的长度,延伸分支272c的重叠部也随之增加了Δd的长度,因为延伸分支272c在重叠部区域是完全覆盖第一分支362a,所以延伸分支272c的重叠部的面积增加了Δd*W1,因此,延伸分支272c非重叠部与栅极230的重叠面积减少了Δd*W1。因此,连接部366与栅极230的寄生电容增加,而延伸分支272c与栅极230的寄生电容减少,假设连接部366与栅极230的寄生电容的增加量为C1,延伸分支272c与栅极230的寄生电容的减少量为C2,为了使栅极-漏极寄生电容Cgd保持不变,既要满足关系:C1等于C2,根据上面的公式(2)和公式(3),以及上面给出的习知参数信息,可以通过一般的数学计算得出:W1实质上为W3的1.4倍。
另外,在本实施例中,漏极第二分支362b的宽度可以等于漏极第一分支362a的宽度,也可以不等于第一分支362a的宽度。而且,延伸分支272c的宽度大于第一分支362a的宽度W1,且延伸分支272c在重叠部区域完全覆盖第一分支362a。
第三实施例
图5是本发明第三实施例的像素结构的局部俯视示意图,图5的像素结构与图2的像素结构相似,因此相同的元件符号代表相同的元件。本实施例与第一实施例的区别为像素结构400的像素电极470的设计。
具体而言,本实施例像素电极470与第二实施例像素电极270的区别为像素电极470的延伸分支472c的宽度W4小于第一分支262a的宽度W1,且延伸分支472c的重叠部完全置于第一分支262a内,即第一分支262a在该重叠部区域内完全覆盖延伸分支472c。同样,本实施例的设计可以改善因为偏移而造成不同像素之间的栅极-漏极寄生电容的不同。
在偏移时,为了达到较佳的栅极-漏极寄生电容补偿效果,同样,根据实施例2,在本实施例中延伸分支的宽度W1与连接部的宽度W3满足关系:W1实质上为W3的1.4倍。
第四实施例
在前面的实施例设计中,由于延伸部与栅极重叠,导致每一个像素结构中栅极-漏极寄生电容Cgd相对传统的像素结构大,因此,本实施例主要针对此问题而进行改善。
图6是本发明第四实施例的像素结构的局部俯视示意图,图6的像素结构与图2的像素结构相似,因此相同的元件符号代表相同的元件,本实施例与实施例1的区别为像素结构500的延伸分支572c的设计。
具体而言,本实施例与第二实施例的区别为延伸分支572c在各处的宽度不是完全一样,且延伸分支572c连接延伸电极572a的一端的宽度W41要小于另一端的宽度W42,且该另一端与第一分支262a部分重叠且在该重叠部区域完全覆盖第一分支562a。在本实施例中,宽度W41越小越好,只要满足电性能够较好的传递到重叠部即可。
请继续参阅图6,本实施例延伸分支572c由宽度W41增宽到W42不是渐变的过程,而是在非重叠部的一处由W41突变到W42。另外,在本发明的其他实施例中,习知技艺者应该可以理解,延伸分支572c由宽度W41增宽到W42是渐变的过程也是可以的,只要能达到减小延伸分支572c与栅极230的重叠即可。而且,在其他的实施例中,也可以通过减小延伸电极572a的宽度来达到本实施例的目的。
通过这样的设计,由于延伸分支572c与栅极230的重叠面积相对前面实施例的设计要小,因而本实施例中的栅极-漏极寄生电容Cgd要小于前面实施例中的栅极-漏极寄生电容,同样,本实施例的设计可以改善由于偏移而造成不同像素之间的栅极-漏极寄生电容的不同。
第五实施例
图7是本发明第五实施例的像素结构的局部俯视示意图,图7的像素结构与图2的像素结构相似,因此相同的元件符号代表相同的元件。本实施例与第一实施例的区别为像素结构600的延伸部672的设计。
具体而言,在本实施例中,像素电极670的延伸部包括一延伸电极672a、一第一延伸分支672c、以及一第二延伸分支672d。延伸电极672a、第一延伸分支672c以及第二延伸分支672d实质上构成一“ヒ”形,其竖向部分为延伸电极672a,横向的两部分分别为第一延伸分支672c和第二延伸分支672d。延伸电极672a位于主体部671和第二延伸分支672d之间且分别与主体部、第一延伸分支672c、第二延伸分支672d电性连接。第一延伸分支672c和第二延伸分支672d由延伸电极672a沿背离方向D的方向分别延伸以与栅极230及漏极260部分重叠,且第一延伸分支672c与第一分支272a部分重叠,第二延伸分支672d与第二分支272c部分重叠。也就是说,第一延伸分支672c与第一分支262a重叠的部分位于栅极230所构成的范围内,第二延伸分支672d与第二分支262d重叠的部分位于栅极230所构成的范围内。而且,在本实施例中,在第一延伸电极672c与第一分支262a重叠的区域第一延伸电极672c完全覆盖第一分支262a,在第二延伸电极672d与第二分支262b重叠的区域第二延伸电极672d完全覆盖第二分支262b。
本实施例通过设置第一延伸电极672c和第二延伸电极672d,且第一延伸电极672c和第二延伸电极672d分别与第一分支262a和第二分支672b重叠,因此同样可以改善因为偏移而造成不同像素之间的栅极-漏极寄生电容的不同。
请继续参阅图7,为了得到较好的栅极-漏极寄生电容Cgd补偿效果,即保持栅极-漏极寄生电容Cgd等于我们预先设计的值,参照第二实施例的设计,同样本实施例可以设计第一分支262a的宽度W1与第二分支262b的宽度W2的宽度总和实质上等于连接部266的宽度W3的1.4倍,即W1+W2=1.4W3。其中,在本实施例中,第一分支262a的宽度W1可以等于第二分支262b的宽度W2,即第一分支262a的宽度W1和第二分支的宽度W2都为连接部266的宽度W3的0.7倍,即W1=W2=0.7W3。另外,本发明不限于此,在其他的实施例中,第一分支262a的宽度W1也可以不等于第二分支262b的宽度W2,只要第一分支262a的宽度W1与第二分支262b的宽度W2的宽度总和实质上等于连接部266的宽度W3的1.4倍即可。
第六实施例
图8为本发明第六实施例的像素结构的局部俯视示意图,请参阅图8,像素结构700包括一扫描线710、一数据线720、一栅极730、一半导体层740、一源极750、一漏极760、一像素电极770以及一接触电极790。扫描线710以及数据线720彼此交错并且电绝缘。栅极730及扫描线710为第一金属层,且栅极730电性连接至扫描线710。半导体层740位于栅极730上方。数据线720、源极750与漏极760为第二金属层,且源极750电性连接至数据线720,源极750与漏极760均至少部分位于栅极730上。在本实施例中,栅极730、半导体层740、源极750以及漏极760可构成一薄膜晶体管(未标示)。像素电极770与接触电极790则分别电性连接至漏极760。
漏极760包括一环绕源极750的梳型部762以及一连接部766。梳型部762完全置于栅极730内,且梳型部762具有一第一分支762a、一第二分支762b以及一条状底部762c。也就是说,梳型部762为“コ”形图案。第一分支762a与第二分支762b由条状底部762c的两端沿方向D延伸以使梳型部762围绕源极750。连接部766的一端连接至条状底部762c,另一端则背离方向D延伸至栅极730之外,因此,连接部766会与栅极730部分重叠。
为了改善前案所述的由于机台移动而引起对位步骤产生偏移以导致不同像素具有不同栅极-漏极寄生电容Cgd的问题,进而产生显示亮度不均匀的问题,本实施例提出了一种像素电极770和接触电极790的设计以用来改善此种缺陷,其设计概念如下。
像素电极770包括一主体部771和一延伸部772,主体部771通过一第一接触孔(contact hole)781与漏极760电性连接。延伸部772包括一延伸电极772a和一延伸分支772c。延伸电极772a与延伸分支772c实质上构成一“L”形,其竖向部分为延伸电极772a,横向部分为延伸分支772c。延伸电极772a位于主体部771和延伸分支772c之间且分别与两者电性连接。延伸分支772c由延伸电极772a远离主体部771的一端沿背离方向D的方向延伸以与栅极730及漏极760的第一分支762a部分重叠。也就是说,延伸分支772a有一重叠部与一非重叠部,重叠部为延伸分支772c与漏极760重叠的区域,且该重叠部位于栅极230所构成的范围内;非重叠部为除重叠部以外的延伸分支272c,且非重叠部有一部分由重叠部沿D方向延伸到第一分支262a以外并与栅极230重叠,习知技艺者应该理解该部分在D方向的宽度要大于或等于机台偏移的范围。
接触电极790与像素电极790是由相同的材料构成,并且是通过同一道掩膜(mask)制程形成。接触电极790通过一第二接触孔(contact hole)784与漏极760的第二分支762b电性连接,且第二接触孔784位于第二分支762b远离条状底部762c的一端。接触电极790由第二接触孔784沿方向D延伸到第二分支762c以外以及栅极730以外,因此,接触电极790有部分与第二分支762b重叠,有部分未与第二分支762b重叠但与栅极730重叠,还有部分与栅极730不重叠。另外,该接触电极790为条状电极,且接触电极790的宽度在本实施例中为大于或等于第二分支的宽度,在接触电极790与第二分支762b重叠的区域接触电极790完全覆盖第二分支762c,当然,习知记忆者应该可以理解,接触电极790的宽度不限於此。
由以上的叙述可知,像素电极770、接触电极790和漏极760都与栅极730有重叠,且像素电极770和接触电极790都分别与漏极760电性连接,因此,栅极-漏极寄生电容Cgd包括梳型部762与栅极730重叠产生的寄生电容、连接部766与栅极730重叠产生的寄生电容、像素电极770的延伸电极772a与栅极730重叠产生的寄生电容、延伸分支772c与栅极730重叠产生的寄生电容、以及接触电极790与栅极730重叠产生的寄生电容。另外,由于延伸分支772c的重叠部是在栅极730内,且重叠部与栅极730之间存在漏极760的第一分支762a,因此,在该延伸分支772c的重叠部不存在延伸分支772c与栅极730的寄生电容,只存在第一分支762a与栅极730的寄生电容,换句话说,延伸分支772c与栅极730的寄生电容只存在非重叠部与栅极730重叠的寄生电容。同样,由于第二分支762b与接触电极790在栅极730内重叠,且在该重叠区域内栅极730与接触电极790之间存在第二分支762b,因此,在该重叠区域内只存在第二分支762b与栅极730的寄生电容,不存在接触电极790与栅极730的寄生电容,换句话说,接触电极790与栅极730的寄生电容只存在除第二分支762b区域之外与栅极730重叠的寄生电容。因此,栅极-漏极寄生电容包括:梳型部762与栅极730的寄生电容、连接部766与栅极730的寄生电容、延伸电极772a与栅极230重叠的寄生电容、延伸分支772c非重叠部与栅极730重叠产生的寄生电容、以及除第二分支762b区域以外接触电极790与栅极730重叠产生的寄生电容。
当由于机台移动而引起对位步骤产生偏移以使第二金属层在方向D上产生了偏移,于是数据线720、源极750以及漏极760相对于栅极730的位置关系实际上如虚线所绘示(只绘示漏极760为虚线)。也就是说,数据线720、源极750以及漏极760整体地相对栅极730朝向图面的左侧,也就是朝着方向D,平移。漏极的连接部766因为左移的原因,引起重叠于栅极730的面积增大,因此,连接部766与栅极730的寄生电容增大。梳型部762虽然也左移,但是由于一直都处于栅极730区域内,因此梳型部762与栅极730的寄生电容不变。然而,由于梳型部762的左移,造成第一分支762a随之左移,从而引起第一分支762a与延伸分支772c的重叠面积增加,即重叠部增加,非重叠部减小,因此,延伸分支772c与栅极730的寄生电容减少;同样,由于梳型部762的左移,造成第二分支762b也随之左移,从而引起接触电极790与第二分支762b的重叠面积增加,即除第二分支762c区域以外接触电极790与栅极730重叠的面积减小,因此,接触电极790与栅极730的寄生电容减少。因此延伸分支772c与栅极730的寄生电容的减少量以及接触电极790与栅极730的寄生电容的减少量补偿了连接部766与栅极730的寄生电容的增加量,因而栅极-漏极寄生电容Cgd得到了补偿,改善了由于机台移动而引起对位步骤产生偏移以造成的不同像素栅极-漏极寄生电容不同的问题。反之亦然,因而由不同像素的栅极-漏极寄生电容的不同而造成的画面亮度不均匀也得到了改善。
同样,为了达到较佳的栅极-漏极寄生电容Cgd补偿效果,在本实施例中第一分支的宽度与第二分支的宽度的总和实质上为连接部宽度的1.4倍。
第七实施例
图9是本发明第七实施例的像素结构的局部俯视示意图,图9的像素结构与图2的像素结构相似,因此相同的元件符号代表相同的元件。本实施例与实施例1的区别为像素结构800的漏极860的设计。
具体而言,在本实施例中,漏极860为一条状电极,且有部分位于栅极230内部。漏极860包括一分支部862和一连接部866,分支部862完全置于栅极230以内,连接部866由分支部862沿与方向D相反的方向延伸到栅极230以外,因此,连接部866有部分位于栅极230以内,有部分位于栅极230以外。连接部866通过一接触孔281(contact hole)与像素电极270电性连接。分支部862远离连接部866的一端与延伸电极272c重叠。另外,在本实施例中,分支部862在各处的宽度相等,连接部866在各处的宽度相等,且分支部862的宽度实质上为连接部866宽度的1.4倍。同样,本实施例通过漏极860与延伸电极272c的重叠,可以达到栅极-漏极寄生电容Cgd补偿的效果。
第八实施例
图10是本发明第八实施例的像素结构的局部俯视示意图,图10的像素结构与图9的像素结构相似,因此相同的元件符号均代表相同功能与相同配置方式的元件。本实施例与第七实施例的区别为像素结构900的像素电极970的设计。
具体而言,像素电极970包括一主体部971和一延伸部972,主体部971与延伸部972的材料相同,并且是通过同一个掩膜(mask)制程一起形成的。主体部971通过一接触孔281(contact hole)与漏极860电性连接。延伸部972包括第一延伸电极972a、第二延伸电极972b和第三延伸电极972c。第一延伸电极972a由主体部971沿方向D延伸以与数据线220部分重叠,当然,在其他的实施例中,第一延伸电极972a与数据线220不重叠也可以。第二延伸电极972b位于第一延伸电极972b与延伸分支972c之间且与两者分别电性连接。延伸分支972c由第二延伸电极972b沿与方向D相反的方向延伸以与分支部962及栅极230重叠重叠。也就是说,延伸分支972a有一重叠部与一非重叠部,重叠部为延伸分支972c与分支部862重叠的区域,且该重叠部位于栅极230所构成的范围内;非重叠部为除重叠部以外的延伸分支972c,且非重叠部有一部分由重叠部沿D方向延伸到第一分支862以外并与栅极230重叠,习知技艺者应该理解该部分在D方向的宽度要大于或等于机台偏移的范围。
当由于机台移动而引起对位步骤产生偏移以使第二金属层在方向D上产生了偏移,于是数据线220、源极250以及漏极860相对于栅极230的位置关系实际上如虚线所绘示(只表示了漏极860)。因此,连接部866与栅极230的重叠面积增加,而分支部862与栅极230的重叠面积不变。由于分支部862在方向D上产生了偏移,因此,分支部862与延伸电极972c的重叠面积增加,因而,延伸电极972c与栅极230的寄生电容减少。因此,延伸电极972c与栅极230的寄生电容减少量补偿了分支部862与栅极230寄生电容的增加量,因此,栅极-漏极寄生电容Cgd得到了补偿,改善了由于机台移动而引起对位步骤产生偏移以造成的不同像素栅极-漏极寄生电容不同的问题。反之亦然,因而由不同像素的栅极-漏极寄生电容的不同而造成的画面亮度不均匀也得到了改善。
综上所述,本发明的像素电极具有一延伸部,且延伸部在栅极内与漏极部分重叠,因此,当机台移动而引起对位步骤产生偏移时,因为延伸部与漏极的重叠区域也随之变化,导致延伸部与栅极的寄生电容也随之变化,因此,栅极-漏极寄生电容Cgd可以得到补偿,因此改善了不同像素栅极-漏极寄生电容Cgd不同的问题,因而改善了画面亮度不均匀。另外,由于延伸部与数据线不是位于同一层且电性绝缘,因此,两者即使重叠也不会出现短路的问题,因而,本发明相对前案不需要增加栅极与数据线之间的宽度,因而,本发明的开口率不会减少。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (17)
1.一种像素结构,包括:
一扫描线及一数据线,彼此交错并且电绝缘;
一栅极,与该扫描线电性连接;
一源极,至少部分位于该栅极上并连接至该数据线;
一漏极,至少部分位于该栅极上并与该源极对向配置;
一像素电极,该像素电极包括一主体部和一延伸部,该主体部与该漏极电性连接,该延伸部与该主体部电性相连,且该延伸部与该栅极及该漏极部分重叠。
2.如权利要求1所述的像素结构,其中该延伸部包括一延伸电极和一延伸分支,该延伸电极电性连接至该主体部及该延伸分支。
3.如权利要求2所述的像素结构,其中该延伸电极与该延伸分支实质上构成一“L”形,其竖向部分为该延伸电极,横向部分为该延伸分支,且该延伸分支系与该栅极及该漏极部分重叠。
4.如权利要求3所述的像素结构,其中该漏极系为一梳状电极,其包括:
一梳形部,该梳形部构成为一”コ”形,且其更包括一底部和两分支,该两分支与该底部连接;
一连接部,其一端与该底部连接,另一端与该像素电极之该主体部电性连接。
5.如权利要求4所述的像素结构,其中该梳形部之分支其中之一与该延伸分支部分重叠,并小于该延伸分支的宽度。
6.如权利要求5所述的像素结构,其中该梳形部之该分支的宽度实质上为该连接部宽度的1.4倍。
7.如权利要求4所述的像素结构,其中该梳形部之分支其中之一与该延伸分支部分重叠,并该梳形部之分支其中之一的宽度大于或等于该延伸分支的宽度。
8.如权利要求7所述的像素结构,其中该延伸分支的宽度实质上为该连接部宽度的1.4倍。
9.如权利要求2所述的像素结构,其中该延伸电极与该延伸分支实质上构成一“ヒ”形,其竖向部分为该延伸电极,横向部分为该两延伸分支,且该两延伸分支与该漏极分别部分重叠。
10.如权利要求9所述的像素结构,其中该漏极系为一梳状电极,其包括:
一梳形部,该梳形部构成为一”コ”形,该梳形部包括一底部和两分支,该两分支与该底部连接;
一连接部,其一端与该底部连接,另一端与像素电极主体部电性连接。
11.如权利要求10所述的像素结构,其中该两分支分别与该两延伸分支部分重叠。
12.如权利要求11所述的像素结构,其中该两个分支的宽度总和实质上为该连接部宽度的1.4倍。
13.如权利要求2所述的像素结构,其中该延伸分支连接延伸电极一端的宽度小于远离延伸电极的一端。
14.如权利要求1所述的像素结构,其中该延伸部包括有一重叠部及非重叠部,重叠部系为与该栅极及该漏极重叠,非重叠部与该主体部和该重叠部连接。
15.如权利要求14所述的像素结构,其中该非重叠部有一部分沿一方向由该重叠部延伸到漏极之外以改善对位步骤引起的误差。
16.如权利要求1所述的像素结构,其中该漏极系为一条状电极,一端与该延伸部部分重叠,另外一端与像素电极电性连接,且该重叠的一端的宽度大于另外一端的宽度。
17.如权利要求1所述的像素结构,其中该像素结构还包括一接触电极,该接触电极与该漏极电性相连且部分重叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105100811A CN102062982B (zh) | 2010-10-18 | 2010-10-18 | 像素结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105100811A CN102062982B (zh) | 2010-10-18 | 2010-10-18 | 像素结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102062982A CN102062982A (zh) | 2011-05-18 |
CN102062982B true CN102062982B (zh) | 2012-07-18 |
Family
ID=43998319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105100811A Active CN102062982B (zh) | 2010-10-18 | 2010-10-18 | 像素结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102062982B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI448796B (zh) * | 2011-07-06 | 2014-08-11 | Au Optronics Corp | 畫素結構、主動元件陣列基板以及平面顯示面板 |
CN103560111B (zh) * | 2013-11-12 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板的制作方法 |
JP6802653B2 (ja) * | 2016-07-15 | 2020-12-16 | 株式会社ジャパンディスプレイ | 表示装置 |
CN112419886B (zh) * | 2019-08-20 | 2022-04-26 | 友达光电股份有限公司 | 像素阵列基板 |
US11972727B2 (en) * | 2021-09-18 | 2024-04-30 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08292448A (ja) * | 1995-04-25 | 1996-11-05 | Matsushita Electric Ind Co Ltd | 表示装置 |
TWI226962B (en) * | 2004-01-05 | 2005-01-21 | Au Optronics Corp | Liquid crystal display device with a capacitance-compensated structure |
-
2010
- 2010-10-18 CN CN2010105100811A patent/CN102062982B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102062982A (zh) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106855674B (zh) | 阵列基板、显示面板和显示装置 | |
CN101750826B (zh) | 像素结构 | |
CN102062982B (zh) | 像素结构 | |
CN106950772B (zh) | 阵列基板、显示面板和显示装置 | |
US8242507B2 (en) | Pixel structure having capacitor compensation | |
CN102394247B (zh) | 薄膜晶体管元件及显示面板的像素结构与驱动电路 | |
US20170343873A1 (en) | ARRAY SUBSTRATE, LIQUID CRYSTAL DISPLAY PANEL and LIQUID CRYSTAL DISPLAY DEVICE | |
CN103492939B (zh) | 液晶显示面板 | |
US20170205953A1 (en) | Array substrate, its driving method and manufacturing method, and display device | |
US20170249916A1 (en) | Driving circuit and display device | |
KR101098084B1 (ko) | 액정 표시 장치 | |
US20110133194A1 (en) | Pixel structure | |
CN104659036A (zh) | 显示面板的像素结构 | |
CN103035636B (zh) | 阵列基板及使用该阵列基板的显示设备 | |
CN101082706B (zh) | 液晶显示装置 | |
US9123813B2 (en) | Thin film transistor, array substrate and display device | |
US20160329358A1 (en) | Pixel structure | |
JP2009192883A (ja) | 液晶表示装置 | |
KR100430232B1 (ko) | 액정표시장치및액정표시장치의축적캐패시터 | |
CN107065324B (zh) | 像素结构 | |
CN101738805B (zh) | 像素结构 | |
CN104122721A (zh) | 像素结构 | |
JP2004341185A (ja) | アクティブマトリックス型液晶表示装置 | |
CN102338955A (zh) | Tft像素单元 | |
KR101875048B1 (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |