CN103560111B - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN103560111B CN103560111B CN201310560022.9A CN201310560022A CN103560111B CN 103560111 B CN103560111 B CN 103560111B CN 201310560022 A CN201310560022 A CN 201310560022A CN 103560111 B CN103560111 B CN 103560111B
- Authority
- CN
- China
- Prior art keywords
- electrode
- source
- drain electrode
- layer
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 151
- 238000000059 patterning Methods 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 description 22
- 239000010408 film Substances 0.000 description 13
- 238000005286 illumination Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 235000008429 bread Nutrition 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 150000003851 azoles Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- VYMDGNCVAMGZFE-UHFFFAOYSA-N phenylbutazonum Chemical compound O=C1C(CCCC)C(=O)N(C=2C=CC=CC=2)N1C1=CC=CC=C1 VYMDGNCVAMGZFE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板的制作方法，该阵列基板的制作方法包括：通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案，所述第一区域为预定用于形成薄膜晶体管的源漏电极的区域；在保留有第一区域的源漏电极层的基板上形成透明导电层；通过构图工艺，形成第一透明电极和延伸部的图案；所述延伸部延伸到所述第一区域的预定形成源电极的第一位置的上方；通过构图工艺，去除所述第一区域中所述第一位置和第二位置之外的源漏电极层，形成源漏电极图案，所述第二位置为预定形成漏电极的位置。本发明改善了画面品质。
Description
技术领域
本发明涉及显示技术领域，特别是一种阵列基板的制作方法。
背景技术
TFT-LCD(Thin-Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)包括彩膜基板、阵列基板和位于所述彩膜基板与阵列基板之间的液晶层，所述阵列基板包括透明基板、以及位于所述透明基板上的多个相互平行的栅线和与所述栅线交叉且电性绝缘的多个数据线，其中，两相邻栅线和两相邻数据线围成一个像素单元。
每个像素单元包括像素电极、存储电容Cs、液晶电容Clc和作为开关器件的TFT(薄膜晶体管)，Cs和Clc并行连接于像素电极，且所述像素电极与TFT连接。
如图1所示，像素单元的TFT包括源电极101、栅极102、漏电极103和半导体层104，从图1中可以发现，所述源电极101与所述栅极102交叠。由于这种交叠会产生寄生电容Cgs，其中Cgs的大小和所述源电极与栅极的交叠面积有关。
针对一个像素单元，在与所述像素单元的TFT的栅极连接的栅线上施加有开启电压时，所述TFT处于导通状态，与所述TFT的漏电极连接的数据线上的数据电压施加到像素电极上，对与并行连接于所述像素电极的Cs和Clc进行充电。在与所述TFT的栅极连接的栅线上施加有关闭电压以使该TFT处于关闭状态时，施加到像素电极上的电压会由于寄生电容Cgs的存在而发生跳变，且所述像素电极上的电压跳变量如下:
其中，ΔVg为栅极上施加的开启电压与关闭电压之差。
不同像素单元的寄生电容Cgs不同时，不同像素单元的像素电极上的电压跳变量不同，使得不同像素的灰度不均匀，从而引起画面品质不良，比如，出现Flicker(画面闪烁)和Mura(画面灰度不均匀)等。
现有的ADS(Advanced Super Dimension Switch,高级超维场转换)模式的TFT-LCD中，如图1所示，像素电极的一部分105是在源漏电极形成之后，直接搭接到源电极上来形成与TFT的电连接。
图1所示的方式下，其中Cgs的大小和所述源电极与栅极的交叠面积有关，如果像素电极搭接到源电极101的部分位于源电极101的区域内，则不会引入新的寄生电容。
但一旦制作过程中，像素电极的制作出现错位，如图2a和图2b所示的错误情况，由于像素电极搭接到源电极101的部分与源电极101而额外产生与栅电极102的交叠，进而会在源电极和栅极之间的寄生电容Cgs的基础上额外产生新的寄生电容，而这种新的寄生电容的出现就会带来上述的画面品质不良的问题。
综上所述，目前的TFT-LCD的制作方法中存在由于像素电极制作过程中的错位带来的画面品质不良的问题。
当然，反转ADS阵列基板同样也存在上述问题，只不过其引起不是由于像素电极的制作出现错位引起的，而是制作与像素电极通过过孔连接的连接部引起的，在此不再详细说明。
应当理解的是，虽然现有的技术缺陷是以ADS液晶面板为例进行的说明，但其他类型的阵列基板的制作也存在类似的问题，在此不一一详细说明。
发明内容
本发明实施例的目的在于提供一种阵列基板的制作方法、阵列基板及显示装置，提高画面品质。
为了实现上述目的，本发明实施例提供了一种阵列基板的制作方法，包括：
通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案，所述第一区域为预定用于形成薄膜晶体管的源漏电极的区域；
在保留有第一区域的源漏电极层的基板上形成透明导电层；
通过构图工艺，形成第一透明电极和延伸部的图案；所述延伸部延伸到所述第一区域的预定形成源电极的第一位置的上方；
通过构图工艺，去除所述第一区域中所述第一位置和第二位置之外的源漏电极层，形成源漏电极图案，所述第二位置为预定形成漏电极的位置。
上述的阵列基板的制作方法，其中，还包括：
通过构图工艺，在衬底基板上形成栅线、栅极和栅绝缘层的图案；
在栅绝缘层上依次形成半导体层和源漏电极层。
上述的阵列基板的制作方法，其中，构成薄膜晶体管的所述栅极、源电极、漏电极和半导体层位于所述栅线所在的区域内。
上述的阵列基板的制作方法，其中，所述栅极与所述栅线一体形成。
上述的阵列基板的制作方法，其中，所述通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案的过程中，还形成位于第二区域的源漏电极层的图案，所述第二区域为预定用于形成数据线的区域。
上述的阵列基板的制作方法，其中，所述通过构图工艺，形成第一透明电极和一延伸部的图案过程中，还形成位于所述第二位置和第二区域的所述透明导电层的图案。
上述的阵列基板的制作方法，其中，还包括：
在形成有源漏电极的基板上形成保护层；
通过构图工艺，在保护层上形成第二透明电极的图案。
上述的阵列基板的制作方法，其中，所述第一透明电极为像素电极，所述第二透明电极为公共电极，所述延伸部从所述像素电极延伸到所述第一区域的预定形成源电极的第一位置的上方。
上述的阵列基板的制作方法，其中，所述第一透明电极为公共电极，所述第二透明电极为像素电极，所述延伸部与所述公共电极电隔离，所述延伸部与像素电极电连接。
为了更好的实现上述目的，本发明实施例还提供了一种阵列基板，包括薄膜晶体管和延伸部，所述延伸部位于薄膜晶体管漏极上方，且所述延伸部在所述薄膜晶体管栅极上的正投影，位于所述薄膜晶体管漏极在所述薄膜晶体管栅极的正投影内。
为了更好的实现上述目的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本发明实施例具有如下有益效果：
本发明实施例的阵列基板的制作方法中，在形成半导体层和用于制作源漏电极的源漏电极层后，并不直接制作源漏电极，而是保留预定用于形成源漏电极层的区域的半导体层和源漏电极层，然后在形成透明导电层(即ITO层)后，处理形成包括延伸到预定形成源电极的位置的延伸部的图案，最后将保留区域中的位于像素电极的位置和位于预定形成源电极的位置之外的源漏电极层去除，最终形成源漏电极。上述的方式下，延伸部与栅电极重叠的部分完全位于源电极与栅电极重叠的区域内，因此，避免了由于制作错位而引入的新的寄生电容，进而改善由于制作错位带来的如Flicker(画面闪烁)和Mura(画面灰度不均匀)等画面品质不良问题。
附图说明
图1表示ADS模式的理想像素单元的结构示意图；
图2a-图2b表示像素电极出现错位的像素单元的结构示意图；
图3表示本发明实施例的阵列基板的制作方法的流程示意图；
图4a和图4b分别为对应于像素电极制作发生如图2a和图2b所示的偏移时，本发明实施例方法制作的阵列基板的示意图；
图5为本发明实施例方法制作的TFT位于栅线上方的阵列基板的示意图；
图6a-图6f为发生水平方向的偏移时本发明实施例的方法制作阵列基板的详细流程示意图；
图7a-图7b为发生垂直方向的偏移时本发明实施例的方法制作阵列基板的部分工艺流程示意图。
具体实施方式
本发明实施例的阵列基板的制作方法、阵列基板及显示装置中，在形成半导体层和用于制作源漏电极的源漏电极层后，并不直接制作源漏电极，而是保留预定用于形成源漏电极层的区域的半导体层和源漏电极层，然后在形成透明导电层(如通常采用的ITO层)后，处理透明导电层，形成延伸到预定形成源电极的位置的延伸部，最后将保留区域中的位于预定形成源漏电极的位置之外的源漏电极层去除，最终形成源漏电极。上述的方式下，延伸部与栅电极重叠的部分完全位于源电极与栅电极重叠的区域内，因此，避免了制作错位而引入新的寄生电容，因此，避免了制作错位而带来的如Flicker(画面闪烁)和Mura(画面灰度不均匀)等画面品质不良问题。
本发明实施例的-阵列基板的制作方法，如图3所示，包括：
步骤301，通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案，所述第一区域为预定用于形成薄膜晶体管的源漏电极的区域；
步骤302，在保留有第一区域的源漏电极层的基板上形成透明导电层；
步骤303，通过构图工艺，形成第一透明电极和延伸部的图案；所述延伸部延伸到所述第一区域的预定形成源电极的第一位置的上方；
步骤304，通过构图工艺，去除所述第一区域中所述第一位置和第二位置之外的源漏电极层，形成源漏电极图案，所述第二位置为预定形成漏电极的位置。
在此，应该说明的是，延伸部延伸到第一位置的上方是表示延伸部和第一位置之间具有交叠，并不表示延伸部完全位于第一位置的内部，即使得延伸部与源电极电连接即可。同时，本发明实施例可以用于ADS模式的阵列基板，也可以用于反转ADS模式的阵列基板。
本发明实施例用于ADS模式的阵列基板时，上述的第一透明电极为像素电极，所述延伸部与像素电极连接，从所述像素电极延伸到所述第一区域的预定形成源电极的第一位置的上方。
本发明实施例用于反转ADS模式的阵列基板时，上述的第一透明电极为公共电极，而所述延伸部与公共电极并不连接，而是与像素电极电连接。
本发明实施例中，相比于现有技术的制作工艺，在形成半导体层和源漏电极层后，并不直接制作源漏电极，而是保留预定用于形成源漏电极层的区域的源漏电极层，然后在形成透明导电层(如通常采用的ITO层)后，处理透明导电层，形成延伸到预定形成源电极的位置的延伸部。
最后将保留区域中的位于预定用于形成源、漏电极的位置之外的源漏电极层去除，最终形成源漏电极。
上述的方式下，由于源漏电极最后形成，因此预定形成源、漏电极的位置(即前述的第一位置和第二位置)之外的源漏电极层被去除时，如果之前其上还保留有透明导电层，则该透明导电层必然会被同时去除。换句话说，延伸部与栅极交叠的部分必然存在对应的被保留的源电极，或者说保留下来的透明导电层一定是位于源漏电极层的保留下来作为源电极的部分所在的区域内部，而不会超出保留下来作为源电极的部分。
由于寄生电容的大小和所述源电极与栅极的交叠面积有关，不管源漏电极在第一透明电极(可能是像素电极，也可能是公共电极)之前形成还是在第一透明电极之后形成，只要能够保证与像素电极电连接的延伸部(取决于面板的模式，可能与像素电极位于同一层，直接连接，也可能与像素电极位于不同层，通过过孔连接)搭接到源电极的部分是位于最终的源电极所在区域的内部，而没有超出源电极所在的区域，则寄生电容只受到源电极的位置、大小的影响，而不会受到延伸部的影响。
现有的阵列基板的制作过程中，先形成源漏电极，然后制作上述的延伸部，而制作上述的延伸部过程中的偏移将无法保证延伸部搭接到源电极的部分不超出源电极所在的区域，而本发明实施例的方法恰好能够保证这一点。因此，本发明实施例中，透明导电层的偏移不会产生新的寄生电容，也就改善了由于透明导电层偏移带来的寄生电容的变化而导致的如Flicker(画面闪烁)和Mura(画面灰度不均匀)等画面品质不良问题。
下面以ADS阵列基板为例，结合图2a、2b、4a和4b解释如下。
首先说明的是，由于本发明实施例的目的在于改进透明导电层的偏移对Cgs的影响，因此图4a和图4b中仅示出源电极101之上的透明导电层105，但并不代表漏电极103之上必然没有透明导电层覆盖，只不过由于其不会对Cgs产生影响，在图中没有示出。
利用本发明实施例的方法，假定透明导电层偏移如图2a和图2b所示，则本发明实施例的方法最后形成的基板如图4a和图4b所示。
首先结合图2a和图4a说明如下。
如图2a所示，现有技术中由于像素电极错位，导致像素电极与源电极搭接时，一部分位于源电极所在的区域内，而另一部分超出源电极所在的区域，而这些超出的部分将会和栅极交叠，引入新的寄生电容，而这些新引入的寄生电容将会导致之前提到的Flicker(画面闪烁)和Mura(画面灰度不均匀)等画面品质不良问题。
而采用本发明实施例的方法得到的阵列基板如图4a所示，可以发现，在最后制作源、漏电极时，原本超出源电极所在区域的像素电极的延伸部都会被去除，因此最后剩下的与源电极搭接的部分完全位于源电极所在的区域内，因此不会产生新的寄生电容。
下面结合图2b和图4b说明如下。图2a中，像素电极向下一条栅线的方向发生了偏移，而图2b中，像素电极向数据线方向发生了偏移。
如图2b所示，现有技术中由于像素电极错位，导致像素电极与源电极搭接时，一部分位于源电极所在的区域内，而另一部分超出源电极所在的区域，而这些超出的部分将会和栅极交叠，引入新的寄生电容，而这些新引入的寄生电容将会导致之前提到的Flicker(画面闪烁)和Mura(画面灰度不均匀)等画面品质不良问题。
而采用本发明实施例的方法得到的阵列基板如图4b所示，可以发现，在最后制作源、漏电极时，原本超出源电极所在区域的像素电极的延伸部都会被去除，因此最后剩下的与源电极搭接的部分完全位于源电极所在的区域内，因此不会产生新的寄生电容。
也就是说，利用本发明实施例的方法，像素电极的偏移不会引入新的寄生电容，也就避免了像素电极的偏移所导致的如Flicker(画面闪烁)和Mura(画面灰度不均匀)等画面品质不良问题。在本发明的具体实施例中，构图工艺包括成膜、曝光、显影、刻蚀等部分或全部工艺。刻蚀还分为干刻和湿刻，本发明在刻蚀源漏电极层时优先采用湿刻。
在本发明的具体实施例中，去除所述第一区域中所述第一位置和预定形成漏电极的第二位置之外的源漏电极层，形成源漏电极时，如果像素电极的制作发生了偏移，则第一区域中所述第一位置和预定形成漏电极的第二位置之外的部分，有的只有源漏电极层，但有的会同时存在源漏电极层和透明导电层。
如果同时存在源漏电极层和透明导电层，则去除的方式可以是多种，简要说明如下：
方式一、分两次独立刻蚀，首先去除第一区域中第一位置和第二位置之外的透明导电层，然后去除第一区域中第一位置和第二位置之外的源漏电极层；
例如：透明导电薄膜可以采用包括盐酸、硝酸的蚀刻剂进行刻蚀，透明导电薄膜可以采用ITO，IZO等；源漏电极膜层可以采用包括磷酸、硝酸的蚀刻剂进行刻蚀，源漏电极膜层可以采用Al、Mo、Cu、Al-Nd等金属或合金。-
方式二、一次刻蚀同时去除第一区域中第一位置和第二位置之外的透明导电层和源漏电极层。
可以采用包含硝酸、盐酸、过氧化氢、唑化合物的蚀刻剂来同时蚀刻掉透明导电层和源漏电极膜层，例如：透明导电层为ITO，源漏电极层为铜和铜的合金。
当然，本发明具体实施例还可以采用其他的方式来去除第一区域中第一位置和第二位置之外的透明导电层和源漏电极层，在此不一一举例说明。
众所周知的是，阵列基板上都形成有栅线和与所述栅线电连接的栅极，在现有技术中，阵列基板上的TFT包括两种类型，一种类型为底栅型TFT和顶栅型TFT。
可以理解的，底栅型TFT应该被解释为底栅TFT的统称，所谓底栅TFT：TFT的栅极位于TFT的半导体层下方的这一类TFT。依据同一理由，顶栅型TFT应该被解释为顶栅TFT的统称，所谓顶栅TFT：TFT的栅极位于TFT半导体层上方的这一类TFT。
但不管是底栅型TFT，还是顶栅型TFT，都存在Cgs，而Cgs的形成原因也相同，所以本发明实施例的方法既可以应用于底栅型TFT，也可以应用于顶栅型TFT。
本发明实施例的方法用于底栅型TFT时，所述阵列基板的制作方法还包括：
通过构图工艺，在衬底基板上形成栅线、栅极和栅绝缘层的图案；
在栅绝缘层上依次形成半导体层和源漏电极层。
当然，一般阵列基板的制作工艺中，所述栅极与所述栅线一体形成。在形成栅极和栅线的同时，还可以形成公共电极。
在本发明的具体实施例中，通过上述工艺过程中的形成的TFT可以位于各种位置，如图4a、4b中，该TFT可以形成在由栅线和数据线所限定的像素区中。
图4a和图4b所示的阵列基板使用时，背光会直接照射到半导体层上，而半导体层中载流子在光照的影响下的更加活跃，半导体的电阻减小，从而导致薄膜晶体管上的漏电流变大。而当薄膜晶体管上的漏电流过大时，将导致薄膜晶体管出现漏电现象，最终导致显示装置上出现画面闪烁、影响残留等现象。
因此，为了避免半导体层被背光照射，本发明实施例中，可以将TFT形成在栅线的上方，既能够避免由于半导体层被背光照射所导致的漏电现象，对此说明如下。
如图5所示，本发明实施例中，TFT形成在栅线的上方，即构成薄膜晶体管的栅极、源电极101、漏电极103和半导体层104位于所述栅线100所在的区域内。
通常所述薄膜晶体管分层架构，栅极、栅绝缘层、半导体层及源漏电极层依次排布。所述半导体层在背光照射下，载流子将更加活跃，可能形成漏电流，最终导致画面闪烁。为了杜绝上述问题，降低光照漏电流的产生，在本发明具体实施例中，将所述薄膜晶体管设置在栅线所在的区域内，与像素电极105连接时，由像素电极通过延伸至栅线所在区域的延伸部1051与薄膜晶体管的源电极101相连。图5中，由于薄膜晶体管位于栅线所在的区域内，因此可以省去栅极的制作，也就是说，栅极与所述栅线一体形成，栅线对应于半导体层的部分即可成为栅极。
如图5所示，背光源发出的光线在栅线100所在的区域被栅线100阻挡，无法透过栅线照射到半导体层104，因此半导体层的载流子不会受到背光源发出的光线的影响，降低了漏电流的产生。
应当理解的是，上述的漏电极、源电极、像素电极、半导体层以及延伸部的形状仅仅是举例说明，本发明实施例并不限定上述各个部件的形状。
当然，在本发明的具体实施例中，对包括半导体层和形成于半导体层之上的源漏电极层的第一中间基板进行处理的过程中，还可以同时保留预定用于形成数据线的第二区域的所述源漏电极层，使得漏电极与数据线一体形成。
当然，对所述透明导电层进行构图工艺，形成像素电极和一延伸部的过程中，还可以保留第二位置和第二区域的所述透明导电层，即保留漏电极和数据线上的透明导电层。
当然，在形成上述的结构之后，为形成完整的阵列基板，上述的阵列基板的制作方法，还包括：
在形成有源漏电极的基板上形成保护层；
在保护层上形成公共电极的图案。
下面结合一个更加详细的过程来说明本发明实施例的方法。
在以下的实施例中，以阵列基板中的TFT为底栅结构的TFT，且阵列面板为ADS阵列面板为例进行说明。
如图6a-6d所示，本发明实施例的阵列基板的制作方法包括：
步骤A1，在基板上形成栅金属层；
步骤A2，通过构图工艺，形成栅线和栅电极图案，栅线和栅电极图案如图6a所示，其中仅示意出一条栅线100和一个栅电极102；
步骤A3，在形成栅线和栅电极图案的基板上依次形成栅绝缘层和半导体层，并通过构图工艺，在所述栅电极上形成半导体层硅岛图案；
通过上述过程之后的阵列基板的结构如图6b所示，其中具有一个半导体层硅岛图案104；
步骤A4，形成源漏电极层，通过构图工艺，形成位于预定用于形成薄膜晶体管的半导体层和预定用于形成源漏电极的第一区域108的源漏电极层。
当然，上述的步骤A3和A4也可以是在形成栅绝缘层之后，依次形成半导体层和源漏电极层，然后通过构图工艺，形成位于第一区域108的源漏电极层和半导体层图案。
本步骤与现有技术的工艺不同之处在于，在本步骤并不形成源漏电极，源漏电极的制作将在像素电极制作完成之后来形成。
通过上述过程之后的阵列基板的结构如图6c所示，其中预定用于形成薄膜晶体管的半导体层和源漏电极的第一区域108的源漏电极层得到保留；
步骤A5，形成第一透明导电层薄膜，然后进行构图工艺，形成如图6d所示的像素电极105和一延伸部1051；所述延伸部1051从所述像素电极105延伸到所述第一区域的预定形成源电极的第一位置1081的上方；
如图6d所示，由于第一透明导电层构图时发生偏移，所以如果源电极在区域1081预先形成，假定与栅极的交叠面积为S1，则延伸部1051超出预定形成源电极的第一位置1081的部分则会引入新的寄生电容。
而利用本发明实施例的方法则不会，如下步骤所述。
步骤A6，进行构图工艺，去除第一位置1081和第二位置1082之外源漏电极层，形成源漏电极。
结合图6d和图6e所示，步骤A6之后延伸部1051在预定形成源电极之外的部分被完全去除，因此，源电极和延伸部作为一个整体来看，其与栅极之间的交叠面积完全等于源电极与栅极之间的交叠面积，因此，利用本发明实施例的方法形成的阵列基板中，像素电极制作过程中的偏移不会引入新的寄生电容，因此能够提高画面品质。
在此之后还包括：
步骤A7，形成保护层；
步骤A8，在保护层上形成第二透明导电层；
步骤A9，进行构图工艺，形成如图6f所示公共电极610。
应当理解的是，上述图6f中公共电极是狭缝状的公共电极，但公共电极也可以是其它形状的公共电极，如板状等，在此不一一列举。
应当理解的是，上述实施例以第一透明电极为像素电极，所述第二透明电极为公共电极为例进行介绍的；但不以此为限，还可以是第一透明电极为公共电极，所述第二透明电极为像素电极，此时，所述第一透明电极与所述延伸部需要断开，而使得作为像素电极的第二透明电极与所述延伸部和所述源电极电连接(例如：通过在保护层上的过孔)。
图6a-6e中，像素电极的制作是在水平方向发生了偏移，而在垂直方向发生的偏移利用本发明实施例的方法同样可以克服，如图7a-7b所示。
如图7a所示，制作像素电极时，在垂直方向上超出了源电极的预定位置，此时按照本发明实施例的方法，将第一位置1081和第二位置1082之外源漏电极层去除之后得到的结构如图7b所示，其中源电极和延伸部作为一个整体来看，其与栅极之间的交叠面积完全等于源电极与栅极之间的交叠面积。
当然，上述的说明中，源电极和漏电极都是以条形为例进行的说明，但本发明实施例并不限定源漏电极的形状，由于原理完全相同，在此不一一举例说明。本发明实施例还提供了一种利用上述任一方法制作得到的阵列基板。例如采用步骤301-304以及附图3的制作方法。
上述的阵列基板中，包括：薄膜晶体管和延伸部，所述延伸部位于薄膜晶体管漏极上方，且所述延伸部在所述薄膜晶体管栅极上的正投影，位于所述薄膜晶体管漏极在所述薄膜晶体管栅极的正投影内。
优选的，所述延伸部在所述薄膜晶体管栅极上的正投影与所述薄膜晶体管漏极在所述薄膜晶体管栅极的正投影相互重合。
优选的，薄膜晶体管的所述源电极、漏电极位于薄膜晶体管的半导体层所在的区域内。
优选的，薄膜晶体管的所述栅极、源电极、漏电极和半导体层位于所述栅线所在的区域内。
优选的，所述栅极与所述栅线一体形成。
优选的，阵列基板的数据线、以及薄膜晶体管的源电极的上方覆盖有透明导电层，且与所述延伸部在同一次构图工艺形成。
优选的，阵列基板还包括第一透明电极，所述延伸部与第一透明电极同一次构图工艺形成。
进一步的，阵列基板还包括第二透明电极，所述第二透明电极与所述第一透明电极形成高级超维场模式(简称ADS)。即第一透明电极可以为公共电极或像素电极，相应的，第一透明电极可以为像素电极或公共电极。
方式一：所述第一透明电极为像素电极，所述延伸部从所述像素电极延伸到源电极的上方(即使得所述像素电极与所述源电极通过所述延伸部电连接)；
方式二：所述第一透明电极为公共电极，所述延伸部与像素电极电连接。(即所述第一透明电极与所述延伸部需要断开，而使得作为像素电极的第二透明电极与所述源电极通过所述延伸部电连接)。
从另一个方面对上述的阵列基板描述如下，阵列基板包括：
对透明导电层进行构图工艺得到的第一透明电极；
对透明导电层进行构图工艺时保留的延伸到预定形成源电极的第一位置的延伸部；
去除第一区域的所述第一位置和预定形成漏电极的第二位置之外的源漏电极层形成的源、漏电极，所述第一区域为预定用于形成薄膜晶体管的源漏电极的区域；
所述源电极、漏电极和栅极以及半导体层构成一薄膜晶体管，所述源电极、漏电极、栅极以及半导体层位于栅线所在的区域内。
所述的阵列基板中，在所述栅线所在的区域内，所述延伸部和所述薄膜晶体管漏极完全重合。
所述的阵列基板中，所述栅极与所述栅线一体形成。
所述的阵列基板中，薄膜晶体管的所述源电极、漏电极位于薄膜晶体管的半导体层所在的区域内。
所述的阵列基板中，阵列基板的数据线、以及薄膜晶体管的源电极的上方覆盖有透明导电层，且与所述延伸部在同一次构图工艺形成。
优选的，所述延伸部与第一透明电极同一次构图工艺形成。
进一步的，阵列基板还包括第二透明电极，所述第二透明电极与所述第一透明电极形成高级超维场模式(简称ADS)。即第一透明电极可以为公共电极或像素电极，相应的，第一透明电极可以为像素电极或公共电极。
所述第一透明电极为像素电极时，所述延伸部从所述像素电极延伸到源电极的上方(即使得所述像素电极与所述源电极通过所述延伸部电连接)；
所述第一透明电极为公共电极时，所述延伸部与像素电极电连接，即所述第一透明电极与所述延伸部需要断开，而第二透明电极(像素电极)与所述源电极通过所述延伸部电连接。
所述的阵列基板中，所述漏电极和数据线上覆盖有所述透明金属层。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本实施例的显示装置可以为：电子纸、OLED显示装置，液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件等。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种阵列基板的制作方法，其特征在于，包括：
通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案，所述第一区域为预定用于形成薄膜晶体管的源漏电极的区域；
在保留有第一区域的源漏电极层的基板上形成透明导电层；
通过构图工艺，形成第一透明电极和延伸部的图案；所述延伸部延伸到所述第一区域的预定形成源电极的第一位置的上方；
通过构图工艺，去除所述第一区域中所述第一位置和第二位置之外的源漏电极层，形成源漏电极图案，所述第二位置为预定形成漏电极的位置。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，还包括：
通过构图工艺，在衬底基板上形成栅线、栅极和栅绝缘层的图案；
在栅绝缘层上依次形成半导体层和源漏电极层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，构成薄膜晶体管的所述栅极、源电极、漏电极和半导体层位于所述栅线所在的区域内。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述栅极与所述栅线一体形成。
5.根据权利要求1-3中任意一项所述的阵列基板的制作方法，其特征在于，所述通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案的过程中，还形成位于第二区域的源漏电极层的图案，所述第二区域为预定用于形成数据线的区域。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述通过构图工艺，形成第一透明电极和一延伸部的图案过程中，还形成位于所述第二位置和第二区域的所述透明导电层的图案。
7.根据权利要求1-3中任意一项所述的阵列基板的制作方法，其特征在于，还包括：
在形成有源漏电极的基板上形成保护层；
通过构图工艺，在保护层上形成第二透明电极的图案。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第一透明电极为像素电极，所述第二透明电极为公共电极，所述延伸部从所述像素电极延伸到所述第一区域的预定形成源电极的第一位置的上方。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第一透明电极为公共电极，所述第二透明电极为像素电极，所述延伸部与所述公共电极电隔离，所述延伸部与像素电极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310560022.9A CN103560111B (zh) | 2013-11-12 | 2013-11-12 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310560022.9A CN103560111B (zh) | 2013-11-12 | 2013-11-12 | 阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103560111A CN103560111A (zh) | 2014-02-05 |
| CN103560111B true CN103560111B (zh) | 2015-03-25 |
Family
ID=50014324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310560022.9A Active CN103560111B (zh) | 2013-11-12 | 2013-11-12 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103560111B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084416A (ja) * | 2003-09-09 | 2005-03-31 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
| CN101556959A (zh) * | 2008-04-10 | 2009-10-14 | 北京京东方光电科技有限公司 | 阵列基板及液晶显示装置 |
| CN102062982B (zh) * | 2010-10-18 | 2012-07-18 | 深超光电（深圳）有限公司 | 像素结构 |
| CN202975547U (zh) * | 2012-12-14 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种阵列基板 |
-
2013
- 2013-11-12 CN CN201310560022.9A patent/CN103560111B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103560111A (zh) | 2014-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103208491B (zh) | 阵列基板及其制造方法、显示装置 | |
| EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
| CN207650508U (zh) | 一种阵列基板及显示装置 | |
| CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
| KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
| CN103499906A (zh) | 一种阵列基板、其制备方法及显示装置 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103413811B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN203521413U (zh) | 一种阵列基板及显示装置 | |
| CN103383945A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN204028524U (zh) | 显示基板及显示装置 | |
| CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
| CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN106575062B (zh) | 有源矩阵基板及其制造方法 | |
| CN104952887A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104409483A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103700668A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN202888180U (zh) | 阵列基板及显示装置 | |
| CN114005882B (zh) | 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 | |
| CN103560111B (zh) | 阵列基板的制作方法 | |
| KR102037514B1 (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |