DE69720856T2 - Laserkristallisation eines amorphen Siliziumfilms für einen TFT - Google Patents

Laserkristallisation eines amorphen Siliziumfilms für einen TFT Download PDF

Info

Publication number
DE69720856T2
DE69720856T2 DE69720856T DE69720856T DE69720856T2 DE 69720856 T2 DE69720856 T2 DE 69720856T2 DE 69720856 T DE69720856 T DE 69720856T DE 69720856 T DE69720856 T DE 69720856T DE 69720856 T2 DE69720856 T2 DE 69720856T2
Authority
DE
Germany
Prior art keywords
channel
laser
source
semiconductor film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69720856T
Other languages
English (en)
Other versions
DE69720856D1 (de
Inventor
Kiyoshi Motosu-Gun Yoneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of DE69720856D1 publication Critical patent/DE69720856D1/de
Application granted granted Critical
Publication of DE69720856T2 publication Critical patent/DE69720856T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer Flüssigkristallanzeige (LCD), und speziell einer eine Treiberschaltung enthaltenden LCD, in der ein Dünnfilmtransistor (TFT) in einem Anzeigeabschnitt und einem Umfangsabschnitt einer Platine ausgebildet ist.
  • Beschreibung der relevanten Technik
  • In den letzten Jahren wurde, wegen des Vorteils geringer Größe und Dicke und niedrigen Stromverbrauchs, eine LCD (Flüssigkristallanzeige) im Gebiet von OA-(Büroautomatisierungs)-undAV-(Audio/Video)-Vorrichtungen in die Praxis umgesetzt. Insbesondere realisiert eine Aktivmatrixbauart, die mit einem TFT versehen ist, wie etwa ein Schaltelement zur zeitlichen Steuerung zum Umschreiben von Bilddaten an Pixeln, eine Bewegungs-animierte Anzeige mit einem großen Bildschirm und hoher Auflösung und wird daher in Anzeigen verschiedener Televisionssysteme, Personal-Computer und dgl. verwendet.
  • Ein TFT ist ein Feldeffekttransistor, der erhalten wird, indem eine Halbleiterschicht zusammen mit einer Metallschicht in einer vorbestimmten Form auf einem Isoliersubstrat ausgebildet wird. In einer Aktivmatrix-LCD ist ein Paar gegenüberliegender Substrate so angeordnet, dass sie Flüssigkristall zwischen sich aufnimmt, und eine Elektrode von jedem einer Mehrzahl von Kondensatoren zum Ansteuern des Flüssigkristalls, die zwischen dem Paar von Substraten ausgebildet sind, ist mit einem entsprechenden TFT verbunden.
  • Es ist eine LCD entwickelt worden, die polykristallines Silizium (p-Si) als Halbleiterschicht von TFTs anstatt von amorphem Silizium (a-Si) verwendet, das häufig benutzt worden ist, und ist das Tempern unter Verwendung eines Laserstrahls für das Körnerwachstum in Verwendung genommen worden. Allgemein hat p-Si eine höhere Mobilität als a-Si, so dass TFTs verkleinert werden können und ein hohes Aperturverhältnis und eine hohe Auflösung realisiert werden können. Da es zusätzlich möglich ist, mittels der Verwendung von p-Si eine Gate-selbstausrichtende Struktur anzuwenden, wird ein feines TFT-Element erreicht, und die parasitäre Kapazität kann reduziert werden, so dass TFTs mit höherer Geschwindigkeit erreicht werden können. Demzufolge kann eine elektrisch komplementäre Verbindungsstruktur, z. B. ein CMOS (komplementärer Metalloxidhalbleiter) unter Verwendung eines n-ch-TFTs und eines p-ch-TFTs gebaut werden, so dass durch Anwendung von p-Si-TFT eine Hochgeschwindigkeits-Treiberschaltung ausgebildet werden kann. Da somit ein Treiberschaltungsabschnitt integral mit einem Anzeigebereich auf demselben Substrat ausgebildet werden kann, können die Herstellungskosten reduziert werden und realisiert das LCD-Modul eine geringe Größe.
  • Als ein Verfahren der Bildung eines p-Si-Films auf einem Isoliersubstrat gibt es ein Umkristallisationsverfahren durch Tempern von a-Si, das unter niedriger Temperaturgebildet ist, oder ein Festphasen-Wachstumsverfahren unter hoher Temperatur: In jedem FaN muss der Prozess unter einer hohen Temperatur von 900°C oder mehr durchgeführt werden. Daher ist es im Hinblick auf die Wärmebeständigkeit nicht möglich, ein billiges Glassubstrat zu verwenden, sondern es ist ein teures Quarzglassubstrat erforderlich, was zu hohen Herstellungskosten führt. Im Gegensatz hierzu sind Entwicklungen für ein Verfahren durchgeführt worden, das die Verwendung eines billigen Glassubstrats als Isoliersubstrat gestattet, durch Ausführung eines Siliziumpolykristallisationsprozesses bei einer relativ niedrigen Temperatur von 600°C oder weniger, mit der Verwendung einer Lasertemperung. Diese Verfahrensart, in der in sämtlichen Herstellungsschritten von TFTs die Verarbeitungstemperatur somit 600°C oder weniger beträgt, wird Niedertemperaturprozess genannt und ist für die Massenproduktion von LCDs bei geringen Kosten erforderlich.
  • Die EP 0631325 (Semiconductor Energy Laboratory Co., Ltd.) beschreibt ein Verfahren zum Herstellen eines kristallinen Siliziumfilms durch Hinzufügen eines Katalysators zu einem a-Si-Film, und Erhitzen des den Katalysator enthaltenden Si-Films bei einer geringen Temperatur, um den a-Si-Film zu kristallisieren. Jedoch befasst sich diese nicht mit den nun nachfolgend beschriebenen Problemen.
  • 1 ist eine Draufsicht, die eine Beziehung zwischen einem zu bearbeitenden Substrat 1 und Richtungen von Excimer-Laser-Bestrahlung und Abtastung bei einer Excimer-Laser-Temperung (ELA) zeigt. Das zu verarbeitende Substrat 1 ist ein übliches alkalifreies Glassubstrat, und auf der Oberfläche des Substrats wird eine a-Si-Schicht gebildet. Das Aktivmatrixsubstrat 5 enthält einen Teil einer LCD, die eine Anzeigefläche 2 enthält, die eine Vielzahl von in einer Matrix angeordneten Pixeln aufweist, und eine Gate-Treiberfläche 3 und eine Drain-Treiberfläche 4, die in Umfangsabschnitten des Anzeigebereichs 2 ausgebildet sind. Das Substrat 1 ist ein Muttergiassubstrat, das eine Mehrzahl der Aktivmatrixsubstrate 5 enthält. An jeder solchen Anzeigefläche 2 wird eine Pixelelektrode als eine der Elektroden eines Pixelkondensators zum Ansteuern des Flüssigkristalls derart ausgebildet, dass die Elektroden in einer Matrix ausgebildet und angeordnet werden, und die TFTs werden so ausgebildet, dass sie jeweils mit den Elektroden verbunden sind. Der Gate-Treiber 3 wird hauptsächlich aus einem Schieberegister aufgebaut, und der Drain-Treiber 4 wird hauptsächlich aus einem Schieberegister und einer Abtast- und Halteschaltung aufgebaut. Diese Treiber 3 und 4 werden durch ein TFT-Feld, wie etwa CMOS oder dgl., ausgebildet.
  • Das Substrat 1 wird einer ELA unterzogen, um a-Si zur Bildung von p-Si zu polykristallisieren. Die ELA wird ausgeführt durch Aufstrahlen eines Zeilenstrahls, der aus einem vorbestimmten optischen System erhalten ist, und durch Vorsehen des Zeilenstrahls zum Abtasten. Das Abtasten erfolgt durch Verschieben jedes Laserimpulses um einen vorbestimmten Versatz, so dass der Laserstrahl läuft und Randlinien zieht, wie in 4 mit den unterbrochenen Linien C angegeben. Jedoch hat ein p-Si-Film, der somit durch die ELA gebildet ist, ein Problem darin, dass ein linearer Bereich, der nur eine geringe Kristallinität dort erreicht, wo die Korngröße nicht ausreichend groß geworden ist, entlang der Strahlzeilenrichtung gebildet wird. Hier hat jeder der auf dem Substrat 1 gebildeten TFTs eine Kanallängsrichtung und eine Kanalbreitenrichtung, die entweder der vertikalen Richtung V oder der horizontalen Richtung H in Bezug auf das Substrat 1 entsprechen.
  • Wie in 2 gezeigt, ist der auf dem Substrat 1 gebildete TFT so aufgebaut, dass eine Gate-Elektrode 13 an einem inselartigen Kanalbereich CH eines p-Si-Films vorgesehen ist, wobei ein Gate-Isolationsfilm dazwischen eingesetzt ist. Bereiche LD, wo Verunreinigungen mit hohen und niedrigen Dichten in P-Si dotiert sind, sind jeweils an beiden Seiten des Kanalbereichs CH vorgesehen. Ferner sind Source- und Drain-Bereiche S und D jeweils außerhalb der LD-Bereiche ausgebildet. Ein defekter Kristallisationsbereich, der sich linear entlang der Längsrichtung des Zeilenstrahls erstreckt, wie oben beschrieben, wird in der Kanallängenrichtung L oder der Kanalbreitenrichtung W positioniert, wo ein inselartiger TFT gebildet ist. Insbesondere verbleibt, wenn ein solcher defekter Kristallisationsbereich sich in die Kanalbreitenrichtung W erstreckt, der defekte Kristallisationsbereich in der Richtung, die in 2 mit dem Zeichen R angegeben ist, wobei er einen Trägerweg, der die Source- und Drain-Bereiche S und D miteinander verbindet, vollständig kreuzt. Da der defekte Kristallisationsbereich R einen hohen Widerstand hat, sinkt der Einschaltstrom ab, wenn er zwischen den Source- und Drain-Bereichen S und D anliegt. Im Ergebnis erscheint ein Problem darin, dass das Kontrastverhältnis an den Anzeigeflächen absinkt und an den Treiberschaltungsabschnitten irrtümliche Operationen hervorgerufen werden.
  • 3 zeigt eine Bestrahlungslicht-Intensitätsverteilung in Bezug auf Positionen in dem Zeilenstrahl, wie oben beschrieben. Ein optisches System zum Erzeugen eines Zeilenstrahls ist mit einem Schlitz zum Einstellen der Zeilenbreite und einem Schlitz zum Einstellen der Zeilenlänge versehen, um einen bandartigen Zeilenstrahl zu bilden. Da somit die Zeilenbreite [a] des Zeilenstrahls durch die Schlitze zum Einstellen der Zeilenbreite definiert ist, hat die Bestrahlungslicht-Intensitätsverteilung des Zeilenstrahls im Wesentlichen scharfe Ränder und einen flachen Intensitätsspitzenabschnitt, wie in 3 gezeigt. Jedoch ist an den Bereichen A und B in 3 die Intensität sehr hoch oder niedrig und ist daher ziemlich unterschiedlich von der Intensität an den flachen Abschnitten.
  • Bereiche B, wo die Intensitätsverteilung eine nicht rechtwinklige positive oder negative Steigung hat, werden vermutlich hervorgerufen, weil kurzwellige Komponenten des Laserlichts an den Randabschnitten des Schlitzes zum Einstellen der Zeilenbreite gebeugt werden. Zusätzlich tritt vermutlich der Bereich A, wo die Intensität eine scharfe Spitze zeigt, auf, weil das Laserlicht abgeschirmt, gebeugt wird oder eine Interferenz eingeht mit Fremdstoffen oder dgl., die an Linsen anhaften, die einen Teil des optischen Systems bilden, so dass eine Ungleichmäßigkeit der Licht-Intensität hervorgerufen wird und das ungleichmäßige Licht in der Zeilenbreitenrichtung [a] konvergiert wird und in der Zeilenlängsrichtung aufgeweitet wird. Schon eine geringe Menge von Fremdmaterial, das, wenn es in einem sauberen Raum vorhanden ist, somit eine Ungleichmäßigkeit in der Licht-Intensität hervorrufen kann, wird ein Faktor, der die optischen Eigenschaften beeinflusst und die flache Charakteristik der Intensitätsverteilung beein trächtigt.
  • 4 zeigt eine Beziehung zwischen der Laserenergie und der Korngröße, wo a-Si zur Bildung von p-Si durch ELA kristallisiert wird. Aus dieser Figur ist ersichtlich, dass die Korngröße kleiner wird, wenn die Energie geringer oder größer als eine optimale Energie Eo als eine Spitze ist. Dort, wo die Korngröße von zumindest r oder mehr erwünscht ist, muss die Energie im Bereich von Ed bis Eu liegen. In 3 ist die Licht-Intensität Io, wenn die Energie Eu ist, und die Licht-Intensitäten sind Id und Iu, wenn die Energie Ed bzw. Eu ist. Daher ist in dem mit A bezeichneten Bereich, wo die Licht-Intensität höher als die Licht-Intensität Iu ist, oder in den mit B bezeichneten Bereich, wo die Intensität niedriger als Id ist, die erreichte Korngröße nicht ausreichend groß, und es ist daher unmöglich, einen gewünschten Wert r zu erhalten.
  • Zum Beispiel hat im Beispiel von 1 ein aufgestrahlter Zeilenstrahl eine Zeilenbreite von 0,5 bis 1,0 mm und eine Zeilenlänge von 80 bis 150 mm. Somit kann Laserlicht über die gesamte Fläche gestrahlt werden, indem das zu bearbeitende Substrat 70 mit diesem Zeilenstrahl so abgetastet wird, dass eine große Fläche bearbeitet werden kann. Gleichzeitig wird jedoch ein defekter Kristallisationsbereich linear entlang der Zeilenlängsrichtung des Strahls an einem derartigen Abschnitt des Halbleiterfilms des Substrats ausgebildet, der dem in 3 gezeigten Bereich A oder B entspricht. Im Ergebnis erscheint eine Mehrzahl defekter Kristallisationsbereiche wie Streifen auf dem gesamten Substrat 1.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist durchgeführt worden, um die oben beschriebenen Probleme zu lösen und ist aufgebaut zum Bereitstellen eines Verfahrens zur Herstellung einer Halbleitervorrichtung, umfassend eine Mehrzahl von auf einem Substrat gebildeten Transistoren, die jeweils enthalten: einen polykristallinen Halbleiterfilm, der inselartig gemustert ist und durch Polykristallisierung eines auf dem Substrat gebildeten amorphen Halbleiterfilms erhalten wird, indem ein bandartiger Laserzeilenstrahl mit konstanter Intensität auf den amorphen Halbleiterfilm gestrahlt wird; einen Isolierfilm, der auf einem Kanalbereich des polykristallisierten Halbleiterfilms ausgebildet wird; eine Gate-Elektrode, die entsprechend dem Kanalbereich mit dem Isolierfilm dazwischen ausgebildet wird; einen Source-Bereich und einen Drain-Bereich, die in dem polykristallisierten Halbleiterfilm derart ausgebildet werden, dass der Kanalbereich zwischen dem Source- und dem Drain-Bereich ausgebildet wird; eine Source-Elektrode, die mit dem Source-Bereich verbunden wird; und eine Drain-Elektrode, die mit dem Drain-Bereich verbunden wird, worin der bandartige Laserzeilenstrahl auf den amorphen Halbleiterfilm derart gestrahlt wird, dass der Laserstrahl Längsrandzeilenrichtungen auf einem bestrahlten Bereich auf dem amorphen Halbleiterfilm hat, die nicht orthogonal zu einer Kanallängsrichtung und einer Kanalbreitenrichtung des Kanalbereichs sind.
  • Auch wenn in dieser Struktur ein nicht ausreichend kristallisierter linearer Bereich in dem Halbleiterfilm aufgrund einer Ungleichmäßigkeit in der Intensität des aufgestrahlten Laserstrahls erscheint, kreuzt ein solcher defekt kristallisierter Bereich Trägerwege in einem Kanal eines TFT nicht vollständig, und es lässt sich daher verhindern, dass der Einschaltstrom des TFT aufgrund der Bildung eines widerstandhohen Bereichs in dem Kanalabschnitt des TFT abnimmt.
  • Zusätzlich ist gemäß der vorliegenden Erfindung der Laserstrahl ein Laserstrahl, der erhalten wird, indem von einer Laseroszillationsquelle emittiertes Laserlicht mittels eines optischen Systems, das aus einer Kombination einer Mehrzahl von Linsen besteht, zu einer bandartigen Zeile geformt wird.
  • In dieser Struktur wird ein linearer defekter Kristallisationsbereich an einem Abschnitt innerhalb des Zeilenstrahls gebildet, wo die Intensitätsverteilung des Zeilenstrahls nicht so ausgebildet ist, dass sie den Kanalbereich kreuzt. Daher existiert kein widerstandshoher Bereich in dem Trägerweg des TFT, und es wird verhindert, dass der Einschaltstrom des Halbleiterelements abnimmt.
  • Demzufolge lassen sich Probleme verhindern, wie etwa ein geringer Kontrast an der Anzeigefläche einer LCD, Betriebsfehler in dem peripheren Schaltungsabschnitt und dgl.
  • Der Zeilenstrahl hat eine Zeilenlängsrichtung, die sich mit einem Winkel von 45° zu zumindest einer der Kanallängsrichtung und der Kanalbreitenrichtung des Kanalbereichs erstreckt.
  • Somit ist der lineare defekte Kristallisationsbereich, der aufgrund von Ungleichmäßigkeit in der Dichte des Zeilenstrahls erzeugt wird, immer mit einem Winkel von 45° zu dem Trägerweg positioniert, so dass der defekte Kristallisationsbereich die polykristalline Halbleiterschicht nicht kreuzt. Es wird daher verhindert, dass der Trägerweg vollständig geteilt wird, um mittels des defekten Kristallisationsbereichs den Widerstand zu erhöhen.
  • KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNG
  • 1 ist eine Ansicht, die eine herkömmliche Positionsbeziehung zwischen einem zu bearbeitenden Substrat und einem Zeilenstrahl erläutert.
  • 2 ist eine Draufsicht, die einen defekten Kristallisationsbereich eines TFT erläutert, der durch ELA einer Temperung unterzogen wird, wie in 1 gezeigt.
  • 3 ist eine Grafik, die eine Intensitätsverteilung eines aufgestrahl ten Lasers zeigt.
  • 4 ist eine Grafik, die eine Beziehung zwischen Laserenergie und Korngröße zeigt.
  • 5 ist eine Ansicht, die eine Positionsbeziehung zwischen einem zu bearbeitenden Substrat und einem mit einem Zeilenstrahl zu bestrahlenden Bereich zeigt, gemäß einer Ausführung der vorliegenden Erfindung.
  • 6 ist eine Ansicht, die schematisch die Struktur einer Laserbestrahlungsvorrichtung zeigt.
  • 7 und 8 sind Ansichten, die die Struktur eines optischen Systems der in 6 gezeigten Laserbestrahlungsvorrichtung zeigt.
  • 9 ist eine Ansicht, die eine Positionsbeziehung zwischen einem TFT-Kanalbereich und einem defekten Kristallisationsbereich zeigt, gemäß einer Ausführung der vorliegenden Erfindung.
  • 10 ist eine Ansicht, die einen Querschnitt eines TFT gemäß einer Ausführung der vorliegenden Erfindung zeigt.
  • 11 und 12 sind Ansichten, die jeweils eine Beziehung zwischen einer Richtung, in der sich ein Kanal eines auf einem Substrat gebildeten TFT erstreckt, und einer Richtung, in der sich ein defekter Kristallisationsbereich erstreckt, zeigen.
  • DETAILBESCHREIBUNG DER ERFINDUNG
  • 5 zeigt eine Positionsbeziehung zwischen einem zu bearbeitenden und zu bestrahlenden Substrat 7 und Abtastrichtungen eines Zeilenstrahls. Das zu bearbeitende Substrat 7 ist ein übliches alkalifreies Glassubstrat, und ein a-Si-Film wird auf der Oberfläche des Glassubstrats gebildet. Ein Aktivmatrixsubstrat 25 ist ein Substrat, das ein Substrat einer LCD bildet, und enthält eine Anzeigefläche 22, wo eine Mehrzahl von Anzeigepixeln in einer Matrix angeordnet sind, und Gate- und Drain-Treiberflächen 23 und 24, die jeweils um die Anzeigefläche 22 herum vorgesehen sind. Das Substrat 7 ist ein Mutterglassubstrat, das sechs Aktivmatrixsubstrate 25 aufweist, wie oben beschrieben. In der Anzeigefläche 22 werden Pixelelektroden, die jeweils eine Elektrode eines Pixelkondensators zum Ansteuern von Flüssigkristall sind, in einer Matrix angeordnet, und TFTs werden so ausgebildet, dass sie mit den Pixelelektroden verbunden sind. Der Gate-Treiber 23 wird hauptsächlich aus einem Schieberegister aufgebaut, und der Drain-Treiber wird hauptsächlich aus einem Schieberegister und einer Abtast- und Halteschaltung aufgebaut. Diese Treiber werden durch ein TFT-Feld, wie etwa ein CMOS oder dgl., aufgebaut.
  • Das Substrat 7 wird einer ELA unterzogen, um a-Si auf dem Substrat zur Bildung von p-Si zu polykristallisieren. ELA wird ausgeführt durch Aufstrahlen eines Zeilenstrahls, der von einem in 6 gezeigten optischen System erhalten wird, und durch Abtasten des Substrats mit dem Zeilenstrahl. Der zu bestrahlende Bereich hat eine bandartige, lineare Form, deren Randlinien sich in einer Richtung S1 oder einer Richtung S2 orthogonal zur Richtung S1 erstrecken, wie mit den unterbrochenen Linien C' angegeben, und die Richtung S1 erstreckt sich mit einem Winkel von 45° in Bezug jeweils auf die vertikale Richtung V und die horizontale Richtung N auf der Substratebene. Ein Excimerlaser ist ein Pulslaser. Ein Zeilenstrahl dieses Excimerlasers wird intermittierend auf das zu bearbeitende Substrat 7 aufgestrahlt, und es wird eine Abtastung in einer Richtung durchgeführt, die in 5 mit einem Pfeil angegeben ist (entsprechend der Richtung V in der Figur). Wie in 5 gezeigt, werden die Zeilenstrahlen derart gesteu ert, dass Bestrahlungsbereiche von je zwei aufeinander folgenden Pulsstrahlen um einen vorbestimmten Betrag miteinander überlappt werden.
  • Im Folgenden wird eine Struktur einer Laserstrahl-Bestrahlungsvorrichtung, die zur oben beschriebenen Lasertemperung verwendet wird, in Bezug auf 6 erläutert. In dieser Figur bezeichnet eine Zahl 51 eine Laseroszillationsquelle. Die Zahlen 52 und 61 bezeichnen Spiegel. Die Zahlen 53, 54, 55 und 56 bezeichnen zylindrische Linsen. Die Zahlen 57, 58, 59, 62 und 63 bezeichnen Sammellinsen. Die Zahl 60 bezeichnet einen Schlitz zur Begrenzung der Strahlbreite, und die Zahl 64 bezeichnet eine Stufe zum Stützen des zu bearbeitenden Substrats 7, das eine Oberfläche hat, wo a-Si gebildet ist. Die Zahl 65 bezeichnet einen Schlitz zum Begrenzen der Zeilenlänge des Strahls, und der Schlitz 65 erstreckt sich in der Zeilenlänge und ist nahe der Stufe 64 vorgesehen.
  • Laserlicht ist ein Excimerlaser, und das von der Laseroszillationsquelle 51 abgestrahlte Laserlicht wird durch zwei Paare von Bündellinsen, die aus einem Paar zylindrischer Linsen 53 und 55 und einem Paar zylindrischer Linsen 54 und 56 bestehen, zu parallem Licht geformt, dessen Intensität eine flache Ausgangsverteilung in Längs- und Querrichtungen hat. Dieses parallele Licht wird durch Linsen 58, 59, 62 und 63 in einer Richtung zusammengeführt und wird in einer anderen Richtung durch eine Linse 57 aufgeweitet, so dass es eine streifenartige Zeile ist und auf das zu bearbeitende Substrat 7 aufgestrahlt wird. Der Schlitz 60 zum Begrenzen der Zeilenbreite und der Schlitz 65 zum Begrenzen der Zeilenlänge definieren jeweils Randabschnitte, die sich in den Zeilenbreiten- und Zeilenlängsrichtungen erstrecken, so dass der zu bestrahlende Bereich eine definierte Form hat und die Intensität des effektiven Bestrahlungsbereichs konstant gehalten wird.
  • Die Stufe 64, die ein zu bearbeitendes Substrat 7 hält, ist in X- und Y-Richtungen beweglich und ist in der horizontalen Ebene drehbar.
  • In dieser Ausführung wird ein Zeilenstrahl auf das zu bearbeitende Substrat 7 in einer Richtung aufgestrahlt, die mit einem Winkel von 45 ° zu der vertikalen Richtung V oder der horizontalen Richtung H geneigt ist.
  • Der so erzeugte Zeilenstrahl hat eine Strahlungslicht-Intensitätsverteilung entlang der Richtung der Zeilenbreite [a], wie in 3 gezeigt. Daher wird ein defekter Kristallisationsbereich R' entlang der Zeilenlängsrichtung (oder der Zeilenlongitudinalrichtung) des Zeilenstrahls ausgebildet, wenn der Zeilenstrahl auf das Substrat 7 gestrahlt wird, indem die Zeilenlängsrichtung des Zeilenstrahls mit einem Winkel von 45° in Bezug auf die vertikale Richtung V oder die horizontale Richtung N des Substrats gesetzt wird, unter Verwendung der in 6 gezeigten optischen Vorrichtung. Somit tritt in Richtung schräg zur Seite des Substrats 7 mit 45° in dem Halbleiterfilm des Substrats 7 ein defekter Kristallisationsbereich R' auf.
  • Mittlerweile sind in jedem auf dem Substrat 7 ausgebildeten TFT ein nichtdotierter Kanalbereich CH, leicht-dotierte Bereiche LD sowie schwerdotierte Source- und Drain-Bereiche S und D in einem inselartigen p-Si-Film 11 ausgebildet. Auf dem Kanalbereich CH ist eine Gate-Elektrode 13 ausgebildet, mit einem dazwischen eingesetzten Gate-Isolationsfilm.
  • 10 ist eine Querschnittsansicht, wo eine LCD fertiggestellt ist. Ein inselartiger p-Si-Film 11, ein nicht-dotierter Kanalbereich CH, Bereiche LD, die jeweils an beiden Seiten des Kanalbereichs CH positioniert sind, und Source- und Drain-Bereiche S und D, die außerhalb der Bereiche LD positioniert sind, sind auf einem alkalifreien Glassubstrat 10 als zu bearbeitendem Substrat ausgebildet. Ein Gate-Isolationsfilm 12 ist auf dem p-Si-Film 11 ausgebildet, und eine Gate-Elektrode 13, die durch einen dotierten p-Si-Film 13p, Wolframsilicid 13s und dgl. gebildet ist, ist an einem dem Kanalbereich entsprechenden Bereich ausgebildet. Ein Implantationsstopper 14 zum Verhindern einer Gegendotierung, wenn Ionen eines unterschiedlichen Leitfähigkeitstyps in die CMOS-Struktur implantiert werden, ist auf der Gate-Elektrode ausgebildet. Zuvor bereitgestellte Ränder sind entsprechend den Seitenwänden 15 derart ausgebildet, dass die Bereiche LD nicht von dem darunter liegenden Bereich der Gate-Elektrode 13 vorstehen, wenn in dem p-Si-Film 11 implantierte Verunreinigungen durch Temperung in den seitlichen Bereich diffundiert werden. Ein erster Zwischenschicht-Isolationsfilm 16 ist auf der gesamten Oberfläche ausgebildet, um die obigen Komponenten abzudecken. Drain- und Source-Elektroden 17 und 18, die aus widerstandsniedrigem Metall hergestellt sind, sind auf dem ersten Zwischenschicht-Isolationsfilm 16 ausgebildet und sind jeweils mit den Drain- und Source-Bereichen D und S durch Kontaktlöcher verbunden, die in dem Gate-Isolationsfilm 12 und dem Zwischenschicht-Isolationsfilm 16 ausgebildet sind. Ferner ist ein zweiter Zwischenschicht-Isolationsfilm 19 mit einem Einebnungseffekt auf der gesamten Oberfläche ausgebildet, um die obigen Komponenten abzudecken. In der Anzeigefläche ist eine Pixelelektrode zum Ansteuern von Flüssigkristall auf dem zweiten Zwischenschicht-Isolationsfilm 19 ausgebildet und ist mit einer Source-Elektrode 18 durch ein Kontaktloch verbunden, das oberhalb der Source-Elektrode 18 ausgebildet ist. Die Drain- und Source-Bereiche S und D werden mit den Drain- und Source-Elektroden 17 und 18 durch Kontaktlöcher CT in Kontakt gebracht, die in 2 gezeigt und durch unterbrochene Linien umgeben sind. In dem Anzeigebereich wird ein Substrat so angeordnet, dass es dem Substrat 7 gegenüberliegt, wie in 10 gezeigt, und zwischen den Substraten ist eine Flüssigkristall-(LC)-Schicht vorgesehen. Eine gemeinsame Elektrode ist in dem gegenüberliegenden Substrat ausgebildet, und eine Mehrzahl von Pixelkondensatoren zum Ansteuern des Flüssigkristalls ist zwischen der obigen gemeinsamen Elektrode und einer Mehrzahl von Pixelelektroden angeordnet. Jedoch sind die Pixelelektrode und die LC-Schicht nicht in dem Treiberschaltungsabschnitt angeordnet, der in der Peripherie der Anzeigefläche auf dem Substrat 7 angeordnet ist.
  • Der oben beschriebene TFT ist so ausgebildet, dass die Kanallängsrichtung L oder die Kanalbreitenrichtung W der vertikalen Richtung V oder der horizontalen Richtung H in den Substraten 1 und 5 folgt. Daher ist der defekte Kristallisationsbereich R', der sich längs den Randlinien des bestrahlten Bereichs oder in der Längsrichtung des Zeilenstrahls erstreckt, mit einem Winkel von 45° in Bezug auf die Kanallängsrichtung L oder die Kanalbreitenrichtung W des TFT positioniert, wie in 9 gezeigt, indem die Richtungen S1 und S2 von Randlinen C' eines bestrahlten Bereichs mit einem Zeilenstrahl gesetzt werden, wie in 5 gezeigt. Dementsprechend kreuzt der defekte Kristallisationsbereich R' einen Trägerweg, der die Source- und Drain-Bereiche S und D miteinander verbindet, schräg mit 45°, wobei der Kanalbereich CH und die Bereiche LD dazwischen ausgebildet sind. Ein defekter Kristallisationsbereich R, der wie in 2 gezeigt ausgebildet ist, trennt demzufolge den Trägerweg nicht vollständig, so dass der defekte Kristallisationsbereich R' schräg mit 45° zur Kanallängsrichtung L oder der Kanalbreitenrichtung W des TFT positioniert wird, wie in 9 gezeigt. Somit gibt es in dieser Ausfsührung keinen defekten Kristallisationsbereich R', der den Trägerweg vollständig trennt, der die Source- und Drain-Bereiche S und D verbindet, die den Kanalbereich CH und die Bereiche LD zwischen sich aufnehmen.
  • Zum Beispiel in einem herkömmlichen Fall, wie in 2 gezeigt, trennt ein defekter Kristallisationsbereich R, der an einem Source-Bereich S erzeugt ist, ein Drain-Bereich D oder ein Kanalbereich in einem Halbleiterfilm vollständig einen Kontaktabschnitt CT des Source-Bereichs und einen Kontaktabschnitt CT des Drain-Bereichs voneinander. Jedoch ist in der vorliegenden Ausführung ein defekter Kristallisationsbereich R in Bezug auf die Kanallängsrichtung L und die Kanalbreitenrichtung W des TFT schräg gestellt. Wenn man einen defekten Kristallisationsbereich R in Betracht zieht, wie in 9 gezeigt, erreicht ein Ende dieses Bereichs einen Kontaktabschnitt CT eines Source- oder Drain-Bereichs, während ein anderes Endes dieses Bereichs einen Kanalbereich erreicht. Jedoch verbleibt in diesem Fall ein Trägerweg CP sicher zwischen den Source- und Drain-Bereichen, ohne durch einen defekten Kristallisationsbereich R' mit hohem Widerstand getrennt zu werden, wie in der Figur mit einem Pfeil gezeigt. Da somit ein Trägerweg beibehalten wird, werden Minderungen in dem Einschaltstrom des TFT begrenzt.
  • Insbesondere beträgt im Falle von TFTs in einer peripheren Treiberschaltung die Kanalbreite 100 bis 500 μm, was viel größer ist als die Kanallänge, die 5 bis 10 μm beträgt. Wenn daher die Richtung der Randlinien auf einen Winkel von 45° in Bezug auf die Kanallänge L (oder die Kanalbreite W) gesetzt wird, erreicht ein defekter Kristallisationsbereich R' einen der Kontaktabschnitte CT der Drain- und Source-Bereiche und trennt den Trägerweg nicht vollständig. Dementsprechend kann ein Trägerweg CP, der Kontaktabschnitte CT der Source- und Drain-Bereiche miteinander verbindet, sicher beibehalten werden, ohne dass er durch einen defekten Kristallisationsbereich mit hohem Widerstand hindurchgeht, so dass Minderungen im Einschaltstrom in einer peripheren Treiberschaltung verhindert werden, für die eine Arbeitsgeschwindigkeit signifikant ist.
  • In der obigen Beschreibung ist die Längsrichtung von Randlinien C auf einen Winkel von 45° in Bezug auf jeden Rand des Substrats 7 gesetzt. Dies ist wesentlich, weil TFTs, in denen die Richtung der Kanallänge L oder die Richtung der Kanalbreite W in der horizontalen Richtung H des Substrats 7 orientiert ist, und TFTs, in denen die Richtung der Kanallänge L oder die Richtung der Kanalbreite W in der vertikalen Richtung V orientiert ist, mit angenähert gleichen Zahlenverhältnissen in den Treiberabschnitten 3 und 4 vorhanden sind, deren Betrieb durch einen Anstieg des Einschaltwiderstands stark beeinflusst wird. Daher kann gemäß der Einstellung, wie sie in der vorliegenden Ausführung angewendet wird, jeder der TFTs die gleichen Ergebnisse erzielen wie im Falle von 9.
  • Eine andere Ausführung der vorliegenden Erfindung ist nicht auf die obige Beschreibung beschränkt. Wie in den 11 und 12 gezeigt, ist die Längsrichtung der Randlinien C auf eine Richtung gesetzt, im Bereich zwischen einer Richtung, die durch einen Wert θ1 von Tan–1 (W 1/L1) definiert ist, erhalten durch die Kanallänge L1 und Kanalbreite W1 von TFTs, in denen der Kanal in einer bestimmten Richtung orientiert ist, und einer Richtung, die durch einen Wert θ2 von Tan–1 (L2/W2) definiert ist, der durch die Kanallänge L2 und die Kanalbreite W2 von TFTs erhalten ist, in denen der Kanal in einer Richtung orthogonal zu der bestimmten Richtung orientiert ist. Als Ergebnis hiervon trennt in jedem der TFTs der defekte Kristallisationsbereich R'' den Trägerweg CP in den Kanalbereichen nicht. Da hier die Source- und Drain-Bereiche S und D mit Verunreinigungen mit hoher Dichte dotiert sind, wird, unabhängig von dem Kristallisationszustand des p-Si-Films 11, eine hohe Mobilität erhalten. Daher wird gemäß der oben beschriebenen Einstellung ein Trägerweg, der sich von dem Source-Bereich S zu dem Drain-Bereich D erstreckt, immer sicher beibehalten, so dass ein Absinken von Einschaltströmen verhindert wird.
  • Insbesondere können, wie in 11 gezeigt, in dem obigen Fall viel größere Effekte erhalten werden, wenn die Einstellung der Kanallängen Li und L2 nicht nur für einen nicht-dotierten Kanalbereich CH durchgeführt wird, sondern auch für einen leicht-dotierten Bereich LD. Insbesondere unterscheidet sich die Verunreinigungsdichte des Source-Bereichs S um zwei Größenordnungen von jener des LD-Bereichs, und daher wird der Effekt, ein Absinken des Einschaltstroms zu verhindern, ausreichend erhalten, indem ein Trägerweg, der die Source- und Drain-Bereiche S und D verbindet, sicher eingehalten wird.
  • Falls das Verhältnis der Anzahl der Gruppen von in 11 gezeigten TFTs zu einer anderen Gruppe von in 12 gezeigten TFTs extrem groß ist, kann der Effekt viel stärker verbessert werden, indem die Richtung von Randlinien C auf einen Winkel gesetzt wird, der nur für eine Gruppe von TFTs vorteilhaft ist. Insbesondere, was den defekten Kristallisationsbereich R'' betrifft, der den Kanalbereich CH (und den Bereich LD) kreuzt, gilt, je größer der Winkel des Bereichs R'' zur Kanallängsrichtung ist, desto höher die Wahrscheinlichkeit ist, mit denen Träger, die sich zwischen den Source- und Drain-Bereichen S und D bewegen, durch den defekten Kristallisationsbereich R'' hindurchtreten, was zu einem Anstieg des Einschaltwiderstands führt. Daher können die Charakteristiken von TFTs verbessert werden und kann die Leistung der gesamten Treiber 5 und 6 entsprechend verbessert werden, indem der Winkel des defekten Kristallisationsbereichs R'' auf einen kleinen Winkel in Bezug auf die Kanallängsrichtung gesetzt wird, für die Gruppen von TFTs, die mit einem höheren Anteil vorhanden sind.

Claims (8)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Mehrzahl von auf einem Substrat (7) gebildeten Transistoren umfasst, die jeweils enthalten: einen polykristallinen Halbleiterfilm (11), der inselartig gemustert ist und durch Polykristallisierung eines auf dem Substrat gebildeten amorphen Halbleiterfilms erhalten wird, indem ein bandartiger Laserzeilenstrahl mit konstanter Intensität auf den amorphen Halbleiterfilm gestrahlt wird; einen Isolierfilm (12), der auf einem Kanalbereich (CH) des polykristallisierten Halbleiterfilms ausgebildet wird; eine Gate-Elektrode, die entsprechend dem Kanalbereich mit dem Isolierfilm dazwischen ausgebildet wird; einen Source-Bereich (S) und einen Drain-Bereich (D), die in dem polykristallisierten Halbleiterfilm derart ausgebildet werden, dass der Kanalbereich zwischen dem Source- und dem Drain-Bereich ausgebildet wird; eine Source-Elektrode (18), die mit dem Source-Bereich verbunden wird; und eine Drain-Elektrode (17), die mit dem Drain-Bereich verbunden wird, worin der bandartige Laserzeilenstrahl auf den amorphen Halbleiterfilm derart gestrahlt wird, dass der Laserstrahl Längsrandzeilenrichtungen auf einem bestrahlten Bereich auf dem amorphen Halbleiterfilm hat, die nicht orthogonal zu einer Kanallängs(L)richtung und einer Kanalbreiten(W)richtung des Kanalsbereichs sind.
  2. Verfahren nach Anspruch 1, worin der bandartige Laserzeilenstrahl erhalten wird, indem von einer Laseroszillationsquelle (51) emittiertes Laserlicht mittels eines optischen Systems, das aus einer Kombination einer Mehrzahl von Linsen (53, 59, 63) besteht, zu einer bandartigen Zeile geformt wird.
  3. Verfahren nach Anspruch 1, worin der Zeilenstrahl eine Zeilenlängsrichtung hat, die sich mit einem Winkel von 45° zu zumindest einer der Kanallängsrichtung und der Kanalbreitenrichtung des Kanalbereichs erstreckt.
  4. Verfahren nach Anspruch 1, worin der bandartige Laserzeilenstrahl ein von einer Laserbestrahlungsvorrichtung abgegebener Strahl ist, um den Zeilenstrahl auf den Halbleiterfilm zu strahlen, worin die Laserbestrahlungsvorrichtung umfasst: eine Oszillationsquelle (51) zum Erzeugen von Laserlicht; ein optisches Strahlbreiten-Einstellsystem zum Einstellen einer Strahlbreite des Laserstrahls, bestehend aus einer Mehrzahl von Linsen (57, 58, 59); ein optisches Strahllängen-Einstellsystem zum Einstellen einer Strahllänge des Laserstrahls, bestehend aus einer Mehrzahl von Linsen (62, 63); einen Strahlbreite-definierenden Schlitz (60) zum Definieren der Strahlbreite des Laserstrahls; einen Strahllänge- definierenden Schlitz (65) zum Definieren der Strahllänge des Laserstrahls; und eine Trägerstufe (64) zum Anbringen des Substrats (7) an einer Position, die durch den Zeilenstrahl zu bestrahlen ist, der durch das optische Strahlbreiten-Einstellsystem, das optische Strahllängen-Einstellsystem, den Strahlbreite-definierenden Schlitz und den Strahllänge-definierenden Schlitz gebildet ist, wobei die Trägerstufe parallel und in einer Ebene drehbar vertikal zu einer Richtung, in der der Zeilenstrahl läuft, beweglich ist, worin eine Längsrichtung des Zeilenstrahls in Bezug auf die Kanalbreitenrichtung oder die Kanallängsrichtung der auf dem Substrat gebildeten Transistoren schräggestellt wird.
  5. Verfahren nach Anspruch 1, worin die Halbleitervorrichtung eine Flüssigkristallanzeige ist und die Mehrzahl von Transistoren eine Mehrzahl von Dünnschicht-Transistoren sind.
  6. Verfahren nach Anspruch 5, worin der Dünnschicht-Transistor als Schaltelement für einen Anzeigeabschnitt auf dem Substrat und als Schaltelement für eine Treiberschaltung (23, 24), die um den Anzeigeabschnitt (22) herum vorgesehen ist, verwendet wird.
  7. Verfahren nach Anspruch 1, worin die Längsrichtung des Zeilenstrahls so gesetzt wird, dass sie in einem Bereich zwischen einer durch Tan–1 (W 1/L1) ausgedrückten Richtung und einer durch tan–1 (L2/W2) ausgedrückten Richtung orientiert wird, wobei L1 und W1 jeweils eine Kanallänge bzw. eine Kanalbreite eines Transistors einiger der Mehrzahl von Transistoren sind, der einen sich in einer Richtung erstreckenden Kanal hat, während L2 und W2 jeweils eine Kanallänge (L) bzw. eine Kanalbreite (W) eines Transistors der anderen der Mehrzahl von Transistoren sind, der einen sich in Richtung orthogonal zu der einen Richtung erstreckenden Kanal hat.
  8. Verfahren nach Anspruch 7, worin die Source(S)- und Drain(D)-Bereiche gebildet werden, indem Verunreinigungen mit einem leitfähigen Typ in den polykristallisierten Halbleiterfilm dotiert werden, wobei der Kanalbereich (CH) aus einer eigenen Schicht des polykristallisierten Halbleiterfilms gebildet wird oder durch Dotieren von Verunreinigungen gebildet wird, die einen anderen Leitfähigkeitstyp haben, der jenem der Souce- und Drain-Bereiche entgegengesetzt ist, wobei leicht dotierte (LD) Bereiche, die mit einer kleinen Dosis mit Verunreinigungen dotiert sind, die einen leitfähigen Typ haben, der der gleiche ist wie jener der Source- und Drain-Bereiche, zwischen dem Kanalbereich und den Source- und Drain-Bereichen gebildet werden, und wobei jede der Kanallängen L1 und L2 eine Länge ist, die den Kanalbereich und die leicht dotierten Bereiche summiert.
DE69720856T 1996-05-31 1997-06-02 Laserkristallisation eines amorphen Siliziumfilms für einen TFT Expired - Fee Related DE69720856T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13920696A JPH09321310A (ja) 1996-05-31 1996-05-31 半導体装置の製造方法
JP13920696 1996-05-31

Publications (2)

Publication Number Publication Date
DE69720856D1 DE69720856D1 (de) 2003-05-22
DE69720856T2 true DE69720856T2 (de) 2004-05-06

Family

ID=15240021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69720856T Expired - Fee Related DE69720856T2 (de) 1996-05-31 1997-06-02 Laserkristallisation eines amorphen Siliziumfilms für einen TFT

Country Status (5)

Country Link
US (1) US6429100B2 (de)
EP (1) EP0810639B1 (de)
JP (1) JPH09321310A (de)
KR (1) KR100510001B1 (de)
DE (1) DE69720856T2 (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR20010071526A (ko) 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP4663047B2 (ja) * 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
JP4104800B2 (ja) * 1999-12-08 2008-06-18 三菱電機株式会社 液晶表示装置およびｔｆｔパネル
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US6573163B2 (en) 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
JP2001326365A (ja) * 2001-03-27 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7103576B2 (en) * 2001-09-21 2006-09-05 First Usa Bank, Na System for providing cardless payment
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (de) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
US20040123804A1 (en) * 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
TWI353467B (en) * 2003-01-08 2011-12-01 Samsung Electronics Co Ltd Polysilicon thin film transistor array panel and m
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
FR2852886A1 (fr) * 2003-03-25 2004-10-01 Secap Cartouche d'impression securisee
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100997971B1 (ko) 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
JP4686122B2 (ja) * 2003-11-28 2011-05-18 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置及びその製造方法
CN101677061B (zh) 2004-03-26 2013-04-03 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
CN100530549C (zh) * 2004-08-23 2009-08-19 株式会社半导体能源研究所 激光照射设备、照射方法和制备半导体器件的方法
EP1805013A1 (de) * 2004-10-29 2007-07-11 3M Innovative Properties Company Optische filme mit zyklischen olefincopolymeren
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101287314B1 (ko) 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막
US7514714B2 (en) * 2006-02-16 2009-04-07 Stmicroelectronics, Inc. Thin film power MOS transistor, apparatus, and method
US20080135758A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Bolometer and method of manufacturing the same
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
KR20110041107A (ko) 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8575043B2 (en) * 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
JP5907530B2 (ja) 2012-11-20 2016-04-26 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置
JP7226767B2 (ja) * 2018-11-02 2023-02-21 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04712A (ja) * 1990-04-17 1992-01-06 Seiko Epson Corp 半導体薄膜結晶層の製造方法
US5365875A (en) 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
KR940016602A (ko) * 1992-12-14 1994-07-23 김광호 비정질실리콘의 다결정화 방법
TW295703B (de) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5529951A (en) 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
US5498904A (en) 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
TW280037B (en) 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JP3025408B2 (ja) * 1994-06-20 2000-03-27 シャープ株式会社 半導体素子の製造方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3919838B2 (ja) 1994-09-16 2007-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JP3883592B2 (ja) * 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
JPH09260681A (ja) 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
EP0810639B1 (de) 2003-04-16
EP0810639A2 (de) 1997-12-03
KR970076045A (ko) 1997-12-10
JPH09321310A (ja) 1997-12-12
KR100510001B1 (ko) 2005-11-03
EP0810639A3 (de) 1999-07-28
DE69720856D1 (de) 2003-05-22
US20020001888A1 (en) 2002-01-03
US6429100B2 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
DE69720856T2 (de) Laserkristallisation eines amorphen Siliziumfilms für einen TFT
DE19605634B4 (de) Aktivmatrixanzeigegerät
DE2755151C3 (de) Flüssigkristall-Bildschirm mit Matrix-Ansteuerung
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE69432991T2 (de) Dünnfilmtransistor und Anzeigevorrichtung unter Verwendung desselben
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE69434235T2 (de) Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
KR100326885B1 (ko) 반도체장치제조방법
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE102004061596B4 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselben
DE69738565T2 (de) Herstellung einer elektronischen anordnung durch kristallisation mittels eines energiestrahls
DE69133246T2 (de) Anzeigevorrichtung mit aktiver Matrix , Verfahren zu ihrer Herstellung und Verfahren zur Behandlung defekter Pixel
KR19990029581A (ko) 반도체 장치 및 액정 표시 장치
DE10228517A1 (de) Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD
DE102004031441B4 (de) Verfahren zum Herstellen einer Schicht aus kristallinem Silicium, Verfahren zum Herstellen einer aktiven Schicht aus einer solchen Schicht, Verfahren zum Herstellen eines Schaltelements aus einer solchen aktiven Schicht sowie Schaltelement mit einer Schicht aus kristallinem Silicium
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE102016112646A1 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE10228518B4 (de) Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE19650787A1 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE102004059971A1 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselber sowie Display und Verfahren zu dessen Herstellung
DE19959674B4 (de) Mehrdomänen-Flüssigkristallanzeigevorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee