JP4686122B2 - アクティブマトリクス型表示装置及びその製造方法 - Google Patents

アクティブマトリクス型表示装置及びその製造方法 Download PDF

Info

Publication number
JP4686122B2
JP4686122B2 JP2003400612A JP2003400612A JP4686122B2 JP 4686122 B2 JP4686122 B2 JP 4686122B2 JP 2003400612 A JP2003400612 A JP 2003400612A JP 2003400612 A JP2003400612 A JP 2003400612A JP 4686122 B2 JP4686122 B2 JP 4686122B2
Authority
JP
Japan
Prior art keywords
pixels
thin film
polycrystalline silicon
column
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003400612A
Other languages
English (en)
Other versions
JP2005164741A (ja
JP2005164741A5 (ja
Inventor
康正 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2003400612A priority Critical patent/JP4686122B2/ja
Priority to US10/995,181 priority patent/US7394105B2/en
Priority to TW093136331A priority patent/TWI264242B/zh
Priority to KR1020040097915A priority patent/KR100710764B1/ko
Priority to CNB2004101047035A priority patent/CN100451791C/zh
Publication of JP2005164741A publication Critical patent/JP2005164741A/ja
Publication of JP2005164741A5 publication Critical patent/JP2005164741A5/ja
Application granted granted Critical
Publication of JP4686122B2 publication Critical patent/JP4686122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、アクティブマトリクス型表示装置及びその製造方法に関する。
発光ダイオード表示装置や液晶表示装置などの表示装置は、薄型である等の有利な特徴から、事務機器やコンピュータなどで利用されている。また、近年では、液晶表示装置と比較して以下の点で優れた有機EL(Electro-Luminescence)表示装置の開発が盛んに行われている。
1)有機EL表示装置は、高輝度であり且つ自己発光型であるため、明るく鮮明な表示、広い視野角、バックライトレスによる低消費電力化・軽量化・薄型化を実現可能である。
2)有機EL表示装置は、直流定電圧駆動のためノイズに強い。
3)液晶表示装置の応答速度はmsecオーダーであるのに対し、有機EL表示装置の応答速度はμsecオーダーと速いため、滑らかな動画表示が可能である。
4)有機EL表示装置は、表示素子を固体のみで構成可能であるため、使用温度範囲がより広くなる可能性がある。
ところで、上記の表示装置のなかでも、各画素に多結晶シリコン薄膜トランジスタを使用したアクティブマトリクス型表示装置は、特に優れた表示特性を実現可能である。
しかしながら、そのようなアクティブマトリクス型表示装置では、各画素間で多結晶シリコン薄膜トランジスタの特性がばらつくことに起因して表示ムラが視認され易い。これは、表示素子が有機EL素子のように流れる電流の大きさに応じて光学特性が変化する素子であり且つ先の多結晶シリコン薄膜トランジスタが表示素子に直列に接続された駆動トランジスタである場合に特に顕著である。
なお、本発明に関連した技術を記載した文献として、以下の特許文献1がある。この文献には、表示部の周辺に配置される駆動回路を正規回路と冗長回路とで構成するとともに、或る正規回路に含まれる多結晶シリコン薄膜トランジスタを形成するためのレーザアニールと、それと対を成す冗長回路に含まれる多結晶シリコン薄膜トランジスタを形成するためのレーザアニールとを別々のレーザショットで行うことが記載されている。また、この文献には、レーザアニールに際し、線状ビームを画素の配列に対して斜め方向に走査させることが記載されている。しかしながら、この文献には、多結晶シリコン薄膜トランジスタの画素に対する相対位置を画素間で異ならしめることは記載されていない。
特開平11−344723号公報
本発明は、上記問題点に鑑みてなされたものであり、表示ムラが視認され難いアクティブマトリクス型表示装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、前記複数の画素は表示色が異なる第1乃至第3画素を複数組含み、それら第1乃至第3画素の前記表示素子はストライプ状に配列し、前記複数の画素のうち、前記表示素子が前記ストライプ状の配列の同一列を構成している複数の前記画素は、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1及び第2直線から離間した第3直線上で配列したものからなる第3画素群とを構成し、前記第1乃至第3画素群のそれぞれにおける前記多結晶シリコン薄膜トランジスタの移動度のばらつきは、各列における前記多結晶シリコン薄膜トランジスタの移動度のばらつきと比較してより小さいことを特徴とするアクティブマトリクス型表示装置を提供する。
また、本発明は、マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、前記複数の画素は表示色が異なる第1乃至第3画素を複数組含み、それら第1乃至第3画素の前記表示素子はストライプ状に配列し、前記複数の画素のうち、前記表示素子が前記ストライプ状の配列の同一列を構成している複数の前記画素は、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1及び第2直線から離間した第3直線上で配列したものからなる第3画素群とを構成したアクティブマトリクス型表示装置の製造方法であって、非晶質シリコン層にレーザ光を線状ビームとして照射するとともに前記線状ビームの照射位置を前記列と交差する走査方向へ前記画素の前記走査方向の長さよりも狭いピッチで段階的にずらすことにより前記多結晶シリコン薄膜トランジスタの多結晶シリコン層を形成する工程を含み、前記線状ビームが照射される領域の長手方向と前記列とを互いに平行とすることにより、前記第1乃至第3画素群のそれぞれにおける前記多結晶シリコン薄膜トランジスタの移動度のばらつきを、各列における前記多結晶シリコン薄膜トランジスタの移動度のばらつきと比較してより小さくすることを特徴とするアクティブマトリクス型表示装置の製造方法を提供する。
なお、ここで、用語「線状ビーム」は、一般に使用されるように、平面に対して法線方向から放射したときに先の平面内の直線状或いは帯状の領域全体を同時に照射し得る光ビームを意味する。
複数の画素のそれぞれにおいて、表示素子はそれに流れる電流の大きさに応じて光学特性が変化する素子であってもよい。また、多結晶シリコン薄膜トランジスタは第1電源端子と第2電源端子との間で表示素子と直列に接続された駆動トランジスタであってもよい。この場合、複数の画素のそれぞれは、映像信号線と駆動トランジスタのゲートとの間に接続されるとともにそれらの間の導通/非導通を走査信号線から供給される走査信号に基づいて制御する画素スイッチと、駆動トランジスタのゲートと第1電源端子との間に接続されたキャパシタとをさらに備えていてもよい。
マトリクス状に配列した複数の画素が形成する各列において、第1画素群を構成した画素と第2画素群を構成した画素とはその列に平行な方向に交互に配列していてもよい。
本発明によると、表示ムラが視認され難いアクティブマトリクス型表示装置及びその製造方法が提供される。
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似の機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の一態様に係るアクティブマトリクス型表示装置を概略的に示す平面図である。図1には、本態様に係るアクティブマトリクス型表示装置の一例として、有機EL表示装置1を描いている。
この有機EL表示装置1は、ガラス基板のような絶縁基板10を備えている。基板10の一主面上には、画素PXがマトリクス状に配置されている。基板10上には、さらに、走査信号線ドライバ11に接続された走査信号線12と、映像信号線ドライバ13に接続された映像信号線14とが互いに交差するように配置されている。
画素PXは、駆動制御素子である駆動トランジスタTrと、キャパシタCと、画素スイッチSwと、表示素子である有機EL素子Dとで構成されている。これらのうち、駆動トランジスタTrとキャパシタCと画素スイッチSwとは駆動回路を構成している。なお、ここでは、一例として、駆動用トランジスタTrはpチャネル多結晶シリコン薄膜トランジスタ(poly−SiTFT)であり、画素スイッチSwはnチャネルpoly−SiTFTであることとする。また、ここでは、画素PX(3×M−2)a,PX(3×M−2)b,PX(3×M−2)cの発光色が赤色であり、画素PX(3×M−1)a,PX(3×M−1)b,PX(3×M−1)cの発光色が青色であり、画素PX(3×M)a,PX(3×M)b,PX(3×M)cの発光色が緑色であるとする。
駆動トランジスタTrと有機EL素子Dとは、高電位の第1電源端子Vddと低電位の第2電源端子Vssとの間に直列に接続されている。画素スイッチSwは、映像信号線14と駆動トランジスタTrのゲートとの間に接続されており、その制御端子であるゲートは走査信号線12に接続されている。また、キャパシタCは、第1電源端子Vddと駆動トランジスタTrのゲートとの間に接続されている。
本態様において、画素PXが形成する各列において、画素PXNaで構成された画素群と、画素PXNbで構成された画素群と、画素PXNcで構成された画素群とは、当該列に対する駆動トランジスタTrのx方向に関する相対位置が互いに異なっている。なお、x方向は、画素PXが形成する各列と交差する方向であって、後述する走査方向と等しい。また、y方向は、画素PXが形成する各列に平行な方向であって、後述する線状ビームが照射される領域の長手方向と等しい。
次に、この有機EL表示装置1の製造方法について説明する。
図2は、図1に示す表示装置の製造に利用可能な方法の一例を示す平面図である。図2において、参照符号SIは、基板10上に形成されたシリコン層のうち、駆動トランジスタTrのチャネル領域及びソース・ドレイン領域が形成される半導体層として使用される部分(以下、トランジスタ形成部という)を示している。また、参照符号50は、レーザアニールの際にシリコン層に照射するレーザ光である線状ビームを示している。
なお、トランジスタ形成部SIに付した添え字は、図1に示す画素PXに付した添え字と対応している。また、図2において、線状ビーム50よりも右側に位置したシリコン層は非晶質シリコン層であり、線状ビーム50よりも左側に位置したシリコン層は結晶質シリコン層である。
本態様では、レーザアニールに際し、図2に示すように、線状ビーム50の長手方向をy方向と平行とするとともに、基板10上で線状ビーム50をx方向に所定のピッチPで走査させる。すなわち、線状ビーム50を基板10に対してx方向にピッチPで相対移動させる。典型的には、線状ビーム50の位置はアニール装置内で固定し、ステージ上の基板10を線状ビーム50に対して連続的に移動させ、所定のタイミングで線状ビーム50をパルス照射する。
なお、線状ビーム50を走査するピッチPは、画素PXのx方向の長さ,すなわち画素ピッチ,よりも狭くする。例えば、ピッチPは、画素ピッチの1/3程度とする。また、線状ビーム50のx方向の長さは、線状ビーム50を走査するピッチPよりも長くする。
このような方法でレーザアニールを行うと、表示ムラが視認され難くなる。これについては、図3に示す構造と対比しながら説明する。
図3は、比較例に係るレーザアニール法を示す平面図である。
図3に示す構造では、トランジスタ形成部SINa,SINb,SINcは、y方向に一列に並んでいる。そのため、図3に示す方法では、1回のレーザショットで、y方向に並んだトランジスタ形成部SINa,SINb,SINcの全てが同時に線状ビーム50を照射されることとなる。
ところで、本発明者の調査により、同一のレーザショットでシリコン層のレーザアニールを行ったトランジスタ間では、別々のレーザショットでシリコン層のレーザアニールを行ったトランジスタ間と比較して、移動度のばらつきが極めて小さいことが判明している。そのため、図3の方法により製造した有機EL表示装置1では、y方向に並んだ画素PX間における駆動トランジスタTrの移動度のばらつきは、x方向に並んだ画素PX間における駆動トランジスタTrの移動度のばらつきに比べて小さくなる。
駆動トランジスタTrの移動度が設計値よりも小さいと、有機EL素子Dの輝度は、画素PXに供給する映像信号の大きさから期待される値よりも低くなる。他方、駆動トランジスタTrの移動度が設計値よりも大きいと、有機EL素子Dの輝度は、画素PXに供給する映像信号の大きさから期待される値よりも高くなる。
そのため、図3の方法によると、x方向に並んだ画素PX間では輝度がばらつき、y方向に並んだ画素PX間では輝度のばらつきは殆んど生じない。それゆえ、図3の方法により製造した有機EL表示装置1では、各画素PXの輝度のばらつきがy方向に隣接した画素PXによって補償されることはなく、したがって、y方向に延在した筋状の表示ムラ,具体的には輝度ムラ,が視認され易い。
これに対し、図2の方法によると、x方向に並んだ画素PX間では輝度がばらつくのに加え、y方向に並んだ画素PXのうち画素PXNaからなる画素群と画素PXNbからなる画素群と画素PXNcからなる画素群との間で輝度がばらつく。このようなばらつきはランダムに生じるので、各画素PXの輝度のばらつきは、x方向及びy方向に隣接した画素PXにより補償される。したがって、本態様によると、表示ムラが視認され難くなる。
なお、図2の方法を採用した場合、得られる有機EL表示装置1には、画素PXNaからなる画素群、画素PXNbからなる画素群、及び画素PXNcからなる画素群のそれぞれにおける駆動トランジスタTrの移動度のばらつきが、それら画素PXNa乃至PXNcを含む列における駆動トランジスタTrの移動度のばらつきと比較してより小さいという特徴がある。
本態様において、有機EL素子Dには様々な配置が可能である。これについては、図4及び図5を参照しながら説明する。
図4は、図1の有機EL表示装置に採用可能な有機EL素子の配置の一例を概略的に示す平面図である。また、図5は、参考例に係る有機EL表示装置に採用可能な有機EL素子の配置の一例を概略的に示す平面図である。なお、図4及び図5において、有機EL素子D及び駆動トランジスタTrに付した添え字は、図1に示す画素PXに付した添え字と対応している。
図4及び図5に示す構造では、例えば、有機EL素子D(3×m−2)a,D(3×m−2)b,D(3×m−2)cの発光色は赤色であり、有機EL素子D(3×m−1)a,D(3×m−1)b,D(3×m−1)cの発光色は青色であり、有機EL素子D(3×m)a,D(3×m)b,D(3×m)cの発光色は緑色である。
図4に示す構造では、発光色が赤、青、緑色の有機EL素子Dは、x方向にこの順に繰り返し配列している。すなわち、それら有機EL素子Dはストライプ状に配列している。他方、図5に示す構造では、発光色が赤、青、緑色の有機EL素子Dは、L字型に配列している。このように、有機EL素子Dには様々な配置が可能である。
本態様では、上記の通り、画素PXがy方向に形成する各列を3つの画素群,すなわち、画素PXNaからなる画素群、画素PXNbからなる画素群、及び画素PXNcからなる画素群,で構成したが、各列を構成する画素群の数は3つ以上であれば特に制限はない。
また、本態様では、それら画素群間で駆動トランジスタTrのx方向に関する位置を異ならしめたが、それら画素群間で、画素PXに含まれる他のトランジスタのx方向に関する位置を異ならしめてもよい。例えば、それら画素群間で、画素スイッチSwとして使用するトランジスタのx方向に関する位置を異ならしめてもよい。或いは、画素PXに他の回路構成を採用した場合には、それら画素群間で、画素PXに含まれるさらに他のトランジスタのx方向に関する位置を異ならしめてもよい。但し、上述した効果は、第1電源端子Vddと第2電源端子Vssとの間で有機EL素子Dと直列に接続されたトランジスタのx方向に関する位置を先の画素群間で異ならしめた場合に最も顕著である。
さらに、本態様では、アクティブマトリクス表示装置として有機EL表示装置1を例示したが、上述した効果は他のアクティブマトリクス表示装置でも得ることができる。先の技術は、特に、表示素子としてそれに流れる電流の大きさに応じて光学特性が変化するものを使用したアクティブマトリクス表示装置に極めて有効である。
以下、本発明の実施例について説明する。
(実施例)
図6乃至図11は、図1に示す表示装置の製造に利用可能な方法の一例を示す断面図である。
本例では、図1に示す有機EL表示装置1を、図6乃至図11を参照しながら以下に説明する方法により製造した。なお、この有機EL表示装置1には、トランジスタ形成部SIに図2の配置を採用するとともに、有機EL素子D及び駆動トランジスタTrに図4の配置を採用した。
まず、ガラス基板10上に、アンダーコート層として、例えば、SiNx層25とSiO2層26とを形成した後、その上に、例えば厚さ50nmの非晶質シリコン層を形成した。次いで、非晶質シリコン層を例えばXeClエキシマレーザを用いてレーザアニールすることにより、多結晶シリコン層とした。さらに、この多結晶シリコン層を図2に示すトランジスタ形成部SIに対応した部分が残留するようにパターニングすることにより、図6に示す形状の多結晶シリコン層151を形成した。
なお、ここでは、x方向に並んだ3つの画素PXでトリプレットを構成し、このトリプレットのx方向の長さは198μmとした。すなわち、画素PXのx方向の長さは66μmとした。また、レーザアニールに際しては、1回のレーザショットで線状ビーム50が照射される領域の走査方向(x方向)の長さは440μmとし、線状ビーム50は22μmのピッチで走査した。すなわち、1箇所当りのレーザショット数を20回とした。さらに、トランジスタ形成部SINbはトランジスタ形成部SINaに対してx方向に22μmだけずらして配置し、トランジスタ形成部SINcはトランジスタ形成部SINaに対してx方向に44μmだけずらして配置した。
次に、図7に示すように、基板10の多結晶シリコン層151を形成した面に、ゲート絶縁膜152を形成した。続いて、イオンドーピング法により、多結晶シリコン層151内にn+領域151aを形成した。
次いで、図8に示すように、ゲート絶縁膜152上にゲート電極153を形成した。さらに、このゲート電極153をマスクとして用いたイオンドーピング法により、多結晶シリコン層151内にp+領域151bを形成した。このようにして、駆動トランジスタTrとしてpチャネルpoly−SiTFT15を作製した。なお、これと同時に、画素スイッチSwとして用いられるトランジスタや走査信号線ドライバ11及び映像信号線ドライバ13内のトランジスタも作製した。また、ゲート電極153を形成する際、映像信号線14なども同時に形成した。
その後、図9に示すように、基板10のpチャネルpoly−SiTFT15を形成した面に、厚さ700nmの層間絶縁膜16を形成した。次いで、層間絶縁膜16及びゲート絶縁膜152に貫通孔を形成した。
次に、図10に示すように、映像信号線14及びパッシベーション膜17を順次形成した。パッシベーション膜17に貫通孔を形成した後、陽極としてITO(Indium Tin Oxide)からなる透明電極18を形成した。次いで、透明電極18の中央部に対応した位置に開口を有する親水性層19を形成し、親水性層19上に隔壁20を形成した。その後、PEDOT(ポリエチレンジオキシチオフェン)を含有したバッファ層21及びルミネッセンス性有機化合物を含有した発光層22を順次形成した。さらに、発光層22上に陰極23を形成した。以上のようにして、アレイ基板2を完成した。
その後、図11に示すように、封止基板であるガラス基板の一方の主面の周縁部に紫外線硬化型樹脂を塗布してシール層4を形成した。また、封止基板3のアレイ基板2との対向面に設けられた凹部に、シート状の乾燥剤5を貼り付けた。次いで、封止基板3とアレイ基板2とを、封止基板3のシール層4を設けた面とアレイ基板2の陰極23を設けた面とが対向するように乾燥窒素ガスのような不活性ガス中で貼り合せた。さらに、紫外線照射によりシール層を硬化させることにより、図11に示す有機EL表示装置1を完成した。なお、ここでは、封止基板3を用いてアレイ基板2を封止したが、樹脂フィルムを貼り付けることによりアレイ基板2を封止してもよい。
以上の方法により得られた有機EL表示装置1を外部駆動回路及び電源と接続した。さらに、これをベゼルで支持するとともに、アレイ基板2の外側表面上に反射防止膜として円偏光板を設けた。この状態で表示特性を調べたところ、表示ムラが視認されることはなかった。
なお、この例では、有機EL表示装置1をアレイ基板2側から表示光を取り出す下面発光型としたが、封止基板3側から表示光を取り出す上面発光型としてもよい。この場合も、表示ムラが視認されるのを防止することができる。
(比較例)
トランジスタ形成部SINa乃至SINcのx方向に関する位置を互いに等しくしたこと以外は上記実施例で説明したのと同様の方法により有機EL表示装置1を作製した。すなわち、本例では、トランジスタ形成部SIに図3の配置を採用した。
この有機EL表示装置1の表示特性を調べたところ、y方向に延在した筋状の輝度ムラが視認された。
本発明の一態様に係るアクティブマトリクス型表示装置を概略的に示す平面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す平面図。 比較例に係るレーザアニール法を示す平面図。 図1の表示装置に採用可能な表示素子の配置の一例を概略的に示す平面図。 参考例に係る表示装置に採用可能な表示素子の配置の一例を概略的に示す平面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す断面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す断面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す断面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す断面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す断面図。 図1に示す表示装置の製造に利用可能な方法の一例を示す断面図。
符号の説明
1…表示装置、2…アレイ基板、3…封止基板、4…シール層、5…乾燥剤、10…絶縁基板、11…走査信号線ドライバ、12…走査信号線、13…映像信号線ドライバ、14…映像信号線、15…poly−SiTFT、16…層間絶縁膜、17…パッシベーション膜、18…陽極、19…親水性層、20…隔壁、21…バッファ層、22…発光層、23…陰極、25…アンダーコート層、26…アンダーコート層、50…線状ビーム、151…多結晶シリコン層、152…ゲート絶縁膜、151a…n+領域、153…ゲート電極、151b…p+領域、PX…画素、Tr…駆動トランジスタ、C…キャパシタ、Sw…画素スイッチ、D…表示素子、Vdd…第1電源端子、Vss…第2電源端子、SI…トランジスタ形成部。

Claims (5)

  1. マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、
    前記複数の画素は表示色が異なる第1乃至第3画素を複数組含み、それら第1乃至第3画素の前記表示素子はストライプ状に配列し、
    前記複数の画素のうち、前記表示素子が前記ストライプ状の配列の同一列を構成している複数の前記画素は、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1及び第2直線から離間した第3直線上で配列したものからなる第3画素群とを構成し、前記第1乃至第3画素群のそれぞれにおける前記多結晶シリコン薄膜トランジスタの移動度のばらつきは、各列における前記多結晶シリコン薄膜トランジスタの移動度のばらつきと比較してより小さいことを特徴とするアクティブマトリクス型表示装置。
  2. 前記複数の画素のそれぞれにおいて、前記表示素子はそれに流れる電流の大きさに応じて光学特性が変化する素子であり、前記多結晶シリコン薄膜トランジスタは第1電源端子と第2電源端子との間で前記表示素子と直列に接続された駆動トランジスタであることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
  3. 前記複数の画素のそれぞれは、映像信号線と前記駆動トランジスタのゲートとの間に接続されるとともにそれらの間の導通/非導通を走査信号線から供給される走査信号に基づいて制御する画素スイッチと、前記駆動トランジスタのゲートと前記第1電源端子との間に接続されたキャパシタとをさらに備えたことを特徴とする請求項2に記載のアクティブマトリクス型表示装置。
  4. 各列において、前記第1画素群を構成した前記画素と前記第2画素群を構成した前記画素と前記第3画素群を構成した前記画素とは前記列に平行な方向にこの順番で繰り返し配列したことを特徴とする請求項1乃至請求項3の何れか1項に記載のアクティブマトリクス型表示装置。
  5. マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、前記複数の画素は表示色が異なる第1乃至第3画素を複数組含み、それら第1乃至第3画素の前記表示素子はストライプ状に配列し、前記複数の画素のうち、前記表示素子が前記ストライプ状の配列の同一列を構成している複数の前記画素は、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1及び第2直線から離間した第3直線上で配列したものからなる第3画素群とを構成したアクティブマトリクス型表示装置の製造方法であって、
    非晶質シリコン層にレーザ光を線状ビームとして照射するとともに前記線状ビームの照射位置を前記列と交差する走査方向へ前記画素の前記走査方向の長さよりも狭いピッチで段階的にずらすことにより前記多結晶シリコン薄膜トランジスタの多結晶シリコン層を形成する工程を含み、
    前記線状ビームが照射される領域の長手方向と前記列とを互いに平行とすることにより、前記第1乃至第3画素群のそれぞれにおける前記多結晶シリコン薄膜トランジスタの移動度のばらつきを、各列における前記多結晶シリコン薄膜トランジスタの移動度のばらつきと比較してより小さくすることを特徴とするアクティブマトリクス型表示装置の製造方法。
JP2003400612A 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法 Expired - Fee Related JP4686122B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003400612A JP4686122B2 (ja) 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法
US10/995,181 US7394105B2 (en) 2003-11-28 2004-11-24 Active matrix display and method of manufacturing the same
TW093136331A TWI264242B (en) 2003-11-28 2004-11-25 Active matrix display and method of manufacturing the same
KR1020040097915A KR100710764B1 (ko) 2003-11-28 2004-11-26 액티브 매트릭스형 디스플레이 및 그 제조 방법
CNB2004101047035A CN100451791C (zh) 2003-11-28 2004-11-29 有源矩阵型显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003400612A JP4686122B2 (ja) 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2005164741A JP2005164741A (ja) 2005-06-23
JP2005164741A5 JP2005164741A5 (ja) 2007-01-11
JP4686122B2 true JP4686122B2 (ja) 2011-05-18

Family

ID=34616664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003400612A Expired - Fee Related JP4686122B2 (ja) 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US7394105B2 (ja)
JP (1) JP4686122B2 (ja)
KR (1) KR100710764B1 (ja)
CN (1) CN100451791C (ja)
TW (1) TWI264242B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258113A (ja) * 2006-03-24 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 発光装置
US7652681B2 (en) * 2006-04-11 2010-01-26 Tpo Displays Corp. Systems for displaying images involving display panels
JP2010243891A (ja) * 2009-04-08 2010-10-28 Sony Corp 表示装置、表示駆動方法
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR20160065397A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20230041119A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN113593479B (zh) * 2021-09-27 2022-01-07 华兴源创(成都)科技有限公司 一种显示面板子像素级mura补偿方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366057A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134629A (ja) * 1991-11-12 1993-05-28 Fujitsu Ltd アクテイブマトリクス型液晶表示パネル及びその駆動方法
JP2541446B2 (ja) * 1993-03-31 1996-10-09 カシオ計算機株式会社 アクティブマトリックスパネル
JPH06289431A (ja) * 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH07302907A (ja) * 1994-04-28 1995-11-14 A G Technol Kk アクティブマトリクス表示素子およびその製造方法
JP3464570B2 (ja) * 1995-08-21 2003-11-10 株式会社 日立ディスプレイズ カラー液晶表示素子
JPH0963950A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 薄膜半導体の製造方法
JPH09260681A (ja) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3304272B2 (ja) * 1996-05-09 2002-07-22 シャープ株式会社 アクティブマトリクス基板およびその構造欠陥処置方法
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10319386A (ja) * 1997-05-16 1998-12-04 Casio Comput Co Ltd 液晶表示装置
US6072517A (en) * 1997-01-17 2000-06-06 Xerox Corporation Integrating xerographic light emitter array with grey scale
JPH10240168A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
JP3441337B2 (ja) * 1997-05-22 2003-09-02 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JPH11109313A (ja) 1997-09-29 1999-04-23 Toshiba Electronic Engineering Corp アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム
JPH11344723A (ja) 1998-06-02 1999-12-14 Toshiba Corp 駆動回路一体型表示装置の製造方法
JP3777893B2 (ja) 1999-08-05 2006-05-24 セイコーエプソン株式会社 液晶表示装置
JP2001202032A (ja) * 2000-01-17 2001-07-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP4599655B2 (ja) * 2000-04-24 2010-12-15 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
JP4042548B2 (ja) * 2002-11-29 2008-02-06 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366057A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 表示装置

Also Published As

Publication number Publication date
KR100710764B1 (ko) 2007-04-24
TW200520608A (en) 2005-06-16
US20050116906A1 (en) 2005-06-02
TWI264242B (en) 2006-10-11
CN1622178A (zh) 2005-06-01
JP2005164741A (ja) 2005-06-23
CN100451791C (zh) 2009-01-14
KR20050052383A (ko) 2005-06-02
US7394105B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN108807466B (zh) 显示装置
US9035546B2 (en) Organic light emitting display device and method for manufacturing the same
US7663577B2 (en) Organic light emitting display device
US7397451B2 (en) Display apparatus
JP5030345B2 (ja) 半導体装置
EP3514832B1 (en) Electroluminescence display device
CN100458871C (zh) 显示器、阵列基板以及显示器制造方法
JP2004118196A (ja) 有機電界発光駆動素子とこれを有する有機電界発光表示パネル
JP4686122B2 (ja) アクティブマトリクス型表示装置及びその製造方法
US11232949B2 (en) Display device
JP4703363B2 (ja) 有機el表示装置
JP5024529B2 (ja) 表示装置の製造方法およびtftアレイ基板の製造方法
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
JP4248506B2 (ja) 表示装置の製造方法
JP7179508B2 (ja) 表示装置
TW200523596A (en) Display device and manufacturing method
JP2002299049A (ja) 有機エレクトロルミネセンスユニット
JP7085422B2 (ja) 表示装置
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100963406B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그 제조방법
KR100583135B1 (ko) 전계 발광 표시장치
KR100496423B1 (ko) 화이트밸런스가 개선된 평판표시장치
CN100421277C (zh) 有机发光二极管面板
KR20040094058A (ko) 박막 트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4686122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees