JP2005164741A5 - - Google Patents

Download PDF

Info

Publication number
JP2005164741A5
JP2005164741A5 JP2003400612A JP2003400612A JP2005164741A5 JP 2005164741 A5 JP2005164741 A5 JP 2005164741A5 JP 2003400612 A JP2003400612 A JP 2003400612A JP 2003400612 A JP2003400612 A JP 2003400612A JP 2005164741 A5 JP2005164741 A5 JP 2005164741A5
Authority
JP
Japan
Prior art keywords
pixels
thin film
polycrystalline silicon
film transistor
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003400612A
Other languages
English (en)
Other versions
JP2005164741A (ja
JP4686122B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2003400612A external-priority patent/JP4686122B2/ja
Priority to JP2003400612A priority Critical patent/JP4686122B2/ja
Priority to US10/995,181 priority patent/US7394105B2/en
Priority to TW093136331A priority patent/TWI264242B/zh
Priority to KR1020040097915A priority patent/KR100710764B1/ko
Priority to CNB2004101047035A priority patent/CN100451791C/zh
Publication of JP2005164741A publication Critical patent/JP2005164741A/ja
Publication of JP2005164741A5 publication Critical patent/JP2005164741A5/ja
Publication of JP4686122B2 publication Critical patent/JP4686122B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (5)

  1. マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、
    マトリクス状に配列した前記複数の画素が形成する各列において、それに含まれる複数の前記画素は、前記複数の画素が形成する行に平行な方向についての前記表示素子の位置が互いに等しくなるように配列するとともに、それら画素のうち、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群とを構成し、前記第1及び第2画素群のそれぞれにおける前記多結晶シリコン薄膜トランジスタの移動度のばらつきは、各列における前記多結晶シリコン薄膜トランジスタの移動度のばらつきと比較してより小さいことを特徴とするアクティブマトリクス型表示装置。
  2. 前記複数の画素のそれぞれにおいて、前記表示素子はそれに流れる電流の大きさに応じて光学特性が変化する素子であり、前記多結晶シリコン薄膜トランジスタは第1電源端子と第2電源端子との間で前記表示素子と直列に接続された駆動トランジスタであることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
  3. 前記複数の画素のそれぞれは、映像信号線と前記駆動トランジスタのゲートとの間に接続されるとともにそれらの間の導通/非導通を走査信号線から供給される走査信号に基づいて制御する画素スイッチと、前記駆動トランジスタのゲートと前記第1電源端子との間に接続されたキャパシタとをさらに備えたことを特徴とする請求項2に記載のアクティブマトリクス型表示装置。
  4. 各列において、前記第1画素群を構成した前記画素と前記第2画素群を構成した前記画素とは前記列に平行な方向に交互に配列したことを特徴とする請求項1乃至請求項3の何れか1項に記載のアクティブマトリクス型表示装置。
  5. マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、マトリクス状に配列した前記複数の画素が形成する各列において、それに含まれる複数の前記画素は、前記複数の画素が形成する行に平行な方向についての前記表示素子の位置が互いに等しくなるように配列するとともに、それら画素のうち、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群とを構成したアクティブマトリクス型表示装置の製造方法であって、
    非晶質シリコン層にレーザ光を線状ビームとして照射するとともに前記線状ビームの照射位置を段階的にずらすことにより前記多結晶シリコン薄膜トランジスタの多結晶シリコン層を形成する工程を含み、
    前記線状ビームが照射される領域の長手方向と前記列とを互いに平行とすることにより、前記第1及び第2画素群のそれぞれにおける前記多結晶シリコン薄膜トランジスタの移動度のばらつきを、各列における前記多結晶シリコン薄膜トランジスタの移動度のばらつきと比較してより小さくすることを特徴とするアクティブマトリクス型表示装置の製造方法。
JP2003400612A 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法 Expired - Fee Related JP4686122B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003400612A JP4686122B2 (ja) 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法
US10/995,181 US7394105B2 (en) 2003-11-28 2004-11-24 Active matrix display and method of manufacturing the same
TW093136331A TWI264242B (en) 2003-11-28 2004-11-25 Active matrix display and method of manufacturing the same
KR1020040097915A KR100710764B1 (ko) 2003-11-28 2004-11-26 액티브 매트릭스형 디스플레이 및 그 제조 방법
CNB2004101047035A CN100451791C (zh) 2003-11-28 2004-11-29 有源矩阵型显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003400612A JP4686122B2 (ja) 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2005164741A JP2005164741A (ja) 2005-06-23
JP2005164741A5 true JP2005164741A5 (ja) 2007-01-11
JP4686122B2 JP4686122B2 (ja) 2011-05-18

Family

ID=34616664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003400612A Expired - Fee Related JP4686122B2 (ja) 2003-11-28 2003-11-28 アクティブマトリクス型表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US7394105B2 (ja)
JP (1) JP4686122B2 (ja)
KR (1) KR100710764B1 (ja)
CN (1) CN100451791C (ja)
TW (1) TWI264242B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258113A (ja) * 2006-03-24 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 発光装置
US7652681B2 (en) * 2006-04-11 2010-01-26 Tpo Displays Corp. Systems for displaying images involving display panels
JP2010243891A (ja) * 2009-04-08 2010-10-28 Sony Corp 表示装置、表示駆動方法
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR20160065397A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20230041119A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN113593479B (zh) * 2021-09-27 2022-01-07 华兴源创(成都)科技有限公司 一种显示面板子像素级mura补偿方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134629A (ja) * 1991-11-12 1993-05-28 Fujitsu Ltd アクテイブマトリクス型液晶表示パネル及びその駆動方法
JPH06289431A (ja) * 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JP2541446B2 (ja) * 1993-03-31 1996-10-09 カシオ計算機株式会社 アクティブマトリックスパネル
JPH07302907A (ja) * 1994-04-28 1995-11-14 A G Technol Kk アクティブマトリクス表示素子およびその製造方法
JP3464570B2 (ja) * 1995-08-21 2003-11-10 株式会社 日立ディスプレイズ カラー液晶表示素子
JPH0963950A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 薄膜半導体の製造方法
JPH09260681A (ja) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3304272B2 (ja) * 1996-05-09 2002-07-22 シャープ株式会社 アクティブマトリクス基板およびその構造欠陥処置方法
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10319386A (ja) * 1997-05-16 1998-12-04 Casio Comput Co Ltd 液晶表示装置
US6072517A (en) * 1997-01-17 2000-06-06 Xerox Corporation Integrating xerographic light emitter array with grey scale
JPH10240168A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
JP3441337B2 (ja) * 1997-05-22 2003-09-02 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JPH11109313A (ja) 1997-09-29 1999-04-23 Toshiba Electronic Engineering Corp アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム
JPH11344723A (ja) 1998-06-02 1999-12-14 Toshiba Corp 駆動回路一体型表示装置の製造方法
JP3777893B2 (ja) 1999-08-05 2006-05-24 セイコーエプソン株式会社 液晶表示装置
JP2001202032A (ja) * 2000-01-17 2001-07-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP4599655B2 (ja) * 2000-04-24 2010-12-15 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW554638B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Light emitting device
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
JP2002366057A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 表示装置
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
JP4042548B2 (ja) * 2002-11-29 2008-02-06 セイコーエプソン株式会社 電気光学装置及び電子機器

Similar Documents

Publication Publication Date Title
CN100553007C (zh) 电致发光元件像素矩阵
KR101176540B1 (ko) 다결정 실리콘 tft 및 이를 적용한 유기발광디스플레이
JP5034360B2 (ja) 表示装置の製造方法
KR101773219B1 (ko) 레이저 어닐 방법, 장치 및 마이크로렌즈 어레이
JP2005302388A5 (ja)
CN1267768C (zh) 平板显示器以及制造平板显示器的方法
JP2012507038A (ja) アクティブマトリクスoledディスプレイおよびその駆動回路
JP2012237806A5 (ja)
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
JP2009258638A (ja) 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板
US7291862B2 (en) Thin film transistor substrate and production method thereof
JP2005164741A5 (ja)
KR100558241B1 (ko) 일렉트로 루미네센스 표시 장치 및 그 제조 방법
CN1306559C (zh) 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法
JP2004039765A5 (ja)
CN101630682B (zh) 电子设备及其制造方法
JP6086394B2 (ja) 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
JP4686122B2 (ja) アクティブマトリクス型表示装置及びその製造方法
JP2009049080A (ja) 表示装置
JP2010151865A (ja) 表示装置および表示装置の製造方法
JP2005159162A5 (ja)
KR20050009532A (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
JP4427150B2 (ja) 液晶表示装置
JP2004200648A (ja) Ldd/オフセット構造を具備している薄膜トランジスター
JP2008033072A5 (ja)